

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第4区分
 【発行日】令和2年1月9日(2020.1.9)

【公表番号】特表2019-500714(P2019-500714A)
 【公表日】平成31年1月10日(2019.1.10)
 【年通号数】公開・登録公報2019-001
 【出願番号】特願2018-547865(P2018-547865)
 【国際特許分類】

G 1 1 C 11/419 (2006.01)

G 1 1 C 7/06 (2006.01)

【F I】

G 1 1 C 11/419 1 0 0

G 1 1 C 7/06 1 2 0

【手続補正書】

【提出日】令和1年11月19日(2019.11.19)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

スタティックランダムアクセスメモリ(SRAM)であって、
 ロー及びコラムとして配されるストレージセルのレイであって、前記ローに対応する
 ワード線と前記コラムに対応するビットラインとを含む、前記ストレージセルのレイと
 、

第1のトランジスタと第2のトランジスタとを含む第1の感知増幅器であって、
前記ストレージセルのレイの第1のストレージセルの第1の読み出しを提供し、
前記第1のストレージセルの前記第1の読み出しが前記第1のストレージセルにストア
されたデータを正しく読み出すことができないことに基づいて、前記第1のトランジスタ
のボディバイアスを第1の時間増分し、

前記第1のトランジスタの前記ボディバイアスが増分されることに応答して、前記第1
 のストレージセルの第2の読み出しを提供し、

前記第2の読み出しが前記第1のストレージセルにストアされた前記データを正しく読
み出すことができないことに基づいて、前記第1のトランジスタの前記ボディバイアスが
最大レベルであるか否かを判定し、

前記第1のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて
、前記第2のトランジスタのボディバイアスを増分する、

ように構成される、前記第1の感知増幅器と、
を含む、SRAM。

【請求項2】

請求項1に記載のSRAMであって、

前記再1の感知増幅器が、前記第1のトランジスタの前記ボディバイアスが前記最大レ
 ベルより小さいことに基づいて、前記第1のトランジスタの前記ボディバイアスを第2の
 時間増分するように更に構成される、SRAM。

【請求項3】

請求項1に記載のSRAMであって、

前記第1の感知増幅器が、前記第2の読み出しが前記第1のストレージセルにストアさ

れた前記データを正しく読むことに基づいて、第2の読み出しの間に前記第1のトランジスタに印加された前記ボディバイアスを保存するように更に構成される、SRAM。

【請求項4】

スタティックランダムアクセスメモリ(SRAM)であって、
ロー及びコラムとして配されるストレージセルのアレイであって、前記ローに対応する
ワード線と前記コラムに対応するビットラインとを含む、前記ストレージセルのアレイと

第1のトランジスタと第2のトランジスタとを含む第1の感知増幅器であって、
前記ストレージセルのアレイの第1のストレージセルの第1の読み出しを提供し、
前記第1のストレージセルの前記第1の読み出しが前記第1のストレージセルにストア
されたデータを正しく読み出すことができないことに基づいて、前記第1のトランジスタ
のボディバイアスを第1の時間増分し、

前記第1のトランジスタの前記ボディバイアスが増分されることに応答して、前記第1
のストレージセルの第2の読み出しを提供する、

ように構成される、前記第1の感知増幅器と、

第3のトランジスタと第4のトランジスタとを含む第2の感知増幅器であって、
前記第2の読み出しが前記第1のストレージセルにストアされた前記データを正しく読
むことに基づいて、前記ストレージセルのアレイの前記第1のストレージセルとは異なる
コラムにある前記ストレージセルのアレイの第2のストレージセルの第3の読み出しを実
施し、

前記第2のストレージセルの前記第3の読み出しが前記第2のストレージセルにストア
されたデータを正しく読み出すことができないことに基づいて、前記第3のトランジスタ
のボディバイアスを第1の時間増分する、

ように構成される、前記第2の感知増幅器と、
を含む、SRAM。

【請求項5】

請求項4に記載のSRAMであって、
前記第2の感知増幅器が、
前記第3の読み出しが前記第2のストレージセルにストアされた前記データを正しく読
み出すことができないことに基づいて、前記第3のトランジスタの前記ボディバイアスが
最大レベルであるか否かを判定し、

前記第3のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて
、前記第4のトランジスタのボディバイアスを増分する、

ように更に構成される、SRAM。

【請求項6】

スタティックランダムアクセスメモリ(SRAM)において電力消費を低減して速度を
高めるための方法であって、

ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知
のデータを書き込むことと、

第1の時間に前記複数のストレージセルの第1のストレージセルを読み出すことと、
前記第1の時間に前記第1のストレージセルを前記読み出すことが前記第1のストレ
ージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記SR
AMの第1の感知増幅器の第1のトランジスタのボディバイアスを増分することと、

前記第1のトランジスタの前記ボディバイアスが増分されることに応答して、第2の時
間に前記第1のストレージセルを読み出すことと、

前記第2の時間に読み出すことが前記第1のストレージセルから前記既知のデータを正
しく読み出すことができないことに基づいて、前記第1のトランジスタの前記ボディバ
イアスが最大レベルであるか否かを判定することと、

前記第1のトランジスタの前記ボディバイアスが前記最大レベルであることに基づいて
、前記第1の感知増幅器の第2のトランジスタのボディバイアスを増分することと、

を含む、方法。

【請求項 7】

請求項 6 に記載の方法であって、

前記第 2 の時間 に読み出すことが、前記第 1 のストレージセルから前記既知のデータを正しく読むことに基づいて、前記第 2 の時間の前記読み出し時に前記第 1 及び第 2 のトランジスタに印加された前記ボディバイアスを保存することを 更に含む、方法。

【請求項 8】

請求項 6 に記載の方法であって、

前記第 1 の時間 に前記第 1 のストレージセルを読み出す前に、前記第 1 のトランジスタと前記第 2 のトランジスタとの前記ボディバイアスをゼロに初期化することを 更に含む、方法。

【請求項 9】

請求項 6 に記載の方法であって、

前記第 1 及び第 2 のトランジスタが n チャンネル金属酸化物半導体電界効果 (MOS) トランジスタである、方法。

【請求項 10】

スタティックランダムアクセスメモリ (SRAM) において電力消費を削減して速度を高める方法であって、

ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知のデータを書き込むことと、

第 1 の時間に前記複数のストレージセルの第 1 のストレージセルを読み出すことと、

前記第 1 の時間に前記第 1 のストレージセルを前記読み出すことが前記第 1 のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記 SRAM の第 1 の感知増幅器の第 1 のトランジスタのボディバイアスを増分することと、

前記第 1 のトランジスタの前記ボディバイアスが増分されることに応答して、第 2 の時間に前記第 1 のストレージセルを読み出すことと、

前記第 1 の時間 に前記第 1 のストレージセルを読み出す前に、前記 SRAM のマージンモードを最速設定に設定することと、

を含む、方法。

【請求項 11】

スタティックランダムアクセスメモリ (SRAM) において電力消費を削減して速度を高める方法であって、

ロー及びコラムとして配されるストレージセルのアレイの複数のストレージセルに既知のデータを書き込むことと、

第 1 の時間に前記複数のストレージセルの第 1 のストレージセルを読み出すことと、

前記第 1 の時間に前記第 1 のストレージセルを前記読み出すことが前記第 1 のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記 SRAM の第 1 の感知増幅器の第 1 のトランジスタのボディバイアスを増分することと、

前記第 1 のトランジスタの前記ボディバイアスが増分されることに応答して、第 2 の時間に前記第 1 のストレージセルを読み出すことと、

前記第 2 の時間 に読み出すことが前記第 1 のストレージセルから前記既知のデータを正しく読むことに基づいて、前記ストレージセルのアレイの前記第 1 のストレージセルとは異なるコラムにある前記複数のストレージセルの第 2 のストレージセルを読み出すことと

、

前記第 2 のストレージセルを読み出すことが前記第 2 のストレージセルから前記既知のデータを正しく読み出すことができないことに基づいて、前記 SRAM の第 2 の感知増幅器の第 1 のトランジスタのボディバイアスを増分することと、

を含む、方法。

【請求項 12】

請求項 11 に記載の方法であって、

前記第2のストレージセルから前記既知のデータを正しく読み出すことに基づいて、前記第1及び第2のトランジスタに印加された前記ボディバイアスを保存することを更に含む、方法。

【請求項13】

スタティックランダムアクセスメモリ(SRAM)であって、
ストレージセルのアレイにおけるストレージセルと、
第1のトランジスタと第2のトランジスタとを含む感知増幅器であって、
マージンモードの最速の設定を用いて前記ストレージセルの第1の読み出しを実行し、
前記ストレージセルの第1の読み出しが前記ストレージセルに格納されているデータを
正しく読みださないことに応答して、前記第1のトランジスタのボディバイアスを増大し
、前記ストレージセルの第2の読み出しを実行する、
ように構成される、前記感知増幅器と、
を含む、SRAM。

【請求項14】

請求項13に記載のSRAMであって、
前記第1及び第2のトランジスタが、前記第1の読み出しを実行する前にゼロボディバ
イアスを受け取るように構成される、SRAM。

【請求項15】

請求項13に記載のSRAMであって、
前記ストレージセルに格納されているデータが既知のデータである、SRAM。

【請求項16】

請求項13に記載のSRAMであって、
前記ストレージセルの第1の読み出しが前記ストレージセルに格納されているデータを
正しく読み出すことを判定することに応答して、前記感知増幅器が前記第1のトランジス
タのボディバイアスと前記第2のトランジスタのボディバイアスとをメモリ内に格納する
ように更に構成される、SRAM。

【請求項17】

請求項13に記載のSRAMであって、
前記ストレージセルのアレイがロー及びコラムとして配置され、前記ストレージセルの
アレイが前記ローに対応するワード線と前記コラムに対応するビット線とを含む、SRAM。

【請求項18】

請求項17に記載のSRAMであって、
前記コラムが感知増幅器と1対1に対応する、SRAM。

【請求項19】

請求項13に記載のSRAMであって、
前記感知増幅器が、前記第1及び第2のトランジスタを含む6つのトランジスタを含む
、SRAM。

【請求項20】

スタティックランダムアクセスメモリ(SRAM)であって、
ストレージセルのアレイにおけるストレージセルと、
第1のトランジスタと第2のトランジスタとを含む感知増幅器であって、
前記ストレージセルの第1の読み出しを実行し、
前記ストレージセルの第1の読み出しが前記ストレージセルに格納されているデータを
正しく読み出さないことを判定し、前記第1のトランジスタのボディバイアスが最大レベ
ルであることを判定することに応答して、前記第1のトランジスタのボディバイアスをゼ
ロに設定し、前記第2のトランジスタのボディバイアスを増大し、前記感知増幅器を用い
て前記ストレージセルの第2の読み出しを実行する、
ように構成される、前記感知増幅器と、
を含む、SRAM。