

(12) 发明专利

(10) 授权公告号 CN 101111880 B

(45) 授权公告日 2013.01.02

(21) 申请号 200580046478.7

G09F 9/33(2006.01)

(22) 申请日 2005.11.15

(56) 对比文件

(30) 优先权数据

CN 1423807 A, 2003.06.11, 全文.

2,490,848 2004.11.16 CA

US 6501466 A, 2002.12.13, 全文.

2,503,283 2005.04.08 CA

审查员 白莉

(85) PCT申请进入国家阶段日

2007.07.12

(86) PCT申请的申请数据

PCT/CA2005/001730 2005.11.15

(87) PCT申请的公布数据

W02006/053424 EN 2006.05.26

(73) 专利权人 伊格尼斯创新有限公司

地址 加拿大安大略湖

(72) 发明人 A·内森 R·G·查吉 P·塞尔瓦蒂

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 沙捷 丁艺

(51) Int. Cl.

G09G 3/32(2006.01)

权利要求书 2 页 说明书 10 页 附图 13 页


(54) 发明名称

用于主动矩阵发光器件显示器的系统和驱动方法

(57) 摘要

本发明提供了一种主动矩阵发光器件显示器及其驱动技术。像素包括发光器件和多个晶体管。可使用电容器来存储应用于驱动晶体管的电压，以使流过发光器件的电流不依赖于晶体管和发光器件特性的任何偏移。根据驱动方案，将偏置数据和编程数据提供给像素电路。

200



1. 一种显示系统,包括:像素电路,其具有
发光器件,
电容器;

第一开关晶体管,其具有栅极端、第一端和第二端,所述第一开关晶体管的栅极端连接到第一选择线,所述第一开关晶体管的第一端和第二端之一连接到信号线,第一端和第二端中的另一个连接到电容器的第一端;

第二开关晶体管,其具有栅极端、第一端和第二端,所述第二开关晶体管的栅极端连接到第二选择线,所述第二开关晶体管的第一端和第二端之一连接到电容器的第二端和发光器件,所述第二开关晶体管的第一端和第二端中的另一个连接到偏置线;

用于向发光器件提供像素电流的驱动晶体管,所述驱动晶体管具有栅极端、第一端和第二端,所述驱动晶体管的所述第一端被连接到电压供应线,所述驱动晶体管的所述第二端被连接到所述发光器件,并且所述驱动晶体管的所述栅极端被连接到所述电容器的第一端和所述第一开关晶体管的第二端;以及

用于在编程周期中对像素电路进行编程并且在驱动周期中驱动像素电路的驱动器,所述驱动器在所述偏置线上提供可控制的偏置信号以加速编程并补偿像素电路的时变参数。

2. 如权利要求 1 所述的显示系统,其中所述发光器件包括有机发光二极管。

3. 如权利要求 1 所述的显示系统,其中所述晶体管中的至少一个是薄膜晶体管。

4. 如权利要求 1 所述的显示系统,其中所述晶体管中的至少一个是 n 型晶体管。

5. 如权利要求 1 所述的显示系统,其中所述晶体管中的至少一个是 p 型晶体管。

6. 如权利要求 1 所述的显示系统,其中多个所述像素电路以行和列被布置以形成 AMOLED 显示器阵列。

7. 如权利要求 1 所述的显示系统,其中所述像素电路被布置成使得第 n 行的编程周期与第 (n+1) 行的编程周期重叠。

8. 如权利要求 1 所述的显示系统,包括:

用于控制驱动器生成稳定的像素电流的控制器。

9. 如权利要求 1 所述的显示系统,其中所述发光器件包括第一端和第二端,并且其中所述发光器件的第一端或第二端连接到驱动晶体管的第一端或第二端。

10. 如权利要求 1 所述的显示系统,其中在第二编程周期,驱动器使得偏置线上的偏置电流无效。

11. 一种驱动像素电路的方法,所述像素电路包括发光器件,电容器;第一开关晶体管、第二开关晶体管和驱动发光器件的驱动晶体管,各晶体管具有栅极端、第一端和第二端,所述电容器具有第一端和第二端,所述第一开关晶体管的栅极端连接到第一选择线,所述第一开关晶体管的第一端和第二端之一连接到信号线,所述第一开关晶体管的第一端和第二端中的另一个连接到电容器的第一端,所述第二开关晶体管的栅极端连接到第二选择线,所述第二开关晶体管的第一端和第二端之一连接到电容器的第二端和发光器件,所述第二开关晶体管的第一端和第二端中的另一个连接到偏置线;所述驱动晶体管的所述第一端被连接到电压供应线,所述驱动晶体管的所述第二端被连接到所述发光器件,所述驱动晶体管的栅极端连接到电容器的第一端和所述第一开关晶体管的第二端,所述方法包括:

在第一编程周期,向所述信号线提供偏置电压,并且向所述偏置线提供偏置电流;

在第二编程周期,向所述信号线提供编程电压,

其中所述偏置电压和所述编程电压以及所述偏置电流加速了所述像素电路的编程并且补偿了像素电路的时变参数。

12. 根据权利要求 11 的方法,其中,在第二编程周期的提供步骤包括:使所述偏置电流无效。

用于主动矩阵发光器件显示器的系统和驱动方法

技术领域

[0001] 本发明涉及发光器件显示器,并更特别地涉及用于发光器件显示器的驱动技术。

背景技术

[0002] 近来,采用非晶硅(a-Si)、多晶硅、有机或其它驱动背板技术的主动矩阵有机发光二极管(AMOLED)显示器,由于优于主动矩阵液晶显示器的优点而已经变得更加有吸引力。使用例如a-Si背板的AMOLED显示器,具有包括低温制造(其拓宽了不同基板的使用并使灵活的显示器可行)的优点,并且其低成本制造是完善建立的并能产生具有宽视角的高分辨率显示器。

[0003] AMOLED显示器包括像素的行列阵列,每个像素具有布置在行列阵列中的有机发光二极管(OLED)和背板电子器件。由于OLED是电流驱动器件,所以AMOLED的像素电路应该能够提供准确的和恒定的驱动电流。

[0004] 一种已经被用于驱动AMOLED显示器的方法是直接用电流编程AMOLED像素。然而,OLED所需要的小电流,连同大的寄生电容,会不合需要地增加电流编程的AMOLED显示器的编程的建立时间。该外,难以设计外部驱动器来准确地供应所需的电流。例如,在CMOS技术中,晶体管必须工作在亚阈值状态以提供OLED所需的小电流,这是不理想的。因此,为了使用电流编程的AMOLED像素电路,适合的驱动方案是合乎需要的。

[0005] 电流调整(current scaling)是一种可用于处理与OLED所需的小电流相关的问题的方法。在电流镜像素电路中,流过OLED的电流可以通过具有比镜像晶体管小的驱动晶体管而得到调整。然而,该方法不适用于其它电流编程像素电路。而且,通过调整两个镜像晶体管的大小,不匹配的效果会增加。

发明内容

[0006] 本发明的目的是提供一种消除或减轻现有系统的至少一个缺点的方法和系统。

[0007] 根据本发明的一个方面,提供了一种显示器系统,其包括:具有发光器件和多个晶体管的像素电路,包括用于向发光器件提供像素电流的驱动晶体管的多个晶体管;用于编程和驱动像素电路的驱动器,该驱动器向像素电路提供可控制的偏置信号以加速像素电路的编程并补偿像素电路的时变参数;以及用于控制驱动器以生成稳定的像素电流的控制器。

[0008] 根据本发明的又一方面,提供了一种像素电路,其包括:发光器件;以及多个晶体管,这多个晶体管包括用于向发光器件提供像素电流的驱动晶体管;其中像素电路由驱动器编程和驱动,驱动器向像素电路提供可控制的偏置信号以加速像素电路的编程并补偿像素电路的时变参数。

[0009] 本发明的该概要不一定描述了本发明的所有特征。

[0010] 对于本领域的那些技术人员而言,在结合附图研究了优选实施例的以下详细描述之后,本发明的其它方面和特征将很容易变得显而易见。

附图说明

[0011] 根据参照了附图的以下描述,本发明的这些和其它特征将变得更加显而易见,在附图中:

- [0012] 图 1 是显示出根据本发明的一个实施例的像素电路的图;
- [0013] 图 2 是显示出应用于图 1 的像素电路的示例性波形的时序图;
- [0014] 图 3 是显示出应用于图 1 的像素电路的又一示例性波形的时序图;
- [0015] 图 4 是显示出图 1 的像素电路的电流稳定性的图;
- [0016] 图 5 是显示出具有 p 型晶体管并且与图 1 的像素电路相对应的像素电路的图;
- [0017] 图 6 是显示出应用于图 5 的像素电路的示例性波形的时序图;
- [0018] 图 7 是显示出应用于图 5 的像素电路的又一示例性波形的时序图;
- [0019] 图 8 是显示出根据本发明又一实施例的像素电路的图;
- [0020] 图 9 是显示出应用于图 8 的像素电路的示例性波形的时序图;
- [0021] 图 10 是显示出具有 p 型晶体管并且与图 8 的像素电路相对应的像素电路的图;
- [0022] 图 11 是显示出应用于图 10 的像素电路的示例性波形的时序图;
- [0023] 图 12 是显示出根据本发明的一个实施例的像素电路的图;
- [0024] 图 13 是显示出应用于图 12 的显示器的示例性波形的时序图;
- [0025] 图 14 是为不同偏置电流显示出 CBVP 像素电路的建立时间的图;
- [0026] 图 15 是显示出 CBVP 像素电路的 I-V 特性以及像素电流中引起的总误差的图;
- [0027] 图 16 是显示出具有 p 型晶体管并且与图 12 的像素电路相对应的像素电路的图;
- [0028] 图 17 是显示出应用于图 16 的显示器的示例性波形的时序图;
- [0029] 图 18 是显示出根据本发明的又一实施例的 VBCP 像素电路的图;
- [0030] 图 19 是显示出应用于图 18 的像素电路的示例性波形的时序图;
- [0031] 图 20 是显示出具有 p 型晶体管并且与图 18 的像素电路相对应的 VBCP 像素电路的图;
- [0032] 图 21 是显示出应用于图 20 的像素电路的示例性波形的时序图;
- [0033] 图 22 是显示出用于具有 CBVP 像素电路的显示器阵列的驱动机制的图;并且
- [0034] 图 23 是显示出用于具有 VBCP 像素电路的显示器阵列的驱动机制的图。

具体实施方式

[0035] 通过使用具有有机发光二极管 (OLED) 和驱动薄膜晶体管 (TFT) 的像素来描述本发明的实施例。然而,像素可包括除 OLED 以外的任何发光器件,并且像素可包括除 TFT 以外的任何驱动晶体管。应注意,在本说明书中,“像素电路”和“像素”可互换使用。

[0036] 现详细描述像素的驱动技术,包括电流偏置电压编程 (CBVP) 驱动方案。CBVP 驱动方案使用电压来提供不同的灰度级 (电压编程),并且使用偏置来加速编程并补偿像素的时变参数,诸如阈值电压偏移和 OLED 电压偏移。

[0037] 图 1 示出了根据本发明的一个实施例的像素电路 200。像素电路 200 采用如下所述的 CBVP 驱动方案。图 1 的像素电路 200 包括 OLED10、存储电容器 12、驱动晶体管 14、以及开关晶体管 16 和 18。每个晶体管具有栅极端、第一端和第二端。在说明书中,“第一

端”（“第二端”）可以但不限于是漏极端或源极端（源极端或漏极端）。

[0038] 晶体管 14、16 和 18 是 n 型 TFT 晶体管。应用于像素电路 200 的驱动技术也可应用于如图 5 所示的具有 p 型晶体管的互补像素电路。

[0039] 晶体管 14、16 和 18 可使用非晶硅、纳米晶硅 / 微晶硅、多晶硅、有机半导体技术（例如有机 TFT）、NMOS 技术或 CMOS 技术（例如 MOSFET）来制造。多个像素电路 200 可形成 AMOLED 显示器阵列。

[0040] 向像素电路 200 提供两个选择线 SEL1 和 SEL2、信号线 VDATA、偏置线 IBIAS、电压供应线 VDD 和公共接地。在图 1 中，公共接地用于 OLED 顶部电极。公共接地不是像素电路的一部分，并且在 OLED 10 被形成时的最后阶段形成。

[0041] 驱动晶体管 14 的第一端被连接到电压供应线 VDD。驱动晶体管 14 的第二端被连接到 OLED 10 的阳极。驱动晶体管 14 的栅极端通过开关晶体管 16 连接到信号线 VDATA。存储电容器 12 连接于驱动晶体管 14 的第二和栅极端之间。

[0042] 开关晶体管 16 的栅极端被连接到第一选择线 SEL1。开关晶体管 16 的第一端被连接到信号线 VDATA。开关晶体管 16 的第二端被连接到驱动晶体管 14 的栅极端。

[0043] 开关晶体管 18 的栅极端被连接到第二选择线 SEL2。晶体管 18 的第一端被连接到 OLED 10 的阳极和存储电容器 112。开关晶体管 18 的第二端被连接到偏置线 IBIAS。OLED 10 的阴极被连接到公共接地。

[0044] 晶体管 14 和 16 以及存储电容器 12 被连接到节点 A11。OLED 10、存储电容器 12 和晶体管 14 和 18 被连接到 B11。

[0045] 像素电路 200 的操作包括具有多个编程周期的编程阶段和具有一个驱动周期的驱动阶段。在编程阶段期间，节点 B11 被充电到驱动晶体管 14 的阈值电压的负值，并且节点 A11 被充电到编程电压 VP。

[0046] 结果，驱动晶体管 14 的栅 - 源电压为：

$$[0047] \quad VGS = VP - (-VT) = VP + VT \quad (1)$$

[0048] 其中 VGS 表示驱动晶体管 14 的栅 - 源电压，并且 VT 表示驱动晶体管 14 的阈值电压。该电压在驱动阶段保持在电容器 12 上，导致所需的电流在驱动阶段流过 OLED 10。

[0049] 现详细描述像素电路 200 的编程和驱动阶段。图 2 示出了应用于图 1 的像素电路 200 的一个示例性操作过程。在图 2 中，VnodeB 表示节点 B11 的电压，并且 VnodeA 表示节点 A11 的电压。如图 2 中所示，编程阶段具有两个操作周期 X11、X12，并且驱动阶段具有一个操作周期 X13。

[0050] 第一操作周期 X11：选择线 SEL1 和 SEL2 均为高。偏置电流 IB 流过偏置线 IBIAS，并且 VDATA 达到偏置电压 VB。

[0051] 结果，节点 B11 的电压为：

$$[0052] \quad VnodeB = VB - \sqrt{\frac{IB}{\beta}} - VT \quad (2)$$

[0053] 其中 VnodeB 表示节点 B11 的电压，VT 表示驱动晶体管 14 的阈值电压，并且 β 表示由 $ID_S = \beta (VGS - VT)^2$ 给出的 TFT 的电流 - 电压 (I-V) 特性中的系数。IDS 表示驱动晶体管 14 的漏 - 源电流。

[0054] 第二操作周期 X12：在 SEL2 为低并且 SEL1 为高时，VDATA 达到编程电压 VP。因为

OLED 20 的电容 11 大,所以在先前周期中生成的节点 B11 的电压保持不变。

[0055] 因此,驱动晶体管 14 的栅-源电压可被发现为:

$$[0056] \quad V_{GS} = V_P + \Delta V_B + V_T \quad (3)$$

$$[0057] \quad \Delta V_B = \sqrt{\frac{I_B}{\beta}} - V_B \quad (4)$$

[0058] 在基于 (4) 适当选择 V_B 时, ΔV_B 为零。驱动晶体管 14 的栅-源电压,即 $V_P + V_T$, 被存储在存储电容器 12 中。

[0059] 第三操作周期 X13: IBIAS 变为低, SEL1 变为零。存储在存储电容器 12 中的电压被应用于驱动晶体管 14 的栅极端。驱动晶体管 14 处于开通。驱动晶体管 14 的栅-源电压在存储在存储电容器 12 中的电压上形成。这样,流过 OLED 10 的电流变得不依赖于驱动晶体管 14 的阈值电压的偏移和 OLED 特性。

[0060] 图 3 示出了应用于图 1 的像素电路 200 的又一示例性操作过程。在图 3 中, V_{nodeB} 表示节点 B11 的电压,并且 V_{nodeA} 表示节点 A11 的电压。

[0061] 编程阶段具有两个操作周期 X21、X22,并且驱动阶段具有一个操作周期 X23。第一操作周期 X21 与图 2 的第一操作周期 X11 相同。第三操作周期 X33 与图 2 的第三操作周期 X13 相同。在图 3 中,选择线 SEL1 和 SEL2 具有相同的时序。这样,SEL1 和 SEL2 可连接到共同的选择线。

[0062] 第二操作周期 X22: SEL1 和 SEL2 为高。开关晶体管 18 处于开通。流过 IBIAS 的偏置电流 I_B 为零。

[0063] 如上所述,驱动晶体管 14 的栅-源电压可为 $V_{GS} = V_P + V_T$ 。驱动晶体管 14 的栅-源电压,即 $V_P + V_T$, 存储在存储电容器 12 中。

[0064] 图 4 示出了图 1 的像素电路 200 的模拟结果和图 2 的波形。该结果显示出,由于驱动晶体管(例如图 1 中的 14)中的 2 伏 V_T 偏移而引起的 OLED 电流中的改变,对于大多数编程电压而言,几乎为百分之零。诸如阈值电压的模拟参数显示出,在低编程电压时,该偏移具有高百分比值。

[0065] 图 5 示出了具有 p 型晶体管的像素电路 202。像素电路 202 与图 1 的像素电路 200 相对应。像素电路 202 采用如图 6-7 所示的 CBVP 驱动方案。像素电路 202 包括 OLED 20、存储电容器 22、驱动晶体管 24 以及开关晶体管 26 和 28。晶体管 24、26 和 28 为 p 型晶体管。每个晶体管具有栅极端、第一端和第二端。

[0066] 晶体管 24、26 和 28 可使用非晶硅、纳米晶硅/微晶硅、多晶硅、有机半导体技术(例如有机 TFT)、PMOS 技术或 CMOS 技术(例如 MOSFET)来制造。多个像素电路 202 可形成 AMOLED 显示器阵列。

[0067] 向像素电路 202 提供两个选择线 SEL1 和 SEL2、信号线 VDATA、偏置线 IBIAS、电压供应线 VDD 和公共接地。

[0068] 晶体管 24 和 26 以及存储电容器 22 被连接到节点 A12。OLED 20 的阴极、存储电容器 22 和晶体管 24 和 28 被连接到 B12。由于 OLED 阴极被连接到像素电路 202 的其它元件,所以这确保了与任何 OLED 制造的集成。

[0069] 图 6 示出了应用于图 5 的像素电路 202 的一个示例性操作过程。图 6 与图 2 相对应。图 7 示出了应用于图 5 的像素电路 202 的又一示例性操作过程。图 7 与图 3 相对应。

图 6-7 的 CBVP 驱动方案使用与图 2-3 中那些相似的 IBIAS 和 VDATA。

[0070] 图 8 示出了根据本发明的一个实施例的像素电路 204。像素电路 204 采用如下所述的 CBVP 驱动方案。图 8 的像素电路 204 包括 OLED30、存储电容器 32 和 33、驱动晶体管 34 以及开关晶体管 36、38 和 40。晶体管 34、35 和 36 中的每一个包括栅极端、第一端和第二端。该像素电路 204 以与像素电路 200 相同的方式工作。

[0071] 晶体管 34、36、38 和 40 为 n 型 TFT 晶体管。应用于像素电路 204 的驱动技术也适用于如图 10 中所示的具有 p 型晶体管的互补像素电路。

[0072] 晶体管 34、36、38 和 40 可使用非晶硅、纳米晶硅 / 微晶硅、多晶硅、有机半导体技术（例如有机 TFT）、NMOS 技术或 CMOS 技术（例如 MOSFET）来制造。多个像素电路 204 可形成 AMOLED 显示器阵列。

[0073] 向像素电路 204 提供选择线 SEL、信号线 VDATA、偏置线 IBIAS、电压线 VDD 和公共接地。

[0074] 驱动晶体管 34 的第一端被连接到 OLED 30 的阴极。驱动晶体管 34 的第二端接地。驱动晶体管 34 的栅极端通过开关晶体管 36 连接到其第一端。存储电容器 32 和 33 串联并且连接在驱动晶体管 34 的栅极和地之间。

[0075] 开关晶体管 36 的栅极端被连接到选择线 SEL。开关晶体管 36 的第一端被连接到驱动晶体管 34 的第一端。开关晶体管 36 的第二端被连接到驱动晶体管 34 的栅极端。

[0076] 开关晶体管 38 的栅极端被连接到选择线 SEL。开关晶体管 38 的第一端被连接到信号线 VDATA。开关晶体管 38 的第二端被连接到存储电容器 32 和 33 的连接端（即，节点 C21）。

[0077] 开关晶体管 40 的栅极端被连接到选择线 SEL。开关晶体管 40 的第一端被连接到偏置线 IBIAS。开关晶体管 40 的第二端被连接到 OLED30 的阴极端。OLED 30 的阳极被连接到 VDD。

[0078] OLED 30、晶体管 34、36 和 40 在节点 A21 处被连接。存储电容器 32 以及晶体管 34 和 36 在节点 B21 处被连接。

[0079] 像素电路 204 的操作包括具有多个编程周期的编程阶段，和具有一个驱动周期的驱动阶段。在编程阶段期间，第一存储电容器 32 被充电到编程电压 VP 加上驱动晶体管 34 的阈值电压，并且第二存储电容器 33 被充电到零。

[0080] 结果，驱动晶体管 34 的栅 - 源电压为：

$$[0081] \quad VGS = VP + VT \quad (5)$$

[0082] 其中 VGS 表示驱动晶体管 34 的栅 - 源电压，并且 VT 表示驱动晶体管 34 的阈值电压。

[0083] 现详细描述像素电路 204 的编程和驱动阶段。图 9 示出了应用于图 8 的像素电路 204 的一个示例性操作过程。如图 9 所示，编程阶段具有两个操作周期 X31、X32，并且驱动阶段具有一个操作周期 X33。

[0084] 第一操作周期 X31：选择线 SEL 为高。偏置电流 IB 流过偏置线 IBIAS，并且 VDATA 达到 VB-VP，其中 VP 为编程电压，并且 VB 由下式给出：

$$[0085] \quad VB = \sqrt{\frac{IB}{\beta}} \quad (6)$$

[0086] 结果,存储在第一电容器 32 中的电压为:

$$[0087] \quad VC1 = VP+VT \quad (7)$$

[0088] 其中 VC1 表示存储在第一存储电容器 32 中的电压,VT 表示驱动晶体管 34 的阈值电压, β 表示由 $ID_S = \beta (V_{GS}-V_T)^2$ 给出的 TFT 的电流-电压 (I-V) 特性中的系数。ID_S 表示驱动晶体管 34 的漏-源电流。

[0089] 第二操作周期:在 SEL 为高时,VDATA 为零,并且 IBIAS 变为零。由于 OLED 30 的电容器 31 和偏置线 IBIAS 的寄生电容很大,所以在先前周期中生成的节点 B21 的电压和节点 A21 的电压保持不变。

[0090] 因此,驱动晶体管 34 的栅-源电压可被发现为:

$$[0091] \quad V_{GS} = VP+VT \quad (8)$$

[0092] 其中 V_{GS} 表示驱动晶体管 34 的栅-源电压。

[0093] 驱动晶体管 34 的栅-源电压被存储在存储电容器 32 中。

[0094] 第三操作周期 X33:IBIAS 变为零。SEL 变为零。节点 C21 的电压变为零。存储在存储电容器 32 中的电压被应用于驱动晶体管 34 的栅极端。驱动晶体管 34 的栅-源电压在存储在存储电容器 32 中的电压上形成。考虑到驱动晶体管 34 的电流主要由其栅-源电压限定,流过 OLED 30 的电流变得不依赖于驱动晶体管 34 的阈值电压的偏移和 OLED 特性。

[0095] 图 10 示出了具有 p 型晶体管的像素电路 206。像素电路 206 与图 8 的像素电路 204 相对应。像素电路 206 采用如图 11 中所示的 CBVP 驱动方案。图 10 的像素电路 206 包括 OLED 50、存储电容器 52 和 53、驱动晶体管 54、以及开关晶体管 56、58 和 60。晶体管 54、56、58 和 60 为 p 型晶体管。每个晶体管具有栅极端、第一端和第二端。

[0096] 晶体管 54、56、58 和 60 可使用非晶硅、纳米晶硅/微晶硅、多晶硅、有机半导体技术(例如有机 TFT)、PMOS 技术或 CMOS 技术(例如 MOSFET)来制造。多个像素电路 206 可形成 AMOLED 显示器阵列。

[0097] 向像素电路 206 提供两个选择线 SEL1 和 SEL2、信号线 VDATA、偏置线 IBIAS、电压供应线 VDD 和公共接地。公共接地可与图 1 中的公共接地相同。

[0098] OLED 50 的阳极、晶体管 54、56 和 60 在节点 A22 处被连接。存储电容器 52 以及晶体管 54 和 56 在节点 B22 处被连接。开关晶体管 58 以及存储电容器 52 和 53 在节点 C22 处被连接。

[0099] 图 11 示出了应用于图 10 的像素电路 206 的一个示例性操作过程。图 11 与图 9 相对应。如图 11 所示,图 11 的 CBVP 驱动方案使用与图 9 的那些相似的 IBIAS 和 VDATA。

[0100] 图 12 示出了根据本发明的一个实施例的显示器 208。显示器 208 采用如下所述的 CBVP 驱动方案。在图 12 中,把与两行和一系列相关的元件作为实例显示。显示器 208 可包括多于两行和多于一系列。

[0101] 显示器 208 包括 OLED 70、存储电容器 72 和 73、晶体管 76、78、80、82 和 84。晶体管 76 为驱动晶体管。晶体管 78、80 和 84 为开关晶体管。晶体管 76、78、80、82 和 84 中的每一个包括栅极端、第一端和第二端。

[0102] 晶体管 76、78、80、82 和 84 为 n 型 TFT 晶体管。应用于像素电路 208 的驱动技术也适用于如图 16 所示的具有 p 型晶体管的互补像素电路。

[0103] 晶体管 76、78、80、82 和 84 可使用非晶硅、纳米晶硅/微晶硅、多晶硅、有机半导体

技术（例如有机 TFT）、NMOS 技术或 CMOS 技术（例如 MOSFET）来制造。显示器 208 可形成 AMOLED 显示器阵列。CBVP 驱动方案和显示器 208 的组合，可提供大面积、高分辨率的 AMOLED 显示器。

[0104] 晶体管 76 和 80 以及存储电容器 72 在节点 A31 处被连接。晶体管 82 和 84 以及存储电容器 72 和 74 在 B31 处被连接。

[0105] 图 13 示出了应用于图 12 的显示器 208 的一个示例性操作过程。在图 13 中，“编程周期 [n]”表示显示器 208 的行 [n] 的编程周期。

[0106] 在两个连续行 (n 和 n+1) 之间共享编程时间。在第 n 行的编程周期期间，SEL[n] 为高，并且偏置电流 IB 流过晶体管 78 和 80。节点 A31 处的电压自行调整到 $(IB/\beta)^{1/2}+V_T$ ，而节点 B31 处的电压为零，其中 V_T 表示驱动晶体管 76 的阈值电压，并且 β 表示由 $I_{DS} = \beta (V_{GS}-V_T)^2$ 给出的 TFT 的电流 - 电压 (I-V) 特性中的系数，并且 I_{DS} 表示驱动晶体管 76 的漏 - 源电流。

[0107] 在第 (n+1) 行的编程周期期间，VDATA 变为 VP-VB。结果，如果 $VB = (IB/\beta)^{1/2}$ ，则节点 A31 处的电压变为 VP+VT。由于对所有像素采用恒定的电流，所以 IBIAS 线一贯具有适当的电压，适当没有必要对该线进行预充电，导致更短的编程时间和更低的功率消耗。更重要地，在第 n 行的编程周期的起始，节点 B31 的电压从 VP-VB 变为零。因此，节点 A31 处的电压变为 $(IB/\beta)^{1/2}+V_T$ ，并且其已经被调整到其最终的值，导致快的建立时间。

[0108] 图 14 中对不同的偏置电流绘出了 CBVP 像素电路的建立时间。此处可使用小电流作为 IB，导致更低的功率消耗。

[0109] 图 15 示出了 CBVP 像素电路的 I-V 特性以及由于驱动晶体管（例如图 12 的 76）的阈值电压中的 2-V 偏移而在像素电流中引起的总误差。该结果指示出像素电流中的小于 2% 的总误差。应注意， $IB = 4.5 \mu A$ 。

[0110] 图 16 示出了具有 p 型晶体管的显示器 210。显示器 210 与图 12 的显示器 208 相对应。显示器 210 采用如图 17 中所示的 CBVP 驱动方案。在图 12 中，把与两行和一系列相关的元件作为实例显示。显示器 210 可包括多于两行和多于一系列。

[0111] 显示器 210 包括 OLED 90、存储电容器 92 和 94 以及晶体管 96、98、100、102 和 104。晶体管 96 为驱动晶体管。晶体管 100 和 104 为开关晶体管。晶体管 24、26 和 28 为 p 型晶体管。每个晶体管具有栅极端、第一端和第二端。

[0112] 晶体管 96、98、100、102 和 104 可使用非晶硅、纳米晶硅 / 微晶硅、多晶硅、有机半导体技术（例如有机 TFT）、PMOS 技术或 CMOS 技术（例如 MOSFET）来制造。显示器 210 可形成 AMOLED 显示器阵列。

[0113] 在图 16 中，驱动晶体管 96 连接在 OLED 90 的阳极和电压供应线 VDD 之间。

[0114] 图 17 示出了应用于图 16 的显示器 210 的一个示例性操作过程。图 17 与图 13 相对应。图 17 的 CBVP 驱动方案使用与图 13 的那些相似的 IBIAS 和 VDATA。

[0115] 根据 CBVP 驱动方案，生成提供给驱动晶体管的过驱动电压，以便使其不依赖于其阈值电压和 OLED 电压。

[0116] 通过存储在存储电容器中的电压并且将其应用于驱动晶体管的栅极，来补偿像素元件的特性的偏移（例如，驱动晶体管的阈值电压偏移和长时间显示操作下的发光器件的性能降低）。这样，像素电路可提供通过发光器件的稳定的电流，而不会受到任何偏移的影

响,这改善了显示器工作寿命。此外,由于电路简单,其确保了比传统像素电路更高的产品收率、更低的制造成本和更高的分辨率。

[0117] 由于上述像素电路的建立时间比传统像素电路少得多,所以其适合于诸如高清晰度 TV 的大面积显示器,但其也并不排除更小的显示器面积。

[0118] 应注意,用于驱动具有 CBVP 像素电路(例如 200、202 或 204)的显示器阵列的驱动器将像素亮度数据转换成电压。

[0119] 现详细描述包括电压偏置电流编程(VBCP)驱动方案的像素驱动技术。在 VBCP 驱动方案中,像素电流被按比例减小而不用调整镜像晶体管的大小。VBCP 驱动方案使用电流来提供不同的灰度级(电流编程),并且使用偏置来加速编程并补偿像素的时变参数,诸如阈值电压偏移。驱动晶体管的其中一个端被连接到虚拟地 VGND。通过改变虚拟地的电压,来改变像素电流。在驱动器侧,偏置电流 IB 被加到编程电流 IP,然后通过改变虚拟地的电压而将偏置电流从像素电路内的编程电流中去除。

[0120] 图 18 示出了根据本发明的又一实施例的像素电路 212。像素电路 212 采用如下所述的 VBCP 驱动方案。图 18 的像素电路 212 包括 OLED110、存储电容器 111、开关网络 112 以及镜像晶体管 114 和 116。镜像晶体管 114 和 116 形成电流镜。晶体管 114 为编程晶体管。晶体管 116 为驱动晶体管。开关网络 112 包括开关晶体管 118 和 120。晶体管 114、116、118 和 120 中的每个具有栅极端、第一端和第二端。

[0121] 晶体管 114、116、118 和 120 为 n 型 TFT 晶体管。应用于像素电路 212 的驱动技术也适用于如图 20 中所示的具有 p 型晶体管的互补像素电路。

[0122] 晶体管 114、116、118 和 120 可使用非晶硅、纳米晶硅/微晶硅、多晶硅、有机半导体技术(例如有机 TFT)、NMOS 技术或 CMOS 技术(例如 MOSFET)来制造。多个像素电路 212 可形成 AMOLED 显示器阵列。

[0123] 向像素电路 150 提供选择线 SEL、信号线 IDATA、虚拟地线 VGND、电压供应线 VDD 和公共接地。

[0124] 晶体管 116 的第一端被连接到 OLED 110 的阴极。晶体管 116 的第二端被连接到 VGND。晶体管 114 的栅极端、晶体管 116 的栅极端和存储电容器 111 被连接到连接节点 A41。

[0125] 开关晶体管 118 和 120 的栅极端被连接到 SEL。开关晶体管 120 的第一端被连接到 IDATA。开关晶体管 118 和 120 被连接到晶体管 114 的第一端。开关晶体管 118 被连接到节点 A41。

[0126] 图 19 示出了图 18 的像素电路 212 的示例性操作。参照图 18 和 19,详细描述应用于像素电路 212 的电流调整技术。像素电路 212 的操作具有编程周期 X41 和驱动周期 X42。

[0127] 编程周期 X41:SEL 为高。这样,开关晶体管 118 和 120 处于开通。VGND 达到偏置电压 VB。通过 IDATA 提供电流 (IB+IP),其中 IP 表示编程电流,并且 IB 表示偏置电流。等于 (IB+IP) 的电流流过开关晶体管 118 和 120。

[0128] 驱动晶体管 116 的栅-源电压自行调整为:

$$[0129] \quad VGS = \sqrt{\frac{IP + IB}{\beta}} + VT \quad (9)$$

[0130] 其中 VT 表示驱动晶体管 116 的阈值电压,并且 β 表示由 $ID_S = \beta (VGS - VT)^2$ 给出的 TFT 的电流-电压 (I-V) 特性中的系数。ID_S 表示驱动晶体管 116 的漏-源电流。

[0131] 存储在存储电容器 111 中的电压为：

$$[0132] \quad VCS = \sqrt{\frac{IP + IB}{\beta}} - VB + VT \quad (10)$$

[0133] 其中 VCS 表示存储在存储电容器 111 中的电压。

[0134] 由于驱动晶体管 116 的一端被连接到 VGND, 所以在编程时间期间流过 OLED 110 的电流为：

$$[0135] \quad I_{pixel} = IP + IB + \beta \cdot (VB)^2 - 2\sqrt{\beta} \cdot VB \cdot \sqrt{(IP + IB)} \quad (11)$$

[0136] 其中 I_{pixel} 表示流过 OLED 110 的像素电流。

[0137] 如果 $IB \gg IP$, 则像素电流 I_{pixel} 可写为：

$$[0138] \quad I_{pixel} = IP + (IB + \beta \cdot (VB)^2 - 2\sqrt{\beta} \cdot VB \cdot \sqrt{IB}) \quad (12)$$

[0139] 如下所示适当地选择 VB：

$$[0140] \quad VB = \sqrt{\frac{IB}{\beta}} \quad (13)$$

[0141] 像素电流 I_{pixel} 变为等于编程电流 IP。因此, 其避免了编程周期期间不希望有的发射。

[0142] 由于不需要调整大小, 所以可实现电流镜像素电路中的两个镜像晶体管之间的更好的匹配。

[0143] 图 20 示出了具有 p 型晶体管的像素电路 214。像素电路 214 与图 18 的像素电路 212 相对应。像素电路 214 采用如图 21 所示的 VBCP 驱动方案。像素电路 214 包括 OLED 130、存储电容器 131、开关网络 132、以及镜像晶体管 134 和 136。镜像晶体管 134 和 136 形成电流镜。晶体管 134 为编程晶体管。晶体管 136 为驱动晶体管。开关网络 132 包括开关晶体管 138 和 140。晶体管 134、136、138 和 140 为 p 型 TFT 晶体管。晶体管 134、136、138 和 140 中的每个具有栅极端、第一端和第二端。

[0144] 晶体管 134、136、138 和 140 可使用非晶硅、纳米晶硅 / 微晶硅、多晶硅、有机半导体技术 (例如有机 TFT)、PMOS 技术或 CMOS 技术 (例如 MOSFET) 来制造。多个像素电路 214 可形成 AMOLED 显示器阵列。

[0145] 向像素电路 214 提供选择线 SEL、信号线 IDATA、虚拟地线 VGND 和电压供应线 VSS。

[0146] 晶体管 136 被连接在 VGND 和 OLED 130 的阴极之间。晶体管 134 的栅极端、晶体管 136 的栅极端、存储电容器 131 和开关网络 132 在节点 A42 处被连接。

[0147] 图 21 示出了用于图 20 的像素电路 214 的示例性操作。图 21 与图 19 相对应。图 21 的 VBCP 驱动方案使用与图 19 的那些相似的 IDATA 和 VGND。

[0148] 应用于像素电路 212 和 214 的 VBCP 技术适用于除电流镜类型的像素电路以外的电流编程像素电路。

[0149] 例如, VBCP 技术适合于用在 AMOLED 显示器中。VBCP 技术增强了电流编程像素电路显示器 (例如 AMOLED 显示器) 的建立时间。

[0150] 应注意, 用于驱动具有 VBCP 像素电路 (例如 212、214) 的显示器阵列的驱动器将像素亮度数据转换成电流。

[0151] 图 22 示出了用于具有多个 CBVP 像素电路 151 (CBVP1-1、CBVP1-2、CBVP2-1、

CBVP2-2) 的显示器阵列 150 的驱动机制。CBVP 像素电路 151 是 CBVP 驱动方案适用于的像素电路。例如, CBVP 像素电路 151 可以是图 1、5、8、10、12 或 16 中所示的像素电路。在图 22 中, 显示四个 CBVP 像素电路 151 作为实例。显示器阵列 150 可具有多于四个或少于四个 CBVP 像素电路 151。

[0152] 显示器阵列 150 为 AMOLED 显示器, 在该 AMOLED 显示器中, 以行和列布置多个 CBVP 像素电路 151。在共同的列像素之间共享 VDATA1 (或 VDATA2) 和 IBIAS1 (或 IBIAS2), 同时在阵列结构中的共同的行像素之间共享 SEL1 (或 SEL2)。

[0153] 通过地址驱动器 152 驱动 SEL1 和 SEL2。通过源驱动器 154 驱动 VDATA1 和 VDATA2。也通过源驱动器 154 驱动 IBIAS1 和 IBIAS2。提供控制器和调度器 156 用于控制和调度编程、校准和用于操作显示器阵列的其它操作, 包括用于如上所述的 CBVP 驱动方案的控制和调度。

[0154] 图 23 示出了具有多个 VBCP 像素电路的显示器阵列 160 的驱动机制。在图 23 中, 显示图 18 的像素电路 212 作为 VBCP 像素电路的实例。然而, 显示器阵列 160 可包括所描述的 VBCP 驱动方案适用于的任何其它像素电路。

[0155] 图 23 的 SEL1 和 SEL2 与图 18 的 SEL 相对应。图 23 的 VGND1 和 VGND2 与图 18 的 VDATA 相对应。图 23 的 IDATA1 和 IDATA2 与图 18 的 IDATA 相对应。在图 23 中, 四个 VBCP 像素电路被作为实例显示。显示器阵列 160 可具有多于四个或少于四个 VBCP 像素电路。

[0156] 显示器阵列 160 为 AMOLED 显示器, 在该 AMOLED 显示器中, 以行和列布置多个 VBCP 像素电路。IDATA1 (或 IDATA2) 在共同的列像素之间共享, 同时 SEL1 (或 SEL2) 和 VGND1 (或 VGND2) 在阵列结构中的共同的行像素之间共享。

[0157] SEL1、SEL2、VGND1 和 VGND2 通过地址驱动器 162 被驱动。IDATA1 和 IDATA 通过源驱动器 164 被驱动。提供控制器和调度器 166 用于控制和调度编程、校准和用于操作显示器阵列的其它操作, 包括用于如上所述的 CBVP 驱动方案的控制和调度。

[0158] 特此将所有的引证引用在此作为参考。

[0159] 已经关于一个或多个实施例对本发明进行了描述。然而, 对于本领域的技术人员显而易见的是, 可在不脱离如权利要求中限定的本发明的范围的情况下做出许多变更和更改。




图 1




图 2

$$V1 = VB - \sqrt{\frac{IB}{\beta}} - VT$$




图 3




图 4

202




图 5




图 6




图 7

204




图 8




图 9

206




图 10




图 11

208




图 12




图 13




图 14




图 15

210




图 16




图 17

212




图 18




图 19

214




图 20




图 21

300




图 22

302




图 23