

(12) 发明专利申请

(10) 申请公布号 CN 103296030 A

(43) 申请公布日 2013. 09. 11

(21) 申请号 201210260407. 9

(22) 申请日 2012. 07. 25

(71) 申请人 上海天马微电子有限公司

地址 201201 上海市浦东新区汇庆路 889 号

(72) 发明人 顾寒昱 钱栋 曾章和

(74) 专利代理机构 上海思微知识产权代理事务  
所（普通合伙） 31237

代理人 郑玮

(51) Int. Cl.

H01L 27/12(2006. 01)

G02F 1/1368(2006. 01)


权利要求书2页 说明书11页 附图5页

(54) 发明名称

TFT-LCD 阵列基板

(57) 摘要

本发明提供了一种 TFT-LCD 阵列基板，通过增加第二存储电容满足了对存储电容值大小的要求；同时，所述第二存储电容由第一导电层、第二导电层以及设置于所述第一导电层和第二导电层之间的第二绝缘层形成，其中，第一导电层及第二导电层在像素单元内部分别与所述透明公共电极电位及像素电极电位电性连接，即形成所述第二存储电容的第一导电层及第二导电层不需要横穿整个像素单元以与像素单元外部的电位连接，而只需在像素单元内部分别与透明公共电极电位及像素电极电位电性连接即可。由此，在满足存储电容值的情况下，还可减小第二存储电容所占用的开口率，即增大像素单元的开口率，从而实现了像素单元具有较大的存储电容值及较高的开口率。



1. 一种 TFT-LCD 阵列基板，所述 TFT-LCD 阵列基板上形成有多个像素单元，每个像素单元包括：

薄膜晶体管开关、像素电极、透明公共电极；

第一存储电容，所述第一存储电容由透明公共电极、位于所述透明公共电极之上的像素电极以及设置于所述透明公共电极和像素电极之间的第一绝缘层形成；

其特征在于，还包括：

第二存储电容，所述第二存储电容由第一导电层、第二导电层以及设置于所述第一导电层和第二导电层之间的第二绝缘层形成，其中，第一导电层及第二导电层在像素单元内部分别与所述透明公共电极电位及像素电极电位电性连接。

2. 如权利要求 1 所述的 TFT-LCD 阵列基板，其特征在于，所述像素单元依次包括：

多晶硅层、栅极绝缘层、栅极、钝化层、数据线、源极金属和漏极金属、有机膜层、透明公共电极、第一绝缘层和像素电极；

其中所述多晶硅层包括沟道、源极和漏极。

3. 如权利要求 2 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极为同层材料，并通过接触孔与所述透明公共电极连接；

所述第二导电层和所述多晶硅层的漏极为同层材料，并且和所述漏极连接在一起；

所述第二绝缘层为栅极绝缘层。

4. 如权利要求 2 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极为同层材料，并通过一金属导垫与所述透明公共电极连接；

所述第二导电层和所述多晶硅层的漏极为同层材料，并且和所述漏极连接在一起；

所述第二绝缘层为栅极绝缘层。

5. 如权利要求 4 所述的 TFT-LCD 阵列基板，其特征在于，

所述金属导垫和所述数据线、源极金属和漏极金属为同一层并在同一制程步骤中形成，所述金属导垫的一侧通过接触孔和所述第一导电层连接，透明公共电极通过接触孔和所述金属导垫的另一侧连接。

6. 如权利要求 3 或 4 任一所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极在同一制程步骤中形成；

所述第二导电层和所述多晶硅层的漏极在同一制程步骤中形成。

7. 如权利要求 2 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述漏极金属为同层材料，并通过接触孔与所述透明公共电极连接；

所述第二导电层和所述栅极为同层材料，并且通过接触孔和所述漏极金属连接在一起；

所述第二绝缘层为钝化层。

8. 如权利要求 7 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述漏极金属在同一制程步骤中形成；

所述第二导电层和所述栅极在同一制程步骤中形成。

9. 如权利要求 1 所述的 TFT-LCD 阵列基板，其特征在于，所述像素单元依次包括：

栅极、栅极绝缘层、多晶硅层、钝化层、数据线、源极金属和漏极金属、有机膜层、透明公共电极、第一绝缘层和像素电极；

其中所述多晶硅层包括沟道、源极和漏极。

10. 如权利要求 9 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极为同层材料，并且通过接触孔和透明公共电极连接在一起；

所述第二导电层和所述漏极为同层材料，并且和所述漏极连接在一起；

所述第二绝缘层为栅极绝缘层。

11. 如权利要求 9 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极为同层材料，并通过一金属导垫与所述透明公共电极连接；

所述第二导电层和所述漏极为同层材料，并且和所述漏极连接在一起；

所述第二绝缘层为栅极绝缘层。

12. 如权利要求 10 或 11 所述的 TFT-LCD 阵列基板，其特征在于，

所述第一导电层和所述栅极在同一制程步骤中形成；

所述第二导电层和所述漏极在同一制程步骤中形成。

## TFT-LCD 阵列基板

### 技术领域

[0001] 本发明涉及液晶显示器技术领域,特别涉及一种 TFT-LCD 阵列基板。

### 背景技术

[0002] 薄膜晶体管液晶显示器(TFT-LCD)具有低电压、微功耗、显示信息量大、易于彩色化等优点,在当前的显示器市场占据了主导地位。其已被广泛应用于电子计算机、电子记事本、移动电话、摄像机、高清电视机等电子设备中。

[0003] 薄膜晶体管液晶显示器包括对盒而成的阵列基板和彩膜基板,以及充满在阵列基板和彩膜基板之间的间隙内的液晶层。所述薄膜晶体管液晶显示器显示图像的基本原理是:通过在所述阵列基板和彩膜基板上施加作用于液晶层上的电场,控制所述液晶层的液晶分子的取向,从而控制穿透过液晶层的液晶分子的光线的多少,即达到调制通过液晶层的光强的目的。

[0004] 其中,阵列基板一般包括多个由扫描线与数据线相互交叉形成的像素单元和多个设置在扫描线与数据线交叉处的薄膜晶体管(Thin Film Transistor, TFT),每一像素单元具有一像素电极,该薄膜晶体管用于控制作用在该像素电极上电压的开关切换。

[0005] 当一扫描信号被加载到薄膜晶体管时,该薄膜晶体管控制的像素单元被激活,数据信号(即显示信号)被施加到该像素单元的像素电极上。为达到高质量的显示效果,施加在像素电极上的电压必须保持某一常值直至下一扫描信号到来。然而,像素电极上用以维持电压的电荷通常会快速泄露,导致像素电极上的电压过早降低,从而降低薄膜晶体管液晶显示器的显示效果。因此,通常薄膜晶体管液晶显示器的每一像素单元会使用一存储电容来保持其像素电极的电压在预定时间内稳定不变。

[0006] 现有技术中,常通过提供公共电压的透明公共电极、位于所述透明公共电极之上的像素电极以及设置于所述透明公共电极和像素电极之间的绝缘层形成存储电容,通过所述存储电容来保持像素电极的电压在预定时间内稳定不变。其中,为了保持像素电极的电压在预定时间内稳定不变,所述存储电容需要足够大,即需要满足一定的大小要求。

[0007] 现有技术中,当通过透明公共电极、位于所述透明公共电极之上的像素电极以及设置于所述透明公共电极和像素电极之间的绝缘层形成的一存储电容不能满足电容大小的要求时,通常还通过金属公共电极、像素电极及金属公共电极和像素电极之间的绝缘层形成另一存储电容,通过该两个存储电容的总的电容值来满足存储电容大小的要求。

[0008] 具体的,请参考图 1a~1b,其为现有的 TFT-LCD 阵列基板的结构示意图,所述 TFT-LCD 阵列基板为一种 IPS (In-Plane Switching, 平面转换) 型液晶显示面板的阵列基板,其中,为了图示的清楚,在图 1a 和图 1b 中,均未示出薄膜晶体管(TFT)以及多晶硅层。在图 1a 所示的 TFT-LCD 阵列基板中,在像素单元 1a 中设置有条状的透明公共电极 10 和像素电极 11 共同形成驱动液晶分子转动的平行电场,同时,通过透明公共电极 10、位于所述透明公共电极 10 之上的像素电极 11 以及设置于所述透明公共电极 10 和像素电极 11 之间的绝缘层(图 1a 中未示出)还形成一存储电容。

[0009] 在图 1b 所示的 TFT-LCD 阵列基板中,在一像素单元 1b 中形成了两个存储电容,分别是:通过透明公共电极 10、位于所述透明公共电极 10 之上的像素电极 11 以及设置于所述透明公共电极 10 和像素电极 11 之间的绝缘层(图 1b 中未示出)形成的第一存储电容;及通过金属公共电极 12、位于所述金属公共电极 12 之上的像素电极 11 以及设置于所述金属公共电极 12 和像素电极 11 之间的绝缘层(图 1b 中未示出)形成的第二存储电容。

[0010] 在此,虽然像素单元 1b 中,通过增加一存储电容而满足了存储电容大小的要求,但同时,由于金属公共电极 12 的遮光作用,使得该像素单元 1b 的开口率大大的小于像素单元 1a 的开口率。特别的,所述金属公共电极 12 需要横穿整个像素单元 1b,以与像素单元 1b 外部的公共电压的电位连接,由此,将极大地降低像素单元 1b 的开口率。此外,即使对于满足存储电容值而言,仅需部分的金属公共电极 12 即可,但是,由于金属公共电极 12 需要与像素单元 1b 外部的公共电压的电位连接(以提供形成存储电容所必须的电位),也无法减小金属公共电极 12,从而无法提高像素单元 1b 的开口率。

[0011] 以 250PPI 的像素单元设计为例,若需要的存储电容为 180fF,利用像素单元 1a 的结构,通常只能得到 150fF 的存储电容值(即不能满足存储电容的设计要求),但其具有约 79% 的开口率;而利用像素单元 1b 的结构,能够得到 180fF 的存储电容值(即存储电容能够满足设计要求),但其开口率仅为 73%,即存储电容值与开口率无法同时得到较大的满足。

## 发明内容

[0012] 本发明的目的在于提供一种 TFT-LCD 阵列基板,以解决现有技术的 TFT-LCD 阵列基板中像素单元的存储电容值与开口率无法同时得到较大的满足的问题。

[0013] 为了解决上述技术问题,本发明提供了一种 TFT-LCD 阵列基板,所述 TFT-LCD 阵列基板上形成有多个像素单元,每个像素单元包括:

[0014] 薄膜晶体管开关、像素电极、透明公共电极;

[0015] 第一存储电容,所述第一存储电容由透明公共电极、位于所述透明公共电极之上的像素电极以及设置于所述透明公共电极和像素电极之间的第一绝缘层形成;

[0016] 还包括:

[0017] 第二存储电容,所述第二存储电容由第一导电层、第二导电层以及设置于所述第一导电层和第二导电层之间的第二绝缘层形成,其中,第一导电层及第二导电层在像素单元内部分别与所述透明公共电极电位及像素电极电位电性连接。

[0018] 可选的,在所述的 TFT-LCD 阵列基板中,所述像素单元依次包括:

[0019] 多晶硅层、栅极绝缘层、栅极、钝化层、数据线和漏极金属、有机膜层、透明公共电极、第一绝缘层和像素电极;

[0020] 其中所述多晶硅层包括沟道、源极和漏极。

[0021] 可选的,在所述的 TFT-LCD 阵列基板中,所述第一导电层和所述栅极为同层材料,并通过接触孔与所述透明公共电极连接;

[0022] 所述第二导电层和所述多晶硅层的漏极为同层材料,并且和所述漏极连接在一起;

[0023] 所述第二绝缘层为栅极绝缘层。

[0024] 可选的,在所述的 TFT-LCD 阵列基板中,所述第一导电层和所述栅极为同层材料,

并通过一金属导垫与所述透明公共电极连接；

[0025] 所述第二导电层和所述多晶硅层的漏极为同层材料，并且和所述漏极连接在一起；

[0026] 所述第二绝缘层为栅极绝缘层。

[0027] 可选的，在所述的 TFT-LCD 阵列基板中，所述金属导垫和所述数据线和漏极金属为同一层并在同一制程步骤中形成，所述金属导垫的一侧通过接触孔和所述第一导电层连接，透明公共电极通过接触孔和所述金属导垫的另一侧连接。

[0028] 可选的，在所述的 TFT-LCD 阵列基板中，

[0029] 所述第一导电层和所述栅极在同一制程步骤中形成；

[0030] 所述第二导电层和所述多晶硅层的漏极在同一制程步骤中形成。

[0031] 可选的，在所述的 TFT-LCD 阵列基板中，

[0032] 所述第一导电层和所述漏极金属为同层材料，并通过接触孔与所述透明公共电极连接；

[0033] 所述第二导电层和所述栅极为同层材料，并且通过接触孔和所述漏极金属连接在一起；

[0034] 所述第二绝缘层为钝化层。

[0035] 可选的，在所述的 TFT-LCD 阵列基板中，

[0036] 所述第一导电层和所述漏极金属在同一制程步骤中形成；

[0037] 所述第二导电层和所述栅极在同一制程步骤中形成。

[0038] 可选的，在所述的 TFT-LCD 阵列基板中，所述像素单元依次包括：

[0039] 栅极、栅极绝缘层、多晶硅层、钝化层、数据线和漏极金属、有机膜层、透明公共电极、第一绝缘层和像素电极；

[0040] 其中所述多晶硅层包括沟道、源极和漏极。

[0041] 可选的，在所述的 TFT-LCD 阵列基板中，

[0042] 所述第一导电层和所述栅极为同层材料，并且通过接触孔和透明公共电极连接在一起；

[0043] 所述第二导电层和所述漏极为同层材料，并且和所述漏极连接在一起；

[0044] 所述第二绝缘层为栅极绝缘层。

[0045] 可选地，所述第一导电层和所述栅极为同层材料，并通过一金属导垫与所述透明公共电极连接；

[0046] 所述第二导电层和所述漏极为同层材料，并且和所述漏极连接在一起；

[0047] 所述第二绝缘层为栅极绝缘层。

[0048] 可选地，所述第一导电层和所述栅极在同一制程步骤中形成；所述第二导电层和所述漏极在同一制程步骤中形成。

[0049] 在本发明提供的 TFT-LCD 阵列基板中，通过增加第二存储电容满足了对存储电容值大小的要求；同时，所述第二存储电容由第一导电层、第二导电层以及设置于所述第一导电层和第二导电层之间的第二绝缘层形成，其中，第一导电层及第二导电层在像素单元内部分别与所述透明公共电极电位及像素电极电位电性连接，即形成所述第二存储电容的第一导电层及第二导电层不需要横穿整个像素单元以与像素单元外部的电位连接，而只需在

像素单元内部分别与透明公共电极电位及像素电极电位电性连接即可。由此，在满足存储电容值的情况下，便可减小第一导电层及第二导电层的大小，即增大像素单元的开口率，从而实现了像素单元具有较大的存储电容值及较高的开口率。

## 附图说明

- [0050] 图 1a~1b 为现有的 TFT-LCD 阵列基板的结构示意图；
- [0051] 图 2a 是本发明实施例一的 TFT-LCD 阵列基板的俯视结构示意图；
- [0052] 图 2b 是本发明实施例一的 TFT-LCD 阵列基板的剖面结构示意图；
- [0053] 图 3 是本发明实施例二的 TFT-LCD 阵列基板的剖面结构示意图；
- [0054] 图 4 是本发明实施例三的 TFT-LCD 阵列基板的剖面结构示意图；
- [0055] 图 5 是本发明实施例四的 TFT-LCD 阵列基板的剖面结构示意图。

## 具体实施方式

[0056] 以下结合附图和具体实施例对本发明提出的 TFT-LCD 阵列基板作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

### [0057] 【实施例一】

[0058] 请参考图 2a 及图 2b，其中，图 2a 为本发明实施例一的 TFT-LCD 阵列基板的俯视结构示意图；图 2b 为本发明实施例一的 TFT-LCD 阵列基板的剖面结构示意图。需说明的是，所述 TFT-LCD 阵列基板上形成有多个像素单元，而在本实施例中，图 2a 及图 2b 仅示出了其中一个像素单元的结构示意图，此外，为了图示的清晰，图 2a 中并未将连接膜层的接触孔示出，但是，根据图 2b 的剖面示意图，将能够很清楚地看到膜层之间的接触孔（即在某一 / 多膜层中需要形成接触孔，以实现相隔的两个膜层之间的连接）。

[0059] 本发明的核心在于形成第二存储电容的第一导电层与第二导电层无需连接像素单元外部的电位，同样能够与特定的电位连接而形成存储电容，具体的，从图 2a 所示的结构示意图中可见，第一导电层 23 及第二导电层 25 较小，特别的，可与图 1b 中的金属公共电极 12 相比较，在此没有超出扫描线 27 及数据线 28 所限定的像素单元的范围。因此，在本发明各实施例的介绍中，均重点强调第一导电层与第二导电层无需连接像素单元外部的电位，同样能够与特定的电位连接的实现方式，而关于像素单元与像素单元之间的排布，此为本领域的公知常识，因此，本申请对此不再强调。本领域技术人员根据本申请公开的内容：具体像素单元内部的结构，便可实现多个像素单元的情况。

[0060] 具体的，如图 2a 及 2b 所示，像素单元 2 包括：

[0061] 薄膜晶体管开关 205、像素电极 22、透明公共电极 20，所述像素电极 22 和透明公共电极 20 之间可形成平行电场；

[0062] 第一存储电容 200，所述第一存储电容 200 由透明公共电极 20、位于所述透明公共电极 20 之上的像素电极 22 以及设置于所述透明公共电极 20 和像素电极 22 之间的第一绝缘层 21 形成；

[0063] 还包括：

[0064] 第二存储电容 206，所述第二存储电容 206 由第一导电层 23、第二导电层 25 以及设置于所述第一导电层 23 和第二导电层 25 之间的第二绝缘层 24 形成，其中，第一导电层 23 及第二导电层 25 在像素单元 2 内部分别与所述透明公共电极 20 电位及像素电极 22 电位电性连接。

[0065] 其中，多个像素单元 2 的透明公共电极 20 互相连接在一起，并与驱动电路提供的电位相连接，此为现有技术，本申请对此不再赘述。

[0066] 通常的，像素单元 2 包括多晶硅层，所述多晶硅层包括沟道 202、源极 201 和漏极 203，其中通过离子注入工艺形成了薄膜晶体管的源极 201 及漏极 203，同时，源极 201 和漏极 203 之间未掺杂(未进行离子注入工艺)的部分作为沟道 202；位于所述多晶硅层之上的栅绝缘层；位于所述栅绝缘层之上的栅极 27 及扫描线，所述栅极 27 与源极 201、沟道 202、漏极 203 共同形成 TFT-LCD 阵列基板的开关元件——薄膜晶体管 205；位于所述栅极 27 之上的钝化层；及位于所述钝化层之上的数据线、源极金属 28、漏极金属 26；还包括所述数据线层和透明公共电极 20 之间的有机膜层 204，所述有机膜层 204 的主要作用是平坦化，厚度较厚。

[0067] 在本实施例中，为了更好地与现有的像素单元结构及其形成方法相兼容，所述第一导电层 23 和栅极 27 及扫描线为同层材料，特别的，通过同一工艺步骤形成；

[0068] 所述第二导电层 25 和所述多晶硅层的源极 201 及漏极 203 为同层材料，特别的，所述第二导电层 25 与所述源极 201 及漏极 203 通过同一工艺步骤形成，具体地包括：同时沉积非晶硅层、同时激光晶化形成多晶硅层、同时刻蚀、同时离子掺杂形成第二导电层 25、源极 201 及漏极 203，并且所述第二导电层 25 和漏极 203 连接在一起；

[0069] 其中，所述第一导电层 23 通过第四接触孔 G24 与所述透明公共电极 20 连接从而具备公共电极电位；而所述第二导电层 25 直接和漏极 203 连接而具备像素电极电位。另外，所述漏极 203 通过漏极金属 26 和像素电极 22 连接，所述源极 201 通过源极金属 28 和数据线连接。

[0070] 为了进一步体现本实施例中所述 TFT-LCD 阵列基板的结构，特别是所述像素单元 2 的结构，接下去将对所述 TFT-LCD 阵列基板的形成方法予以描述。具体的，在本实施例中，所述 TFT-LCD 阵列基板通过如下工艺步骤实现：

[0071] 步骤 10：提供玻璃基板，在所述玻璃基板之上形成绝缘层(在此称为绝缘层 A，在本实施例中，将在多个步骤中形成多个绝缘层，为此，后续形成的绝缘层分别通过附加字母“A、B、C……”加以区别)，通常所述绝缘层 A 的材料为氮化硅；

[0072] 步骤 11：在所述绝缘层之上形成多晶硅层，在此，对所述多晶硅层执行光刻及刻蚀工艺，形成沟道 202，然后，还执行离子注入工艺形成源极 201、漏极 203 及第二导电层 25，即相对于现有工艺，形成所述第二导电层 25 并没有增加工艺步骤，由此，便可降低制造成本；在本实施例中，所述第二导电层 25 与所述漏极 203 连接在一起；

[0073] 步骤 12：在所述多晶硅层之上形成绝缘层 B，该绝缘层 B 即为隔离第二导电层 25 及后续形成的第一导电层 23 的第二绝缘层 24，同时，为了与现有的 TFT-LCD 阵列基板的制造工艺相兼容，该绝缘层 B 将同时作为源极 201、漏极 203 与后续形成的栅极 27 之间的隔离结构，即作为栅绝缘层，也就是说，在本实施例中，所述第二绝缘层 24 即由现有的栅绝缘层所形成；

[0074] 步骤 13 :在所述绝缘层 B 之上形成第一金属层,对所述第一金属层执行光刻及刻蚀工艺,形成第一导电层 23 ;在本实施例中,在形成所述第一导电层 23 的同时还形成栅极 27 及扫描线,即相对于现有工艺,形成所述第一导电层 23 并没有增加工艺步骤,由此,便可降低制造成本;

[0075] 步骤 14 :在所述第一金属层之上形成绝缘层 C,在此,所述绝缘层 C 将作为栅极 27 及扫描线与后续形成数据线 28 之间的隔离结构,即该绝缘层 C 就是像素单元的钝化层,通常,所述绝缘层 C 的材料为氧化硅或者氮化硅;在此,对所述钝化层执行光刻及刻蚀工艺,以形成多个接触孔,其中第一接触孔 G21 露出多晶硅层的源极 201 的部分,第二接触孔 G22 露出多晶硅层的漏极 203 的部分,同时还形成第四接触孔 G24,露出第一导电层 23 的部分;

[0076] 步骤 15 :在所述钝化层之上形成第二金属层,对所述第二金属层执行光刻及刻蚀工艺,形成数据线、源极金属 28 及漏极金属 26 ;其中源极金属 28 和数据线连接,同时通过第一接触孔 G21 和源极 201 连接,可以将数据信号传输至源极 201 ;漏极金属 26 通过第二接触孔 G22 与多晶硅层的漏极 203 连接;

[0077] 步骤 16 :在所述第二金属层之上形成有机膜层 204,对所述有机膜层 204 执行光刻及刻蚀工艺,露出第四接触孔 G24,进而使第一导电层 23 的部分暴露出来;同时还形成第三接触孔 G23,所述第三接触孔 G23 露出漏极金属 26 的部分;

[0078] 步骤 17 :在所述有机膜层 24 之上形成透明公共电极 20,所述透明公共电极 20 通过第四接触孔 G24 与所述第一导电层 23 连接;

[0079] 步骤 18 :在所述透明公共电极 20 之上形成绝缘层 D,该绝缘层 D 即为隔离透明公共电极 20 及后续形成的像素电极 22 的第一绝缘层 21,同时,对该绝缘层 D 执行光刻及刻蚀工艺,露出第三接触孔 G23,进而使漏极金属 26 的部分暴露出来;

[0080] 步骤 19 :在所述第一绝缘层 21 之上形成像素电极 22,所述像素电极 22 通过第三接触孔 G23 与漏极金属 26 连接。

[0081] 通过上述工艺步骤便可形成第一存储电容 200 及第二存储电容 206,其中,所述第二存储电容 206 由第一导电层 23、第二导电层 25 以及设置于所述第一导电层 23 和第二导电层 25 之间的第二绝缘层 24 形成,其中,第一导电层 23 及第二导电层 25 在像素单元 2 内部分别与所述透明公共电极 20 电位及像素电极 22 电位电性连接。

[0082] 在此,通过第一导电层 23 及第二导电层 25 在像素单元 2 内部分别与所述透明公共电极 20 电位及像素电极 22 电位电性连接,即形成所述第二存储电容 206 的第一导电层 23 及第二导电层 25 不需要横穿整个像素单元 2 以与像素单元 2 外部的电位连接,而只需在像素单元 2 内部分别与透明公共电极 20 电位及像素电极 22 电位电性连接即可。由此,在满足存储电容值的情况下,便可减小第一导电层 23 及第二导电层 25 的大小,即增大像素单元 2 的开口率,从而实现了像素单元 2 具有较大的存储电容值及较高的开口率。

[0083] 在此,为了进一步说明通过本发明实施例提供的 TFT-LCD 阵列基板能够达到较大的存储电容值及较高的开口率的有益效果,发明人特针对 250PPI 像素单元的设计,即像素单元的长为 102um,宽为 34um 为例,在满足 180fF 的存储电容的情况下,测得开口率能够达到 77%,虽然相对于只有第一存储电容的情况,开口率略有减小,但是,相对于能够满足存储电容大小要求的情况,本实施例所提供的像素单元的开口率得到了极大地提高。因为本实施例中的像素单元无需使得第一导电层 23 或者第二导电层 25 横穿整个像素单元 2,由此,

便可减小第一导电层 23 或者第二导电层 25 的面积,从而相对于背景技术中的方案,本实施例所提供的像素单元,既具有较大的存储电容值又具有较高的开口率。

[0084] 【实施例二】

[0085] 请参考图 3,其为本发明实施例二的 TFT-LCD 阵列基板的剖面示意图。如图 3 所示,所述 TFT-LCD 阵列基板上形成有多个像素单元,每个像素单元 3 包括:

[0086] 薄膜晶体管开关 305(图 3 中未示出)、像素电极 32、透明公共电极 30,所述像素电极 32 和透明公共电极 30 之间可形成平行电场;

[0087] 第一存储电容 300,所述第一存储电容 300 由透明公共电极 30、位于所述透明公共电极 30 之上的像素电极 32 以及设置于所述透明公共电极 30 和像素电极 32 之间的第一绝缘层 31 形成;

[0088] 还包括:

[0089] 第二存储电容 306,所述第二存储电容 306 由第一导电层 33、第二导电层 35 以及设置于所述第一导电层 33 和第二导电层 35 之间的第二绝缘层 34 形成,其中,第一导电层 33 及第二导电层 35 在像素单元 3 内部分别与所述透明公共电极 30 电位及像素电极 32 电位电性连接。

[0090] 本实施例二与实施例一的差别在于,第一导电层 33 并不是通过接触孔直接与透明公共电极 30 连接,而是通过金属导垫 39 与所述透明公共电极 30 连接。具体的,所述第一导电层 33 通过第三接触孔 G33 与先于所述金属导垫 39 的一侧连接,接着,所述金属导垫 39 的另一侧通过第四接触孔 G34 与所述透明公共电极 30 连接,从而实现了所述第一导电层 33 与所述透明公共电极 30 的电性连接。

[0091] 相对于实施例一,在本实施例中,第一导电层 33 与透明公共电极 30 连接所需的第三接触孔 G33 和第四接触孔 G34 的深度都较浅,由此,能够保证所形成的接触孔的可靠性,进而保证 TFT-LCD 阵列基板的可靠性。

[0092] 为了进一步体现本实施例中所述 TFT-LCD 阵列基板的结构,特别是所述像素单元 3 的结构,接下去将对所述 TFT-LCD 阵列基板的形成方法予以描述。具体的,在本实施例中,所述 TFT-LCD 阵列基板通过如下工艺步骤实现:

[0093] 步骤 20:提供玻璃基板,在所述玻璃基板之上形成绝缘层(在此称为绝缘层 A,在本实施例中,将在多个步骤中形成多个绝缘层,为此,后续形成的绝缘层分别通过附加字母“A、B、C……”加以区别),通常所述绝缘层 A 的材料为氮化硅;

[0094] 步骤 21:在所述绝缘层之上形成多晶硅层,在此,对所述多晶硅层执行光刻及刻蚀工艺,形成沟道 302,然后,还执行离子注入工艺形成源极 301、漏极 302 及第二导电层 35,即相对于现有工艺,形成所述第二导电层 35 并没有增加工艺步骤,由此,便可降低制造成本;在本实施例中,所述第二导电层 35 与所述漏极 302 连接在一起;

[0095] 步骤 22:在所述多晶硅层之上形成绝缘层 B,该绝缘层 B 即为隔离第二导电层 35 及后续形成的第一导电层 33 的第二绝缘层 34,同时,为了与现有的 TFT-LCD 阵列基板的制造工艺相兼容,该绝缘层 B 将同时作为源极 301、漏极 302 与后续形成的栅极 37 之间的隔离结构,即作为栅绝缘层,也就是说,在本实施例中,所述第二绝缘层 34 即由现有的栅绝缘层所形成;

[0096] 步骤 23:在所述绝缘层 B 之上形成第一金属层,对所述第一金属层执行光刻及刻

蚀工艺,形成第一导电层 33;在本实施例中,在形成所述第一导电层 33 的同时还形成栅极 37 及扫描线,即相对于现有工艺,形成所述第一导电层 33 并没有增加工艺步骤,由此,便可降低制造成本;

[0097] 步骤 24:在所述第一金属层之上形成钝化层,在此,所述钝化层将作为栅极 37 及扫描线与后续形成数据线层之间的隔离结构,该钝化层也是一层绝缘层(即为绝缘层 C),通常,所述钝化层的材料为氧化硅或者氮化硅;在此,对所述钝化层执行光刻及刻蚀工艺,以形成多个接触孔,其中第一接触孔 G31 露出多晶硅层的源极 301 的部分,第二接触孔 G32 露出多晶硅层的漏极 303 的部分,还有第三接触孔 G33 露出第一导电层 33 的部分;

[0098] 步骤 25:在所述钝化层之上形成第二金属层,对所述第二金属层执行光刻及刻蚀工艺,形成数据线、源极金属 38、漏极金属 36 及金属导垫 39,其中:源极金属 38 和数据线连接,同时所述源极金属 38 通过第一接触孔 G31 和源极 301 连接;漏极金属 36 通过第二接触孔 G32 与多晶硅层的漏极 303 连接;金属导垫 39 通过第三接触孔 G33 与第一导电层 33 连接;

[0099] 步骤 26:在所述第二金属层之上形成有机膜层 304,对所述有机膜层 304 执行光刻及刻蚀工艺,形成第四接触孔 G34 露出所述金属导垫 39,同时还形成第五接触孔 G35 露出漏极金属 36 的部分;

[0100] 步骤 27:在所述有机膜层 304 之上形成透明公共电极 30,所述透明公共电极 30 通过步骤 26 中所形成的第四接触孔 G34 与所述金属导垫 39 连接,即第一导电层 33 和透明公共电极 30 电连接;

[0101] 步骤 28:在所述透明公共电极 30 之上形成绝缘层 D,该绝缘层 D 即为隔离透明公共电极 30 及后续形成的像素电极 32 的第一绝缘层 31,同时,对该绝缘层 D 执行光刻及刻蚀工艺,露出第五接触孔 G35,进而露出漏极金属 36 的部分;

[0102] 步骤 29:在所述第一绝缘层 31 之上形成像素电极 32,所述像素电极 32 通过第五接触孔 G35 与漏极金属 36 连接,由此,所述第二导电层 35 与所述像素电极 32 连接。

[0103] 通过上述工艺步骤便可形成第一存储电容 300 及第二存储电容 306,其中,所述第二存储电容 306 由第一导电层 33、第二导电层 35 以及设置于所述第一导电层 33 和第二导电层 35 之间的第二绝缘层 34 形成,其中,第一导电层 33 及第二导电层 35 在像素单元 3 内部分别与所述透明公共电极 30 电位及像素电极 32 电位电性连接。

#### [0104] 【实施例三】

[0105] 请参考图 4,其为本发明实施例三的 TFT-LCD 阵列基板的剖面示意图。如图 4 所示,每个像素单元 4 包括:

[0106] 薄膜晶体管开关 405、像素电极 42、透明公共电极 40,所述像素电极 42 和透明公共电极 40 之间可形成平行电场;

[0107] 第一存储电容 400,所述第一存储电容 400 由透明公共电极 40、位于所述透明公共电极 40 之上的像素电极 42 以及设置于所述透明公共电极 40 和像素电极 42 之间的第一绝缘层 41 形成;

[0108] 还包括:

[0109] 第二存储电容 406,所述第二存储电容 406 由第一导电层 43、第二导电层 45 以及设置于所述第一导电层 43 和第二导电层 45 之间的第二绝缘层 44 形成,其中,第一导电层

43 及第二导电层 45 在像素单元 4 内部分别与所述透明公共电极 40 电位及像素电极 42 电位电性连接。

[0110] 本实施例三与实施例一的差别在于，在本实施例三中，所述第一导电层 43 和漏极金属 46 为同层材料，并通过第四接触孔 G44 与所述透明公共电极 40 连接而具备公共电极电位；所述第二导电层 45 和所述栅极 47 及扫描线为同层材料，并且通过第三接触孔 G43 和所述漏极金属 46 连接在一起而具备像素电极电位；所述第二绝缘层 44 为钝化层。

[0111] 为了进一步体现本实施例中所述 TFT-LCD 阵列基板的结构，特别是所述像素单元 4 的结构，接下去将对所述 TFT-LCD 阵列基板的形成方法予以描述。具体的，在本实施例中，所述 TFT-LCD 阵列基板通过如下工艺步骤实现：

[0112] 步骤 30：提供玻璃基板，在所述玻璃基板之上形成绝缘层（在此称为绝缘层 A，在本实施例中，将在多个步骤中形成多个绝缘层，为此，后续形成的绝缘层分别通过附加字母“A、B、C……”加以区别），通常所述绝缘层 A 的材料为氮化硅；

[0113] 步骤 31：在所述绝缘层 A 之上形成多晶硅层，在此，对所述多晶硅层执行光刻及刻蚀工艺，形成沟道 402，然后，还执行离子注入工艺形成源极 401、漏极 403；

[0114] 步骤 32：在所述多晶硅层之上形成绝缘层 B，该绝缘层 B 为源极 401、漏极 403 与后续形成的栅极 47 之间的隔离结构，即作为栅绝缘层；

[0115] 步骤 33：在所述绝缘层 B 之上形成第一金属层，对所述第一金属层执行光刻及刻蚀工艺，形成第二导电层 45；在本实施例中，在形成所述第二导电层 45 的同时还形成栅极 47 及扫描线，即相对于现有工艺，形成所述第二导电层 45 并没有增加工艺步骤，由此，便可降低制造成本；

[0116] 步骤 34：在所述第一金属层之上形成钝化层，在此，所述钝化层将作为栅极 47 及扫描线与后续形成数据线 48 之间的隔离结构，该钝化层也是一层绝缘层（即为绝缘层 C），通常，所述钝化层的材料为氧化硅或者氮化硅；同时，该钝化层即为隔离第二导电层 45 及后续形成的第一导电层 43 的第二绝缘层 44；在此，对所述钝化层执行光刻及刻蚀工艺，以形成多个接触孔，其中：第一接触孔 G41，所述第一接触孔 G41 露出源极 401 的部分，第二接触孔 G42，露出漏极 403 的部分，第三接触孔 G43 露出第二导电层 45 的部分；

[0117] 步骤 35：在所述钝化层之上形成第二金属层，对所述第二金属层执行光刻及刻蚀工艺，形成源极金属 48、漏极金属 46 及第一导电层 43，其中源极金属 46 连接至数据线并且通过第一接触孔 G41 和源极 401 电连接，漏极金属 46 通过第二接触孔 G42 连接至漏极 403，并且所述漏极金属 46 还通过第三接触孔 G43 与第二导电层 45 相连接，从而所述第二导电层 45 具备像素电极电位；

[0118] 步骤 36：在所述第二金属层之上形成有机膜层 404，对所述有机膜层 404 执行光刻及刻蚀工艺，形成第四接触孔 G44 露出所述第一导电层 43 的部分，还形成第五接触孔 G45 露出漏极金属 46 的部分；

[0119] 步骤 37：在所述有机膜层 404 之上形成透明公共电极 40，所述透明公共电极 40 通过步骤 36 中所形成的第四接触孔 G44 与所述第一导电层 43 连接，从而所述第一导电层 43 具备公共电极电位；

[0120] 步骤 38：在所述透明公共电极 40 之上形成绝缘层 D，该绝缘层 D 即为隔离透明公共电极 40 及后续形成的像素电极 42 的第一绝缘层 41，同时，对该绝缘层 D 执行光刻及刻蚀

工艺,露出第五接触孔 G45 进而露出漏极金属 46 ;

[0121] 步骤 39 :在所述第一绝缘层 41 之上形成像素电极 42,所述像素电极 42 通过第五接触孔 G45 与漏极金属 46 连接。

[0122] 通过上述工艺步骤便可形成第一存储电容 400 及第二存储电容 406,其中,所述第二存储电容 406 由第一导电层 43、第二导电层 45 以及设置于所述第一导电层 43 和第二导电层 45 之间的第二绝缘层 44 形成,其中,第一导电层 43 及第二导电层 45 在像素单元 4 内部分别与所述透明公共电极 40 电位及像素电极 42 电位电性连接。

[0123] 在本实施例三中,由于通过第二金属层形成第一导电层 43,因此,第一导电层与透明公共电极 40 之间的距离减小了,由此,可使得连接第一导电层 43 及透明公共电极 40 的接触孔变浅,从而可保证接触孔的可靠性,进而保证 TFT-LCD 阵列基板的可靠性。

#### [0124] 【实施例四】

[0125] 请参考图 5,其为本发明实施例四的 TFT-LCD 阵列基板的剖面示意图。如图 5 所示,每个像素单元 5 包括 :

[0126] 薄膜晶体管开关 505(图 5 中未示出)、像素电极 52、透明公共电极 50,所述像素电极 52 和透明公共电极 50 可形成平行电场;

[0127] 第一存储电容 500,所述第一存储电容 500 由透明公共电极 50、位于所述透明公共电极 50 之上的像素电极 52 以及设置于所述透明公共电极 50 和像素电极 52 之间的第一绝缘层 51 形成;

[0128] 还包括 :

[0129] 第二存储电容 506,所述第二存储电容 506 由第一导电层 53、第二导电层 55 以及设置于所述第一导电层 53 和第二导电层 55 之间的第二绝缘层 54 形成,其中,第一导电层 53 及第二导电层 55 在像素单元 5 内部分别与所述透明公共电极 50 电位及像素电极 52 电位电性连接。

[0130] 本实施例四与实施例一的差别在于,本实施例四中的栅极结构为底栅结构,而实施例一(包括实施例二、三)中的栅极结构为顶栅结构,可见,本发明所提供的 TFT-LCD 阵列基板并不限定栅极的结构,其既可以为顶栅结构也可以为底栅结构。

[0131] 为了进一步体现本实施例中所述 TFT-LCD 阵列基板的结构,特别是所述像素单元 5 的结构,接下去将对所述 TFT-LCD 阵列基板的形成方法予以描述。具体的,在本实施例中,所述 TFT-LCD 阵列基板通过如下工艺步骤实现:

[0132] 步骤 40 :提供玻璃基板,在所述玻璃基板之上形成绝缘层(在此称为绝缘层 A,在本实施例中,将在多个步骤中形成多个绝缘层,为此,后续形成的绝缘层分别通过附加字母“A、B、C……”加以区别),通常所述绝缘层 A 的材料为氮化硅;

[0133] 步骤 41 :在所述绝缘层之上形成第一金属层,对所述第一金属层执行光刻及刻蚀工艺,形成第一导电层 53;在本实施例中,在形成所述第一导电层 53 的同时还形成栅极 57 及扫描线,即相对于现有工艺,形成所述第一导电层 53 并没有增加工艺步骤,由此,便可降低制造成本;

[0134] 步骤 42 :在所述第一金属层之上形成绝缘层 B,该绝缘层 B 为栅极 57 及扫描线与后续形成的源极 501、漏极 503 之间的隔离结构,即作为栅绝缘层;

[0135] 步骤 43 :在所述绝缘层 B 之上形成多晶硅层,在此,对所述多晶硅层执行光刻及刻

蚀工艺形成沟道 502,还执行离子注入工艺形成源极 501、漏极 503 和第二导电层 55,即相对于现有工艺,形成所述第二导电层 55 并没有增加工艺步骤,由此,便可降低制造成本;在本实施例中,所述第二导电层 55 与所述漏极 503 连接在一起,因此所述第二导电层 55 也具备像素电极的电位;

[0136] 步骤 44 :在所述多晶硅层之上形成钝化层,该钝化层也是一层绝缘层(即为绝缘层 C),通常,所述钝化层的材料为氧化硅或者氮化硅;在此,对所述钝化层执行光刻及刻蚀工艺,以形成多个接触孔,其中第一接触孔 G51 露出多晶硅层的源极 501,第二接触孔 G52 露出多晶硅层的漏极 503,第三接触孔 G53 露出第一导电层 53 的部分;

[0137] 步骤 45 :在所述钝化层之上形成第二金属层,对所述第二金属层执行光刻及刻蚀工艺,形成数据线、源极金属 58、漏极金属 56,其中源极金属 58 通过第一接触孔 G51 和多晶硅层的源极 501 连接,漏极金属 56 通过第二接触孔 G52 与多晶硅层的漏极 503 连接;

[0138] 步骤 46 :在所述第二金属层之上形成有机膜层 504,对所述有机膜层 504 执行光刻及刻蚀工艺,露出第三接触孔 G53 进而露出所述第一导电层 53,还形成第四接触孔 G54,露出漏极金属 56;

[0139] 步骤 47 :在所述有机膜层之上形成透明公共电极 50,所述透明公共电极 50 通过第三接触孔 G53 与所述第一导电层 53 连接;

[0140] 步骤 48 :在所述透明公共电极 50 之上形成绝缘层 D,该绝缘层 D 即为隔离透明公共电极 50 及后续形成的像素电极 52 的第一绝缘层 51,同时,对该绝缘层 D 执行光刻及刻蚀工艺,露出第四接触孔 G54 进而露出漏极金属 56;

[0141] 步骤 49 :在所述第一绝缘层 51 之上形成像素电极 52,所述像素电极 52 通过第四接触孔 G54 与漏极金属 56 连接。

[0142] 通过上述工艺步骤便可形成第一存储电容 500 及第二存储电容 506,其中,所述第二存储电容 506 由第一导电层 53、第二导电层 55 以及设置于所述第一导电层 53 和第二导电层 55 之间的第二绝缘层 54 形成,其中,第一导电层 53 及第二导电层 55 在像素单元 5 内部分别与所述透明公共电极 50 电位及像素电极 52 电性连接。

[0143] 同样地,在底栅结构 TFT 的结构中,还可以如同实施例三中那样,设置和数据线同层的金属导垫将第一导电层 53 和透明公共电极 50 电连接,比如先通过设置于钝化层中的一个接触孔露出第一导电层 53 的部分,然后用和数据线同层的金属作成金属导垫,所述金属导垫通过该接触孔和第一导电层 53 连接,再在有机膜层 504 内设置另一接触孔,通过所述另一接触孔将透明公共电极 50 和金属导垫连接,进而将第一导电层 53 和透明公共电极 50 电连接;这种结构可以使连接第一导电层 53 和透明公共电极 50 的接触孔的深度变浅,可提高制程的可靠性,具体地可参考实施例三和实施例四,此处不再详细描述。

[0144] 上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

1a




图 1a




图 1b

2




图 2a




图 2b




图 3

4




图 4

5




图 5