



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0066811
(43) 공개일자 2016년06월13일

(51) 국제특허분류(Int. Cl.)
H01L 29/872 (2006.01) H01L 21/265 (2006.01)
(21) 출원번호 10-2014-0172044
(22) 출원일자 2014년12월03일
심사청구일자 2014년12월03일

(71) 출원인
서강대학교산학협력단
서울특별시 마포구 백범로 35 (신수동, 서강대학교)
(72) 발명자
김광수
경기도 고양시 일산서구 일중로15번길 128, 203동 1301호 (일산동)
심슬기
경기도 성남시 분당구 서현로 170, A동 802호 (서현동)
조두형
경기도 파주시 가람로 90, 604동 1304호 (와동동, 가람마을6단지)
(74) 대리인
특허법인충현


전체 청구항 수 : 총 14 항

(54) 발명의 명칭 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법

(57) 요약

본 발명은 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법에 관한 것으로, 기판 위에 N형 에피층(epilayer)을 성장시키고, 마스크(mask)를 사용하여 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 마스크를 유지한 채로 트렌치 구조의 내측 벽면에 도핑층을 형성하고, 도핑층을 포함하여 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하고, 트렌치 구조의 노출된 상단과 산화막을 감싸도록 전하 인가층을 증착하며, 전하 인가층의 상단과 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성한다.

대 표 도 - 도1



이 발명을 지원한 국가연구개발사업

과제고유번호 1711014140

부처명 미래창조과학부

연구관리전문기관 정보통신산업진흥원

연구사업명 정보통신기술인력양성

연구과제명 정보통신용 아날로그IP 기술 개발 (Development of Analog IP Techniques for ICT)

기 여 율 1/1

주관기관 서강대학교 산학협력단

연구기간 2014.01.01 ~ 2014.12.31

명세서

청구범위

청구항 1

N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시키는 단계;
 마스크(mask)를 사용하여 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계;
 상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성하는 단계;
 상기 도핑층을 포함하여 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하는 단계;
 상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막을 감싸도록 전하 인가층을 증착하는 단계; 및
 상기 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성하는 단계;를 포함하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC Trench MOS Barrier Schottky Barrier Diode)의 제조 방법.

청구항 2

제 1 항에 있어서,
 상기 도핑층을 형성하는 단계는,
 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스크되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어지는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 3

제 1 항에 있어서,
 상기 도핑층은,
 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 4

제 1 항에 있어서,
 상기 도핑층은,
 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 5

제 1 항에 있어서,
 상기 도핑층은,
 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 6

제 1 항에 있어서,
 상기 산화막은,

BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 7

제 1 항에 있어서,

상기 전하 인가층은,

폴리실리콘(polysilicon) 또는 금속(metal)으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법.

청구항 8

N형 SiC 기판;

상기 N형 SiC 기판 위에 성장시킨 후, 부분 식각을 통해 트렌치 구조가 형성된 N형 에피층;

상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 증착된 산화막;

상기 트렌치 구조의 노출된 상단과 상기 산화막을 감싸도록 증착된 전하 인가층; 및

상기 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 형성된 애노드 금속 접합과 캐소드 금속 접합;을 포함하되,

상기 트렌치 구조를 식각하는데 사용된 마스크를 이용하여 상기 트렌치 구조의 내측 벽면에 도핑층을 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 9

제 8 항에 있어서,

상기 도핑층은,

경사 이온 주입을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스크되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 10

제 8 항에 있어서,

상기 도핑층은,

상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 11

제 8 항에 있어서,

상기 도핑층은,

순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 12

제 8 항에 있어서,

상기 도핑층은,

역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 13

제 8 항에 있어서,

상기 산화막은,

BCB 절연체 또는 산화물인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

청구항 14

제 8 항에 있어서,

상기 전하 인가층은,

폴리실리콘 또는 금속으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드.

발명의 설명

기술 분야

[0001] 본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로서, 특히 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC trench MOS barrier Schottky barrier diode) 및 그의 제조 방법에 관한 것이다.

배경 기술

[0002] 급속한 산업발전과 더불어 미래산업에 대한 전망은 기존의 반도체 재료의 물리적인 한계를 뛰어넘는 새로운 반도체 재료의 개발을 요구하고 있다. 이러한 관점에서 Si보다 단단하고, 밴드갭이 크며, 환경친화 및 우수한 전기적, 열적, 화학적 특성을 갖고 있는 ZnO, GaN, SiC는 차세대 반도체 재료로 많은 관심을 불러일으키고 있다. 특히, SiC는 높은 항복전압, 높은 전자포화속도, 우수한 열전도도 특성을 갖고 있기 때문에 차세대 고전력, 고주파 전자소자로서 폭 넓은 응용이 기대되고 있다.

[0003] 실리콘 카바이드를 이용한 쇼트키 다이오드(SiC Schottky barrier diode, SiC-SBD)는 Si를 이용한 쇼트키 다이오드(Si-SBD)에 비하여 쇼트키 장벽이 약 2배정도 높으며, SiC의 절연과피 전계는 Si나 GaAs에 비하여 약 10배 정도 높기 때문에, 높은 구동전력과 고내전압을 갖는 쇼트키 다이오드를 제작할 수 있을 뿐만 아니라, 소자 크기를 크게 줄일 수 있다.

[0004] 또한, SiC를 이용한 고전력 쇼트키 다이오드는 고내전압을 구현하기 위한 박막의 두께를 현저하게 줄일 수 있으므로, 동작 전압을 크게 감소시킬 수 있고, SiC의 고속특성 때문에 고전압(600V 이상)이면서도, 손실이 작은, 고속 스위칭용 전력소자로서 이용될 수 있다.

[0005] 이하에서 제시되는 선행기술문헌에는 트렌치(trench) 구조를 갖는 쇼트키 다이오드 및 그 제조 방법에 대해 설명하고 있다.

선행기술문헌

특허문헌

[0006] (특허문헌 0001) 한국 공개특허공보 10-2004-0019477, 2004.03.06 공개

발명의 내용

해결하려는 과제

[0007] 본 발명이 해결하고자 하는 기술적 과제는, 종래의 쇼트키 다이오드에서 접합부의 가장자리에서 전계집중에 의해 항복 전압의 저하가 나타나는 문제점을 해결하며, 특히 이를 해결하기 위해 쇼트키 다이오드에 트렌치 모스 장벽 쇼트키 구조를 채택하더라도 순방향 특성이 나빠지는 한계를 극복하고자 한다.

과제의 해결 수단

- [0008] 상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC Trench MOS Barrier Schottky Barrier Diode)의 제조 방법은, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시키는 단계; 마스크(mask)를 사용하여 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계; 상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성하는 단계; 상기 도핑층을 포함하여 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하는 단계; 상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막을 감싸도록 전하 인가층을 증착하는 단계; 및 상기 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성하는 단계;를 포함한다.
- [0009] 일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층을 형성하는 단계는, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스크되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어질 수 있다.
- [0010] 일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성된다.
- [0011] 일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 도핑층은, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시킬 수 있다. 또한, 상기 도핑층은, 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.
- [0012] 일 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법에서, 상기 산화막은, BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)로 형성될 수 있다. 또한, 상기 전하 인가층은, 폴리실리콘(polysilicon) 또는 금속(metal)으로 형성될 수 있다.
- [0013] 상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드는, N형 SiC 기판; 상기 N형 SiC 기판 위에 성장시킨 후, 부분 식각을 통해 트렌치 구조가 형성된 N형 에피층; 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 증착된 산화막; 상기 트렌치 구조의 노출된 상단과 상기 산화막을 감싸도록 증착된 전하 인가층; 및 상기 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 형성된 애노드 금속 접합과 캐소드 금속 접합;을 포함하되, 상기 트렌치 구조를 식각하는데 사용된 마스크를 이용하여 상기 트렌치 구조의 내측 벽면에 도핑층을 형성한다.
- [0014] 다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 경사 이온 주입을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스크되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성될 수 있다.
- [0015] 다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성된다.
- [0016] 다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 도핑층은, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시킬 수 있다. 또한, 상기 도핑층은, 역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.
- [0017] 다른 실시예에 따른 상기 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서, 상기 산화막은, BCB 절연체 또는 산화물로 형성될 수 있다. 또한, 상기 전하 인가층은, 폴리실리콘 또는 금속으로 형성될 수 있다.

발명의 효과

- [0018] 본 발명의 실시예들은, 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 마스크를 사용한 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 내측 벽면에 고농도 도핑층을 형성함으로써, 항복 전압을 증가시키고, 이와 동시에 순방향 특성에서 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키며, 역방향 특성에서 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.

도면의 간단한 설명

[0019] 도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 도시한 흐름도이다.

도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.

도 3 및 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 형성된 도핑층에 의해 전류 경로가 형성되었음을 비교 설명하기 위한 시뮬레이션 결과를 예시한 도면이다.

발명을 실시하기 위한 구체적인 내용

[0020] 본 발명의 실시예들을 설명하기에 앞서, 실리콘 카바이드 쇼트키 다이오드의 특징과 그 약점을 간략히 소개한 후, 이러한 문제점을 해결하기 위해 본 발명의 실시예들이 채택하고 있는 기술적 수단을 순차적으로 제시하도록 한다.

[0021] 앞서 간략히 소개한 바와 같이, 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 낮은 순방향 전압 강하와 빠른 역회복 특성 때문에 집적회로를 위한 저 전압 파워 서플라이(power supply)에 널리 사용되고 있으며, 최근 많은 응용 분야들에서 빠른 스위칭 속도, 낮은 순방향 전압강하, 높은 항복 전압을 요구하고 있는 상황이다. 하지만 실리콘 기반의 쇼트키 다이오드의 경우 실리콘의 물성의 한계로 인하여 높은 항복 전압의 구현이 어렵다.

[0022] 이러한 점에서 넓은 밴드 갭(wide band gap)을 갖는 반도체 재료인 실리콘 카바이드(SiC)를 사용하여 쇼트키 다이오드를 제작하면 드리프트(drift) 영역의 저항을 낮게 가져가면서 높은 항복 전압을 구현할 수 있다. 또한, 빠른 스위칭 속도를 제공할 뿐만 아니라 고전압 실리콘 쇼트키 다이오드에서 발생하는 역회복 누설 전류를 줄일 수 있다. 이는 결과적으로 전력 회로 내에서 쇼트키 다이오드의 스위칭 손실을 줄일 수 있게 된다. 즉, SiC 쇼트키 다이오드의 화두는 전력 손실을 줄이기 위하여 순방향 전압강하, 역방향 누설전류, 역회복 전류를 감소시키는 것이다.

[0023] 실리콘 카바이드(Silicon Carbide, SiC)는 종래의 실리콘(Silicon)과 비교할 때 낮은 고유 캐리어 농도(intrinsic carrier density), 높은 밴드갭(bandgap), 높은 임계전계(critical electric field) 및 높은 열전도도 등의 우수한 특성으로 인해 전력 반도체 소자에서 각광받고 있는 물질이다. 이러한 우수한 특성으로 인해 SiC 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 실리콘을 사용한 다이오드보다 높은 항복 전압(breakdown voltage)을 가지고 있다. 또한, 빠른 역회복 속도로 전력 소비량을 낮출 수 있으며, 낮은 드리프트 영역(drift region) 저항을 가져갈 수 있다는 장점이 있다.

[0024] 한편, 쇼트키 장벽(Schottky barrier)은 역방향 바이어스가 인가되었을 경우 역방향 누설 전류를 막아주는 역할을 한다. 따라서 장벽의 높이가 높을수록 그 효과는 강화되며 항복 전압을 높게 가져갈 수 있게 된다. 쇼트키 다이오드(Schottky barrier diode)에서 가장 중요한 것으로는 항복 전압이 있다. 금속 에지(metal edge) 부분에 전계 크라우딩(electric field crowding)이 발생하면서 이론상의 항복 전압보다 더 낮은 전압에서 브레이크다운(breakdown)이 발생하게 되며, 또한 도핑(doping) 농도에 따라서도 항복 전압이 낮아지게 되는 문제가 나타난다. Guard Ring, field plate, Junction Termination Extension(JTE)등 여러 가지 기법을 활용하여 코너(corner)에서 발생하는 전계 크라우딩을 감소시켜 항복 전압을 높임으로써 반도체 소자를 안정하게 만들 수 있다.

[0025] 요약하자면, 실리콘 카바이드(SiC)는 Si에 비해 우수한 물성 때문에 반도체 산업에서 전력 소자의 재료로 주목받고 있다. SiC는 Si에 비해 3배 높은 열전도도, 10배 높은 역방향 항복 전압 그리고 낮은 진성 캐리어 농도를 가지는 물리적 특성을 가지고 있다. 이러한 우수한 물성 때문에 고온, 고전압, 고주파 응용분야에서 적합한 물질로 여겨지고 있다.

[0026] 실리콘 카바이드 쇼트키 장벽 다이오드(SiC Schottky Barrier Diode)는 SiC 전력반도체 중 가장 많이 개발, 생산하는 소자이다. 그러나, 접합부의 가장자리에서 전계 집중에 의해 SiC가 가지고 있는 물성에 비해 낮은 항복 전압을 가지게 된다. 이를 해결하기 위해 트렌치 모스 장벽 쇼트키(Trench MOS Barrier Schottky, TMBS)구조가 활용될 수 있다. 그러나, 트렌치 모스 장벽 쇼트키 구조의 경우, 항복 전압은 10배 이상 증가하는데 반해, 순방향 특성이 나빠지는 것이 단점으로 지적된다.

[0027] 따라서, 이하에서는 본 발명의 실시예들을 통해 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 순방향과 항복전압 특성을 모두 증가시킬 수 있는 구조를 제안하고자 한다. 이를 위해 본 발명의 실시예들은, 트렌치 모스 장벽 쇼트키 구조를 제작하는 과정에서 산화막을 형성하기 전, 경사각 이온 주입을 이용하여 트렌치의 옆

면에 고농도의 도핑 영역을 형성함으로써 이상의 기술적 과제를 달성할 수 있다.

- [0028] 트랜치의 옆면에 수직 방향으로 형성된 도핑 영역이 포함된 구조를 채택함으로써, 역방향 특성에서는 트랜치 바닥면의 모서리에서 일어나는 전계 집중을 고도핑 농도 영역이 저지하게 되고, 종래의 트랜치 모스 장벽 쇼트키 구조에 비해 높은 항복 전압을 가질 수 있게 된다. 또한 순방향 특성에서는 고농도 도핑된 영역을 따라 전류 경로가 형성되므로 온저항이 감소할 수 있게 된다. 특히, 이온 주입 공정을 추가함에 있어서, 앞서 트랜치를 형성할 때 사용한 마스크를 그대로 사용할 수 있다는 장점이 있다. 이러한 간단한 공정을 추가함으로써, 시뮬레이션 결과 같은 드리프트 농도 조건의 트랜치 모스 장벽 쇼트키 다이오드와 비교하여 27% 증가한 항복 전압 특성 및 60% 감소한 온저항을 나타내는 트랜치 모스 장벽 쇼트키 다이오드를 설계할 수 있었다.
- [0029] 본 발명의 실시예들이 제안하는 쇼트키 다이오드 소자는 다음과 같은 특징을 가진다.
- [0030] (1) 산화막 형성 전 단계에서 경사각 이온 주입 공정을 통해 고농도의 도핑층을 형성한다.
- [0031] (2) 도핑층을 통해 전류 경로가 형성되어 기존의 쇼트키 다이오드 수준의 낮은 온저항 특성이 나타난다.
- [0032] (3) 트랜치 모서리의 전계 집중 저지 작용을 통해 항복 전압이 향상된다.
- [0033] 이하에서는 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명하도록 한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.
- [0034] 도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 트랜치 모스 장벽 쇼트키 다이오드의 제조 방법을 도시한 흐름도로서, 다음과 같은 단계들을 포함한다.
- [0035] S110 단계에서, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시킨다.
- [0036] S120 단계에서, 상기 S110 단계를 통해 성장시킨 N형 에피층을 마스크(mask)를 사용하여 식각(etching)함으로써 트랜치(trench) 구조를 형성한다.
- [0037] S130 단계에서, 상기 마스크를 유지한 채로 상기 식각한 트랜치 구조의 내측 벽면에 도핑층을 형성한다. 여기서, 도핑층을 형성하는 과정은, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트랜치 구조에서 상기 마스크로 마스크되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어진다. 특히 이 과정은 상기 S120 단계에서 사용하였던 마스크를 재활용함으로써 이루어질 수 있고, 그로 인해 공정의 복잡도를 크게 증가시키지 않으면서도 경사 이온 주입이 가능하다는 장점을 갖는다.
- [0038] 이러한 N+ 도핑층은, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키고, 역방향 특성에서 상기 트랜치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 특징을 나타낸다.
- [0039] S140 단계에서, 상기 도핑층을 포함하여 상기 S120 단계를 통해 식각한 트랜치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착한다. 구현의 관점에서, 이러한 산화막은 BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)(예를 들어, SiO₂가 될 수 있다.) 중 어느 하나와 같은 부도체로서 제조될 수 있다.
- [0040] S150 단계에서, 상기 트랜치 구조의 노출된 상단과 상기 S140 단계를 통해 증착된 산화막을 감싸도록 전하 인가층을 증착한다.
- [0041] S160 단계에서, 상기 S150 단계를 통해 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성한다.
- [0042] 도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 트랜치 모스 장벽 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.
- [0043] 도 2a를 참조하면, 최초에 N형 SiC 기판(10)과 상기 N형 SiC 기판(10) 위에 성장시킨 N형 에피층(epilayer)(20)이 마련되었음을 보여주고 있다. 이러한 N형 기판은 드리프트 영역보다 높은 도핑을 가지며 소자의 내압을 결정하는 부분에 해당한다.
- [0044] 그런 다음, 도 2b에서는 상기 N형 에피층(20)의 N-드리프트 영역(drift region)을 마스크(mask)(25)를 이용하여 부분 식각(etching)함으로써 도랑 형태의 트랜치(trench) 구조를 형성하고 있음을 보여주고 있다. 물론 마스크의 구조는 예시적인 것으로서, 공정상의 필요에 따라 다양한 형태로 구현될 수 있음은 당연하다.

- [0045] 도 2c에서는, 상기 식각한 트렌치 구조의 내측의 양쪽 벽면에 고농도의 1층(30)을 형성하였다. 이를 위해, N+를 비스듬하게(tilt) 주입(implant)해주면, 트렌치 구조의 양쪽 벽면에 N+가 도핑된다. 이때, 앞서 도 2b에서 활용하였던 마스크(25)를 그대로 유지할 수 있음을 예시하고 있다. 따라서, 상기 도핑층(30)은, 상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성될 수 있다.
- [0046] 도 2d에서는 상기 도핑층(30)을 포함하여 상기 식각한 트렌치 구조 내의 내측 벽면과 바닥면을 산화막(40)으로 절연하였다. 구현의 관점에서 이 과정은 산화물(Oxide)을 증착하는 등의 방법으로 달성될 수 있다. 예를 들어, SiO₂로 구성된 트렌치 모스(MOS) 부분이 될 수 있다.
- [0047] 도 2e에서는 상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막(40)을 감싸도록 전하 인가층(50)을 증착한다. 여기서, 트렌치 구조의 노출된 상단은 드리프트 영역과 금속 접합이 직접 닿는 쇼트키 부분이다.
- [0048] 이러한 전하 인가층(50)은, 폴리실리콘(polysilicon) 또는 금속(metal)으로 형성될 수 있으며, 소자의 제작시 (예를 들어, MOSFET의 경우 게이트 금속으로 구현 가능하다.) 필요에 따라 선택 가능하다. 폴리실리콘 또는 금속은 전하를 단순히 인가하는 역할을 수행하는데, 고온에서 동작하는 소자에서는 녹는 점이 낮은 금속을 사용할 경우 구동 중이나 공정시 소자의 온도가 올라가면 금속이 녹아 소자가 망가질 우려가 있어, 녹는 점이 높은 폴리실리콘을 사용하는 것이 바람직하다. 이후에 소개될 도 4의 시물레이션에서는 니켈(Nickel)을 사용하였는데, 이는 니켈의 녹는점이 3000도 가량으로 고온소자에 적합하여 많이 사용되므로, 니켈만 단독으로 구성하였다.
- [0049] 마지막으로, 도 2f에서는 상기 증착된 전하 인가층(50)의 상단과 상기 N형 SiC 기판(10) 하단에 각각 애노드(anode) 금속 접합(60)과 캐소드(cathode) 금속 접합(70)을 형성하여 소자를 완성한다.
- [0050] 도 3 및 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 형성된 도핑층에 의해 전류 경로가 형성되었음을 비교 설명하기 위한 시물레이션 결과를 예시한 도면이다.
- [0051] 도 3에 비해 도 4는 본 발명의 실시예들이 채택하고 있는 경사 이온 주입에 의해 트렌치 구조에 나란한 방향(즉, 트렌치 바닥면에 수직인 방향을 의미한다.)으로 도핑층이 형성되어 있으며, 이러한 도핑층을 통해 전류 경로에 변화가 있음을 보여준다. 도 3과 도 4를 비교하면, 도 4의 경우 경사 이온 주입이 이루어진 영역에 전류(current)가 상대적으로 더 많이 흐르고 있음을 확인할 수 있다. 다시 말해, 순방향 전압 상태에서 경사 이온 주입을 통해 전류가 잘 흐를 수 있는 통로를 만들어 줌으로써 순방향 특성인 온저항을 낮출 수 있다.
- [0052] 이상과 같은 시물레이션에 따르면, 같은 크기의 종래의 트렌치 모스 장벽 쇼트키 구조와 온저항과 항복전압을 비교해보면, 본 발명의 실시예에 따른 소자의 경우 온저항은 60% 감소했고, 항복 전압은 27% 증가한 결과를 얻을 수 있었다. 또한, 본 발명의 실시예들이 제안하고 있는 트렌치 모스 장벽 쇼트키 다이오드 소자와 종래의 통상적인 쇼트키 다이오드 소자를 비교할 경우, 온저항은 그대로 유지하되, 항복 전압은 27배 증가하였음을 확인할 수 있었다. 즉, 본 발명의 실시예들을 통해 제안된 구조의 순방향 목표는 같은 크기의 쇼트키 다이오드와 같은 온저항을 갖게 된다.
- [0053] 상기된 본 발명의 실시예들에 따르면, 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드에서 마스크를 사용한 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 내측 벽면에 고농도 도핑층을 형성함으로써, 항복전압을 증가시키고, 이와 동시에 순방향 특성에서 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키며, 역방향 특성에서 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시킬 수 있다.
- [0054] 이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.


부호의 설명

- [0055] 10 : N형 SiC 기판
20 : N형 에피층(epilayer)
25 : 마스크(mask)

- 30 : 도핑층
 40 : 산화막
 50 : 전하 인가층
 60 : 애노드(anode) 금속 집합
 70 : 캐소드(cathode) 금속 집합

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면2e



도면2f



도면3



도면4

