

(19) (KR)  
 (12) (A)

(51) 。 Int. Cl. <sup>7</sup>  
 G11C 7/00 (11) 2002 - 0022618  
 (43) 2002 03 27

---

(21) 10 - 2001 - 0058049  
 (22) 2001 09 19

---

(30) 09/665,892 2000 09 20 (US)

(71) , .  
 ( 94306 - 2024) 395

(72) 3  
 80526 607  
 94539 48888  
 95014 21815

(74)

:

---

(54) D R A M

---

RAM(32)	DRAM	(88)	가	.	(113 - 116)	가	4
4	3	3 -	.	12	가	가	,
, 3	. 12	.	.	가	.	.	
12			.	가	(146)		
12			.	가			
	,			.			
76) 2	DRAM(73, 74)	4	가	.	SRAM	VLSI	SRAM(75,
, DRAM	VLSI	.	DRAM	.	DRAM	.	,
		100 MHz			33 MHz		
DRAM							

3

12 가가 , 가 DUT . DUT 가  
 2 .  
 . ( , )

5

1 가 ,  
 2 1 DUT (6) ,  
 3 2 ECR( RAM) ,  
 4 3 ECR ,  
 5 3 4 DRAM ,  
 6 5 DRAM ,  
 7 6 (composer) ,  
 8 5 SDRAM ,  
 9 6 8 SDRAM ,  
 10 " "

109 : DRAM 110, 111, 112 : SDRAM

113 - 124 : 146 :

161 : SDRAM (110, 111, 112)

176 : SDRAM

193 : DRAM (109)

가 SDRAM

RAM

가  
가

PCMCIA

가

(part)

가

(shipment yield)

(non-conforming part)

가

가  
가

가  
가

가

, 가

가

(conditional branching)

가

0 1  
1 0  
(collection)  
(checkerboard)  
rn)

가

"

"

, "

"

(butterfly patte

가

가

가

( )

가

가

DUT

(DUT : Device Under Test) 가

( )

가

가 DUT

(end up)

(bit position) DUT 가  
(mapping mechanism)DUT  
, DUT  
(crossing)

(reverse mapping)

(mapper)

가

DUT가

(practice)

(mirrored symmetry)

(vector bit position)

가

DUT

DU

T

DUT가

(undiced)

가

(element)가

가

가 가

(scrap barrel)

( )  
가

(

)

가

( , 가 )

analysis)  
(fix)

( , 1/2 dozen), 가

DUT

가

가 odd - driven cost benefit a

가 DUT

ECR(

RAM)

, ECR

DUT 가

, DUT 가

(adjustability)  
가

가 (addressability)

가 (inverse change)

DUT

(

가

)

, ECR

/

가

가

/

( , )  
information) 가

가

"

가

가

(quantity

, Address Strobe)  
가ECR DRAM  
" "

SRAM

DRAM CAS(Column Add

RAS(Row Address Strobe) 가

"

DRAM

ECR

가 가

DRAM

SRAM

DRAM

가

SRAM DRAM

DRAM

DRAM

DRAM

n - 가

50

60

, n -  
10

RAM DRAM 가  
가 4 - 4 3 3 - 12  
가 , 3  
(round robin strategy) ,  
가  
,  
( ) , 12  
가 , 12  
, 12 가 DUT , 12  
,  
( , 12 ),  
가 ( , 12 ),  
( ).

ECR 4 , 2 " " SRAM 2 " " DRAM .  
," " " " . SRAM ECR  
VLSI( ) , DRAM VLSI

SRAM (128, 1024 가). SRAM DRAM, ROM DUT DRAM  
 , 가 SRAM DRAM 가 SRAM DRAM, DRAM  
 . SRAM 가 /  
 , SRAM

DRAM 가 DRAM  
 100MHz 가 33MHz  
 , ECR DRAM 3 (depth)  
 ,  
 AS, CAS) 12 가 가 가 " " ( R  
 mory depth) DRAM DUT 가 (me  
 가 DRAM 가

가 ( , ) DRAM SRAM 2

가 DUT 가 ( ,  
DUT ) (die) 가 , 64  
DUT 가  
가 (general purpose programmability)  
DUT DUT  
3 DUT (union) 3 DUT 가 ,  
" DUT (component DUTs)"  
" 3" DUT  
가 (pass) (fail) ( , 3 DUT  
가 ). " - - " " 가 ,

, , (2) (3) 36 ( (#1) (#36) ) (4a - 4z) . (a - z 26 36 가 가  
 ) . ) (2) ( , NT PC)  
 ( abstraction )

DUT  
(2) 가 -

, 가 , 가 ,  
,

(2)

(2)

(log)

(Pin Electronics)(9)

( 가 ) , ( ) 가 .

가

VOS(VersaTest O/S)

36 64MB

Intel i960

( , Agilent V1300 (#1)

V3300).

(#1)

, WHIZCO no.0013  
(voltage level), (pulse width),

(edge position), (delay),

DUT

(2)

( #1 ) WHIZCO 0013

( #1 )(4a)( [ ] (#1) )

TEST\_WHIZ\_13

(2)

(2) 가

TEST\_WHIZ\_13 (self-contained)

(4a)

가

DUT

DUT

(6)

가

(in synchrony with)

DUT(14)

(subroutine - like activity)

DUT

rt)

(DUT )

(expo

(2)

(describe)

(

DUT

가

가

).

(#n)(4)	(#n)(5)	DUT	(#n)(6)
	DUT		
DUT		DUT	
"	가	"	DUT
" )	( ,	) .	( "
,	.	/	가
(9a)		(9a) DUT(14)	64
		가	(#1)

가 DUT  
가

(card cages) (water cooling) (front plane) (fan) (back plane) ) , (power supplies) (mother board), 9 가 . , DUT , (daisy chain)

" " . A . B . 가 . C . C . D . 가 . , . B .

B C 가 , A , B 가 , C C D 가 , , B

/ . " BUS" "

DSY"	,	/	/	DSY	가 " B
"	,	가	가	가	가 " (to sleep)"
.	,	,	,	,	( , )
/	(	-	)	,	,
가	,	DSY	,	가	가
가	,	(	,	(	)
,	가	9	,	가	, DSY
.	가	9	.	.	.
1	,	,	,	,	(4a - 4z)
n - 4t)	9	(4u - 4z)	.	(4a - 4f),	(4g - 4m),
(17a)(	10	).	,	,	26
,	CMD/DAT DSY(17b)	가	,	-	.) CMD/DAT DSY
DSY	,	,	,	(4a - 4f)	(4g - 4m)
,	,	,	,	(4n - 4t)	(4u - 4z) 가
(2)	,	(3)	,	"	(tail end) 가
DSY	,	가	,	(head) 가	,
RR DSY(18a - 18d)	DYT	(6a - 6z)	가	(4a - 4z)	SYNC/E
DUT	가	.	가	SYNC/ERR DSY(18)	
,	,	,	.	.	(17,18)
2	,	1 DUT	가	(36	.
가	,	2	,	. DUT	)
(1)	,	,	,	(off the shelf)"	(6)
2	,	,	,	2	가
2	,	,	,	3	(motivation) 가
2	,	,	,	2	.
2	"	"	가	,	,
2	,	,	).	,	.
2	"	"	가	,	.
2	,	,	,	(match - up)"	.
2	,	,	,	가	,
2	,	,	,	가	,

I - 70

가

- 25

가

2

1 , DUT (6) (5) 가 , (5)  
 5) DUT (6) (4) . (5)  
 - (19) (PGM SRAM(20)) (19) (EXT. DRAM(21)) (5)  
 - (fetch) 가  
 (63)( )  
 가 , (1)  
 (2) 가  
 . SRAM , , - (19)(  
 IC ) SRAM , SRAM , DRAM , 가  
 , SRAM(20) 가 , EXT. DRAM(21) (chunk) 가

- (19) , 208 . 13 1  
 6 ALU (22) 8 16 ALU(24)  
 . . . .  
 . ALU DUT . .  
 & " (42) (legend)



( 2  
 " [ (4) 가  
 " under the floorboards", " "  
 ] 가 ). "

RAM(32) Aux RAM(31), , RAM(32)  
 (33 34), (61)( RAM ) (62)( RAM )  
 ( ) ( ) RAM(32))

(31) (35) ALU (24) (DH DL) (28) Aux RAM  
 (38) (33), (38) / (35) / (28, 32)  
 (40) (40) 가, (38, 39) DUT ( ), (37) (39).  
 , (40) (40) ( ), ( ), ( ), DUT ( ),  
 DUT( DUT ) (pieces)  
 \_FULL (26) SRAM(41) (19) 208  
 (26) FIFO(45) 64 (44) (40) VEC\_FIFO  
 EC\_FIFO\_UNLOAD (47) FIFO(45) (49) (40), VEC\_FIFO\_FULL  
 DUT / (46) (9)  
 (9) / (52) (52) & (7) (9)  
 (8)

/ (52) (19) SRAM(20)  
 (" A" ) SRAM(54) ( DRAM(53) SRAM(54)  
 ). SRAM(54)( DRAM(53)) DUT 가  
 가 가, 가 가  
 (57) 64 (56) (57) (57) (59) (59) (59) (59) (59)  
 (57) (57) SRAM(41) (40) (40) (60) (60) (60) (60)  
 , (57) (59) (59) (59) (59) (59) (59) (59)  
 (59) (59) (59) (59) (59) (59) (59) (59)  
 RAM(32) RAM(32) RAM(32) RAM(32) RAM(32) RAM(32)  
 가 가 가 가, 가 가

(49)

SRAM(51)

(49)

SRAM(51)

(19) 208 / (52)  
 8 T\_SEL(43) T\_SEL(43)  
 (42) " " 8 256  
 , SRAM(51) 28 T\_SEL  
 28 (23) 19.5 가 FIFO(45)  
 (23) FIFO(50) .  
  
 FIFO(50) 5 nsec  
 FIFO(45) / (52) VEC\_FIFO\_UNLOAD  
 D (47) 가 (48) 가 (52) , (52) 19.  
 5 .  
  
 3 2 ECR(32) (64) EXR (77, 7  
 8, 79) 가 (29) 48 (30)  
 (73 - 76) , ECR  
 . 2 DRAM 2 (73, 74) 가 DRAM , 2 SRAM  
 . 2 (77) . SRAM (75, 76) .  
  
 가 , .  
  
 DUT (65, 66) , SRAM , DRAM (75, 76) SRAM (73, 74) DRAM (67, 68)  
 ECR (61) 가 , DUT (80 - 83) , 가 , (60)  
 , , , , , , ( ) 가  
  
 , 4 (65 - 68) 가 .  
 , DRAM (73, 74) DRAM(69, 70)  
 , SRAM (75, 76) SRAM(71, 72) 4  
 (73 - 76) 2 (75, 76) SRAM , 2 (73, 74)  
 DRAM . DRAM SRAM  
 , DRAM (65, 66) 가 ,  
 , SRAM (67, 68) , ,  
 3 , 가 , , , , ( )

가 DRAM  
가 가  
(60) Data Out(62A - 62D)

4 3 ECR(32) (84) 가  
 가 , 4  
 , (78 - 79) MUX(85 - 87) 가  
 MUX , 48 32  
 , MUX , MUX  
 32 ) MUX 가 , MUX ( (85) 가 (65 - 68)  
 (60) 4:1 MUX(94) 가 , MUX Data Out(62A - 62D) (95) 가

4 . (65 - 68)  
 ) 2(75) 3(76) SRAM . , 0(73) 1(74) ,  
 4 3 , 가

, DRAM 가 (85) , (97) 가

DATA OUT(62A/B) (97) 가 가 DATA OUT

5 , 1:3 MUX(125)가 3 SDRAM (110 - 112) 0,  
 1 3 SDRAM 가 .  
 SDRAM SDRAM 4 . , 0 SDRAM  
 (110) (113, 114, 115, 116) . , 1 (117 - 120) ,  
 2 (121 - 124) . DRAM 12 가 .

SDRAM  
, ( ), .  
3 가 12 , 12  
12  
DRAM 10  
12  
( , ).  
4  
4 가  
12  
가  
10  
4  
).  
, DRAM 가

100 MHz(R100)

3  
가 . . . , . . .  
4  
가 . . . , . . .

33 MHz(R33)

3  
4  
가 . . . , . . .  
3  
4  
가 . . . , . . .

100 MHz(L100)

12  
가 . . . , . . .  
(locality requirement)  
, . . . , . . .

2  
3  
가 . . .  
2  
0  
1  
가 . . .

, . . .  
2  
32  
, 2  
(power - of - two boundaries)  
R100    R33  
L100

(Composition)

" "  
4  
R100  
(hardware assist)  
12  
R33

(Composition Integrity)

가 . .

(Hidden Refresh)

DRAM

,

(OWW)

1 , 4 12 (1 , 4 12 ) ,  
R100(12 ), R33(4 ) L100(1 ) ,

,

(OLW)

1 , 4 12 " " - (read - modify - write o  
peration). 0 1 , 1 0 . R100(12 ),  
R33(4 ) L100(1 ) .  
, DUT (trapping) . L100  
가 (an onerous requirement) 가 ,

,

(SYW)

L100 . R33 4 R100 12  
,

,

(SYR)

L100 . R33 4 R100  
12 ,

,

(ANR)

R33 4 R100 12  
,

(62A - 62D)

,

(BMR)

가 " (100MHz) . L100( 4 )  
, R33( 4 ) R100(3 )  
,

(62A - 62D)

가 DRAM 가 SRAM (SRAM) 가 ). ,  
 . SRAM DRAM 가 . , ( ) , SRAM 가  
 가  
 가 BMR ( ). ( )  
 가  
 1 / 가 W 1/4 4  
 , R

### 메모리 트랜잭션

<u>소스/ 목적지</u>	<u>작동</u>	<u>이름</u>	<u>설명</u>	<u>모드:</u>	L100	R33	R100
----------------	-----------	-----------	-----------	------------	------	-----	------

링 버스	시스템 기입 시스템 판독	SYW SYR	전체 (1, 4, 12) 뱅크 전체 (1, 4, 12) 뱅크	W 1/1 R 1/1	W 4/4 R 4/4	W 12/12 R 12/12
H/S ADDR. AND 테이터 패턴	패턴 기입 판독	OWW ANR	전체 (1, 4, 12) 뱅크 전체 (1, 4, 12) 뱅크	W 1/1 R 1/1	W 4/4 R 4/4	W 12/12 R 12/12
H/S ADDR. AND 테이터 패턴	패턴 기입 판독	OLW BMR	다음 (1, 4, 12) 뱅크 다음 (1, 4, 12) 뱅크	W 1/1 R 1/1	W 1/4 R 1/4	W 1/12 R 1/12

, 5	가	DRAM (109) (107)	(126)가	6
128) ITE DATA(131)가	. FIFO(127)	(WRITE DATA)	ADDRESS(108)	FIFO(127,
, FIFO(128)	(166, 168, 170)	0	가 FIFO(137, 139, 141)	WR
(167, 169, 171)가	FIFO(138, 140, 142)	2	, FIFO	

DRAM , 3)	(109) ,	ADDRESS(132) (130)가	(85)	(193)	(19)
-----------	---------	------------------------	------	-------	------

(GROUP CYCLE CONTROL)

(133) , FIFO( 0 143, 1 144, 2  
 145) , (172, 173, 174) ECR DRAM  
 (193) ADDRESS(132)

0, 1 2 (GROUP READ DATA)(134, 135, 136)  
 (146) MUX(148) 가 MUX(148)  
 (COMPOSED GROUP READ DATA(147))

, GROUP READ DATA 4 가 , 4  
 READ (ADDRESS FIFO(138, 140, 142) CYCLE CONTROL FIFO(143, 144, 145)  
 ) (193)

(130) MUX(148) ) (149) , (149)  
 FIFO(150) (62A/B) 가 (107) 가 (193) (193)

DRAM 3 (R100 , (146) 가 7 , ,  
 4 ) , 12 1 (R33 ,  
 ) 12 (4 ) 가 , 1 1  
 가 0 , , 6 .  
 DRAM 4 , R100 , 0, 3, 6, 9( ,  
 1 , , 0, 3, 6, 9( R100 , 0 1 0 1  
 (GROUP 0 READ DATA)(134) , , 1, 4, 7 10 1 (GR  
 OUP 1 READ DATA)(135) , , 2, 5, 8 11 2 (GROUP 2 R  
 EAD DATA)(136) , , 0, 1 2  
 , 3, 4 5 , , ,  
 (true) AND (134 - 136) , , 3 ,  
 (0 ) 가 , AND 0 , , ,  
 ) AND ( , , AND (151) , , (156), AND  
 (152) (157) AND , , ,  
 AND 5 , , 0 11 , ,  
 . 0 11 , , R100  
 , , R33 ).

가 , ,  
 (156 - 157) 2 - OR (153, 154) 1 (FIRST CYCLE) (155)  
 가 . OR (153 - 154) AND (151 - 152) " "  
 1 (155) DRAM (109) (193) , ,

1 . 2 DRAM (0 1) , 0:0:0, 0:1:0, 0:2:0, 0  
 :3:0 1:0:0, 1:1:0, 1:2:0, 1:3:0( #:#:# ) 1 (155)  
 (156 - 157) 1 (don't care) , AND (151 - 152) 가  
 . (156 - 157) , 1 (155)

4 가 , 32 (156 - 157) (COMPOSED GROUP READ  
 DATA)(147) , .  
 R33 6 DRAM (109)  
 N (GROUP N READ DATA BUS)(R33 134, 135 136 2 )  
 . R100 R33

8 5 SDRAM (110, 111, 112) (158) 가 SDRAM  
 (161) , (85)  
 (180) N (GROUP N ADDRESS)(167, 169 171) (160)  
 (161) FIFO(159) 가 (N 0, 1 2 ).  
 (160) GROUP N ADDRESS(175) 가 SDRAM 가 .  
 (161) SDRAM (109) (GROUP CYCLE CONTROL) (172,  
 173 174) , (16 )  
 1) SDRAM (176)(RAS, CAS, ) (161)  
 . (176)

(161) ( ) , ( 40μs )  
 (some installment of refresh) 가

O , SDRAM , DRAM ( FIF  
 ), 100 MHz 가 143 MHz 7%

, N (GROUP N WRITE DATA)(166, 168 170) FIFO(162) 가 , FIFO  
 (2:1) × 32 MUX(163) 가 . MUX(163) GROU  
 P N DATA(178) (178) , FIFO(162) N (GROUP N WRITE DA  
 TA) 가 (164) (" " ) , MUX 가  
 , - - - . SDRAM  
 (165) 가 , GROUP N READ DATA(134, 135 136) 가

SDRAM 2 10  
 ( SRAM . SRAM  
 . 가 ).

기호 정의

기호	의미
M	메모리 세트를 스택하기 위한 메모리 세트 선택 비트
G	메모리 세트내의 그룹을 스택하기 위한 그룹 선택 비트
B	그룹내의 뱅크를 스택하기 위한 뱅크 선택 비트
R	행 어드레스 비트
C	열 어드레스 비트
F	협폭 워드 동작을 위한 필드 선택 비트
E	칩 인에이블

지원 부품

데이터 행 비트	행 비트	열 비트	뱅크 비트	구성
512M	13	10	2	(8M 어드레스 X 16 데이터 비트) X 4 뱅크
256M	13	9	2	(4M 어드레스 X 16 데이터 비트) X 4 뱅크
128M	12	9	2	(2M 어드레스 X 16 데이터 비트) X 4 뱅크
64M	12	8	2	(1M 어드레스 X 16 데이터 비트) X 4 뱅크

샘플 테스트 프로그램 맵핑

비트	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0		
Pos	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0

맵퍼로부터의  
디폴트  
어드레스 <-----X-----> <-----Y----->

맵퍼로부터의  
전형적  
어드레스 <-----Z-----> <-----X-----> <-----Y----->

512M SDRAM 단일 메모리 세트(R100‡ 또는 R33)

비트	3 3 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
Pos	1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0

-----  
모드

1비트	G G E R R R R R R R R R R R R R C C C C C C C C C C F F F F F
2비트	G G E R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
4비트	G G E R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
8비트	G G E R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
16비트	G G E R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
32비트	G G E R R R R R R R R R R R R R R R C C C C C C C C C C C C C C

-----  
‡ G는 R100 동작 동안 없거나 무시됨512M SDRAM 스택 메모리 세트(R100‡ 또는 R33)

비트	3 3 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
Pos	1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0

-----  
모드

1비트	G G E M R R R R R R R R R R R R R C C C C C C C C C C F F F F F
2비트	G G E M R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
4비트	G G E M R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
8비트	G G E M R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
16비트	G G E M R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F
32비트	G G E M R R R R R R R R R R R R R R R R C C C C C C C C C C C C C C

-----  
‡ G는 R100 동작 동안 없거나 무시됨1-비트 모드 단일 메모리 세트‡

비트	3 3 2 2 2 2 2 2 2 2 2 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
Pos	1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0

-----  
유형

512M	G G E R R R R R R R R R R R R R C C C C C C C C C C F F F F F
256M	G G E R R R R R R R R R R R R R R R C C C C C C C C C C F F F F F
128M	G G E R R R R R R R R R R R R R R R C C C C C C C C C C F F F F F
64 M	G G E R R R R R R R R R R R R R R R R C C C C C C C C C C F F F F F

-----  
‡ G는 R100 동작 동안 없거나 무시됨

## 32-비트 모드 단일 메모리 세트†

三

#G는 R100 동작 동안 없거나 무시됨

단일 메모리 세트 L100(항상 32-비트)

四

스택 메모리 세트 L100(항상 32-비트)

25

2      5      10      . . . ,      ECR

5 10

가

가

3 ECR

## SDRAM

(181)

16

(182 - 185)

9

(32)

가

(178)

4

L100

. 2

(CHIP SELECT)

( 182

183            188,     184     185            187)            CHIP SELECT  
 ,                ,            ,            ,            ,     (182, 184)     32  
 512 Mbit        ,            4            ,            16M            × 32            ,  
 (                (183, 185)            )            E  
 (187, 188)        .     9가 2     DRAM            3            )            CHIP SELECT  
 .     4            (DUT            )            ECR  
 .     4     32            32            DUT     ECR     DUT     ECR  
 .     4     9            32            ECR     가     DUT     2  
 .     가            .            ,            ECR     가            , 2  
 )가 ECR            .            .  
 가     DUT     가            ECR            .            ,  
 DUT            DUT     Z            Z            , ECR     , ECR     Z            가  
 ,            DUT     Z            Z            ?            ,            (            ,            가  
 ECR     가            ,            , ECR     ECR     .            ,            )  
 , DUT     (            ,  
 ,            ,            ).  
  
 5     512M SDRAM            SDRAM  
 .     32            (     가            )            2            , R100(     33 MHz  
 .     100 MHz     )            R33(            13     R     10     C  
 )            E가            16M            , 8M            (4            )            . R100     ,  
 (G            )            ,            DRAM            .  
  
 가 R33            ,            ,            ,            33 MHz  
 (G)            ,            가 3     (48M            3            (            )            .  
 ,            SDRAM            (161)            N            (GROUP N ADDRESS)            ,  
 RAM            .            SD  
  
 5            0(     32            )            (sub  
 division)     가            가            F            N            (GROUP N ADDRESS)  
 5(32     1            )            (161)            N            (GROUP N ADDRESS)





정의

a = 활성화 행(& 행 어드레스)

r = 판독(& 열 어드레스)

w = 기입(& 열 어드레스)

P = 선충전(& 뱅크 선택)

- = 클록 사이클

Bn = AC 또는 D 상의 뱅크#에 대한 트래픽

D = (별도의) 데이터 버스; i = (입력) 기입 데이터, o = (출력) 판독 데이터

AC = (별도의) 어드레스 & 제어 버스

SDRAM 제어

SDRAM 핀	작동			
	p	a	r	w
행 어드레스 선택(RAS)	1	1	0	0
열 어드레스 선택(CAS)	1	0	1	1
기입/판독	0	0	0	1

오버레이 기입 및 오버라이트 기입

B0 p----a----r--o-wp----a----r--o-w

B1 p----a----r--o-wp----a----r--o-w

B2 p----a----r--o-wp----a----r--o-w

B3 p----a----r--o-wp----a----r--o-w

D o-i-o-i-o-i-o-i-o-i-o-i-o-i

AC p---pa--par-parwparwparwparw-arw--rw---

그룹 내의 하나의 OLW에 대해 16 사이클

## 분석 판독 또는 버퍼 메모리 판독

---

```

B0 p---a---r--op---a---r--0
B1      p---a---r--op---a---r--0
B2          p---a---r--op---a---r--0
B3          p---a---r--op---a---r--0
D           0--0--0--0--0--0--0--0
AC p--pa-pa-parparparparpar-ar--r---

```

**그룹 내의 ANR 또는 BMR에 대해 12 사이클**

### 고속 작성

---

```

B0 p--a-----r--0---w---r--0---w---r--0---w
B1      p--a-----r--0---w---r--0---w---r--0---w
B2          p--a-----r--0---w---r--0---w---r--0---w
B3          p--a-----r--0---w---r--0---w---r--0---w
D           -----0000-iiii---0000-iiii---0000-iiii---
C p-papapa-arrrrr---wwwwrffff---wwwwrffff---www

```

1개의 그룹에서 1개의 어드레스에 대해 4개 뱅크에서의  
R33 데이터를 작성하기 위한 또는 3개 그룹에서 1개 어드레스에  
대해 12개 뱅크에서의 R100 데이터를 작성하기 위한 12 사이클  
(d 내지 d, r 내지 r, 등)

SDRAM		11	12					SDRA
M	/	(AC)		(C)				
p( )	, a( )	r( )	w( )					
	.	13	15					
				,	B0	B3	D	(i o)가
							/	(C)

13	(OLW)	(OWW)			
16			,	4	OLW
				OLW가	



(57)

1.

DRAM(73)

(a) DRAM  $(n \times m)$   $(113 - 124)$   $m$   $n$   $(88 - 90)$ ,  
가 가 ,

(b)

(c)

(d)  $m$  (b), (c)  
,

(e) (d) (d),

DRAM(73)

2.

1 ,  
가 , 가 (14),  
가

DRAM(73)

3.

2 ,  
가 (14), ,  
가 가  $(n \times m)$  ,  
가

DRAM(73)

4.

1 ,  
가 ,  $(n \times m)$  ,  $(n \times m)$   $(113 - 124)$ ,  
가 ,  $(n \times m)$  ,  
가 ,  
 $(146)$  ,  
 $(n \times m)$

DRAM(73)

5.

4

가 (n × m) (113 - 124)  
 (b)

(191),  
 가

DRAM(73)

6.

가

DRAM(73)

(a) DRAM (n × m) (113 - 124)  
 176) (167, 169, 171)  
 가 가 ,

m n (88 - 90),  
 가 ,

(b)

(c)

(d)  
 (c)  
 (161) ,

(b)  
 ,  
 m

(e)

(d)  
 (d)

DRAM(73)

7.

6

, 가 (14)  
 가

DRAM(73)

8.

7

(14),  
 가 ,  
 가 m n (88 - 90),  
 가

DRAM(73)

9.

6

, m  
가  
(146) ,  
m  
, m  
가


DRAM(73)

10.


9

,  
가 m  
(b)  
(191)  
가


DRAM(73)





2





3















g



10

189

