

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第3区分

【発行日】平成27年2月19日(2015.2.19)

【公開番号】特開2013-235564(P2013-235564A)

【公開日】平成25年11月21日(2013.11.21)

【年通号数】公開・登録公報2013-063

【出願番号】特願2013-47516(P2013-47516)

【国際特許分類】

G 05 F 1/56 (2006.01)

H 01 L 29/786 (2006.01)

H 01 L 21/822 (2006.01)

H 01 L 27/04 (2006.01)

【F I】

G 05 F 1/56 310 E

H 01 L 29/78 618 B

H 01 L 29/78 613 A

H 01 L 27/04 D

H 01 L 27/04 B

【手続補正書】

【提出日】平成26年12月19日(2014.12.19)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電源電圧が供給される期間において、第1の電位と、第2の電位と、を生成することができる機能を有する第1の回路と、

第1のトランジスタと、

第2のトランジスタと、

第1の容量素子と、

第2の容量素子と、

第2の回路と、

を有し、

前記第2の回路は、差動回路と、バイアス回路と、を有し、

前記第1の電位は、前記第1のトランジスタのソース又はドレインの一方に入力され、

前記第1のトランジスタのソース又はドレインの他方は、前記差動回路と電気的に接続され、

前記第1の容量素子は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第2の電位は、前記第2のトランジスタのソース又はドレインの一方に入力され、

前記第2のトランジスタのソース又はドレインの他方は、前記バイアス回路と電気的に接続され、

前記第2の容量素子は、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第1のトランジスタのチャネルと、前記第2のトランジスタのチャネルとは、酸化物半導体に形成され、

前記第1のトランジスタを非導通状態とし、前記第2のトランジスタを非導通状態とした後、前記第1の回路は、前記第1のトランジスタのソース又はドレインの一方への前記第1の電位の供給と、前記第2のトランジスタのソース又はドレインの一方への前記第2の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。

【請求項2】

電源電圧が供給される期間において、第1の電位と、第2の電位と、を生成することができる機能を有する第1の回路と、

第1のトランジスタと、

第2のトランジスタと、

第1の容量素子と、

第2の容量素子と、

第2の回路と、

を有し、

前記第2の回路は、差動回路と、バイアス回路と、を有し、

前記差動回路は、第3のトランジスタを有し、

前記バイアス回路は、第4のトランジスタを有し、

前記第1の電位は、前記第1のトランジスタのソース又はドレインの一方に入力され、前記第1のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、

前記第1の容量素子は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第2の電位は、前記第2のトランジスタのソース又はドレインの一方に入力され、前記第2のトランジスタのソース又はドレインの他方は、前記第4のトランジスタのゲートと電気的に接続され、

前記第2の容量素子は、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第1のトランジスタのチャネルと、前記第2のトランジスタのチャネルとは、酸化物半導体に形成され、

前記第1のトランジスタを非導通状態とし、前記第2のトランジスタを非導通状態とした後、前記第1の回路は、前記第1のトランジスタのソース又はドレインの一方への前記第1の電位の供給と、前記第2のトランジスタのソース又はドレインの一方への前記第2の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。

【請求項3】

電源電圧が供給される期間において、第1の電位と、第2の電位と、を生成することができる機能を有する第1の回路と、

第1のトランジスタと、

第2のトランジスタと、

第1の容量素子と、

第2の容量素子と、

第2の回路と、

を有し、

前記第2の回路は、差動回路と、バイアス回路と、カレントミラー回路と、を有し、

前記第1の電位は、前記第1のトランジスタのソース又はドレインの一方に入力され、

前記第1のトランジスタのソース又はドレインの他方は、前記差動回路と電気的に接続され、

前記第1の容量素子は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第2の電位は、前記第2のトランジスタのソース又はドレインの一方に入力され、

前記第2のトランジスタのソース又はドレインの他方は、前記バイアス回路と電気的に接続され、

前記第2の容量素子は、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第1のトランジスタのチャネルと、前記第2のトランジスタのチャネルとは、酸化物半導体に形成され、

前記第1のトランジスタを非導通状態とし、前記第2のトランジスタを非導通状態とした後、前記第1の回路は、前記第1のトランジスタのソース又はドレインの一方への前記第1の電位の供給と、前記第2のトランジスタのソース又はドレインの一方への前記第2の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。

【請求項4】

電源電圧が供給される期間において、第1の電位と、第2の電位と、を生成することができる機能を有する第1の回路と、

第1のトランジスタと、

第2のトランジスタと、

第1の容量素子と、

第2の容量素子と、

第2の回路と、

を有し、

前記第2の回路は、差動回路と、バイアス回路と、カレントミラー回路と、を有し、

前記差動回路は、第3のトランジスタを有し、

前記バイアス回路は、第4のトランジスタを有し、

前記第1の電位は、前記第1のトランジスタのソース又はドレインの一方に入力され、

前記第1のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、

前記第1の容量素子は、前記第1のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第2の電位は、前記第2のトランジスタのソース又はドレインの一方に入力され、

前記第2のトランジスタのソース又はドレインの他方は、前記第4のトランジスタのゲートと電気的に接続され、

前記第2の容量素子は、前記第2のトランジスタのソース又はドレインの他方と電気的に接続され、

前記第1のトランジスタのチャネルと、前記第2のトランジスタのチャネルとは、酸化物半導体に形成され、

前記第1のトランジスタを非導通状態とし、前記第2のトランジスタを非導通状態とした後、前記第1の回路は、前記第1のトランジスタのソース又はドレインの一方への前記第1の電位の供給と、前記第2のトランジスタのソース又はドレインの一方への前記第2の電位の供給と、を停止することができる機能を有することを特徴とする半導体装置。

【請求項5】

請求項1乃至請求項4のいずれか一において、

前記第1のトランジスタのゲートと、前記第2のトランジスタのゲートには、同じ信号が入力されることを特徴とする半導体装置。