

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年1月8日(08.01.2015)



(10) 国際公開番号

WO 2015/002051 A1

(51) 国際特許分類:
H01L 21/301 (2006.01)

(21) 国際出願番号: PCT/JP2014/066896

(22) 国際出願日: 2014年6月25日(25.06.2014)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2013-137829 2013年7月1日(01.07.2013) JP
特願 2013-137834 2013年7月1日(01.07.2013) JP
特願 2014-109041 2014年5月27日(27.05.2014) JP
特願 2014-109042 2014年5月27日(27.05.2014) JP
特願 2014-109043 2014年5月27日(27.05.2014) JP

(71) 出願人: 富士ゼロックス株式会社(FUJI XEROX CO., LTD.) [JP/JP]; 〒1070052 東京都港区赤坂九丁目7番3号 Tokyo (JP).

(72) 発明者: 高橋 瞳也(TAKAHASHI Mutsuya); 〒2430494 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社内 Kanagawa (JP). 山田秀一(YAMADA Shuichi); 〒2430494 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社内 Kanagawa (JP). 村田 道昭(MURATA Mi-

chiaki); 〒2430494 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社内 Kanagawa (JP).

(74) 代理人: 高松 猛, 外(TAKAMATSU Takeshi et al.); 〒1050003 東京都港区西新橋一丁目7番13号 虎ノ門イーストビルディング9階 航栄特許事務所 Tokyo (JP).


(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,

[続葉有]

(54) Title: METHOD FOR FABRICATION OF SEMICONDUCTOR PART, CIRCUIT SUBSTRATE AND ELECTRONIC DEVICE COMPRISING SEMICONDUCTOR PART, AND METHOD FOR DICING OF SUBSTRATE

(54) 発明の名称: 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法



(57) Abstract: Provided is a method for fabrication of a semiconductor part, comprising steps of: forming by etching, in a cutting region of an obverse face of a semiconductor substrate whereupon a plurality of light emitting elements are formed, depressions upon the obverse face side having first depression portions (510) including a first width (Sa1) and second depression portions (520) including a second width (Sa2) which is greater than the first width; and forming, with a rotating dicing blade (300), from the reverse face of the semiconductor substrate, rear face-side depressions (170) which reach the second depression portions (520), separating a plurality of semiconductor elements into individual semiconductor parts.

(57) 要約: 複数の発光素子が形成された半導体基板の表面の切断領域に、第1の幅(Sa1)を含む第1の溝部分(510)と第1の幅よりも大きい第2の幅(Sa2)を含む第2の溝部分(520)とを有する表面側の溝をエッチングにより形成し、半導体基板の裏面から、回転するダイシングブレード(300)で、第2の溝部分(520)に通じる裏面側の溝(170)を形成して、複数の半導体素子を半導体片に個片化する工程を有する。

WO 2015/002051 A1



GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG). 添付公開書類:
— 國際調查報告（條約第 21 条(3)）

明細書

発明の名称：

半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法

技術分野

[0001] 本発明は、半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法に関する。

背景技術

[0002] 半導体ウエハの裏面側に太いダイシングソーで溝を形成し、半導体ウエハの表面側に細いダイシングソーで溝を形成することで、1枚の半導体ウエハから取得できるチップ数を向上させる方法が知られている（特許文献1）。また、ウエハの表面に化学的なエッチングにより一定の深さの溝を形成し、当該溝と対応するようにウエハの裏面からダイシングブレードにより溝を形成することにより半導体チップの切り出しを行う方法が提案されている（特許文献2、特許文献3）。

先行技術文献

特許文献

[0003] 特許文献1：日本国特開平4－10554号公報

特許文献2：日本国特開昭61－267343号公報

特許文献3：米国特許第7897485号公報

発明の概要

発明が解決しようとする課題

[0004] 本発明は、半導体片の破損を抑制した半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法を提供することを目的とする。

課題を解決するための手段

[0005] [1] 本発明のある観点によれば、基板の表面から、第1の幅を有する第1の溝部分と、当該第1の溝部分と連通する下方に位置し、前記第1の幅よりも大きい第2の幅を有する第2の溝部分とを含む表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記第2の溝部分に沿って前記第1の幅よりも広い幅の裏面側の溝を形成する工程と、を備える半導体片の製造方法である。

[2] 前記裏面側の溝を、前記第2の溝部分に達するが前記第1の溝部分に達しない深さで形成する、[1]に記載の半導体片の製造方法でもよい。

[3] 前記第2の溝部分の上端から下端までの高さは、使用する切削装置の前記基板の厚み方向の精度に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、[2]に記載の半導体片の製造方法でもよい。

[4] 前記裏面側の溝を、前記第2の幅が最大となる深さを超えない深さで形成する、[2]または[3]に記載の半導体片の製造方法でもよい。

[5] 前記第2の溝部分の上端から下端までの高さは、前記切削部材が1枚の基板を切削し始めてから当該基板の切削を全て完了するまでに前記切削部材の摩耗に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、[2]から[4]のいずれか1つに記載の半導体片の製造方法でもよい。

[6] 前記裏面側の溝を形成する工程で、前記基板の厚みの一部分を残して前記裏面側の溝を形成し、前記製造方法は、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程をさらに備える、[1]に記載の半導体片の製造方法でもよい。

[7] 前記第2の幅は、前記切削部材の厚みよりも大きい、[1]から[6]のいずれか1つに記載の半導体片の製造方法でもよい。

[8] 前記第2の幅は、使用する製造装置の精度に起因して前記切削部材の厚み方向の中心が溝幅方向にはばらつく幅を包含する幅である、[1]から[7]のいずれか1つに記載の半導体片の製造方法でもよい。

[9] 前記第2の幅は、使用する製造装置における溝幅方向の精度に起因して前記裏面側の溝の幅がばらつく範囲を包含する幅である、[1]から[8]のいずれか1つに記載の半導体片の製造方法でもよい。

[10] 前記切削部材は、切削部材の先端に向けて厚みが薄くなるテーパ形状を有し、

前記第2の幅は、使用する製造装置の精度に起因して前記テーパ形状の切削部材の頂部の位置が溝幅方向にばらつく幅を包含する幅である、[1]から[9]のいずれか1つに記載の半導体片の製造方法でもよい。

[11] 前記第2の溝部分は、前記第1の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有する、[1]から[10]のいずれか1つに記載の半導体片の製造方法でもよい。

[12] 前記製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第2の溝部分の幅より広い幅を有する第2の溝部分を前記他の基板に形成する、[1]から[11]のいずれか1つに記載の半導体片の製造方法でもよい。

[13] 本発明の他の観点によれば、第1の幅を有する第1の溝部分と、当該第1の溝部分と連通する下方に位置し、前記第1の幅よりも大きい第2の幅を有する第2の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を前記第2の溝部分に達する深さで形成する工程と、を備える基板のダイシング方法である。

[14] 本発明の他の観点によれば、第1の幅を有する第1の溝部分と、当該第1の溝部分と連通する下方に位置し、前記第1の幅よりも大きい第2の幅を有する第2の溝部分とを含む表面側の溝が形成された基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残っ

た一部分を分割する工程と、を備える基板のダイシング方法である。

[15] 前記第1の溝部分を第1のエッチングで形成し、前記第2の溝部分を第2のエッチングで形成する、[1]に記載の半導体片の製造方法でもよい。

[16] 前記第2のエッチングは等方性エッチングである、[15]に記載の半導体片の製造方法でもよい。

[17] 前記第1のエッチングは異方性エッチングである、[15]または[16]に記載の半導体片の製造方法でもよい。

[18] 前記第1及び第2のエッチングは等方性エッチングであり、前記第1のエッチングの後に、第1の溝部分の側壁に保護膜を形成し、前記保護膜を形成した後に、前記第2のエッチングを行う、[15]または[16]に記載の半導体片の製造方法でもよい。

[19] 前記第1及び第2のエッチングは異方性エッチングであり、前記第1のエッチングの後に、前記第1のエッチングよりも溝の側壁方向へのエッチング強度が強い前記第2のエッチングを実施して前記表面側の溝を形成する、[15]に記載の半導体片の製造方法でもよい。

[20] 前記製造方法を実施した場合に、前記第1の溝部分または前記第2の溝部分の周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第2の溝部分の幅よりも前記他の基板に形成する第2の溝部分の幅が広くなるように前記第2のエッチングの条件を変更して第2の溝部分を前記他の基板に形成する、[15]から[19]のいずれか1つに記載の半導体片の製造方法でもよい。

[21] 本発明の他の観点によれば、基板の表面から单一のエッチングで表面側の溝を形成する工程と、前記基板の裏面側から、回転する切削部材で、第2の溝部分に沿って第1の溝部分の幅よりも広い幅の裏面側の溝を形成する工程と、を備える半導体片の製造方法であって、前記製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損す

るときは、前記基板と異なる他の基板に前記製造方法を適用する際に、前記他の基板の表面側から第1のエッチングで第1の溝部分を形成する工程と、当該第1の溝部分と連通する下方に、当該第1のエッチングで形成するよりも広い幅であって、前記単一のエッチングで形成した前記表面側の溝より広い幅を有する第2の溝部分を第2のエッチングで形成する工程とで表面側の溝を形成する、半導体片の製造方法である。

[22] 本発明の他の観点によれば、表面から第1のエッチングで形成された第1の溝部分と、前記第1の溝部分と連通する下方に、前記第1のエッティングよりも広い幅の溝が形成される第2のエッティングで形成された第2の溝部分とを有する基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を前記第2の溝部分に達する深さで形成する工程と、を備える基板のダイシング方法である。

[23] 本発明の他の観点によれば、表面から第1のエッティングで形成された第1の溝部分と、前記第1の溝部分と連通する下方に、前記第1のエッティングよりも広い幅の溝が形成される第2のエッティングで形成された第2の溝部分とを有する基板を準備する工程と、前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程と、を備える基板のダイシング方法である。

[24] 前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面側から回転する切削部材で、前記第1の溝部分の下端の幅よりも広い幅の裏面側の溝を前記第2の溝部分に沿って形成する工程と、前記裏面側の溝の形成後に、前記表面と前記保持部材とを剥離する工程と、を備え、前記第1の溝部分は、前記基板の表面から裏面に向けて幅が広くなる部分を有さない形状を有し、前記第2の溝部分は、前記第1の溝部分の下端から下方に向けて、当該下端の幅から徐々

に幅が広がる形状を有する、〔1〕に記載の半導体片の製造方法でもよい。

〔25〕 前記第1の溝部分は、前記裏面側の溝を形成した後において、前記粘着層が前記第2の溝部分に進入していない深さを有する、〔24〕に記載の半導体片の製造方法でもよい。

〔26〕 前記基板は、表面側にメサ形状の素子による凸部と凹部とを有し、前記表面側の溝の少なくとも一部は前記凹部に設けられ、前記粘着層は、前記凹部に設けられた前記表面側の溝の入口部分に追従する厚みを有するとともに、当該入口部分に追従して貼り付けられ、前記第1の溝部分は、前記入口部分に追従して貼り付けられた前記粘着層が前記第2の溝部分に進入しない深さを有する、〔24〕または〔25〕に記載の半導体片の製造方法でもよい。

〔27〕 本発明の他の観点によれば、表面から裏面に向けて幅が広くなる部分を有さない第1の溝部分と、前記第1の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する第2の溝部分とを有する基板を準備する工程と、前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、回転する切削部材で、前記下端の幅よりも広い幅の裏面側の溝を前記第2の溝部分に達する深度で形成する工程と、前記裏面側の溝の形成後に、前記表面と前記保持部材とを剥離する工程と、を備える基板のダイシング方法である。

〔28〕 本発明の他の観点によれば、表面から裏面に向けて幅が広くなる部分を有さない第1の溝部分と、前記第1の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する第2の溝部分とを有する基板を準備する工程と、前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、前記基板の裏面から、回転する切削部材で、前記下端の幅よりも広い幅の裏面側の溝を前記基板の厚みの一部分を残して形成する工程と、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程と、を備える基板のダイシング方法である。

[29] 本発明の他の観点によれば、[1]から[28]のいずれか1つに記載の製造方法またはダイシング方法によって製造された少なくとも1つの半導体片を実装する回路基板である。

[30] 本発明の他の観点によれば、[29]に記載の回路基板を実装する電子装置である。

発明の効果

[0006] [1]、[29]または[30]によれば、第2の溝部分が第1の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。

[2]によれば、裏面側の溝を第2の溝部分を超えて形成する場合と比較し、半導体片の破損を抑制できる。

[3]によれば、裏面側の溝の深さが、使用する製造装置の精度に起因して第2の溝部分を超える場合と比較し、半導体片の破損を抑制できる。

[4]によれば、裏面側の溝を、第2の幅が最大となる深さを超えて形成する場合と比較し、半導体片の破損を抑制できる。

[5]によれば、1枚の基板の切削途中に、基板の厚み方向に対する切削部材の位置決めを変える必要がない。

[6]によれば、第2の溝部分が第1の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。

[7]によれば、第2の幅が切削部材の厚みよりも小さい場合と比較し、半導体片の破損を抑制できる。

[8]によれば、切削部材の厚み方向の中心が第2の幅からはみ出す場合と比較して、切削部材が摩耗した場合の半導体片の破損の可能性を抑制できる。

[9]によれば、第2の幅から裏面側の溝がはみ出す場合と比較し、半導体片の破損を抑制できる。

[10]によれば、使用する製造装置の精度に起因して、テーパ形状の切削部材の頂部の位置が第2の幅からはみ出す場合と比較して、半導体片の破損を抑制できる。

[11]によれば、第2の溝部分が、平面状の側面のみで形成される場合と比較し、半導体片の破損を抑制できる。

[12]によれば、第2の溝部分の幅を変更しない場合と比較し、半導体片の破損を抑制できる。

[13]または[14]によれば、第2の溝部分が第1の溝部分と同じ幅である場合と比較し、半導体片の破損を抑制できる。

[15]によれば、表面側の溝が第1のエッティングのみで形成される場合と比較し、半導体片の破損を抑制できる。

[16]によれば、第2の溝部分を異方性エッティングで形成する場合と比較し、幅の広い第2の溝部分が形成しやすい。

[17]によれば、第1の溝部分を等方性エッティングで形成する場合と比較し、同じ幅であってもより深い第1の溝部分を形成しやすい。

[18]によれば、等方性エッティングのみで第1の溝部分と第2の溝部分を形成できる。

[19]によれば、等方性エッティングのみで第1の溝部分と第2の溝部分を形成する場合と比較し、同じ幅であってもより深い第1の溝部分を形成しやすい。

[20]によれば、第2のエッティングの条件を変更しない場合と比較し、半導体片の破損を抑制できる。

[21]によれば、単一のエッティングで表面側の溝を形成する場合と比較し、半導体片の破損を抑制できる。

[22]または[23]によれば、表面側の溝が第1のエッティングのみで形成されている場合

と比較し、半導体片の破損を抑制できる。

[24]によれば、表面側の溝が垂直な溝形状のみの場合と比較し、基板表面での溝幅が同じであっても、裏面側の溝の形成に伴う表面側の溝周辺の破損が抑制できるとともに、表面側の溝が基板の表面位置から直ぐに幅が徐々に広がる形状の場合と比較し、粘着層の残存を抑制できる。

[25]によれば、裏面側の溝の形成に伴い粘着層が第2の溝部分に侵入する構成と比較し、粘着層の残存を抑制できる。

[26]によれば、粘着層が残存しやすい場合において、粘着層の残存を抑制できる。

[27]または[28]によれば、表面側の溝が垂直な溝形状のみの場合と比較し、基板表面での溝幅が同じであっても、裏面側の溝の形成に伴う表面側の溝周辺の破損が抑制できるとともに、表面側の溝が基板の表面位置から直ぐに幅が徐々に広がる形状の場合と比較し、粘着層の残存を抑制できる。

図面の簡単な説明

[0007] [図1]本発明の実施例に係る半導体片の製造工程の一例を示すフローである。

[図2]本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。

[図3]本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。

[図4]回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。

[図5]図5の(A)は、半導体チップに形成される段差部を示す断面図、図5の(B)は、ダイシングブレードによる切断時に段差部に印加される荷重を説明する図、図5の(C)は、段差部の破損を説明する図である。

[図6]本発明の実施例による微細溝の典型的な構成を示す断面図である。

[図7]本発明の実施例による微細溝が形成された基板をダイシングブレードにより切断するときの動作を説明する図である。

[図8]図8の(A)と(B)は、応力シミュレーションに用いられる解析モデルの例、図8の(C)と(D)は、解析条件を説明する図である。

[図9]応力シミュレーションの結果を示すグラフである。

[図10]本発明の実施例による微細溝を形成する第1の製造方法のフローを示す図である。

[図11]本発明の実施例による第1の製造方法によりフラスコ形状の微細溝の製造工程の概略断面図である。

[図12]本発明の実施例による微細溝を形成する第2の製造方法のフローを示す図である。

[図13]本発明の実施例による第2の製造方法により逆テーパ状の微細溝の製造工程の概略断面図である。

[図14]ダイシングブレードによるハーフダイシングの詳細を説明する断面図である。

[図15]ダイシング用テープを基板表面から剥離するときの粘着層の残存を説明する断面図である。

[図16]本発明の実施例に係る半導体片の製造工程の他の例を示すフローである。

発明を実施するための形態

[0008] 本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。好ましい態様では、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。1つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに1つの半導体片は、そのような1つまたは複数の発光素子を駆動する駆動回路を包含するともできる。また、基板は、例えば、シリコン、SiC、化合物半導体、サファイア等で構成される基板であることができるが、これらに限定されず、少なくとも半導体を含む基板（以下、総称して半導体基板という）であれば他の材料の基板であってもよい。なお、好ましい態様では、面発光型半導体レーザーや発光ダイオード等の発光素子が形成される、GaAs等のⅢ-V族化合物半導体基板である。

[0009] 以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体

基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参考して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。

実施例

[0010] 図1は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（S100）、レジストパターンを形成する工程（S102）、半導体基板の表面に微細溝を形成する工程（S104）、レジストパターンを剥離する工程（S106）、半導体基板の表面にダイシング用テープを貼付ける工程（S108）、半導体基板の裏面からハーフダイシングをする工程（S110）、ダイシング用テープに紫外線（UV）を照射し、半導体基板の裏面にエキスピンド用テープを貼付ける工程（S112）、ダイシング用テープを剥離し、エキスピンド用テープに紫外線を照射する工程（S114）、半導体片（半導体チップ）をピッキングし、回路基板等にダイマウントする工程（S116）を含む。図2の（A）から（D）、および図3の（E）から（I）に示す半導体基板の断面図は、それぞれステップS100からS116の各工程に対応している。

[0011] 発光素子を形成する工程（S100）では、図2の（A）に示すように、GaAs等の半導体基板Wの表面に、複数の発光素子100が形成される。発光素子100は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子100として1つの領域を示しているが、1つの発光素子100は、個片化された1つの半導体片に含まれる素子を例示しており、1つの発光素子100の領域には、1つの発光素子のみならず、複数の発光素子やその他の回路素子が含まれ得ることに留意すべきである。

[0012] 図4は、発光素子の形成工程が完了したときの半導体基板Wの一例を示す平面図である。図面には、便宜上、中央部分の発光素子100のみが例示さ

れている。半導体基板Wの表面には、複数の発光素子100が行列方向にアレイ状に形成されている。1つの発光素子100の平面的な領域は、概ね矩形状であり、各発光素子100は、一定間隔Sを有するスクライブライン等で規定される切断領域120によって格子状に離間されている。

[0013] 発光素子の形成が完了すると、次に、半導体基板Wの表面にレジストパターンが形成される(S102)。図2の(B)に示すように、レジストパターン130は、半導体基板Wの表面のスクライブライン等で規定される切断領域120が露出されるように加工される。レジストパターン130の加工は、フォトリソ工程によって行われる。

[0014] 次に、半導体基板Wの表面に微細な溝が形成される(S104)。図2の(C)に示すように、レジストパターン130をマスクに用い、半導体基板Wの表面に一定の深さの微細な溝(以下、便宜上、微細溝または表面側の溝という)140が形成される。このような溝は、例えば、異方性エッチングにより形成でき、好ましくは、異方性ドライエッチングである異方性プラズマエッチング(リアクティブイオンエッチング)により形成される。厚みの薄いダイシングブレードや等方性エッチング等で形成してもよいが、異方性ドライエッチングを用いることで、等方性エッチングで表面側の溝を形成するよりも、幅が狭くても深い溝を形成することができ、かつダイシングブレードを使用したときよりも微細溝周辺の発光素子100に振動や応力等が影響するのを抑制することができるため、好ましい。微細溝140の幅Saは、レジストパターン130に形成された開口の幅とほぼ等しく、微細溝140の幅Saは、例えば、数 μm から十数 μm である。また、その深さは、例えば、約 $10\mu\text{m}$ から $100\mu\text{m}$ 程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝140を一般的なダイシングブレードによって形成した場合には、切断領域120の間隔Sが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として40から $60\mu\text{m}$ 程度と大きくなる。一方、微細溝140を半導体プロセスで形成した場合には、溝幅自体が狭

いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くすることが可能となり、言い換えれば、切断領域120の間隔Sを小さくすることができ、このため、発光素子をウエハ上に高密度に配置して半導体片の取得数を増加させることができる。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。

[0015] 次に、レジストパターンを剥離する(S106)。図2の(D)に示すように、レジストパターン130を半導体基板の表面から剥離すると、表面には切断領域120に沿って形成された微細溝140が露出される。なお、微細溝140の形状の詳細については後述する。

[0016] 次に、紫外線硬化型のダイシング用テープを貼り付ける(S108)。図3の(E)に示すように、発光素子側に粘着層を有するダイシング用テープ160が貼り付けられる。次に、基板裏面側からダイシングブレードにより微細溝140に沿ってハーフダイシングが行われる(S110)。ダイシングブレードの位置決めは、基板裏面側に赤外線カメラを配置し、基板を透過して間接的に微細溝140を検知する方法や、基板表面側にカメラを配置し、直接、微細溝140の位置を検知する方法や、その他の公知の方法が利用できる。このような位置決めによって、図3の(F)に示すように、ダイシングブレードによりハーフダイシングが行われ、半導体基板の裏面側に溝170が形成される。溝170は、半導体基板の表面に形成された微細溝140に到達する深さを有する。ここで、微細溝140はダイシングブレードによる裏面側に溝170よりも狭い幅で形成されているが、これは、微細溝140を裏面側の溝170よりも狭い幅で形成すれば、ダイシングブレードのみで半導体基板を切断する場合と比較し、一枚のウエハから取得できる半導体片の数が増やすためである。なお、図2の(C)に示す数 μm から十数 μm 程度の微細溝を半導体基板の表面から裏面に至るまで形成できれば、そもそもダイシングブレードを用いて裏面側の溝を形成する必要なないが、のような深さの微細溝を形成することは容易でない。よって、図3の(F)

に示すように、ダイシングブレードによる裏面からのハーフダイシングを組み合わせている。

- [0017] 次に、ダイシング用テープへ紫外線（UV）を照射し、またエキスパンド用テープを貼り付ける（S112）。図3の（G）に示すようにダイシング用テープ160に紫外線180が照射され、その粘着層が硬化される。その後、半導体基板の裏面にエキスパンド用テープ190が貼り付けられる。
- [0018] 次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（S114）。図3の（H）に示すように、ダイシング用テープ160が半導体基板の表面から剥離される。また、基板裏面のエキスパンド用テープ190に紫外線200が照射され、その粘着層が硬化される。エキスパンド用テープ190は、基材に伸縮性を有し、ダイシング後に個片化した半導体片のピックアップが容易になるようにテープを伸ばし、発光素子の間隔を拡張する。
- [0019] 次に、個片化された半導体片のピッキングおよびダイマウントを行う（S116）。図3の（I）に示すように、エキスパンド用テープ190からピッキングされた半導体片210が、接着剤やはんだ等の導電性ペーストなどの固定部材220を介して回路基板230上に実装される。
- [0020] 次に、ダイシングブレードによるハーフダイシングの詳細について説明する。図5の（A）は、図3の（F）に示すダイシングブレードによるハーフダイシングをしたときの断面図、図5の（B）は、図5の（A）に示される段差部の拡大図、図5の（C）は、段差部の破損を示している。
- [0021] 半導体基板Wの表面には、上記したように、複数の発光素子100が形成され、各発光素子100は、間隔Sのスクライブライン等で規定される切断領域120によって離間されている。切断領域120には、異方性ドライエッティングにより幅Saの微細溝140が形成されている。他方、ダイシングブレード300は、図5の（B）に示すように、軸Qを中心に回転する円盤状の切削部材であり、その先端部は矩形状であり、カーブ幅Sbの溝170に対応した厚みを有している。ダイシングブレード300は、半導体基板W

の外側で、半導体基板Wの裏面と平行な方向の位置合わせがされる。更に、半導体基板Wの裏面と垂直な方向Yに所定量だけ移動されることで、段差部400が所望の厚みTを有するように半導体基板Wに対する厚み方向の位置合わせがなされる。そして、位置合わせがなされた後、ダイシングブレード300を回転させた状態で、ダイシングブレード300または半導体基板Wの少なくとも一方を、半導体基板Wの裏面と水平な方向に移動させることで、半導体基板Wに溝170を形成する。カーフ幅Sbは、微細溝140の幅Saよりも大きいため、溝170が微細溝140に到達したとき、切断領域120には、幅Sbと幅Saの差によって、厚さTの片持ち梁状の庇形状の段差部400が形成される。もし、ダイシングブレード300の中心と微細溝140の中心が完全に一致しているならば、段差部400の横方向に延在する長さは、 $(Sb - Sa) / 2$ である。

[0022] ダイシングブレード300による切断が行われるとき、ダイシングブレード300の先端部の平坦な面が基板WをY方向に押圧することで、段差部400の底面には力Fが印加され、これにより段差部400のコーナー部Cに応力が集中する。コーナー部Cへの応力がウエハの破壊応力を超えたとき、図5の(C)に示すように段差部400の破損(欠け、亀裂あるいはピッキング等)が生じる。特に、GaAs等の化合物半導体基板は、シリコン基板よりも強度が弱いため、段差部400に破損が生じ易い。もし、段差部400に破損が生じるならば、段差部400の切断のためのマージンMを確保しなければならず、これは、切断領域120の間隔SをマージンMと等しいかそれよりも大きくしなければならないことを意味し、半導体片の取得数が低下する。また、ダイシングブレード300の先端部が平坦ではない場合であっても、応力がウエハの破壊応力を超えると、応力がかかる段差部400を含む微細溝の周辺で破損が発生しうる。従って、段差部400を含む微細溝の周辺の破損を抑制することが好ましい。

[0023] 段差部400の破損を生じさせる応力に影響が高い因子には、主に次の3つが考えられる。第1に、ダイシングブレードの先端部の形状、第2に、段

差部400の厚さT、第3に、段差部400における段差の大きさ、すなわち、ある所定の厚みのダイシングブレード300を使用する場合は、微細溝140と溝170との位置ずれ量である。ダイシングブレードの先端部の形状により段差部400への応力を低下させるには、どのような形状が最適なのかを評価しなければならない。また、段差部400の厚さTを大きくすることができれば、段差部400のコーナー部Cの破壊強度を増加させることも可能であるが、微細溝140を異方性ドライエッチングにより形成する場合には、微細溝140の深さに制限があり、段差部400の厚さTを一定以上大きくすることは難しい。さらに、微細溝140の中心と溝170の中心間の位置ずれは、ダイシングブレードの位置決め精度等に起因するものであり、量産する上で位置ずれには一定のバラツキが生じてしまう。そこで、本実施例では、半導体基板Wの表面に形成される微細溝140の形状を変更することで、段差部400への応力を緩和させ、段差部400の破損（微細溝140の破損）を抑制する。なお、本実施例は、ダイシングブレードの先端部の形状を最適化する方法や段差部400の厚さTを大きくする方法と組み合わせて使用することが可能である。また、本実施例における破損の抑制とは、欠け、亀裂あるいはピッキング等を目視で確認できる程度に抑制するものに限らず、破損の程度を多少でも抑制するものや、破損の発生の可能性を多少でも低減できるものを含み、その抑制の程度は問わない。

[0024] 本実施例による微細溝は、その底部の幅が基板表面と平行な方向に拡張されるように加工されるものであり、その典型的な微細溝の構成例を図6の（A）から（D）に示す。図6の（A）に示す微細溝500は、深さD1のほぼ均一な幅Sa1を形成する直線状の側面を含む第1の溝部分510と、第1の溝部分510の下方に連結され、深さD2の球面状の側面及び底面を有する第2の溝部分520とを有する。第2の溝部分520の幅Sa2は、基板表面と平行な方向の対向する側壁間の内径であり、 $Sa2 > Sa1$ の関係にある。図の例では、第2の溝部分520の中心近傍において、幅Sa2が最大となる。

[0025] 図6の(B)に示す微細溝500Aは、深さD1のほぼ均一な幅Sa1を形成する直線状の側面を含む第1の溝部分510と、第1の溝部分510の下方に連結され、深さD2のほぼ直線状の側面を有する矩形状の第2の溝部分530とを有する。第2の溝部分530は、図6の(A)に示す第2の溝部分520の球面状の側面及び底面を直線状に変化させたものであり、第2の溝部分530の幅Sa2は、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、ほぼ一定である($Sa2 > Sa1$)。なお、ここに示す第2の溝部分の形状は例示であって、第2の溝部分の形状は、第1の溝部分の幅Sa1よりも大きな幅をもつ形状であれば良く、例えば、図6の(A)に示す第2の溝部分520と、図6の(B)に示す第2の溝部分530の中間の形状、すなわち第2の溝部分が橰円状であってもよい。更に言い換えるれば、第2の溝部分は、第1の溝部分との境界部の溝の幅(D1の深さでの溝の幅)よりも広い幅の空間を有する形状であればよい。

[0026] 図6の(C)に示す微細溝500Bは、深さD1のほぼ均一な幅Sa1を形成する側面を有する第1の溝部分510と、第1の溝部分510の下方に連結され、深さD2の逆テーパ状の第2の溝部分540とを有する。第2の溝部分540の側面は、底部に向けて幅が徐々に大きくなるように傾斜されている。第2の溝部分540の幅Sa2は、基板表面と水平な方向の対向する側面間の距離であり、当該距離は、第2の溝部分540の最下部近傍(下端近傍)で最大となる。

[0027] 図6の(D)に示す微細溝500Cは、基板表面の開口幅Sa1から最下部近傍の幅Sa2まで、徐々に幅が大きくなる形状を有している。つまり、深さD2を有する逆テーパ状の溝から構成される。微細溝500Cは、図6の(C)に示す第1の溝部分510の深さD1を限りなく小さくしたものである。なお、図6の(D)の形状は、図6の(A)から(C)の形状のように、第1の溝部分と第2の溝部分の境界で側面の角度が変わる形状ではないが、溝全体の上部と下部を比較すると、下部の方が溝幅が広くなっている形状であり、第1の溝部分(上部)と第1の溝部分よりも広い幅の第2の溝部

分 5 5 0 (下部) を有している。

[0028] ここで、段差部の破損を抑制する観点からは、図 6 の (A) における第 2 の溝部分 5 2 0 のように、第 1 の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有している形状の方が、直線形状の側面及び底面で構成される図 6 の (B) の形状よりも好ましい。これは、裏面側の溝が形成される場合の切削部材からの圧力や振動等が角部に集中することなく分散され易いためである。また、ダイシング用テープを剥離した際に発生するダイシング用テープの粘着層の残存を抑制するためには、第 1 の溝部分の形状は、図 6 の (D) のような基板表面から裏面に向けて幅が徐々に広くなる形状(逆テーパ形状)よりも、図 6 の (A) から (C) に示すような垂直形状の溝の方が好ましい。これは、逆テーパ形状は、溝内に入り込んだ粘着層に紫外線があたりにくく形状であるため、粘着層が硬化しづらく、また、硬化したとしても、剥離の際に、溝内に入り込んだ粘着層の根元部分に垂直形状の場合も応力がかかり易く、ちぎれやすいためである。

[0029] 更に、粘着層の残存を抑制する観点からは、第 1 の溝部分の側面の形状は、図 6 の (A) から (C) の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状(順テーパ形状)であることがより好ましい。すなわち、第 1 の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分(逆テーパ形状)を有さない形状とすることが好ましい。そして、基板表面から裏面に向けて幅が徐々に狭くなる形状(順テーパ形状)である場合、段差部の破損の抑制の観点からは、第 2 の溝部分の幅は、第 1 の溝部分の最上部(上端)の幅ではなく最下部(下端)よりも大きい幅である必要がある。なお、粘着層の残存に関する詳細については後述する。

[0030] 図 6 の (A) から (D) に示す微細溝 5 0 0、5 0 0 A、5 0 0 B、5 0 0 C は、好ましくは基板と直交する中心線に関して線対称に構成される。また、図 6 の (A) から (D) は、微細溝の特徴を分かり易く説明するために直線または曲面により描かれたものであり、実際に形成される微細溝の側面には、段差または凹凸が含まれてもよく、コーナーは必ずしも厳密に直角に

はならないことに留意すべきである。また、図6の(A)から(D)は、あくまで微細溝の一例をしての形状を示したものであり、第1の溝部分と連通する下方に、第1の幅よりも大きい幅を有する第2の溝部分が形成される形状であれば他の形状であってもよい。例えば、図6の(A)から(D)に示すそれぞれの形状を組み合わせた形状や、組み合わせた後に更に変形させた形状であってもよい。

[0031] 次に、本実施例の微細溝が形成された半導体基板をダイシングブレードにより切断するときの動作を説明する。図7の(A)と(B)は、図6の(A)に示す微細溝が形成された半導体基板の切断例であり、図7の(A)は、ダイシングブレード300の中心と第2の溝部分520の中心が一致し、両者の位置ずれがないとき、図7の(B)は、両者の位置ずれが生じているときの切断例である。また、ダイシングブレードによるカーフ幅Sbは、微細溝の第2の溝部分520の幅Sa2の最大値よりも大きい関係にある($Sa2 < Sb$)。

[0032] 図7の(A)に示すように、ダイシングブレード300により、基板裏面に溝170が形成されたとき、溝170は、第2の溝部分520に繋がる。ここで、ダイシングブレード300は、第2の溝部分520が形成される深さ範囲D2内を先端部が通過するよう基板に垂直な方向(基板の厚み方向)に対する位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。例えば、ダイシングブレード300は、第2の溝部分520の幅Sa2が最大となる位置近傍、すなわち第2の溝部分520の深さ $D2/2$ となる位置近傍を先端部が通過する。言い換えると、ダイシングブレード300は、その先端部が第2の溝部分520の幅Sa2が最大となる位置に一致するよう、基板に垂直な方向(基板の厚み方向)に対する位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。

[0033] 溝170の幅(カーフ幅Sb)はダイシングブレード300の厚みにはほぼ等しく、ダイシングブレード300に位置ずれがない場合、溝170と第2の溝部分520の境界に、溝170の内側に延在する段差600が形成され

る。段差 600 の幅は、第 2 の溝部分 520 が存在しない第 1 の溝部分のみの形状の場合と比較して小さくなるため、ダイシングブレード 300 の先端部と段差 600 との接触面積が小さくなり、段差 600 がダイシングブレードから受ける力 F が減少する。この結果、段差 600 を介して段差部 400 へ印加される応力が減少され、同じ深さの裏面側の溝 170 を形成する場合において、段差部 400 の破損が抑制される。他方、図 7 の (B) に示すように、ダイシングブレード 300 の位置ずれが生じたとき、第 2 の溝部分 520 の一方の側に比較的大きな幅の段差 610 が形成され得るが、この場合にも、第 2 の溝部分 520 が形成されないときと比較して、段差 610 の幅を小さくすることができるので、段差部 400 の破損を抑制することができる。

[0034] 図 7 の (C) と (D) は、第 2 の溝部分 520 の幅 S_a2 がカーフ幅 S_b よりも大きいときの切断例である。ダイシングブレード 300 の典型的なカーフ幅 S_b は、20～60 μm 程度であり、第 2 の溝部分 530 の少なくとも一部は、カーフ幅 S_b よりも大きい幅 S_a2 を包含している。図 7 の (C) は、第 2 の溝部分 520 とダイシングブレード間に位置ずれが生じていない理想的な切斷を示しており、この場合、溝 170 の内側に延在する段差は形成されず、溝 170 の外側に延在する段差 620 が形成される。このため、ダイシングブレード 300 の先端部は段差 620 と非接触となり、ダイシングブレード 300 からの力は段差 620 へ伝達されず、段差部 400 の破損が抑制される。

[0035] 図 7 の (D) に示すように、製造装置の精度に起因してダイシングブレード 300 に位置ずれが生じた場合であっても、位置ずれ量が、(S_a2 - S_b) / 2 の値以下であれば、溝 170 の外側に延在する段差 630 が形成されるため、ダイシングブレード 300 から段差 630 を介して段差部 400 へ応力が印加されない。仮に、位置ずれ量が (S_a2 - S_b) / 2 よりも大きい場合であっても、第 2 の溝部分 520 が形成されない場合と比較すれば段差の幅が減少されるので、段差部 400 への応力が軽減されることになる

。上記の切断例は、図6の(A)に示す微細溝500を対象としたが、図6の(B)から(D)に示すような微細溝でも同様の効果を得ることができる。

[0036] 次に、裏面側の溝の深さについて説明する。図7においては、裏面側の溝170は、第2の溝部分520に達するが第1の溝部分510に達しない深さで形成している。これは、裏面側の溝170を第1の溝部分510に達するまで切削してしまうと、第2の溝部分520を形成しない場合に対して、ダイシングブレード300と段差600との接触面積が同じになり、段差部400の破損を抑制する効果が発揮されないためである。よって、裏面側の溝170の深さを、第2の溝部分520に達するが第1の溝部分510に達しない深さで形成することが好ましい。言い換えれば、ダイシングブレード300は、第2の溝部分520に達するが第1の溝部分510の最下部(下端)は超えない裏面側の溝170を形成するように位置決めされることが好ましい。

[0037] また、第2の溝部分が一定の幅ではない場合、例えば、図6の(A)の形状のように、第1の溝部分510の最下部から幅が広がる部分と、その下方に幅が狭まる部分を有する形状の場合においては、幅が広がる部分と狭まる部分の間ににおいて幅Sa2が最大となり、この位置で段差600の水平方向の幅が最小となる。このような形状の場合、ダイシングブレード300が第2の溝部分に丁度達する深さから幅Sa2が最大になる深さに至るまでは、段差部400の厚みが徐々に薄くなるため段差部400の強度は弱くなるが、段差600の幅は減少するため、受ける応力は低下する。一方、幅Sa2が最大になる深さから第1の溝部分510の最下部に至るまでは、段差部400の厚みが徐々に薄くなるため段差部400の強度は弱くなるとともに、段差600の幅が増加するため受ける応力が増加する。すなわち、ダイシングブレード300によって形成される裏面側の溝170の深さが、幅Sa2が最大になる深さを超えると、段差部400が破損しやすくなる。よって、裏面側の溝170の深さは、第2の溝部分520に達するが第2の溝の幅が

最大となる深さは超えない深さで形成することが好ましい。このような溝を形成するには、ダイシングブレード300は、裏面側の溝170が第2の溝部分520に達するが第2の溝の幅が最大となる深さは超えない位置に位置決めがされ、その状態で、基板に水平な方向に切削動作が進められる。

[0038] 更に、裏面側の溝の深さに関して説明する。ダイシングブレードによって形成される裏面側の溝の深さは、使用するダイシング装置（切削装置）における基板の厚み方向の精度やダイシングブレードの摩耗に起因して、基板の厚み方向にばらつくことになる。このような場合であっても、裏面側の溝の深さが、第2の溝部分に達するが第1の溝部分には達しないように形成されることが好ましい。言い換えれば、第2の溝部分の上端から下端までの高さは、使用する切削装置の基板の厚み方向の精度に起因して裏面側の溝の深さがばらつく範囲を包含する高さであることが好ましい。また、裏面側の溝の深さがばらついた場合であっても、裏面側の溝は第2の溝部分に達するが第2の溝の幅が最大となる深さは超えないように形成されることが好ましい。これらの関係を確実に実現するためには、少なくとも裏面側の溝の深さがばらつく範囲を把握し、把握した範囲を考慮して裏面側の溝を形成すればよい。以上により、使用する製造装置の精度やダイシングブレードの摩耗を考慮しない場合と比較し、段差部の破損を抑制できる。

[0039] また、第2の溝部分の上端から下端までの高さは、ダイシングブレードが1枚の基板を切削し始めてからその1枚の基板の切削を全て完了するまでに、ダイシングブレードの摩耗に起因して裏面側の溝の深さがばらつく範囲を包含する高さであることが好ましい。言い換えれば、そのような関係となるようダイシングブレードが位置決めされていることが好ましい。このような関係であれば、1枚の基板を切削中にダイシングブレードの摩耗に起因して裏面側の溝の深さが第2の溝部分からはみ出しがなく、はみ出さないようにするために基板の切削途中で基板の厚み方向の位置決めを変える必要がない。

[0040] 次に、本実施例の段差部に印加される応力シミュレーションについて説明

する。図8の(A)と(B)は、解析モデルの例示である。図8の(A)と(B)の解析モデルは、図6の(B)に示すような微細溝500A、すなわち、微細溝500Aには、矩形状の幅広の第2の溝部分530が形成されている。微細溝の第1の溝部分510の幅 $S_a = 5 \mu m$ 、矩形状の幅広の第2の溝部分530が $15 \mu m$ 、ダイシングブレードによる切断位置(基板表面からの距離) $= 40 \mu m$ 、ダイシングブレードにより切断するときの基板Wの水平方向の長さ $= 50 \mu m$ とした。また、比較例として、図5の(B)に示すような底部が拡張されていない微細溝(ストレート溝)を解析の対象とした。ダイシングブレードは、図8の(A)に示すように、カーフ幅 S_b が一定のもの(ダイシングブレード1)と、図8の(B)に示すようにカーフ幅 S_b が先端に向けて狭くなるもの(ダイシングブレード2)の2種類を用意した。通常、初期状態ではダイシングブレード1の形状であっても、長く使用することで摩耗し、先端部がダイシングブレード2のような形状となる。解析条件として、図8の(C)と(D)に示すように、X方向拘束、Y方向拘束、Z方向拘束とし、ダイシングブレードにより形成される溝に荷重Pとして $10 mN$ を印加し、基板Wが受けれる応力分布を応力シミュレーションで算出した。また、ダイシングブレードの位置ずれ量(微細溝の第1の溝部分510の中心に対するX軸方向への位置ずれ量)が、0、2.5μm、5μm、7.5μmの条件で応力シミュレーションを行った。

- [0041] 図9は、応力シミュレーションの解析結果を示すグラフである。従来のストレートの微細溝(溝幅が一定で第2の溝部分を有さない溝)と本実施例の内部幅広の微細溝(第2の溝部分を有する溝)とを比較すると、ダイシングブレード1及びダイシングブレード2のいずれにおいても、本実施例の内部幅広の微細溝の方が段差部に生じる最大応力値が小さくなることがわかる。また、同じ内部幅広の微細溝であっても、カーフ幅がテーパ形状、すなわち先端に向けて狭くなるダイシングブレード2の方が最大応力値が小さくなることがわかる。

- [0042] 位置ずれが7.5μmと大きくなると、ダイシングブレード2でストレー

トの微細溝を切断したときに最大応力値が急激に大きくなる。これは、先端が先細りしたダイシングブレード2の場合、ダイシングブレードの先端部（頂部）が図5の（B）における溝の幅S_aの範囲外となったときに、ダイシングブレードの頂部に応力が集中することで、基板側が受ける応力が急激に大きくなることを意味している。一方、本実施例の内部幅広の微細溝であれば、位置ずれが7.5μmと大きくなつたとしても、先細りした先端が内部幅広の微細溝に収まるため、最大応力値が急激に大きくなることがないことがわかる。これらの応力シミュレーションの結果から、微細溝の中心とダイシングブレードの中心のずれが大きくなると、応力集中により段差部に破損が発生し易くなるが、本実施例のように底部が広い構成の微細溝であれば、位置ずれが大きくなつても応力集中が緩和され易く、段差部の破損が抑制される。なお、内部幅広であつても、その範囲からダイシングブレードの頂部が外れた場合は、外れた部分に応力が集中し、外れない場合と比較し破損しやすくなる。また、ストレートの微細溝でも内部幅広の微細溝でも、先端が先細りしたダイシングブレードの頂部がその範囲から外れ、半導体片（基板）の強度を超える応力がかかった場合は、その頂部が当接する位置周辺から、微細溝側または半導体片（基板）表面に向けて、欠けが発生したり、ひびや亀裂等が生じることになる。

[0043] ここで、実際の量産工程において、テーパ形状のダイシングブレードの先端部（頂部）が図5の（B）における溝140の幅S_aの範囲外となるか否かは、製造装置の精度及び溝の幅S_aとの関係で決まり、また、製造装置の精度は、ダイシング装置の加工精度や表面側の微細溝の位置を検知する検知手段（カメラ等）の精度等で決まる。よって、実際の量産工程における製造条件として、ダイシングブレードの先端部（頂部）が図5の（B）における溝140の幅S_aの範囲外になるような製造装置の精度と溝の幅S_aとの関係である場合に、図6に示すような構造を採用して、頂部が溝幅の範囲内に収るようにすることが有効である。すなわち、図6に示すS_a1の幅よりも、使用する製造装置の精度に起因して切削部材の頂部の位置が溝幅方向に

ばらつく幅が大きい場合において、Sa2が、使用する製造装置の精度に起因して切削部材の頂部の位置が溝幅方向にばらつく幅を全て包含する幅となっていることが好ましい。このようなSa2の幅とすることで、ダイシングブレードの先端部がテーパ形状であったとしても、半導体片の破損をより抑制される。なお、ダイシングブレードの頂部は、ダイシングブレードの最も先端の部分であり、一点（頂点）である場合もあるし、面（頂面）である場合もある。頂部が面である場合は、その面の全てが溝内に含まれることが好ましい。また偏摩耗により先端が凹部形状となり頂部が複数形成される場合は、その全てが溝内に含まれることが好ましい。また、通常、ダイシングブレードの頂部はダイシングブレードの厚み方向の中心に形成される場合多いため、製造装置の精度に起因して切削部材の厚み方向の中心が溝幅方向にばらつく幅を全て包含する幅となっていることが好ましい。このような関係となつていれば、仮にダイシングブレードの先端が摩耗してテーパ形状となつたとしても段差部の破損が抑制される。

[0044] 次に、本実施例の微細溝の製造方法について説明する。図10は、本実施例の微細溝を製造するための第1の製造方法を示すフローである。図6の（A）から（D）に示されるような微細溝は、幅Sa1を有する第1の溝部分を第1のエッチングにより形成する工程（S150）、次に、第1の溝部分の下方に幅Sa1よりも広い幅Sa2を有する第2の溝部分を第2のエッチングにより形成する工程（S160）を含む。ここで、第2のエッチングは第1のエッチングよりも側壁方向へのエッチング強度が強いエッチングを用いる。一例として、第1のエッチングとして異方性エッチングを、第2のエッチングとして等方性エッチングを使用する場合の例を説明する。

[0045] 図11は、図6の（A）に示す微細溝500の製造工程を説明する概略断面図である。GaAs基板Wの表面に、フォトレジスト700が形成される。フォトレジストは、例えば、粘性100cpiのi線レジストであり、約8μmの厚さに塗布される。公知のフォトリソ工程、例えばi線ステッパー、TMAH2.38%の現像液を用いて、フォトレジスト700に開口71

0が形成される。この開口710の幅は、第1の溝部分の幅Sa1を規定する。

[0046] フォトレジスト700をエッティングマスクに用い、異方性ドライエッティングにより基板表面に第1の溝部分510を形成する。好ましい態様では、リアクティブイオンエッティング（RIE）装置として誘導結合プラズマ（ICP）が用いられる。エッティング条件は、例えば、誘導結合プラズマ（ICP）のパワー500W、バイアスパワー50W、圧力3Pa、エッティングガスとして、CI2=150sccm、BCI3=50sccm、C4F8=20sccm、エッティング時間20分である。公知のようにCF系のガスを添加することで、エッティングと同時に側壁に保護膜720が形成される。反応ガスのプラズマによりラジカル、イオンが生成される。溝の側壁はラジカルのみでアタックされるが、保護膜720があるためエッティングされない。一方、底部は垂直入射したイオンにより保護膜が除去され、除去された部分がラジカルによりエッティングされる。このため、異方性エッティングが達成される。

[0047] 次に、エッティング条件を変更することで、等方性エッティングが行われる。一例として、ここでは、側壁の保護膜720を形成する役割のC4F8の供給を停止する。誘導結合プラズマ（ICP）のパワー500W、バイアスパワー50W、圧力3Pa、エッティングガスとして、CI2=150sccm、BCI3=50sccm、エッティング時間10分である。C4F8の供給が停止されたことで、側壁の保護膜720が形成されなくなるため、第1の溝部分510の底部において等方性エッティングが達成される。これにより、第1の溝部分510の下方に第2の溝部分520が形成される。第2の溝部分520は、第1の溝部分510の幅Sa1からさらに横及び下方向に広がった球面状の側面及び底面を有する。なお、上記のエッティング条件は一例であり、微細溝の幅、深さ、形状等に応じてエッティング条件が適宜変更され得る。

[0048] なお、図6の（C）のような形状は、第2の溝部分を形成する際に、側壁方向へのエッティング強度を図6の（A）の第2の溝部分を形成する場合よりも弱めればよい。側壁方向へのエッティング強度は、エッティング装置の出力や

エッチングガスなどのエッチング条件を変えることで変更可能であり、具体的には、例えば、側壁保護用のガスであるC4F8の供給を完全に停止せずに、第1の溝部分を形成する際の流量よりも減したり、エッチング用のガスであるC12などの流量を増やしたり、または、これらを組み合わせればよい。言い換えると、第1の溝部分の形成時及び第2の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えることで形成すればよい。そして、このような流量の設定を、第1の溝部分を形成する前に予め設定しておくことで、第1の溝部分及び第2の溝部分を一連の連續したエッチング工程にて形成できる。なお、粘着層の残存を抑制するために、第1の溝部分を、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）に形成する場合は、そのような形状になるように、C4F8やC12の流量やエッチング装置の出力を適正化したり、流量を切り替えるようにすればよい。また、図6の（D）のような形状は、図6の（C）における第1の溝部分の形成を省略すれば形成可能である。また、このようなエッチングは一般的に異方性エッチングとして達成される。

[0049] 次に、本実施例の微細溝を製造するための第2の製造方法のフローを図12に示し、これに併せて、微細溝の第2の製造工程の概略断面図を図13に示す。

[0050] 先ず、第1の製造方法のときと同様に、図13の（A）に示すように基板表面にフォトレジスト800が形成され、図13の（A）に示すように、微細溝をエッチングするための開口810がフォトレジストに形成される。次に、フォトレジスト800をマスクに、基板表面に1回目の等方性エッチングにより一定の深さの第1の溝820が形成される（S200）。1回目の等方性エッチングは、例えば、第1の製造方法のときの等方性エッチングと同様のエッチング条件で行われる。

[0051] 次に、図13の（B）に示すように、第1の溝820の側壁および底部に第1の保護膜830を堆積する（S210）。第1の保護膜830は、例え

ば、C F 系のポリマーであり、1回目の等方性エッティングのときからガスのみをC 4 F 8 に変更することで堆積される。

[0052] 次に、2回目の等方性エッティングが行われる（S 2 2 0）。2回目の等方性エッティングも1回目の等方性エッティングと同様に、C 4 F 8 を含まないエッティングガスで行われる。なお、2回目の等方性エッティングは、1回目の等方性エッティングよりも幅の広い溝が形成できるエッティング条件で行う。例えば、1回目の等方性エッティングよりも長い時間行われる。2回目の等方性エッティングの初期に、図13の（C）に示すように、第1の保護膜830の底部がイオンによりエッティングされて除去され、底部が露出される。そして、例えば、1回目よりも2回目の時間を長くすることで、図13の（D）に示すように、第1の溝820の下方に、横方向に広がり、かつ深い第2の溝840が形成される。

[0053] 2回目の等方性エッティングの終了後、図13の（E）に示すように、第1の溝820および第2の溝840の側壁および底部に第2の保護膜850が堆積される（S 2 3 0）。第2の保護膜850の形成は、図13の（B）に示す1回目の保護膜形成と同条件である。このような1回目、2回目等方性エッティングと第1および第2の保護膜堆積の工程により、第1の溝部分と、第1の溝部分よりも広い幅を有する第2の溝部分を有する表面側の微細溝が形成される。なお、このような1回目、2回目等方性エッティングと第1および第2の保護膜堆積の工程をさらに連続的に複数回繰り返す（S 2 4 0）ことで、逆テープ状の微細溝を形成することができる。

[0054] 以上、本実施例の微細溝を製造するための製造方法について説明したが、第1の溝部分と第1の溝部分よりも広い幅を有する第2の溝部分とを形成できるのであれば、他の方法で形成してもよい。例えば、ドライエッティングとウエットエッティングの組合せで形成してもよい。また、第1の溝部分は第1のエッティングのみで形成される必要はなく、第2の溝部分は第2のエッティングのみで形成される必要はない。つまり、第1の溝部分に対しては、第1のエッティングが主要なエッティングであれば、第1のエッティング以外のエッキン

グが含まれても良く、第2の溝部分に対しては、第2のエッチングが主要なエッチングであれば、第2のエッチング以外のエッチングが含まれてもよい。また、少なくとも第1の溝部分と第2の溝部分が形成されればよいため、例えば、第1の溝部分と第2の溝部分との間や第2の溝部分よりも基板の裏面側に近い位置に第3や第4の溝部分が存在してもよく、また、それらは、第3のエッチングや第4のエッチングによって形成されてもよい。

[0055] また、等方性エッチングと異方性エッチングの使い分けについては、例えば、以下のようにすればよい。すなわち、第1の溝部分は、等方性エッチングではなく異方性エッチングで形成すれば、より狭い溝を形成しやすく、より狭い溝を形成できれば1枚の基板から取得できる半導体片の数が増える。また、第2の溝部分を等方性エッチングで形成すれば、異方性エッチングで形成するよりも幅の広い溝が形成しやすく、より幅の広い溝を形成できればダイシングブレードの溝幅方向のばらつきを許容しやすくなる。一方、第2の溝部分を異方性エッチングで形成すれば、等方性エッチングで形成するよりも深い溝が形成しやすく、より深い溝を形成できれば段差部の厚みを厚くでき、段差部400の強度があがる。以上のように、どのようなエッチングを使用するかは、加工対象の基板の材料や使用する装置の精度などの条件を加味して、より段差部400が破損しにくい方法を選択すればよい。

[0056] 次に、ダイシング用テープを剥離する際の粘着層の残存について説明する。図14の切断ラインA2において、半導体基板Wの切削中、ダイシングブレード300の回転やダイシングブレード300と半導体基板Wの相対的な移動などにより、溝170の内壁を介して半導体基板Wに振動Bおよび切削圧力Pが印加される。切削圧力Pにより半導体基板WがY方向に押圧されると、粘性のある粘着層164が流動して微細溝140内に入り込む。また、振動Bが微細溝140の近傍に伝達されることで、粘着層164の流動を助長する。さらに、ダイシングブレード300による切削では、切粉混じりの切削水流（ジェット水流）が溝170に供給され、この切削水流により微細溝140が拡張する方向に圧力P1を受けるため、粘着層164の進入がさ

らに助長され得る。

- [0057] なお、ダイシングが終了した切断ラインA 1では、隣の切断ラインA 2の切削中に、微細溝140が幅方向に狭まるような圧力を受けるため、微細溝140に入り込んだ粘着層164がさらに内部に入り込みやすくなると考えられる。切断前の反対側の切断ラインA 3では、粘着層164が貼付されただけであるため、微細溝140内に粘着層164が入り込む量は相対的に少ないと考えられる。
- [0058] ダイシングブレード300によるハーフダイシングが終了すると、基板裏面にエキスパンド用テープ190が貼り付けられ、次に、ダイシング用テープ160へ紫外線180が照射される。紫外線が照射された粘着層164は硬化し、その粘着力が失われる（図3の（H）を参照）。次に、ダイシング用テープが基板表面から剥離される。図15は、ダイシング用テープを剥離するときの粘着層の残存を説明する断面図である。基板裏面に貼付されたエキスパンド用テープ190、テープ基材192と、その上に積層された粘着層194とを含み、切断された半導体片は粘着層194によって保持されている。
- [0059] ここで、微細溝140の形状が、図6の（D）のように、基板の表面位置から直ぐに幅が徐々に広がる逆テーパ形状の場合、このような逆テーパ形状を有さない第1の溝部分が存在する図6の（A）から（C）の垂直形状と比較し、微細溝内に入り込んだ粘着層164aは、その一部が十分に紫外線によって照射されず、未硬化になりやすい。未硬化の粘着層164は、粘着性を有しているため、粘着層164が基板表面から剥離されるとき、未硬化の粘着層164aが切れ、粘着層164aが微細溝140内に残存したり、あるいは基板表面に再付着して残存し得る。また、仮に硬化した状態であっても、粘着層164aは狭い微細溝に深く侵入しているため、剥離する際の応力によりちぎれて残存し得る。もし、残存した粘着層164bが発光素子の表面に再付着されてしまうと、発光素子の光量に低下をきたし、発光素子が不良品とされ、歩留まりが低下することになる。また、発光素子以外の半導

体チップであっても、粘着層 164b が残存することでチップの外観検査等で不良と判定されるなど、その他の悪影響が想定される。このため、ダイシング用テープの剥離時に、粘着層 164a、164b が基板表面に残存することは好ましいものではない。すなわち、ダイシング用テープを剥離した際に発生するダイシング用テープの粘着層の残存を抑制するためには、第 1 の溝部分の形状は、基板の表面位置から直ぐに幅が徐々に広がる逆テーパ形状よりも、図 6 の (A) から (C) に示すような垂直形状の溝の方が好ましい。また、粘着層の残存を抑制する観点からは、第 1 の溝部分の形状は、図 6 の (A) から (C) の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）とすると更に好ましい。すなわち、粘着層の残存を抑制する観点からは、第 1 の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。

[0060] なお、複数の発光素子 100 がメサ形状で形成されている場合、発光素子 100 が凸部を形成し、発光素子 100 と他の発光素子 100 との間が凹部となり、この凹部に微細溝 140 が形成されることが多い。このような構成では、凸部だけでなく、凹部に形成された微細溝 140 の入り口部分にも粘着層 164 を追従させるように貼りつけることで、切粉混じりの切削水流が基板表面側に侵入しないようにする構成が考えられる。ただし、微細溝 140 の入り口部分に粘着層 164 を追従させるようにするために、十分な厚みの粘着層 164 を有するダイシング用テープが必要となるため、これにより粘着層 164 がより微細溝 140 の深くに入り込みやすくなる。よって、このような粘着層 164 が微細溝 140 の深くに入り込みやすい条件においては、第 1 の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。

[0061] また、半導体基板の表面から垂直な微細溝を形成した場合において、粘着層 164 が微細溝の溝幅の距離よりも深く侵入する場合、つまり、粘着層 164 のうち微細溝内の粘着層 164a の形状が縦長になる場合は、縦長にな

らない場合と比較し、粘着層 164 を剥離する際に、微細溝内の粘着層 164 a の根元部分にかかる応力によりちぎれやすく、残存しやすくなると考えられる。よって、微細溝内の粘着層 164 a の形状が縦長になるような微細溝の幅や粘着層 164 の厚み等の製造条件においては、第 1 の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。

[0062] また、図 6 の (A) から (C) における第 1 の溝の深さ D 1 は、ダイシングブレードで裏面側の溝が形成された後において、粘着層 164 が深さ D 1 よりも深い溝部分に侵入していない状態を保てる深さであることが好ましい。これは、第 1 の溝部分と第 2 の溝部分の境界で溝の側面の角度が変化しているため、深さ D 1 よりも深い溝部分に粘着層 164 が侵入している場合、硬化しにくく、また、剥離の際に応力がかかりちぎれやすいためである。以上、粘着層の残存を抑制する好ましい形態について説明したが、これらの形態によって、粘着層の残存を完全に抑制できることが好ましいが、抑制の程度は問わず、少なくとも粘着層の残存の抑制に寄与する形態であれば、粘着層の残存が抑制される。

[0063] 図 16 は、本発明の実施例に係る半導体片の製造方法の他の例を示すフローである。図 16 は、図 1 の一連の製造方法を量産工程で実施する前の事前準備（設計方法）を含めた全体の製造工程を示すフローである。まず、試作工程において図 1 に示したフローに従って半導体基板を個片化処理する（S 300）。このとき、半導体基板を完全に個片化する必要はなく、最低限、半導体片の破損の度合い（段差部等の表面側の微細溝周辺の破損の度合い）を確認できる工程まで進めればよい。次に、半導体片の破損の度合いを確認し、問題があるか否かを判断する（S 310）。ここでは、全く破損していないことが望ましいが、仮に破損していたとしても、量産工程において許容できる程度の破損であれば問題ないと判断してもよい。例えば、微細な欠け等であって、半導体片の電気特性に影響を与えない程度のものであれば、問題ないと判断してもよい。また、複数の基板を加工し、より多くの結果に基

づき問題の有無を判断することが好ましい。そして、問題ないと判断した場合は（S 310—YES）、その製造条件を量産工程における製造条件として使用する（S 330）。仮に問題があると判断した場合は（S 310—NO）、製造条件を変更する（S 320）。なお、ここでの製造条件とは、破損の度合いに影響を与える製造上の条件を言い、また、微細溝周辺の「周辺」とは、ダイシングブレードからの応力によって半導体片に破損が生じる領域を言う。

[0064] S 320では、破損が抑制されるように製造条件を変更する。例えば、第2の溝部分の幅が、より広い幅となるように製造条件を変更する。これは、第2の溝部分の幅が、より広い幅となるよう第2のエッチングの条件を変更することで達成される。具体的には、第2のエッチングにおける溝の側壁方向へのエッチング強度が強くなるように、エッチングガスやエッチング装置の設定などのエッチング条件を変更する。例えば、基板表面側の微細溝の第2の溝部分が等方性エッチングにより形成される場合は、等方性エッチングの時間を長くするなどすればよい。また、第2の溝部分が異方性エッチングにより形成される場合は、エッチングガスに含まれるエッチング用のガスであるC12の流量を増やしてもよいし、側壁保護膜を形成するためのガスであるC4F8（CF系ガス）の流量を減らしてもよい。少なくとも一方の流量を変えることで達成される。また、エッチング装置の出力を変えるなどして、溝幅を広くするようにエッチング条件を変更してもよい。なお、第2の溝部分の幅が裏面側の溝の幅よりも広い場合であっても、より広い第2の溝部分の幅に変更することで、変更しない場合と比較し、半導体片の破損を抑制できる。

[0065] S 320において製造条件を変更した後、再度、試作工程において半導体基板を個片化処理する（S 300）。そして、再度、半導体片の破損の度合い確認し、問題あるか否か判断する（S 310）。問題ある場合は、問題なくなるまでS 300からS 320のステップを繰り返す。S 310において、問題ないと判断した場合は、その製造条件を量産工程における製造条件と

して使用する（S330）。

[0066] なお、初回のS300においては、半導体基板の表面側の微細溝は、第2の溝部分を有さない形状であってもよく、また、単一のエッチングで形成された溝部分のみであってもよい。そして、これらの微細溝において、破損が問題とならない場合は、量産工程でもこれらの微細溝を使用すればよく、逆に、破損が問題となる場合は、S320において、第2の溝部分を有するように製造工程を変更したり、単一のエッチングから複数のエッチングで形成するように製造工程を変更してもよい。

[0067] 以上、本発明の好ましい実施の形態について詳述したが、各実施の形態や、実施の形態に開示した個々の機能や構造は、その作用や効果が矛盾しない範囲において組み合わせができる。また、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

[0068] 例えば、裏面側の溝170を、表面側の微細溝の近傍までは達するが、表面側の微細溝に連通しない深さで形成してもよい。すなわち、図3の(F)の裏面側の溝170を形成する工程で、半導体基板の厚みの一部分を残して裏面側の溝170を形成してもよい。このような構成であれば、段差部の厚みを確保できるため破損が抑制される。この場合、その後の工程で、半導体基板に引っ張り応力や曲げ応力などの応力を加えて、残った一部分を割ることで半導体基板を分割するようにすればよい。このように、裏面側の溝を連通させない半導体片の製造方法においても、第1の溝部分よりも広い幅の第2の溝部分を有することで、残った一部分を割るために応力を加えたときに、表面側の微細溝と裏面側の溝170との間に残っている厚み部分のみが割れやすくなり、その他の意図しない表面側の微細溝周辺に割れやひび等が拡大することが抑制され、その結果、半導体片の破損が抑制される。また、裏面側の溝を連通させない半導体片の製造方法に対しては、実施の形態で説明した第1の溝部分や第2の溝部分の形状や位置と、ダイシングブレードの形状や位置との関係など、実施の形態に開示した個々の機能や構造等を、その

作用や効果が矛盾しない範囲において組み合わせることができる。

[0069] また、本発明の好ましい実施の形態では、いずれも基板表面の開口幅 S_a 1 が裏面側の溝 170 の幅よりも狭い形態を開示している。これは、溝 170 の幅のままフルダイシングする方法と比較し、半導体片の取得数を増やすために好ましい形態である。一方、表面側の微細溝における粘着層の残存を抑制する観点からは、基板表面の開口幅 S_a 1 と裏面側の溝 170 の幅との関係は任意であり、同じ幅であってもよいし、溝 170 の幅の方が狭くてもよい。

[0070] また、裏面側の溝 170 を形成する回転する切削部材の先端形状としては、図 5 の (B) に示した矩形形状のみならず、回転方向から見た先端断面が半円状の形状や、その他の先細りした形状であってもよい。また、裏面側の溝 170 を形成する切削部材として、レーザー装置等の、回転しながら基板に当接する切削部材以外の切削部材を使用してもよい。すなわち、裏面側の溝 170 をレーザー加工で形成してもよい。また、本発明の表面側の微細溝の応用例として、ガラスやポリマー等の半導体を含まない基板から個々の素子を個片化する場合に適用してもよい。例えば、半導体を含まないMEMS 用の基板に適用してもよい。

[0071] また、本発明の実施の形態における各工程は、複数の主体によって実施されてよい。例えば、表面側の溝の形成を第 1 の主体が実施し、第 1 の主体によって表面側の溝が形成された基板を第 2 の主体が納入することによって基板を準備し、準備した基板に第 2 の主体が裏面側の溝を形成して基板を個片化（分割）してもよい。すなわち、表面側の溝が形成された基板を、第 1 の主体が準備してもよいし、第 2 の主体が自ら準備してもよい。

産業上の利用可能性

[0072] 本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含

むことができる。好ましい態様では、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。

[0073] 本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることは当業者にとって明らかである。本出願は、2013年7月1日出願の日本特許出願（特願2013-137829）、2013年7月1日出願の日本特許出願（特願2013-137834）、2014年5月27日出願の日本特許出願（特願2014-109041）、2014年5月27日出願の日本特許出願（特願2014-109042）及び2014年5月27日出願の日本特許出願（特願2014-109043）に基づくものであり、その内容はここに参考として取り込まれる。

符号の説明

[0074] 100：発光素子

120：切断領域(スクリイブライン)

130：レジストパターン

140：微細溝

160：ダイシング用テープ

170：溝

190：エキスパンド用テープ

210：半導体チップ

300：ダイシングブレード

400：段差部

500、500A、500B、500C：微細溝

510：第1の溝部分

520、530、540、550：第2の溝部分

600、610、620、630：段差

700、800：フォトレジスト

710、810：開口

720、830、850：保護膜

請求の範囲

- [請求項1] 基板の表面から、第1の幅を有する第1の溝部分と、当該第1の溝部分と連通する下方に位置し、前記第1の幅よりも大きい第2の幅を有する第2の溝部分とを含む表面側の溝を形成する工程と、
前記基板の裏面から、回転する切削部材で、前記第2の溝部分に沿って前記第1の幅よりも広い幅の裏面側の溝を形成する工程と、
を備える半導体片の製造方法。
- [請求項2] 前記裏面側の溝を、前記第2の溝部分に達するが前記第1の溝部分に達しない深さで形成する、請求項1に記載の半導体片の製造方法。
- [請求項3] 前記第2の溝部分の上端から下端までの高さは、使用する切削装置の前記基板の厚み方向の精度に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項2に記載の半導体片の製造方法。
- [請求項4] 前記裏面側の溝を、前記第2の幅が最大となる深さを超えない深さで形成する、請求項2または3に記載の半導体片の製造方法。
- [請求項5] 前記第2の溝部分の上端から下端までの高さは、前記切削部材が1枚の基板を切削し始めてから当該基板の切削を全て完了するまでに前記切削部材の摩耗に起因して前記裏面側の溝の深さがばらつく範囲を包含する高さである、請求項2から4のいずれか一項に記載の半導体片の製造方法。
- [請求項6] 前記裏面側の溝を形成する工程で、前記基板の厚みの一部分を残して前記裏面側の溝を形成し、
前記製造方法は、前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程をさらに備える、請求項1に記載の半導体片の製造方法。
- [請求項7] 前記第2の幅は、前記切削部材の厚みよりも大きい、請求項1から6のいずれか一項に記載の半導体片の製造方法。
- [請求項8] 前記第2の幅は、使用する製造装置の精度に起因して前記切削部材

の厚み方向の中心が溝幅方向にばらつく幅を包含する幅である、請求項 1 から 7 のいずれか一項に記載の半導体片の製造方法。

[請求項9] 前記第 2 の幅は、使用する製造装置における溝幅方向の精度に起因して前記裏面側の溝の幅がばらつく範囲を包含する幅である、請求項 1 から 8 のいずれか一項に記載の半導体片の製造方法。

[請求項10] 前記切削部材は、切削部材の先端に向けて厚みが薄くなるテーパ形状を有し、
前記第 2 の幅は、使用する製造装置の精度に起因して前記テーパ形状の切削部材の頂部の位置が溝幅方向にばらつく幅を包含する幅である、請求項 1 から 9 のいずれか一項に記載の半導体片の製造方法。

[請求項11] 前記第 2 の溝部分は、前記第 1 の溝部分の下端から溝幅方向及び裏面方向に広がる球面状の側面を有する、請求項 1 から 10 のいずれか一項に記載の半導体片の製造方法。

[請求項12] 前記製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第 2 の溝部分の幅より広い幅を有する第 2 の溝部分を前記他の基板に形成する、請求項 1 から 11 のいずれか一項に記載の半導体片の製造方法。

[請求項13] 第 1 の幅を有する第 1 の溝部分と、当該第 1 の溝部分と連通する下方に位置し、前記第 1 の幅よりも大きい第 2 の幅を有する第 2 の溝部分とを含む表面側の溝が形成された基板を準備する工程と、
前記基板の裏面から、回転する切削部材で、前記第 1 の溝部分の幅よりも広い幅の裏面側の溝を前記第 2 の溝部分に達する深さで形成する工程と、

を備える基板のダイシング方法。

[請求項14] 第 1 の幅を有する第 1 の溝部分と、当該第 1 の溝部分と連通する下方に位置し、前記第 1 の幅よりも大きい第 2 の幅を有する第 2 の溝部分とを含む表面側の溝が形成された基板を準備する工程と、

前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、

前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程と、
を備える基板のダイシング方法。

[請求項15] 前記第1の溝部分を第1のエッチングで形成し、前記第2の溝部分を第2のエッチングで形成する、請求項1に記載の半導体片の製造方法。

[請求項16] 前記第2のエッチングは等方性エッチングである、請求項15に記載の半導体片の製造方法。

[請求項17] 前記第1のエッチングは異方性エッチングである、請求項15または16に記載の半導体片の製造方法。

[請求項18] 前記第1及び第2のエッチングは等方性エッチングであり、
前記第1のエッチングの後に、第1の溝部分の側壁に保護膜を形成し、前記保護膜を形成した後に、前記第2のエッチングを行う、請求項15または16に記載の半導体片の製造方法。

[請求項19] 前記第1及び第2のエッチングは異方性エッチングであり、
前記第1のエッチングの後に、前記第1のエッチングよりも溝の側壁方向へのエッチング強度が強い前記第2のエッチングを実施して前記表面側の溝を形成する、請求項15に記載の半導体片の製造方法。

[請求項20] 前記製造方法を実施した場合に、前記第1の溝部分または前記第2の溝部分の周辺が前記切削部材からの応力によって破損するときは、前記製造方法を他の基板に適用する際に、前記基板に形成した前記第2の溝部分の幅よりも前記他の基板に形成する第2の溝部分の幅が広くなるように前記第2のエッチングの条件を変更して第2の溝部分を前記他の基板に形成する、請求項15から19のいずれか一項に記載の半導体片の製造方法。

- [請求項21] 基板の表面から単一のエッティングで表面側の溝を形成する工程と、前記基板の裏面側から、回転する切削部材で、第2の溝部分に沿って第1の溝部分の幅よりも広い幅の裏面側の溝を形成する工程と、を備える半導体片の製造方法であって、
前記製造方法を実施した場合に、前記表面側の溝周辺が前記切削部材からの応力によって破損するときは、前記基板と異なる他の基板に前記製造方法を適用する際に、前記他の基板の表面側から第1のエッティングで第1の溝部分を形成する工程と、当該第1の溝部分と連通する下方に、当該第1のエッティングで形成するよりも広い幅であって、前記単一のエッティングで形成した前記表面側の溝より広い幅を有する第2の溝部分を第2のエッティングで形成する工程とで表面側の溝を形成する、半導体片の製造方法。
- [請求項22] 表面から第1のエッティングで形成された第1の溝部分と、前記第1の溝部分と連通する下方に、前記第1のエッティングよりも広い幅の溝が形成される第2のエッティングで形成された第2の溝部分とを有する基板を準備する工程と、
前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を前記第2の溝部分に達する深さで形成する工程と、
を備える基板のダイシング方法。
- [請求項23] 表面から第1のエッティングで形成された第1の溝部分と、前記第1の溝部分と連通する下方に、前記第1のエッティングよりも広い幅の溝が形成される第2のエッティングで形成された第2の溝部分とを有する基板を準備する工程と、
前記基板の裏面から、回転する切削部材で、前記第1の溝部分の幅よりも広い幅の裏面側の溝を、前記基板の厚みの一部分を残して形成する工程と、
前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残つ

た一部分を分割する工程と、
を備える基板のダイシング方法。

[請求項24] 前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、

前記基板の裏面側から回転する切削部材で、前記第1の溝部分の下端の幅よりも広い幅の裏面側の溝を前記第2の溝部分に沿って形成する工程と、

前記裏面側の溝の形成後に、前記表面と前記保持部材とを剥離する工程と、を備え、

前記第1の溝部分は、前記基板の表面から裏面に向けて幅が広くなる部分を有さない形状を有し、

前記第2の溝部分は、前記第1の溝部分の下端から下方に向けて、当該下端の幅から徐々に幅が広がる形状を有する、請求項1に記載の半導体片の製造方法。

[請求項25] 前記第1の溝部分は、前記裏面側の溝を形成した後において、前記粘着層が前記第2の溝部分に進入していない深さを有する、請求項24に記載の半導体片の製造方法。

[請求項26] 前記基板は、表面側にメサ形状の素子による凸部と凹部とを有し、前記表面側の溝の少なくとも一部は前記凹部に設けられ、前記粘着層は、前記凹部に設けられた前記表面側の溝の入口部分に追従する厚みを有するとともに、当該入口部分に追従して貼り付けられ、

前記第1の溝部分は、前記入口部分に追従して貼り付けられた前記粘着層が前記第2の溝部分に進入しない深さを有する、請求項24または25に記載の半導体片の製造方法。

[請求項27] 表面から裏面に向けて幅が広くなる部分を有さない第1の溝部分と、前記第1の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する第2の溝部分とを有する基板を準備する工程と、

前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、

前記基板の裏面から、回転する切削部材で、前記下端の幅よりも広い幅の裏面側の溝を前記第2の溝部分に達する深さで形成する工程と、

前記裏面側の溝の形成後に、前記表面と前記保持部材とを剥離する工程と、

を備える基板のダイシング方法。

[請求項28]

表面から裏面に向けて幅が広くなる部分を有さない第1の溝部分と、前記第1の溝部分の下端から、当該下端の幅から徐々に幅が広がる形状を有する第2の溝部分とを有する基板を準備する工程と、

前記第1及び第2の溝部分が形成された前記表面に粘着層を有する保持部材を貼り付ける工程と、

前記基板の裏面から、回転する切削部材で、前記下端の幅よりも広い幅の裏面側の溝を前記基板の厚みの一部分を残して形成する工程と、

前記裏面側の溝を形成した後、前記基板に応力を加えて、前記残った一部分を分割する工程と、

を備える基板のダイシング方法。


[請求項29]

請求項1から28のいずれか一項に記載の製造方法またはダイシング方法によって製造された少なくとも1つの半導体片を実装する回路基板。


[請求項30]

請求項29に記載の回路基板を実装する電子装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]





[図9]




[図10]




[図11]




[図12]




[図13]




[図14]



[図15]



[図16]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/066896

A. CLASSIFICATION OF SUBJECT MATTER
H01L21/301(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L21/301

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
 Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2014
 Kokai Jitsuyo Shinan Koho 1971-2014 Toroku Jitsuyo Shinan Koho 1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 6-37404 A (International Business Machines Corp.), 10 February 1994 (10.02.1994), paragraphs [0010] to [0030] & US 5284792 A & EP 573724 A1 & DE 69204828 C	1-30
Y	JP 9-102473 A (Oki Electric Industry Co., Ltd.), 15 April 1997 (15.04.1997), paragraphs [0025] to [0034] (Family: none)	1-30

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:	
"A" document defining the general state of the art which is not considered to be of particular relevance	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"E" earlier application or patent but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
17 July, 2014 (17.07.14)

Date of mailing of the international search report
05 August, 2014 (05.08.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/066896

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2000-195827 A (Oki Electric Industry Co., Ltd.), 14 July 2000 (14.07.2000), paragraphs [0097] to [0111] & US 6515309 B1	1-30
Y	JP 2008-300870 A (Oki Data Corp., OKI Digital Imaging Corp.), 11 December 2008 (11.12.2008), paragraphs [0026] to [0027]; fig. 6 (Family: none)	24-30
Y	JP 2001-244325 A (Denso Corp.), 07 September 2001 (07.09.2001), paragraphs [0025], [0031]; fig. 1 & US 2001/0023960 A1	24-30
Y	JP 2009-88109 A (Casio Computer Co., Ltd.), 23 April 2009 (23.04.2009), paragraph [0005] (Family: none)	25-26
Y	JP 2005-277297 A (Lintec Corp.), 06 October 2005 (06.10.2005), paragraph [0002] (Family: none)	25-26
Y	JP 2011-18669 A (Nitto Denko Corp.), 27 January 2011 (27.01.2011), paragraph [0010] & US 2011/0008949 A1 & CN 101942278 A	26
Y	JP 2011-210944 A (The Furukawa Electric Co., Ltd.), 20 October 2011 (20.10.2011), paragraph [0040] (Family: none)	26
A	JP 2012-84871 A (Elpida Memory, Inc.), 26 April 2012 (26.04.2012), claims & US 2012/0061827 A1	1-30

A. 発明の属する分野の分類(国際特許分類(IPC))

Int.Cl. H01L21/301(2006.01)i

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl. H01L21/301

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 6-37404 A (インターナショナル・ビジネス・マシーンズ・コーポレーション) 1994.02.10, 【0010】-【0030】 & US 5284792 A & EP 573724 A1 & DE 69204828 C	1-30
Y	JP 9-102473 A (沖電気工業株式会社) 1997.04.15, 【0025】-【0034】 (ファミリーなし)	1-30
Y	JP 2000-195827 A (沖電気工業株式会社) 2000.07.14, 【0097】-【0111】 & US 6515309 B1	1-30

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願目前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

17.07.2014

国際調査報告の発送日

05.08.2014

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

3P 5271

大光 太朗

電話番号 03-3581-1101 内線 3364

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2008-300870 A (株式会社沖データ、株式会社沖デジタルイメージング) 2008.12.11, 【0026】-【0027】、【図6】 (ファミリーなし)	24-30
Y	JP 2001-244325 A (株式会社デンソー) 2001.09.07, 【0025】、【0031】、【図1】 & US 2001/0023960 A1	24-30
Y	JP 2009-88109 A (カシオ計算機株式会社) 2009.04.23, 【0005】 (ファミリーなし)	25-26
Y	JP 2005-277297 A (リンテック株式会社) 2005.10.06, 【0002】 (ファミリーなし)	25-26
Y	JP 2011-18669 A (日東電工株式会社) 2011.01.27, 【0010】 & US 2011/0008949 A1 & CN 101942278 A	26
Y	JP 2011-210944 A (古河電気工業株式会社) 2011.10.20, 【0040】 (ファミリーなし)	26
A	JP 2012-84871 A (エルピーダメモリ株式会社) 2012.04.26, 特許請求の範囲 & US 2012/0061827 A1	1-30