

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 3 区分

【発行日】平成 29 年 8 月 24 日 (2017.8.24)

【公開番号】特開 2016-21628 (P2016-21628A)

【公開日】平成 28 年 2 月 4 日 (2016.2.4)

【年通号数】公開・登録公報 2016-008

【出願番号】特願 2014-144119 (P2014-144119)

【国際特許分類】

H 0 4 L 7/033 (2006.01)

H 0 3 L 7/08 (2006.01)

H 0 3 L 7/093 (2006.01)

H 0 3 K 5/00 (2006.01)

【F I】

H 0 4 L 7/02 B

H 0 3 L 7/08 M

H 0 3 L 7/08 E

H 0 3 K 5/00 K

【手続補正書】

【提出日】平成 29 年 7 月 11 日 (2017.7.11)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

入力データの周波数に発振回路の発振クロック信号の周波数を同期させる周波数同期ループ回路と、

前記発振クロック信号を入力して前記入力データの位相に同期する移送同期クロック信号を出力する位相同期ループ回路と、

前記周波数同期ループ回路による周波数引き込み後の前記位相同期ループ回路による位相引き込み動作中に又は位相引き込み完了後に、前記入力データと前記位相同期クロック信号の位相差に基づいて補正値を演算し、前記周波数同期ループ回路よりも小さなループ利得をもって、前記補正値で前記発振回路の発振周波数を補正可能とするドリフト補正回路と、を有する C D R 回路。

【請求項 2】

請求項 1 において、前記ドリフト補正回路は前記位相同期ループ回路で検出された位相誤差に基づいて周波数補正値を演算し、前記周波数同期ループ回路よりも小さなループ利得をもって、前記補正値を前記周波数同期ループ回路の周波数制御データに加算する、C D R 回路。

【請求項 3】

請求項 2 において、前記周波数同期ループ回路は入力データの特定の固定パターンに対して周波数引き込み動作を行い、

前記位相同期ループ回路は入力データの任意パターンに対して位相引き込みを行う、C D R 回路。

【請求項 4】

請求項 2 において、前記周波数同期ループ回路における周波数引き込み完了の通知に回答して前記位相同期ループ回路に位相引き込み動作の開始を指示し、位相引き込みの完了

通知に回答して前記ドリフト補正回路に前記周波数補正值の演算を指示し、演算された前記補正值が所定値に達したとき、前記周波数同期ループ回路よりも小さなループ利得をもって、前記補正值を前記周波数同期ループ回路の周波数制御データに加算して、前記位相同期ループ回路に再度位相引き込み動作の開始を指示する、制御を司る制御部を有する C D R 回路。

【請求項 5】

入力データの周波数に発振回路の発振クロック信号の周波数を同期させる周波数同期ループ回路と、

前記発振クロック信号を入力して前記入力データの位相に同期する位相同期クロック信号を出力する位相同期ループ回路と、を有し、

前記周波数同期ループ回路は、周波数引き込み後における前記位相同期ループ回路の位相引き込み動作に並行して又は当該位相引き込み動作の完了後に、ループ利得が小さく切替えられた状態で周波数引き込み動作を行う、C D R 回路。

【請求項 6】

請求項 5 において、前記周波数同期ループ回路はループ利得を可変に切替え可能な可変利得回路を有する、C D R 回路。

【請求項 7】

請求項 5 において、前記周波数同期ループ回路は入力データの任意パターンに対して周波数引き込み動作を行い、

前記位相同期ループ回路は入力データの任意パターンに対して位相同期を行う、C D R 回路。

【請求項 8】

請求項 6 において、前記周波数同期ループ回路における周波数引き込み完了の通知に回答して前記位相同期ループ回路に位相引き込み動作の開始を指示すると共に、位相引き込みの完了通知に回答して前記周波数同期ループ回路のループ利得を小さく切替えて周波数引き込み動作の開始を指示し、周波数引き込み完了後に再度位相同期ループ回路に位相引き込み動作の開始を指示する、制御を行う制御部を有する C D R 回路。

【請求項 9】

外部インタフェース回路と、前記外部インタフェース回路に供給されたデータを処理する処理回路とを含み、前記外部インタフェース回路は前記データを入力する回路として請求項 1 記載の C D R 回路を備えた、半導体装置。

【請求項 10】

請求項 9 において、前記処理回路は、前記 C D R 回路に供給された画像データを入力し、入力した画像データに応ずる階調電圧を表示タイミングに同期して画素単位で出力する、半導体装置。