

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号  
特許第5030405号  
(P5030405)

(45) 発行日 平成24年9月19日(2012.9.19)

(24) 登録日 平成24年7月6日(2012.7.6)

(51) Int.Cl.

F I

HO 1 L 21/20 (2006.01)

HO 1 L 21/20

HO 1 L 21/268 (2006.01)

HO 1 L 21/268 G

HO 1 L 21/336 (2006.01)

HO 1 L 29/78 6 2 7 G

HO 1 L 29/786 (2006.01)

請求項の数 3 (全 45 頁)

(21) 出願番号	特願2005-244026 (P2005-244026)	(73) 特許権者	000153878
(22) 出願日	平成17年8月25日 (2005.8.25)		株式会社半導体エネルギー研究所
(65) 公開番号	特開2006-100804 (P2006-100804A)		神奈川県厚木市長谷398番地
(43) 公開日	平成18年4月13日 (2006.4.13)	(72) 発明者	田中 幸一郎
審査請求日	平成20年6月23日 (2008.6.23)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願2004-253925 (P2004-253925)		半導体エネルギー研究所内
(32) 優先日	平成16年9月1日 (2004.9.1)	(72) 発明者	山本 良明
(33) 優先権主張国	日本国(JP)		神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内

審査官 奎 哲次

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項 1】

基板上に半導体膜を形成し、  
前記半導体膜に対し、線状レーザ光を照射しながら、ヒータにより300 以上1500 以下に加熱された酸素を前記線状レーザ光の照射面に噴き付けることで、前記半導体膜を結晶化して結晶性半導体膜を形成し、  
前記結晶性半導体膜上にゲート絶縁膜を形成し、  
前記ゲート絶縁膜上にゲート電極を形成し、  
前記結晶性半導体膜に導電性を付与する不純物元素を添加し、  
前記結晶性半導体膜に対し、ヒータにより300 以上1500 以下に加熱された酸素を噴き付けながら線状レーザ光を照射することで、前記不純物元素を活性化することを特徴とする半導体装置の作製方法。

【請求項 2】

請求項 1 において、  
前記レーザ光は、発振周波数が10MHz 以上のパルス発振のレーザ光であることを特徴とする半導体装置の作製方法。

【請求項 3】

請求項 1 又は請求項 2 において、  
前記線状レーザ光を照射しながら、前記酸素を前記線状レーザ光の照射面に噴き付けることで、前記半導体膜が溶融状態のときに前記酸素を取り込み、Si-O-Si 結合がで

きることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はレーザー光の照射方法に関する。また、前記レーザー光の照射を用いた半導体装置の作製方法に関する。

【背景技術】

【0002】

近年、基板上に半導体装置、例えば薄膜トランジスタ(Thin Film Transistor、以下、「TFT」と記す)を製造する技術が大幅に進歩し、例えば、アクティブマトリクス型の表示装置への応用開発が進められている。特に結晶性半導体膜を用いたTFTは、従来の非晶質半導体膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来、基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが試みられている。

10

【0003】

ところで半導体装置に用いる基板は、コストの面から石英基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすいため、ガラス基板上に結晶性半導体膜を用いたTFTを形成する場合には、ガラス基板の熱変形を避けるために、半導体膜の結晶化にレーザーアニールが用いられる。

20

【0004】

レーザーアニールの特徴は輻射加熱あるいは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体基板又は半導体膜を選択的、局所的に加熱して、基板にほとんど熱的損傷を与えないことなどが挙げられている。

【0005】

なお、ここでいうレーザーアニール法とは、半導体基板又は半導体膜に形成された損傷層やアモルファス層を結晶化させる技術や、基板上に形成された非晶質半導体膜を結晶化させる技術や、単結晶ではない結晶性半導体膜(上記した単結晶ではない半導体膜をまとめて非単結晶半導体膜と呼ぶ)を加熱(アニール)する技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。

30

【0006】

レーザーアニールには、エキシマレーザーがよく用いられる。エキシマレーザーは出力が大きく、高周波数での繰り返し照射が可能であるという利点を有し、さらにエキシマレーザーから発振されるレーザービームは半導体膜としてよく用いられる珪素膜に対しての吸収係数が高いという利点を有する。

【0007】

そして、レーザービームの照射には、照射面におけるレーザービームの形状が線状となるように光学系にて整形し、線状のレーザービーム(以下「線状ビーム」と呼ぶ)の幅方向にレーザービームの照射位置を照射面に対し相対的に移動させて、照射する方法は生産性が高く、工業的に優れている(特許文献1参照)。

40

【特許文献1】特開平8-195357号公報

【発明の開示】

【発明が解決しようとする課題】

【0008】

連続発振のレーザー(以下、「CWレーザー」と呼ぶ)を線状に整形し、線状ビームの幅方向にレーザーの照射位置を相対的に移動させることで、移動方向に結晶粒が長く伸びた大粒径結晶ができる。大粒径結晶の伸びた方向に合わせてTFTを作製した場合、エキシマレーザーで作製したTFTに比べ、移動度の高いTFTが作製できる。このTFTを用いれば回路を高速で駆動させることができるため、ドライバやCPUなどを作製することが可能である。

50

## 【 0 0 0 9 】

なお本明細書においては、線状ビームを長く伸ばした方向を、線状ビームの長軸方向又は長手方向と呼ぶことにし、短い方の軸の方向を、線状ビームの短軸方向又は幅方向と呼ぶことにする。

## 【 0 0 1 0 】

半導体膜のレーザアニールには可視あるいは紫外域の波長を持ったレーザ光が多く用いられる。これは、半導体膜への吸収効率が良いためである。しかし、本レーザアニールにCW或いは擬似CWレーザのような固体レーザを適用する場合、その基本波の波長域は赤から近赤外域であり、半導体膜での吸収効率は低い。従って、そのような固体レーザを本レーザアニールに使用する場合、非線形光学素子を用いて波長を可視域以下の高調波に変換して用いる。一般的には、大出力を得やすい近赤外の基本波を第二高調波であるグリーン

10

## 【 0 0 1 1 】

なおここで擬似CWレーザというのは、発振周波数が10MHz以上、好ましくは80MHz以上であるような、高繰り返し回のほぼCWレーザと同じとみなせるパルス発振レーザのことをいう。

## 【 0 0 1 2 】

高調波はレーザ媒質から発振した基本波を非線形光学素子に入射させることで得られる。しかし、レーザの出力が大きくなると、多光子吸収などの非線形光学効果により、非線形光学素子にダメージが与えられ、ブレイクダウンにつながるなどの問題がある。よって、現在、生産されている可視域のCWレーザは、非線形光学素子の問題から、最大でも15W程度である。

20

## 【 0 0 1 3 】

CW或いは擬似CWレーザを用いてレーザアニールを行った場合、エキシマレーザを用いた場合に比べ生産性が悪く、更なる生産性の向上が必要である。例えば、10Wの532nmのCWレーザを長手方向300μm、短手方向10μm程度の線状に整形してレーザアニールを行う場合、一度のスキャンでできる大粒径結晶の領域の幅は200μm程度となる。このため、量産プロセスで通常用いられる一辺数100mm以上の長方形の半導体膜全面を結晶化するためには、ビームスポットの走査を数千回繰り返さなくてはならない。

30

## 【 0 0 1 4 】

そこで本発明は、線状ビームのビームスポットの大きさを大きくすることで、線状ビームの走査回数を減少させ、レーザアニールにかかる時間を短縮させ、半導体装置の作製工程、作製時間、作製にかかるコストを短縮させることを課題とする。

## 【課題を解決するための手段】

## 【 0 0 1 5 】

本発明では、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に吹き付ける。ガラス基板全面を同時に高温に曝すことがなく、一時的な局所過熱であるため、熱による基板の歪みを抑えることができる。これにより半導体膜の温度を局所的に高温に保つことができ、レーザ結晶化時に必要なエネルギー密度を下げることもできるため、線状ビームの長さを伸ばすことが可能となる。このとき、吹き付ける気体は窒素やアルゴン等の不活性ガス、あるいは空気を用いることができる。また、気体の温度は、300以上1500以下の温度でレーザスポットに十分重なり合う大きさで吹き付けられるようにするのが好ましい。

40

## 【 0 0 1 6 】

レーザ照射面(レーザスポット)に、300以上1500以下の温度の気体を吹き付けることにより、線状ビームの長さを伸ばしても、十分な温度分布を持つレーザスポットでレーザアニールを行うことができる。気体を加熱する温度は、300以上でないと気体を吹き付ける効果が小さいので、300以上が好ましい。また半導体、代表的にはシリコン(Si)の融点は1414であるので、1500まで加熱する気体を吹き付

50

ければ、アニールには充分である。

【 0 0 1 7 】

本発明は、レーザ光を射出するレーザ発振器と、前記射出されたレーザ光を線状ビーム光に加工するレンズと、気体を加熱するヒータとを有し、前記線状ビーム光の照射面に、前記加熱した気体を吹き付けることを特徴とするレーザ処理装置に関するものである。

【 0 0 1 8 】

また本発明は、レーザ発振器と、レンズと、ヒータとを有するレーザ処理装置を用いて、前記レーザ発振器からレーザ光を射出し、前記射出されたレーザ光を前記レンズにより線状ビーム光に加工し、気体を前記ヒータにより加熱し、前記線状ビーム光の照射面に、前記加熱した気体を吹き付けることを特徴とするレーザ処理方法に関するものである。

10

【 0 0 1 9 】

また本発明は、基板上に半導体膜を形成し、前記半導体膜に線状ビーム光を照射しながら加熱された気体を吹き付け、前記線状ビーム光を照射しながら加熱された気体を吹き付けた半導体膜を用いて形成されることを特徴とする半導体装置の作製方法に関するものである。前記線状ビーム光は、レーザ発振器と、レンズと、ヒータとを有するレーザ処理装置を用いて、前記レーザ発振器からレーザ光を射出し、前記射出されたレーザ光を前記レンズにより線状ビーム光に加工することにより得られる。また前記加熱された気体は、気体を前記ヒータにより加熱することによって得られる。

【 0 0 2 0 】

本発明において、前記レーザ光は、連続発振のレーザ光である。

20

【 0 0 2 1 】

本発明において、前記レーザ光は、発振周波数が 1 0 M H z 以上のパルス発振レーザ光である。

【 0 0 2 2 】

本発明において、前記レーザ光は、発振周波数が好ましくは 8 0 M H z 以上のパルス発振レーザ光である。

【 0 0 2 3 】

本発明において、前記加熱された気体は、3 0 0 以上 1 5 0 0 以下で加熱される。

【 0 0 2 4 】

本発明において、前記気体は窒素やアルゴン等の不活性ガス、又は空気である。

30

【 0 0 2 5 】

本発明において、前記気体は酸素を含む気体である。

【 0 0 2 6 】

本発明において、加熱された気体の代わりにプラズマを用いることも可能である。

【 発明の効果 】

【 0 0 2 7 】

本発明では、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に吹き付けることで、レーザ結晶化時に必要なエネルギー密度を下げることで、線状ビームのビームスポットの長さを伸ばすのに効果的である。

【 発明を実施するための最良の形態 】

40

【 0 0 2 8 】

図 1 を用いて、本発明の実施の形態を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。

【 0 0 2 9 】

図 1 に本発明のレーザ処理装置を示す。図 1 において、レーザ発振器 1 0 1 から射出したレーザ光はミラー 1 0 2 によって反射し、ガラス基板 1 0 6 と平行に設置した平凸レンズ 1 0 3 に入射する。このとき、平凸レンズ 1 0 3 に対し、入射するレーザ光に入射角 ( 0 ° でない ) を与えることで、レンズの非点収差により、照射面でのビームスポット 1 0

50

5 はレーザ光の入射方向のみが引き伸ばされ、線状ビームとなる。

【0030】

このとき線状ビームをより細くすることで、線状ビームのビームスポットをより長くすることができる。この線状ビームの短軸方向にビームスポットを走査することで、一度に結晶化できる領域の幅を広くできるため、生産性が良く好ましい。

【0031】

また、気体圧縮ポンプ110によって圧縮された気体は、ノズル型ヒータ109によって300 以上1500 以下、例えば600 に加熱され、ノズル型ヒータ109の先端部より半導体膜104上のビームスポット105に点線の矢印に示すように重ね合わせるように噴出する。これにより、半導体膜104を局所的に加熱でき、半導体膜を溶融させるのに必要な線状ビームのエネルギー密度を低くすることができる。故に、線状ビームをより長くすることが可能である。

10

【0032】

ただし、加熱される気体は必ずしも気体圧縮ポンプによって圧縮された気体である必要はなく、例えばガスボンベから流量計又は圧力計を経てノズル型ヒータ109に管を接続して気体を流してもよい。

【0033】

また加熱された気体の代わりに、平行平板状電極もしくは同心円筒状電極を有するプラズマ発生装置にてプラズマを発生させ、発生したプラズマをビームスポット105に重ね合わせるように噴出させてもよい。

20

【0034】

ガラス基板106は0~100mm/secで移動できるXステージ107及びYステージ108上に設置する。Xステージ107は線状ビームのビームスポット105の短軸方向に移動し、Yステージ108は線状ビームのビームスポット105の長軸方向に移動する。Xステージ107が実線で示した矢印の方向(往路)に移動後、Yステージ108がビームスポットの長軸方向の長さに合わせて移動する。次に、Xステージ107が点線で示した矢印の方向(復路)に移動し、Yステージ108がビームスポットの長方向の長さに合わせて移動する。この動作を繰り返すことで、基板全面をレーザアニールすることができる。

【0035】

30

上記の方法により、半導体膜104に大粒径結晶を形成することができ、さらに、大粒径結晶を形成した半導体膜104を用いて、周知の手段により半導体装置、例えばTFTを作製することで、高速デバイスを作製することができる。

【実施例1】

【0036】

本実施例を図2、図3(A)~図3(C)、図4(A)~図4(C)及び図5(A)~図5(C)を用いて説明する。

【0037】

図2において、200は波長532nm、10WのCWレーザを線状に成形した線状ビームの長軸方向の温度分布を示しており、通常、その分布はガウス分布となる。半導体膜に非晶質珪素膜(アモルファスシリコン膜)を用いた場合、大粒径結晶の形成はアモルファスシリコンを完全溶融させる必要があるが、アモルファスシリコンを溶融させるのに必要な温度が1414 であるとする、200において、アモルファスシリコンを完全溶融させる温度以上になる線状ビームの長軸方向の長さは200μm程度となる。このとき短軸方向の長さは10μmとする。

40

【0038】

201は200と積分値が同じになるよう半値全幅と強度を変えて、線状ビームのビームスポットの長さがより長くなるようにしたものである。このとき、線状ビームのビームスポットの長さ全域に渡って、半導体膜の温度はアモルファスシリコンを溶融させるのに必要な温度に達しないため、シリコンを溶融させることができず、大粒径結晶を形成する

50

ことができない。

【0039】

202は201のガウス分布の線状ビームに600の高温気体を噴きつけたときの温度分布である。600の高温気体を噴きつけることにより、半導体膜は局所的に600に加熱される。その領域に201の温度分布をもつ線状ビームを照射することにより、202の温度分布を得ることができるため、半導体膜をより広範囲に熔融させることが出来る。

【0040】

また、レーザーアニールにより非晶質半導体膜が一旦熔融し、結晶化すると、原子は結晶構造をとるため、原子同士の結合角が揃い半導体膜の柔軟性が小さくなる。これにより、ガラス基板と半導体膜との密着性や大粒径結晶間の密着性が悪くなるため、半導体膜が剥がれやすくなる原因となると考えられる。

10

【0041】

このとき、半導体膜にアモルファスシリコンを用いた場合、噴きつける気体として酸素を含んだ気体を用いるとシリコンは熔融状態のときに酸素を取り込み、Si-O-Si結合ができることで、結晶化後の柔軟性がよくなる為シリコン膜が剥がれにくくなると考えられる。

【0042】

これにより、結晶化に必要となるレーザーのエネルギー密度の許容範囲を広げることができるため、大粒径結晶領域の幅を広げやすくなる。

20

【0043】

本実施例を行うには、実施の形態で述べた図1に示すレーザー処理装置を用いればよい。図1中の線状ビームのビームスポット105の温度分布を図2の温度分布201となるように加工し、ノズル型ヒータ109より加熱された気体を吹き付けることにより、ビームスポット105の温度分布を温度分布202に変化させることができる。これにより、半導体膜104をより広範囲に熔融させることができ、大粒径結晶を得ることが可能となる。

【0044】

本発明を用いて半導体装置の作製方法を用いる例を、図3(A)~図3(C)、図4(A)~図4(C)及び図5(A)~図5(C)を用いて説明する。

30

【0045】

まず図3(A)に示すように、基板500上に下地膜501を成膜する。基板500には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。

【0046】

下地膜501は基板500中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマCVD法を用いて窒素を含む酸化珪素膜を10nm~400nm(好ましくは50nm~300nm)の膜厚になるように成膜する。

40

【0047】

なお下地膜501は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層したものであっても良い。またガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない

50

。

## 【0048】

次に下地膜501上に半導体膜502を形成する。半導体膜502の膜厚は25nm～100nm（好ましくは30nm～60nm）とする。なお半導体膜502は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Si）だけではなくシリコンゲルマニウム（SiGe）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01～4.5atomic%程度であることが好ましい。

## 【0049】

次に図3（B）に示すように、図1に示すレーザ処理装置を用いて半導体膜502に線状ビームを照射し、結晶化を行なう。線状ビームのビームスポット105は図2に示される温度分布202を有している。

10

## 【0050】

レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜502の耐性を高めるために、500、1時間の加熱処理を該半導体膜502に加えてもよい。

## 【0051】

レーザ結晶化は、連続発振のレーザ、または擬似CWレーザとして、発振周波数が10MHz以上、好ましくは80MHz以上のパルス発振レーザを用いることができる。

## 【0052】

具体的には、連続発振のレーザとして、Arレーザ、Krレーザ、CO<sub>2</sub>レーザ、YAGレーザ、YVO<sub>4</sub>レーザ、フォルステライト（Mg<sub>2</sub>SiO<sub>4</sub>）レーザ、YLFレーザ、YAlO<sub>3</sub>レーザ、GdVO<sub>4</sub>レーザ、Y<sub>2</sub>O<sub>3</sub>レーザ、アレキサンドライトレーザ、Ti：サファイアレーザ、ヘリウムカドミウムレーザ、多結晶（セラミック）のYAG、Y<sub>2</sub>O<sub>3</sub>、YVO<sub>4</sub>、YAlO<sub>3</sub>、GdVO<sub>4</sub>にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザなどが挙げられる。

20

## 【0053】

また擬似CWレーザとして、発振周波数が10MHz以上、好ましくは80MHz以上のパルス発振させることができるのであれば、Arレーザ、Krレーザ、エキシマレーザ、CO<sub>2</sub>レーザ、YAGレーザ、Y<sub>2</sub>O<sub>3</sub>レーザ、YVO<sub>4</sub>レーザ、フォルステライト（Mg<sub>2</sub>SiO<sub>4</sub>）レーザ、YLFレーザ、YAlO<sub>3</sub>レーザ、GdVO<sub>4</sub>レーザ、アレキサンドライトレーザ、Ti：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザ、多結晶（セラミック）のYAG、Y<sub>2</sub>O<sub>3</sub>、YVO<sub>4</sub>、YAlO<sub>3</sub>、GdVO<sub>4</sub>にドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザのようなパルス発振レーザを用いることができる。

30

## 【0054】

このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レーザと同等の効果を示すものである。

## 【0055】

例えば連続発振が可能な固体レーザを用いる場合、第2高調波～第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、YAGレーザ（基本波1064nm）の第2高調波（532nm）や第3高調波（355nm）を用いるのが望ましい。例えば、連続発振のYAGレーザから射出されたレーザ光を非線形光学素子により高調波に変換して、半導体膜502に照射する。エネルギー密度は0.01～100MW/cm<sup>2</sup>程度（好ましくは0.1～10MW/cm<sup>2</sup>）とすれば良い。そして走査速度を10～2000cm/sec程度として照射する。

40

## 【0056】

なお、単結晶のYAG、YVO<sub>4</sub>、フォルステライト（Mg<sub>2</sub>SiO<sub>4</sub>）、YAlO<sub>3</sub>、GdVO<sub>4</sub>、若しくは多結晶（セラミック）のYAG、Y<sub>2</sub>O<sub>3</sub>、YVO<sub>4</sub>、YAlO<sub>3</sub>、GdVO<sub>4</sub>に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1

50

種または複数種添加されているものを媒質とするレーザ、Arレーザ、Krレーザ、またはTi：サファイアレーザは、連続発振をさせることが可能なものであり、Qスイッチ動作やモード同期などを行うことによってパルス発振をさせることも可能である。10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

【0057】

媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。

10

【0058】

発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。

【0059】

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm～数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。

20

【0060】

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。

30

【0061】

上述した半導体膜502へのレーザ光の照射により、結晶性がより高められた結晶性半導体膜504が形成される。

【0062】

次に、図3(C)に示すように結晶性半導体膜504をパターニングすることで、島状半導体膜507～509が形成される。この島状半導体膜507～509は、以降の工程で形成されるTFETの活性層となる。

【0063】

次に島状半導体膜にしきい値制御のための不純物を導入する。本実施例においてはジボラン( $B_2H_6$ )をドーピングすることによってボロン(B)を島状半導体膜中に導入する。

40

【0064】

次に島状半導体膜507～509を覆うように絶縁膜510を成膜する。絶縁膜510には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。

【0065】

次に、絶縁膜510上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極570～572を形成する。

【0066】

ゲート電極570～572は、導電膜を単層または2層以上積層させた構造を用いて形

50

成する。導電膜を2層以上積層させている場合は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極570~572を形成してもよい。また、リン(P)等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。

#### 【0067】

本実施例では、ゲート電極570~572は以下のようにして形成される。まず第1の導電膜511として、例えば窒化タンタル(TaN)膜を10~50nm、例えば30nmの膜厚で形成する。そして第1の導電膜511上に第2の導電膜512として、例えばタングステン(W)膜を200~400nm、例えば370nmの膜厚で形成し、第1の導電膜511及び第2の導電膜512の積層膜を形成する(図3(D))。

10

#### 【0068】

次に第2の導電膜512を異方性エッチングでエッチングし、上層ゲート電極560~562を形成する(図4(A))。次いで第1の導電膜511を等方性エッチングでエッチングし、下層ゲート電極563~565を形成する(図4(B))。以上よりゲート電極570~572を形成する。

#### 【0069】

ゲート電極570~572は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極570~572を接続してもよい。

#### 【0070】

20

そして、ゲート電極570~572や、あるいはレジストを成膜してパターンングしたものをマスクとして用い、島状半導体膜507~509それぞれに一導電性(n型またはp型の導電性)を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。

#### 【0071】

まず、フォスフィン(PH<sub>3</sub>)を用いて、リン(P)を、加速電圧を60~120keV、ドーズ量を $1 \times 10^{13} \sim 1 \times 10^{15} \text{ cm}^{-2}$ として島状半導体膜中に導入する。この不純物導入の際にnチャネル型TF T 550及び552のチャネル形成領域522及び527が形成される。

#### 【0072】

30

またpチャネル型TF T 551を作製するために、ジボラン(B<sub>2</sub>H<sub>6</sub>)を印加電圧60~100keV、例えば80keV、ドーズ量 $1 \times 10^{13} \sim 5 \times 10^{15} \text{ cm}^{-2}$ 、例えば $3 \times 10^{15} \text{ cm}^{-2}$ の条件で、島状半導体膜中にボロン(B)を導入する。これによりpチャネル型TF Tのソース領域又はドレイン領域523、またこの不純物導入の際にチャネル形成領域524が形成される(図4(C))。

#### 【0073】

次に絶縁膜510をパターンングしてゲート絶縁膜580~582を形成する。

#### 【0074】

ゲート絶縁膜580~582形成後、nチャネル型TF T 550及び552となる島状半導体膜中に、フォスフィン(PH<sub>3</sub>)を用いて、印加電圧40~80keV、例えば50keV、ドーズ量 $1.0 \times 10^{15} \sim 2.5 \times 10^{16} \text{ cm}^{-2}$ 、例えば $3.0 \times 10^{15} \text{ cm}^{-2}$ で、リン(P)を導入する。これによりnチャネル型TF Tの低濃度不純物領域521及び526、及びソース領域又はドレイン領域520及び525が形成される(図5(A))。

40

#### 【0075】

本実施例においては、nチャネル型TF T 550及び552のソース領域又はドレイン領域520及び525のそれぞれには、 $1 \times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度でリン(P)が含まれることとなる。またnチャネル型TF T 550及び552の低濃度不純物領域521及び526のそれぞれには、 $1 \times 10^{18} \sim 5 \times 10^{19} \text{ cm}^{-3}$ の濃度でリン(P)が含まれる。さらに、pチャネル型TF T 551のソース又はドレイン領域523には、1

50

$\times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度でボロン(B)が含まれる。

【0076】

次に島状半導体膜507~509、ゲート電極570~572を覆って、第1層間絶縁膜530を形成する(図5(B))。

【0077】

第1層間絶縁膜530としては、プラズマCVD法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成する。勿論、第1層間絶縁膜530は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

10

【0078】

本実施例では、不純物を導入した後、窒素を含む酸化珪素膜をプラズマCVD法により50nm形成し、実施の形態で述べたレーザ照射方法又は他のレーザ照射方法によって不純物を活性化する。又は窒素を含む酸化珪素膜形成後、窒素雰囲気中550℃で4時間加熱して、不純物を活性化してもよい。

【0079】

次にプラズマCVD法により窒化珪素膜を50nm形成し、更に窒素を含む酸化珪素膜を600nm形成する。この、窒素を含む酸化珪素膜、窒化珪素膜及び窒素を含む酸化珪素膜の積層膜が第1層間絶縁膜530である。

【0080】

20

次に全体を410℃で1時間加熱し、窒化珪素膜から水素を放出させることにより水素化を行う。

【0081】

次に第1層間絶縁膜530を覆って、平坦化膜として機能する第2層間絶縁膜531を形成する。

【0082】

第2層間絶縁膜531としては、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。

30

【0083】

なおシロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

【0084】

本実施例では、第2層間絶縁膜531としてシロキサンをスピンコート法で形成する。

【0085】

第1層間絶縁膜530及び第2層間絶縁膜531をエッチングして、第1層間絶縁膜530及び第2層間絶縁膜531に、島状半導体膜507~509に到達するコンタクトホールを形成する。

40

【0086】

なお、第2層間絶縁膜531上に第3層間絶縁膜を形成し、第1層間絶縁膜~第3層間絶縁膜にコンタクトホールを形成してもよい。第3の層間絶縁膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜(組成比 $N > O$ )または窒素を含む酸化珪素膜(組成比 $N < O$ )、炭素を主成分とする薄膜(例えばDLC膜、CN膜)などを用いることができる。

【0087】

第2層間絶縁膜531上にコンタクトホールを介して、第3の導電膜を形成し、第3の

50

導電膜をパターンニングして、電極又は配線 5 4 0 ~ 5 4 4 を形成する。

【 0 0 8 8 】

本実施例として、第 3 の導電膜は金属膜を用いる。該金属膜は、アルミニウム ( A l ) 、チタン ( T i ) 、モリブデン ( M o ) 、タングステン ( W ) もしくはシリコン ( S i ) の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜 ( T i ) 、窒化チタン膜 ( T i N ) 、シリコン - アルミニウム合金膜 ( A l - S i ) 、チタン膜 ( T i ) をそれぞれ 6 0 n m 、 4 0 n m 、 3 0 0 n m 、 1 0 0 n m に積層したのち、所望の形状にパターンニング及びエッチングして電極又は配線 5 4 0 ~ 5 4 4 を形成する。

【 0 0 8 9 】

またこの電極又は配線 5 4 0 ~ 5 4 4 を、ニッケル、コバルト、鉄のうち少なくとも 1 種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えば I T O ( I n d i u m T i n O x i d e ) 膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

【 0 0 9 0 】

また電極又は配線 5 4 0 ~ 5 4 4 はそれぞれ、電極と配線を同じ材料で同一工程でして形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。

【 0 0 9 1 】

上記一連の工程によって n チャネル型 T F T 5 5 0 及び p チャネル型 T F T 5 5 1 を含む C M O S 回路 5 5 3 、及び n チャネル型 T F T 5 5 2 を含む半導体装置を形成することができる ( 図 5 ( C ) ) 。なお本発明の半導体装置の作製方法は、島状半導体膜の形成以降の、上述した作製工程に限定されない。本発明のレーザ照射方法を用いて結晶化された島状半導体膜を T F T の活性層として用いることで、素子間の移動度、閾値電圧及びオン電流のばらつきを抑えることができる。

【 0 0 9 2 】

なお本実施例では、半導体膜の結晶化に本発明のレーザ照射方法を用いた例を示したが、島状半導体膜にドーピングした不純物元素の活性化を行なうのに用いても良い。

【 0 0 9 3 】

また、本実施例は、必要であれば実施の形態のいかなる記載とも自由に組み合わせることが可能である。

【 実施例 2 】

【 0 0 9 4 】

本実施例では、本発明を用いて液晶表示装置 ( L i q u i d C r y s t a l D i s p l a y ( L C D ) ) を作製する例を図 6 、図 7 、図 8 、図 9 、図 1 8 ( A ) ~ 図 1 8 ( B ) を用いて示す。

【 0 0 9 5 】

本実施例で説明する表示装置の作製方法は画素 T F T を含む画素部とその周辺に設けられる駆動回路部の T F T を同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位である C M O S 回路を図示することとする。

【 0 0 9 6 】

まず実施例 1 に基づいて図 5 ( C ) における電極又は配線 5 4 0 ~ 5 4 4 形成までを行う。なお、実施例 1 と同じものは同じ符号で表す。

【 0 0 9 7 】

次に第 2 層間絶縁膜 5 3 1 及び電極又は配線 5 4 0 ~ 5 4 4 上に第 3 層間絶縁膜 6 1 0 を形成する。なお第 3 層間絶縁膜 6 1 0 は、第 2 層間絶縁膜 5 3 1 と同様の材料を用いて形成することが可能である。

【 0 0 9 8 】

次いで、フォトリソマスクを用いてレジストマスクを形成し、第3層間絶縁膜610の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ $\text{CF}_4$ ）、酸素（ $\text{O}_2$ ）、ヘリウム（ $\text{He}$ ）を、 $\text{CF}_4$ 、 $\text{O}_2$ 、 $\text{He}$ をそれぞれ50 sccm、50 sccm、30 sccmの流量で用いた。なお、コンタクトホールの底部は電極又は配線544に達している。

#### 【0099】

次いで、レジストマスクを除去した後、全面に第2の導電膜を成膜する。次いでフォトリソマスクを用いて、第2の導電膜のパターニングを行い、電極又は配線544に電氣的に接続される画素電極623を形成する（図6）。本実施例では、反射型の液晶表示パネルを作製するので、画素電極623スパッタ法によりAg（銀）、Au（金）、Cu（銅）、W（タングステン）、Al（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。

#### 【0100】

また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ITO）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ $\text{ZnO}$ ）、酸化スズ（ $\text{SnO}_2$ ）などの透明導電膜を用い、画素電極623を形成する。

#### 【0101】

なお、図8に画素TFEを含む画素部650の一部を拡大した上面図を示す。また、図8は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図8において、実線A-A'で切断した図が、図6の画素部の断面と対応しており、図6と対応する箇所には同じ符号を用いている。

#### 【0102】

図8に示すように、ゲート電極572はゲート配線630に接続されている。また電極543はソース配線と一体形成されている。

#### 【0103】

また、容量配線631が設けてあり、保持容量は、第1層間絶縁膜530を誘電体とし、画素電極623と、該画素電極と重なる容量配線631とで形成されている。

#### 【0104】

なお本実施例においては、画素電極623と容量配線631が重なる領域は、第2層間絶縁膜531及び第3層間絶縁膜610をエッチングし、保持容量は画素電極623、第1層間絶縁膜530及び容量配線631によって形成されている。しかし第2層間絶縁膜531及び第3層間絶縁膜610も誘電体として用いることが可能であれば、第2層間絶縁膜531及び第3層間絶縁膜610をエッチングしなくてもよい。その場合第1層間絶縁膜530及び第2層間絶縁膜531及び第3層間絶縁膜610が誘電体として機能する。もしくは第3層間絶縁膜610のみをエッチングして、第1層間絶縁膜530と第2層間絶縁膜531を誘電体として用いてもよい。

#### 【0105】

以上の工程により、基板500上にトップゲート型の画素TFE552、トップゲイト型TFE550及び551からなるCMOS回路553および画素電極623が形成された液晶表示装置のTFE基板が完成する。本実施例では、トップゲート型TFEを形成したが、ボトムゲート型TFEを適宜用いることができる。

#### 【0106】

次いで、画素電極623を覆うように、配向膜624aを形成する。なお、配向膜624aは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜624aの表面にラビング処理を行う。

#### 【0107】

そして、対向基板625には、着色層626a、遮光層（ブラックマトリクス）626b、及びオーバーコート層627からなるカラーフィルタを設け、さらに透明電極もしく

10

20

30

40

50

は反射電極からなる対向電極 6 2 8 と、その上に配向膜 6 2 4 b を形成する ( 図 7 ) 。そして、閉パターンであるシール材 6 0 0 を液滴吐出法により画素 T F T を含む画素部 6 5 0 と重なる領域を囲むように形成する ( 図 9 ( A ) ) 。ここでは液晶を滴下するため、閉パターンのシール材 6 0 0 を描画する例を示すが、開口部を有するシールパターンを設け、基板 5 0 0 を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式 ( 汲み上げ式 ) を用いてもよい。

#### 【 0 1 0 8 】

次いで、気泡が入らないように減圧下で液晶 6 2 9 の滴下を行い ( 図 9 ( B ) ) 、両方の基板 5 0 0 及び 6 2 5 を貼り合わせる ( 図 9 ( C ) ) 。閉ループのシールパターン内に液晶を 1 回若しくは複数回滴下する。液晶 6 2 9 の配向モードとしては、液晶分子の配列が光の入射から出射に向かって 9 0 ° ツイスト配向した T N モードを用いる場合が多い。T N モードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。

#### 【 0 1 0 9 】

なお、一对の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材 6 0 0 にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも 1 つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。

#### 【 0 1 1 0 】

次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる ( 図 9 ( D ) ) 。

#### 【 0 1 1 1 】

そして、異方性導電体層を介し、公知の技術を用いて F P C ( F l e x i b l e P r i n t e d C i r c u i t ) を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、T F T 基板と対向基板の両方に貼り付ける。

#### 【 0 1 1 2 】

以上の工程によって得られた液晶表示装置の上面図を図 1 8 ( A ) に示すとともに、他の液晶表示装置の上面図の例を図 1 8 ( B ) に示す。

#### 【 0 1 1 3 】

図 1 8 ( A ) 中、5 0 0 は T F T 基板、6 2 5 は対向基板、6 5 0 は画素部、6 0 0 はシール材、8 0 1 は F P C である。なお、液晶を液滴吐出法により吐出させ、減圧下で一对の基板 5 0 0 及び 6 2 5 をシール材 6 0 0 で貼り合わせている。

#### 【 0 1 1 4 】

図 1 8 ( B ) 中、5 0 0 は T F T 基板、6 2 5 は対向基板、8 0 2 はソース信号線駆動回路、8 0 3 はゲート信号線駆動回路、6 5 0 は画素部、6 0 0 a は第 1 シール材、8 0 1 は F P C である。なお、液晶を液滴吐出法により吐出させ、一对の基板 5 0 0 及び 6 2 5 を第 1 シール材 6 0 0 a および第 2 シール材 6 0 0 b で貼り合わせている。駆動回路部 8 0 2 及び 8 0 3 には液晶は不要であるため、画素部 6 5 0 のみに液晶を保持させており、第 2 シール材 6 0 0 b はパネル全体の補強のために設けられている。

#### 【 0 1 1 5 】

以上示したように、本実施例では、本発明のレーザ処理方法を用いて結晶化された結晶性半導体膜を有する T F T を用いて、液晶表示装置を作製することができる。これにより、作製時間、作製にかかるコストを削減することが可能になる。本実施例で作製される液晶表示装置は各種電子機器の表示部として用いることができる。

#### 【 0 1 1 6 】

なお、本実施例では、T F T をトップゲート型 T F T としたが、この構造に限定される

ものではなく、適宜ボトムゲート型（逆スタガ型）T F Tや、順スタガ型T F Tを用いることが可能である。また、シングルゲート構造のT F Tに限定されず、複数のチャネル形成領域を有するマルチゲート型T F T、例えばダブルゲート型T F Tとしてもよい。

【0117】

また、本実施例は、必要であれば実施の形態及び実施例1のいかなる記載とも自由に組み合わせることが可能である。

【実施例3】

【0118】

本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板1110を用い、パネル4枚取りの作製例を図10(A)～図10(D)、図11(A)～図11(B)、図12(A)～図12(B)、に示す。

10

【0119】

図10(A)は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断面図を示しており、シール材1112で囲まれた画素部1111を覆うように液晶材料1114を液滴吐出装置1116のノズル1118から吐出、噴射、または滴下させている。液滴吐出装置1116は、図10(A)中の矢印方向に移動させる。なお、ここではノズル1118を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。

【0120】

また、図10(B)には斜視図を示している。シール材1112で囲まれた領域のみに選択的に液晶材料1114を吐出、噴射、または滴下させ、ノズル走査方向1113に合わせて滴下面1115が移動している様子を示している。

20

【0121】

また、図10(A)の点線で囲まれた部分1119を拡大した断面図が図10(C)、図10(D)である。液晶材料の粘性が高い場合は、連続的に吐出され、図10(C)のように繋がったまま付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図10(D)に示すように液滴が滴下される。

【0122】

なお、図10(C)中、1120はトップゲート型T F T、1121は画素電極をそれぞれ指している。画素部1111は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここではトップゲート型T F Tと、保持容量とで構成されている。

30

【0123】

なお本実施例ではトップゲート型T F Tを用いたが、ボトムゲート型T F Tを用いてもよい。

【0124】

ここで、図11(A)～図11(B)及び図12(A)～図12(B)を用いて、パネル作製の流れを以下に説明する。

【0125】

まず、絶縁表面に画素部1111が形成された第1基板1110を用意する。第1基板1110は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図11(A)に示すように、不活性気体雰囲気または減圧下で第1基板1110上にディスペンサ装置またはインクジェット装置でシール材1112を所定の位置（画素部1111を囲むパターン）に形成する。半透明なシール材1112としてはフィラー（直径 $6\mu\text{m}$ ～ $24\mu\text{m}$ ）を含み、且つ、粘度 $40\sim 400\text{Pa}\cdot\text{s}$ のものをを用いる。なお、後に接する液晶に溶解しない材料を選択することが好ましい。シール材1112としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材1112は、印刷法で形成することもできる。

40

【0126】

50

次いで、シール材 1 1 1 2 に囲まれた領域に液晶 1 1 1 4 をインクジェット法により滴下する（図 1 1（B））。液晶 1 1 1 4 としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶 1 1 1 4 をシール材 1 1 1 2 に囲まれた領域に保持することができる。

【0 1 2 7】

次いで、画素部 1 1 1 1 が設けられた第 1 基板 1 1 1 0 と、対向電極や配向膜が設けられた第 2 基板 1 0 3 1 とを気泡が入らないように減圧下で貼りあわせる。（図 1 2（A））ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材 1 1 1 2 を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。

10

【0 1 2 8】

また、図 1 3（A）及び図 1 3（B）に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。

【0 1 2 9】

図 1 3（A）及び図 1 3（B）中、1 0 4 1 は第 1 基板支持台、1 0 4 2 は第 2 基板支持台、1 0 4 4 は透光性の窓、1 0 4 8 は下側定盤、1 0 4 9 は紫外光の光源である。なお、図 1 3（A）～図 1 3（B）において、図 1 0（A）～図 1 0（D）、図 1 1（A）～図 1 1（B）及び図 1 2（A）～図 1 2（B）と対応する部分は同一の符号を用いている。

20

【0 1 3 0】

下側定盤 1 0 4 8 は加熱ヒータが内蔵されており、シール材 1 1 1 2 を硬化させる。また、第 2 基板支持台 1 0 4 2 には透光性の窓 1 0 4 4 が設けられており、光源 1 0 4 9 からの紫外光などを通過させるようになっている。ここでは図示していないが窓 1 0 4 4 を通して基板の位置アライメントを行う。また、対向基板となる第 2 基板 1 0 3 1 は予め、所望のサイズに切断しておき、第 2 基板支持台 1 0 4 2 に真空チャックなどで固定しておく。図 1 3（A）は貼り合わせ前の状態を示している。

【0 1 3 1】

貼り合わせ時には、第 1 基板支持台 1 0 4 1 と第 2 基板支持台 1 0 4 2 とを下降させた後、圧力をかけて第 1 基板 1 1 1 0 と第 2 基板 1 0 3 1 を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図 1 3（B）に示す。

30

【0 1 3 2】

次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第 1 基板 1 1 1 0 を切断する（図 1 2（B））。こうして、1 枚の基板から 4 つのパネルを作製することができる。そして、公知の技術を用いて F P C を貼りつける。

【0 1 3 3】

なお、第 1 基板 1 1 1 0、第 2 基板 1 0 3 1 としてはガラス基板、またはプラスチック基板を用いることができる。

【0 1 3 4】

また、本実施例は、必要であれば実施の形態及び実施例 1 ～ 2 のいかなる記載と自由に組み合わせることが可能である。

40

【実施例 4】

【0 1 3 5】

本実施例では、本発明を用いて両面出射型表示装置を作製する例を図 1 4（A）～図 1 4（C）、図 1 5（A）～図 1 5（B）、図 1 6 及び図 1 7 を用いて示す。

【0 1 3 6】

まず実施例 1 に基づいて図 3（C）の島状半導体膜 5 0 7 ～ 5 0 9 形成を行う。なお、実施例 1 と同じものは同じ符号で表す。

【0 1 3 7】

次に、島状半導体膜 5 0 7 ～ 5 0 9 にしきい値制御のための不純物を導入する。本実施

50

例においてはジボラン ( $B_2H_6$ ) をドーブすることによってボロン (B) を島状半導体膜中に導入する。

【0138】

次に島状半導体膜 507 ~ 509 を覆うように絶縁膜 700 を成膜する。絶縁膜 700 には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマ CVD 法、スパッタ法などを用いることができる。

【0139】

次に、絶縁膜 700 上に導電膜を成膜した後、導電膜をパターニングすることで、ゲート電極 707 ~ 709 を形成する。

【0140】

ゲート電極 707 ~ 709 は、導電膜を単層または 2 層以上積層させた構造を用いて形成する。導電膜を 2 層以上積層させている場合は、タンタル (Ta)、タングステン (W)、チタン (Ti)、モリブデン (Mo)、アルミニウム (Al) から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極 707 ~ 709 を形成してもよい。また、リン (P) 等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。

【0141】

本実施例では、窒化タンタル (Ta<sub>2</sub>N<sub>5</sub>) とタングステン (W) をそれぞれ、30 nm、370 nm 積層した積層膜を用いて、ゲート電極 707 ~ 709 を形成する。本実施例では、タングステン (W) を用いて上層ゲート電極 701 ~ 703 を形成し、窒化タンタル (Ta<sub>2</sub>N<sub>5</sub>) を用いて下層ゲート電極 704 ~ 706 を形成する。

【0142】

ゲート電極 707 ~ 709 は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極 707 ~ 709 を接続してもよい。

【0143】

そして、ゲート電極 707 ~ 709 や、あるいはレジストを成膜してパターニングしたものをマスクとして用い、島状半導体膜 507 ~ 509 に n 型または p 型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。

【0144】

まず、フォスフィン ( $PH_3$ ) を用いてリン (P) を、加速電圧を 60 ~ 120 keV、ドーズ量を  $1 \times 10^{13} \sim 1 \times 10^{15} \text{ cm}^{-2}$  として島状半導体膜中に導入する。この不純物導入により n チャネル型 TFT 761 及び 762 のチャネル形成領域 713 及び 716 が形成される。

【0145】

また p チャネル型 TFT を作製するために、ジボラン ( $B_2H_6$ ) を印加電圧 60 ~ 100 keV、例えば 80 keV、ドーズ量  $1 \times 10^{13} \sim 5 \times 10^{15} \text{ cm}^{-2}$ 、例えば  $3 \times 10^{15} \text{ cm}^{-2}$  の条件で、島状半導体膜中にボロン (B) を導入する。これにより p チャネル型 TFT 763 のソース領域又はドレイン領域 717、またこの不純物導入によりチャネル形成領域 718 が形成される (図 14 (A))。

【0146】

次に絶縁膜 700 をパターニングしてゲート絶縁膜 721 ~ 723 を形成する。

【0147】

ゲート絶縁膜 580 ~ 582 形成後、n チャネル型 TFT 761 及び 762 となる島状半導体膜 507 及び 508 に、フォスフィン ( $PH_3$ ) を用いて、印加電圧 40 ~ 80 keV、例えば 50 keV、ドーズ量  $1.0 \times 10^{15} \sim 2.5 \times 10^{16} \text{ cm}^{-2}$ 、例えば  $3.0 \times 10^{15} \text{ cm}^{-2}$  で、リン (P) を導入する。これにより n チャネル型 TFT 761 及び 762 の低濃度不純物領域 712 及び 715、ソース領域又はドレイン領域 711 及び 714 が形成される (図 14 (B))。

【0148】

本実施例においては、 $n$ チャネル型TFT761及び762のソース領域又はドレイン領域711及び714のそれぞれには、 $1 \times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度でリン(P)が含まれることとなる。また $n$ チャネル型TFT761及び762の低濃度不純物領域712及び715のそれぞれには、 $1 \times 10^{18} \sim 5 \times 10^{19} \text{ cm}^{-3}$ の濃度でリン(P)が含まれる。さらに、 $p$ チャネル型TFT763のソース領域又はドレイン領域717には、 $1 \times 10^{19} \sim 5 \times 10^{21} \text{ cm}^{-3}$ の濃度でボロン(B)が含まれる。

#### 【0149】

本実施例においては、 $p$ チャネル型TFT763は本両面出射型表示装置の画素TFTとして用いられる。また $n$ チャネル型TFT761及び762は、画素TFT763を駆動する駆動回路のTFTとして用いられる。ただし画素TFTは必ずしも $p$ チャネル型TFTである必要はなく、 $n$ チャネル型TFTを用いてもよい。また駆動回路も複数の $n$ チャネル型TFTを組み合わせた回路である必要はなく、 $n$ チャネル型TFTと $p$ チャネル型TFTを相補的に組み合わせた回路、もしくは複数の $p$ チャネル型TFTを組み合わせた回路であってもよい。

#### 【0150】

次に水素を含む絶縁膜730を成膜し、その後島状半導体膜に添加された不純物元素の活性化を行う。この不純物元素の活性化は実施の形態及び実施例1に記載したレーザ処理方法によって行えばよい。又は水素を含む絶縁膜形成後、窒素雰囲気中550℃で4時間加熱して、不純物を活性化してもよい。

#### 【0151】

水素を含む絶縁膜は、PCVD法により得られる窒素を含む酸化珪素膜を用いる。もしくは酸素を含む窒化珪素膜を用いてもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜730は、第1層間絶縁膜であり、酸化珪素を含んでいる透光性を有する絶縁膜である。

#### 【0152】

その後全体を410℃で1時間加熱することにより、島状半導体膜の水素化を行う。

#### 【0153】

次いで、第2層間絶縁膜731となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料(酸化珪素、窒化珪素、酸素を含む窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含む酸化珪素膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB-K1、PSB-K31や触媒化成製塗布絶縁膜材料であるZRS-5PHが挙げられる。

#### 【0154】

次いで、透光性を有する第3層間絶縁膜732を形成する。第3層間絶縁膜732は、後の工程で透明電極750をパターニングする際、第2層間絶縁膜731である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極750をパターニングする際、第2層間絶縁膜731がエッチングストッパー膜となるのであれば第3層間絶縁膜732は不要である。

#### 【0155】

次いで、新たなマスクを用いて第1層間絶縁膜730、第2層間絶縁膜731及び第3層間絶縁膜732にコンタクトホールを形成する。次いで、マスクを除去し、導電膜(TiN、Al及びTiNの積層膜)を形成した後、また別のマスクを用いてエッチング( $\text{BCl}_3$ と $\text{Cl}_2$ との混合ガスでのドライエッチング)を行い、電極又は配線741~745

10

20

30

40

50

(TF Tのソース配線及びドレイン配線や、電流供給配線など)を形成する(図14(C))。ただし、本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して、電氣的に接続させてもよい。なお、Ti Nは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、TF Tのソース領域またはドレイン領域と良好なオーミックコンタクトを取るためにTi NのN含有量は44%より少なくすることが好ましい。

#### 【0156】

次いで、新たなマスクを用いて透明電極750、即ち、有機発光素子の陽極を膜厚10nm~800nmの範囲で形成する。透明電極750としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や酸化インジウムに2~20%の酸化亜鉛(ZnO)を混合した酸化インジウム酸化亜鉛(Indium Zinc Oxide)などの仕事関数の高い(仕事関数4.0eV以上)透明導電材料を用いることができる(図15(A))。

10

#### 【0157】

次いで、新たなマスクを用いて透明電極750の端部を覆う絶縁物733(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物733としては、塗布法により得られる感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはSOG膜(例えば、アルキル基を含む酸化珪素膜)を膜厚0.8μm~1μmの範囲で用いる。

#### 【0158】

次いで、第1の有機化合物を含む層751、第2の有機化合物を含む層752、第3の有機化合物を含む層753、第4の有機化合物を含む層754及び第5の有機化合物を含む層755を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、第1の有機化合物を含む層751の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200~300の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素膜で形成した場合には、さらに高い加熱処理(410)を加えることもできる。

20

#### 【0159】

次に、蒸着マスクを用いて選択的に透明電極750上にモリブデン酸化物(MoOx)と、4,4'-ビス[N-(1-ナフチル)-N-フェニル-アミノ]-ビフェニル(-NPD)と、ルブレんとを共蒸着して正孔注入層751(第1の有機化合物を含む層)を形成する。

30

#### 【0160】

なお、MoOxの他、銅フタロシアニン(CuPc)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)等の正孔注入性の高い材料を用いることができる。また、ポリ(エチレンジオキシチオフエン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等の正孔注入性の高い高分子材料を塗布法によって成膜したものを正孔注入層751として用いてもよい。

#### 【0161】

次いで、蒸着マスクを用いて選択的に-NPDを蒸着し、正孔注入層751の上に正孔輸送層(第2の有機化合物を含む層)752を形成する。なお、-NPDの他、4,4'-ビス[N-(3-メチルフェニル)-N-フェニル-アミノ]-ビフェニル(略称:TPD)、4,4',4''-トリス(N,N-ジフェニル-アミノ)-トリフェニルアミン(略称:TDATA)、4,4',4''-トリス[N-(3-メチルフェニル)-N-フェニル-アミノ]-トリフェニルアミン(略称:MTDATA)等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。

40

#### 【0162】

次いで、選択的に発光層753(第3の有機化合物を含む層)を形成する。フルカラー表示装置とするためには発光色(R、G、B)ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。

50

## 【0163】

赤色の発光を示す発光層753Rとしては、 $Alq_3$ :DCM、または $Alq_3$ :ルブレ  
ン: BisDCJTMなどの材料を用いる。また、緑色の発光を示す発光層753Gとし  
ては、 $Alq_3$ :DMQD(N,N'-ジメチルキナクリドン)、または $Alq_3$ :クマリ  
ン6などの材料を用いる。また、青色の発光を示す発光層753Bとしては、NPD  
、またはtBu-DNAなどの材料を用いる。

## 【0164】

次いで、蒸着マスクを用いて選択的に $Alq_3$ (トリス(8-キノリノラト)アルミニ  
ウム)を蒸着し、発光層753上に電子輸送層(第4の有機化合物を含む層)754を形  
成する。なお、 $Alq_3$ の他、トリス(5-メチル-8-キノリノラト)アルミニウム(10  
略称: $Almq_3$ )、ビス(10-ヒドロキシベンゾ[h]-キノリナト)ベリリウム(10  
略称: $BeBq_2$ )、ビス(2-メチル-8-キノリノラト)-4-フェニルフェノラト  
-アルミニウム(略称: $BAlq$ )等のキノリン骨格またはベンゾキノリン骨格を有する  
金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス  
[2-(2-ヒドロキシフェニル)-ベンゾオキサゾラト]亜鉛(略称: $Zn(BOX)_2$ )、ビス[2-(2-ヒドロキシフェニル)-ベンゾチアゾラト]亜鉛(略称: $Zn(BTZ)_2$ )などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いる  
ことができる。さらに、金属錯体以外にも、2-(4-ピフェニル)-5-(4-tert-ブチルフェニル)-1,3,4-オキサジアゾール(略称:PBD)や、1,3-  
ビス[5-(p-tert-ブチルフェニル)-1,3,4-オキサジアゾール-2-イル]ベンゼン(略称:OXD-7)、3-(4-tert-ブチルフェニル)-4-フェ  
ニル-5-(4-ピフェニル)-1,2,4-トリアゾール(略称:TAZ)、3-(4-tert-ブチルフェニル)-4-(4-エチルフェニル)-5-(4-ピフェニル  
ル)-1,2,4-トリアゾール(略称:p-EtTAZ)、バソフェナントロリン(略  
称:BPhen)、バソキュプロイン(略称:BCP)なども電子輸送性が高いため、電  
子輸送層754として用いることができる。

## 【0165】

次いで、4,4-ビス(5-メチルベンズオキサゾル-2-イル)スチルベン(略称:  
BzOs)とリチウム(Li)とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子  
注入層(第5の有機化合物を含む層)755を形成する。ベンゾオキサゾール誘導体(30  
BzOs)を用いることで、後の工程に行われる透明電極756形成時におけるスパッタ  
法に起因する損傷を抑制している。なお、BzOs:Li以外に、 $CaF_2$ 、フッ化リチ  
ウム(LiF)、フッ化セシウム(CsF)等のようなアルカリ金属又はアルカリ土類金  
属の化合物等の電子注入性の高い材料を用いることができる。また、この他、 $Alq_3$ と  
マグネシウム(Mg)とを混合したものも用いることができる。

## 【0166】

次に、電子注入層755の上に透明電極756、即ち、有機発光素子の陰極を膜厚10  
nm~800nmの範囲で形成する。透明電極756としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や酸化インジウムに2~20%  
の酸化亜鉛( $ZnO$ )を混合したIZO(Indium Zinc Oxide)を用い  
ることができる。

## 【0167】

以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含  
む層(第1の有機化合物を含む層751~第5の有機化合物を含む層755)、および陰  
極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同  
程度の膜厚、好ましくは100nm程度の薄い膜厚とすることが望ましい。

## 【0168】

また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層757を形成す  
る。透明保護層757としては、スパッタ法またはCVD法により得られる窒化珪素膜、  
酸化珪素膜、酸素を含む窒化珪素膜(組成比 $N>O$ )または窒素を含む酸化珪素膜(組成  
50

比 $N < O$ )、炭素を主成分とする薄膜(例えばDLC膜、CN膜)などを用いることができる(図15(B))。

【0169】

次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第2の基板770と基板500とを貼り合わせる。第2の基板770も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一对の基板の間は、空隙(不活性気体)として乾燥剤を配置してもよいし、透明なシール材(紫外線硬化または熱硬化のエポキシ樹脂など)を一对の基板間に充填してもよい。

【0170】

発光素子は、透明電極750及び756が透光性材料で形成されるため、一つの発光素子から2方向、即ち両面側から採光することができる。

【0171】

以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。

【0172】

最後に光学フィルム(偏光板、または円偏光板)771、772を設けてコントラストを向上させる(図16)。

【0173】

図17に発光色(R、G、B)ごとの発光素子の断面図を示す。赤色(R)の発光素子は、画素TF763R、透明電極(陽極)750R、第1の層751R、第2の層(正孔輸送層)752R、第3の層(発光層)753R、第4の層(電子輸送層)754R、第5の層(電子注入層)755、透明電極(陰極)756、透明保護層757を有している。

【0174】

また、緑色(G)の発光素子は、画素TF763G、透明電極(陽極)750G、第1の層751G、第2の層(正孔輸送層)752G、第3の層(発光層)753G、第4の層(電子輸送層)754G、第5の層(電子注入層)755、透明電極(陰極)756、透明保護層757を有している。

【0175】

さらに、青色(B)の発光素子は、画素TF763B、透明電極(陽極)750B、第1の層751B、第2の層(正孔輸送層)752B、第3の層(発光層)753B、第4の層(電子輸送層)754B、第5の層(電子注入層)755、透明電極(陰極)756、透明保護層757を有している。

【0176】

なお、本実施例では、TF763をトップゲート型TF763としたが、この構造に限定されるものではなく、適宜ボトムゲート型(逆スタガ型)TF763や、順スタガ型TF763を用いることが可能である。また、シングルゲート構造のTF763に限定されず、複数のチャネル形成領域を有するマルチゲート型TF763、例えばダブルゲート型TF763としてもよい。

【0177】

また、本実施例は、必要であれば実施の形態及び実施例1のいかなる記載と自由に組み合わせることが可能である。

【実施例5】

【0178】

本実施例では、本発明を用いてCPU(中央演算装置:Central Processing Unit)を作製した例を図19(A)~図19(C)、図20(A)~図20(B)、図21、図22及び図23(A)~図23(C)を用いて示す。

【0179】

図19(A)に示すように、絶縁表面を有する基板3000上に下地膜3001を形成する。基板3000には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET

10

20

30

40

50

、P E S、P E Nに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

#### 【0180】

下地膜3001は基板3000中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマCVD法を用いてSiH<sub>4</sub>、NH<sub>3</sub>、N<sub>2</sub>O及びH<sub>2</sub>を反応ガスとして形成される酸素を含む窒化珪素膜を10～200nm（本実施例では50nm）、SiH<sub>4</sub>及びN<sub>2</sub>Oを反応ガスとして形成される酸素を含む窒化珪素膜を50～200nm（本実施例では100nm）の順に積層する。なお下地膜3001は単層構造を有してもよく、例えば窒素を含む酸化珪素膜を10～400nm（好ましくは50～300nm）の膜厚になるように形成することができる。

10

#### 【0181】

ガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。

#### 【0182】

下地膜3001上に非晶質半導体膜3002を形成する。非晶質半導体膜3002の膜厚は25～100nm（好ましくは30～60nm）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01～4.5atomic%程度であることが好ましい。本実施例では66nmの珪素を主成分とする半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を用いる。

20

#### 【0183】

次に、非晶質半導体膜3002に触媒元素を添加する。ここで添加とは、少なくとも非晶質半導体膜の結晶化が促進されるように非晶質半導体膜3002の表面上に触媒元素を形成することをいう。触媒元素を形成することにより、非晶質半導体膜が低温で結晶化できるため好ましい。

30

#### 【0184】

例えば、非晶質半導体膜3002上にスピンコーティング法やディップ法といった塗布方法によりNi溶液（水溶液や酢酸溶液を含む）を塗布し、Niを含む膜3003（但し、極めて薄いため膜として観測できない場合もある）を形成する。このとき非晶質半導体膜3002の表面の濡れ性を改善し、非晶質半導体膜の表面全体に溶液を行き渡らせるため、酸素雰囲気中でのUV光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜（図示しない）を1nm～5nmに成膜することが望ましい。また、イオン注入法によりNiイオンを非晶質半導体膜中に注入したり、Niを含有する水蒸気雰囲気中で加熱したり、ターゲットをNi材料としてArプラズマでスパッタリングしてもよい。本実施例では、Ni酢酸塩10ppmを含有した水溶液をスピンコーティング法により塗布する。

40

#### 【0185】

その後、実施の形態及び実施例1で説明したように、非晶質半導体膜3002にレーザー光（レーザービーム）105を照射する（図19（B））。

#### 【0186】

またこのようなレーザー照射において、精度よく重ね合わせたり、照射開始位置や照射終了位置を制御したりするため、マーカーを形成することもできる。マーカーはフォトリソグラフ法を用いて、基板へ形成すればよい。

#### 【0187】

50

このレーザ照射により、非晶質半導体膜 3 0 0 2 は結晶化し、結晶性半導体膜 3 0 0 4 が形成される。

【 0 1 8 8 】

その後、触媒元素を低減、又は除去するためにゲッタリング工程を施す。本実施例では、非晶質半導体膜をゲッタリングシンクとして触媒元素を捕獲する方法を説明する。まず、結晶性半導体膜上に酸素雰囲気中での UV 光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。次いでプラズマ CVD 法を用いて、原料ガスに  $\text{SH}_4$ 、 $\text{Ar}$ 、圧力が 0 . 3 パスカル、RF パワーが 3 kW、基板温度が 1 5 0 として非晶質半導体膜を 1 5 0 nm の膜厚で形成する。

【 0 1 8 9 】

その後、窒素雰囲気中 5 5 0 、4 時間の加熱処理を行い、触媒元素を低減、又は除去する。そして、ゲッタリングシンクとなる非晶質半導体膜、及び酸化膜をフッ酸等により除去し、触媒元素が低減、又は除去された結晶性半導体膜を得ることができる。

【 0 1 9 0 】

図 1 9 ( C ) に示すように、結晶性半導体膜 3 0 0 4 を所定の形状にパターニングし、島状半導体膜 3 0 0 6 ~ 3 0 0 9 を得る。パターニングに際し、結晶性半導体膜 3 0 0 4 にフォトリソを塗布し、所定のマスク形状を露光し、焼成して、結晶性半導体膜上にマスクを形成する。このマスクを用いて、ドライエッチング法により結晶性半導体膜をパターニングする。ドライエッチング法のガスは、 $\text{CF}_4$  と、 $\text{O}_2$  とを用いることができる。

【 0 1 9 1 】

その後、実施例 1 と同様の工程によって、図 5 ( A ) の不純物導入までを行って、TF T を形成する。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例 1 と同様の作製条件、作製工程、成膜材料等を用いている。

【 0 1 9 2 】

ただし、本実施例においては、基板 3 0 0 0 上に n チャネル型 TF T 3 2 0 1 及び 3 2 0 3、p チャネル型 TF T 3 2 0 2 及び 3 2 0 4 を形成する。図 2 0 ( A ) において、n チャネル型 TF T 3 2 0 1 は下地膜 3 0 0 1 上に、島状半導体膜 3 0 0 6、ゲート絶縁膜 3 0 2 0、第 1 層ゲート電極 ( 下層ゲート電極 ) 3 0 5 0 及び第 2 層ゲート電極 ( 上層ゲート電極 ) 3 0 4 0 からなるゲート電極 3 0 6 0 を有している。また島状半導体膜 3 0 0 6 中には、ソース領域又はドレイン領域 3 0 1 0、低濃度不純物領域 3 0 1 1、及びチャネル形成領域 3 0 1 2 を有する。

【 0 1 9 3 】

また、p チャネル型 TF T 3 2 0 2 は下地膜 3 0 0 1 上に、島状半導体膜 3 0 0 7、ゲート絶縁膜 3 0 2 1、第 1 層ゲート電極 ( 下層ゲート電極 ) 3 0 5 1 及び第 2 層ゲート電極 ( 上層ゲート電極 ) 3 0 4 1 からなるゲート電極 3 0 6 1 を有している。また島状半導体膜 3 0 0 7 中には、ソース領域又はドレイン領域 3 0 1 3、及びチャネル形成領域 3 0 1 4 を有する。

【 0 1 9 4 】

n チャネル型 TF T 3 2 0 3 は下地膜 3 0 0 1 上に、島状半導体膜 3 0 0 8、ゲート絶縁膜 3 0 2 2、第 1 層ゲート電極 ( 下層ゲート電極 ) 3 0 5 2 及び第 2 層ゲート電極 ( 上層ゲート電極 ) 3 0 4 2 からなるゲート電極 3 0 6 2 を有している。また島状半導体膜 3 0 0 8 中には、ソース領域又はドレイン領域 3 0 1 5、低濃度不純物領域 3 0 1 6、及びチャネル形成領域 3 0 1 7 を有する。

【 0 1 9 5 】

さらに、p チャネル型 TF T 3 2 0 4 は下地膜 3 0 0 1 上に、島状半導体膜 3 0 0 9、ゲート絶縁膜 3 0 2 3、第 1 層ゲート電極 ( 下層ゲート電極 ) 3 0 5 3 及び第 2 層ゲート電極 ( 上層ゲート電極 ) 3 0 4 3 からなるゲート電極 3 0 6 3 を有している。また島状半導体膜 3 0 0 9 中には、ソース領域又はドレイン領域 3 0 1 8、及びチャネル形成領域 3 0 1 9 を有する。

【 0 1 9 6 】

次に、島状半導体膜 3006 ~ 3009、ゲート絶縁膜 3020 ~ 3023、ゲート電極 3060 ~ 3063 を覆うように第 1 の絶縁膜 3101 を形成する。第 1 の絶縁膜 3101 は窒素を有する絶縁膜であればよく、本実施例では、プラズマ CVD 法により 100 nm の窒化珪素を形成する。

【0197】

その後、加熱処理を行い、水素化を施す。本実施例では、窒素雰囲気中 410 で 1 時間の加熱処理を行う。その結果、窒化珪素から放出される水素により、酸化珪素膜や珪素膜のダングリングボンドを終端する。

【0198】

そして、第 1 の絶縁膜 3101 を覆うように第 2 の絶縁膜 3102 を形成する。第 2 の絶縁膜 3102 は、無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、シロキサン、及びそれらの積層構造を用いることができる。

【0199】

シロキサンとは、シリコン（Si）と酸素（O）との結合で骨格構造で構成さ、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらには置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

【0200】

また第 2 の絶縁膜 3102 として有機材料を用いて形成する場合は、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、フォトリソグラフィ工程による露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。本実施例では、原料ガスに SiH<sub>4</sub>、N<sub>2</sub>O を用いるプラズマ CVD 法により形成される窒化された酸化珪素膜を 600 nm の膜厚に形成する。このとき、基板の温度を 300 ~ 450 に加熱し、本実施例では 400 に加熱する。

【0201】

次いで、第 1 の絶縁膜 3101、第 2 の絶縁膜 3102 に開口部、いわゆるコンタクトホールを形成し、不純物領域と接続する電極又は配線 3301 ~ 3308 を形成する。本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して電氣的に接続させてもよい。また電極又は配線 3301 ~ 3308 と同時にゲート電極と接続する配線を形成する。このとき、開口部の直径を 1.0 μm 程度とするため、開口部は垂直に開口するとよい。そのため、意図的にレジスト端部がテーパ形状とならないように形成する。またレジストとコンタクトホールを開く絶縁膜の選択比が高ければ、レジスト端部がテーパ形状となっても構わない。本実施例では、第 2 の絶縁膜 3102 に窒化された酸化珪素膜を用いるため、端部が垂直となるように、つまり意図的にテーパ形状とならないように形成されたレジストマスクを用いて、ドライエッチング法により開口部を形成する。このとき、実際のレジスト端部はテーパ形状となることがある。エッチングガスに CHF<sub>3</sub>、He を用い、第 1 のエッチング時間として数 sec、例えば 3 sec、第 2 のエッチング時間として 100 ~ 130 sec、例えば 117 sec、第 3 のエッチング時間として 200 ~ 270 sec、例えば 256 sec としてエッチングを行う。このとき、開口部のエッチング状況に応じて、エッチングガスの流量を決定することができる。

【0202】

なお第 2 の絶縁膜 3102 に、有機材料やシロキサンを用いる場合、開口部の側面を垂直とするため、レジストマスクよりも高硬度を有するマスク、例えば酸化珪素膜等の無機材料から形成するハードマスクを用いるとよい。

【0203】

その後、レジストマスクを O<sub>2</sub> アッシングやレジスト剥離液により除去する。

【0204】

そして開口部に配線 3301 ~ 3308 を形成する。配線は、アルミニウム (Al)、チタン (Ti)、モリブデン (Mo)、タングステン (W) もしくはシリコン (Si) の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜 (Ti)、窒化チタン膜 (TiN)、チタン-アルミニウム合金膜 (Al-Si)、チタン膜 (Ti) をそれぞれ 60 nm、40 nm、300 nm、100 nm に積層したのち、所望の形状にパターニング及びエッチングして配線、つまりソース電極、ドレイン電極を形成する。

#### 【0205】

またこの配線 3301 ~ 3308 を、ニッケル、コバルト、鉄のうち少なくとも 1 種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えば ITO (Indium Tin Oxide) 膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

#### 【0206】

以上のようにして、低濃度不純物領域を有するように形成する LDD 構造からなり、ゲート長が 1.0  $\mu\text{m}$  以下となる n チャネル型の薄膜トランジスタを形成することができる。また、低濃度不純物領域を有さないように形成するいわゆるシングル・ドレイン構造からなり、ゲート長が 1.0  $\mu\text{m}$  以下となる p チャネル型の薄膜トランジスタが完成する。なおゲート長が 1.0  $\mu\text{m}$  以下となる TFT をサブミクロン TFT とも表記できる。p チャネル型の薄膜トランジスタは、ホットキャリアによる劣化や短チャネル効果が生じにくいことから、シングル・ドレイン構造とすることができる。

#### 【0207】

なお本発明において、p チャネル型の薄膜トランジスタを LDD 構造としてもよい。さらに n チャネル型の薄膜トランジスタ、及び p チャネル型の薄膜トランジスタにおいて、LDD 構造に代えて、低濃度不純物領域がゲート電極と重なる、いわゆる GOLD 構造を有してもよい。

#### 【0208】

以上のように形成された薄膜トランジスタを有する半導体装置、本実施例においては CPU を作製することができ、駆動電圧 5 V で、動作周波数 30 MHz と高速動作が可能となる。

#### 【0209】

更に本実施例の CPU の構成についてブロック図を用いて説明する。

#### 【0210】

図 21 に示す CPU は、基板 3600 上に、演算回路 (ALU: Arithmetic logic unit) 3601、演算回路用の制御部 (ALU Controller) 3602、命令解析部 (Instruction Decoder) 3603、割り込み制御部 (Interrupt Controller) 3604、タイミング制御部 (Timing Controller) 3605、レジスタ (Register) 3606、レジスタ制御部 (Register Controller) 3607、バスインターフェース (Bus I/F) 3608、書き換え可能な ROM 3609、ROM インターフェース (ROM I/F) 3620 とを主に有している。また ROM 3609 及び ROM I/F 3620 は、別チップに設けても良い。

#### 【0211】

勿論、図 21 に示す CPU は、その構成を簡略化して示した一例にすぎず、実際の CPU はその用途によって多種多様な構成を有している。

#### 【0212】

バスインターフェース 3608 を介して CPU に入力された命令は、命令解析部 3603 に入力され、デコードされた後、演算回路用の制御部 3602、割り込み制御部 360

10

20

30

40

50

4、レジスタ制御部 3607、タイミング制御部 3605 に入力される。

【0213】

演算回路用の制御部 3602、割り込み制御部 3604、レジスタ制御部 3607、タイミング制御部 3605 は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用の制御部 3602 は、演算回路 3601 の駆動を制御するための信号を生成する。また、割り込み制御部 3604 は、CPU のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部 3607 は、レジスタ 3606 のアドレスを生成し、CPU の状態に応じてレジスタ 3606 の読み出しや書き込みを行う。

【0214】

またタイミング制御部 3605 は、演算回路 3601、演算回路用の制御部 3602、命令解析部 3603、割り込み制御部 3604、レジスタ制御部 3607 の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部 3605 は、基準クロック信号 CLK1 (3621) を元に、内部クロック信号 CLK2 (3622) を生成する内部クロック生成部を備えており、クロック信号 CLK2 を上記各種回路に供給する。

【0215】

図 22 には、画素部と、CPU、その他の回路が同一基板に形成された表示装置、いわゆるシステムオンパネルを示す。基板 3700 上に画素部 3701、画素部 3701 が有する画素を選択する走査線駆動回路 3702 と、選択された画素にビデオ信号を供給する信号線駆動回路 3703 とが設けられている。走査線駆動回路 3702、及び信号線駆動回路 3703 から引き回される配線により CPU 3704、その他の回路、例えばコントロール回路 3705 とが接続されている。なおコントロール回路にはインターフェースが含まれている。そして、基板の端部に FPC 端子との接続部を設け、外部信号とのやりとりを行う。

【0216】

その他の回路として、映像信号処理回路、電源回路、階調電源回路、ビデオ RAM、メモリ (DRAM、SRAM、PROM) 等を基板上に設けることができる。またこれら回路は、IC チップにより形成し、基板上に実装してもよい。さらに必ずしも走査線駆動回路 3702、及び信号線駆動回路 3703 を同一基板に形成する必要はなく、例えば走査線駆動回路 3702 のみを同一基板に形成し、信号線駆動回路 3703 を IC チップにより形成し、実装してもよい。

【0217】

図 23 (A) には、パッケージングされた CPU の形態を示す。基板 3800 上に形成された CPU の機能を有する薄膜トランジスタアレイ 3801 を、CPU 表面に設けられた電極 (ソース電極やドレイン電極、又はそれらの上に絶縁膜を介して形成された電極等) 3802 が下側となるフェイスダウン状態とする。基板 3800 は、ガラス、プラスチックを用いることができる。また銅やその合金で形成される配線 3803 が設けられた配線基板、例えばプリント基板 3807 を用意する。プリント基板 3807 には、接続端子 (ピン) 3804 が設けられている。そして電極 3802 と、配線 3803 とを異方性導電膜 3808 等を介して接続する。その後、エポキシ樹脂等の樹脂 3805 で基板 3800 上方から覆い、パッケージングされた CPU として完成する。または中空に保った状態で外周をプラスチックなどで囲んでもよい。

【0218】

図 23 (B) には、図 23 (A) と異なり、CPU 表面に設けられた電極 3802 が上側となるフェイスアップ状態とする。そしてプリント基板 3807 上に基板 3800 を固定し、電極 3802 と、配線 3803 とをワイヤ 3818 により接続する。このようにワイヤにより接続することをワイヤボンディングという。そして電極 3802 と、配線 3803 に接続されるバンプ 3814 とが接続する。その後、中空に保った状態で外周をプラスチック 3815 等で囲み、パッケージングされた CPU として完成する。

【0219】

10

20

30

40

50

図23(C)には、フレキシブル性を有する基板、例えばFPC(Flexible printed circuit)上に、CPUの機能を有する薄膜トランジスタアレイ3801を固定する例を示す。基板3810に形成されたCPUの機能を有する薄膜トランジスタアレイ3801を、CPU表面に設けられた電極3802が下側となるフェイスダウン状態とする。基板3810には、ガラス、石英、金属、バルク半導体、プラスチックを用いることができるが、図23(C)ではフレキシブル性の高いプラスチックを用いると好ましい。また、銅やその合金で形成される配線3803が設けられたフレキシブル性を有するFPC3817を用意する。そして、電極3802と、配線3803とを異方性導電膜3808を介して接続する。その後、エポキシ樹脂等の樹脂3805で基板3810上方から覆い、パッケージングされたCPUとして完成する。

10

#### 【0220】

このようにパッケージングされたCPUは、外部から保護され、さらに携帯しやすくなる。そして所望箇所に、CPUを実装することができ、特に図23(C)のようにフレキシブル性を有すると、実装する位置の自由度が高まる。またパッケージングすることによりCPUの機能を補助することもできる。

#### 【0221】

以上のように、本発明のTFTを用いて、CPU等の半導体装置を作製することができる。薄膜トランジスタにより形成されるCPUは軽量であるため、携帯や実装するときの負担を軽減することができる。また、本実施例で説明したCPUや実施例2~3に記載された液晶表示装置、実施例4に記載されたEL表示装置等、本発明を用いて作製された様々な表示装置を用いて、システムオンパネルを作製することが可能である。

20

#### 【0222】

また、本実施例は、必要であれば実施の形態、実施例1~4のいかなる記載とも自由に組み合わせることが可能である。

#### 【実施例6】

#### 【0223】

本実施例では、本発明を用いてIDチップを作製した例を図24(A)~図24(B)、図25(A)~図25(B)、図26(A)~図26(B)及び図27(A)~図27(B)を用いて示す。

#### 【0224】

本実施例では、半導体素子として絶縁分離されたTFTを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。

30

#### 【0225】

まず図24(A)に示すように、スパッタ法を用いて耐熱性を有する基板(第1の基板)4000上に剥離層4001を形成する。第1の基板4000として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

40

#### 【0226】

剥離層4001は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン(セミアモルファスシリコンを含む)等、シリコンを主成分とする層を用いることができる。剥離層4001は、スパッタ法、減圧CVD法、プラズマCVD法等を用いて形成することができる。本実施例では、膜厚50nm程度の非晶質シリコンを減圧CVD法で形成し、剥離層4001として用いる。なお剥離層4001はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層4001の膜厚は、50~60nmとするのが望ましい。セミアモルファスシリコンに関しては、30~50n

50

mとしてもよい。

【0227】

なおセミアモルファスシリコンに代表されるセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5～20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが $520\text{ cm}^{-1}$ よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（SAS）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。

10

【0228】

またSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 $\text{SiH}_4$ であり、その他にも $\text{Si}_2\text{H}_6$ 、 $\text{SiH}_2\text{Cl}_2$ 、 $\text{SiHCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{SiF}_4$ などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍～1000倍の範囲で珪化物気体を希釈することが好ましい。

20

【0229】

次に、剥離層4001上に、下地膜4002を形成する。下地膜4002は第1の基板4000中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、TFEなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜4002は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜4002は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を用いて形成する。

30

【0230】

本実施例では、下層下地膜4002aとして膜厚100nmの窒素を含む酸化珪素膜、中層下地膜4002bとして膜厚50nmの酸素を含む窒化珪素膜、上層下地膜4002cとして膜厚100nmの窒素を含む酸化珪素膜を順に積層して下地膜4002を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の窒素を含む酸化珪素膜に代えて、膜厚0.5～3μmのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層の酸素を含む窒化珪素膜に代えて、窒化珪素膜（ $\text{Si}_3\text{N}_4$ 等）を用いてもよい。また、上層の窒素を含む酸化珪素膜に代えて、酸化珪素膜を用いてもよい。また、それぞれの膜厚は、0.05～3μmとするのが望ましく、その範囲から自由に選択することができる。

40

【0231】

或いは、剥離層4001に最も近い、下地膜4002の下層を窒素を含む酸化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。

【0232】

ここで、酸化珪素膜は、 $\text{SiH}_4$ と $\text{O}_2$ 、又はTEOS（テトラエトキシシラン）と $\text{O}_2$ 等の混合ガスを用い、熱CVD、プラズマCVD、常圧CVD、バイアスECRCVD等の方法によって形成することができる。また、窒化珪素膜は、代表的には、 $\text{SiH}_4$ と $\text{NH}_3$ の混合ガスを用い、プラズマCVDによって形成することができる。また、窒素を含む酸化珪素膜（組成比 $\text{O} > \text{N}$ ）、酸素を含む窒化珪素（組成比 $\text{N} > \text{O}$ ）は、代表的には、

50

$\text{SiH}_4$ と $\text{N}_2\text{O}$ の混合ガスを用い、プラズマCVDによって形成することができる。

【0233】

次に、下地膜4002上に半導体膜を形成する。半導体膜は、下地膜4002を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は20～200nm（望ましくは40～170nm、好ましくは50～150nm）とする。なお半導体膜は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01～4.5at om i c %程度であることが好ましい。

【0234】

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 $\text{SiH}_4$ 、 $\text{Si}_2\text{H}_6$ が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。

【0235】

なお上述したようにセミアモルファス半導体は、珪化物気体をグロー放電分解することにより得ることができるが、珪化物気体中に、 $\text{CH}_4$ 、 $\text{C}_2\text{H}_6$ などの炭化物気体、 $\text{GeH}_4$ 、 $\text{GeF}_4$ などのゲルマニウム化気体、 $\text{F}_2$ などを混入させて、エネルギーバンド幅を1.5～2.4eV、若しくは0.9～1.1eVに調節しても良い。

【0236】

例えば、 $\text{SiH}_4$ に $\text{H}_2$ を添加したガスを用いる場合、或いは $\text{SiH}_4$ に $\text{F}_2$ を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTF Tを作製すると、該TF Tのサブスレッショルド係数（S値）を0.35V / s e c以下、代表的には0.25～0.09V / s e cとし、移動度を10cm<sup>2</sup> / V s e cとすることができる。そして上記セミアモルファス半導体を用いたTF Tで、例えば19段リングオシレータを形成した場合、電源電圧3～5Vにおいて、その発振周波数は1MHz以上、好ましくは100MHz以上の特性を得ることができる。また電源電圧3～5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下とすることができる。

【0237】

そして実施の形態及び実施例1に示すように、半導体膜を、レーザを用いて結晶化する。或いは、触媒元素を用いる結晶化法と、レーザを用いたレーザ結晶化法とを組み合わせ

【0238】

更に、実施例1と同様の工程により、図5（A）に示す不純物導入までの工程を行う。

【0239】

以上により、nチャネル型TF T 4011、pチャネル型TF T 4012、nチャネル型TF T 4013が形成される（図24（A））。なお、本実施例では、TF T 4011～4013をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。

【0240】

nチャネル型TF T 4011は、上層下地膜4002c上に島状結晶性半導体膜4100、ゲート絶縁膜4120、下層ゲート電極4150及び上層ゲート電極4140からなるゲート電極4160を有している。島状結晶性半導体膜4100には、チャネル形成領域4112、低濃度不純物領域4111及びソース領域又はドレイン領域4110が形成される。

【0241】

pチャネル型TF T 4012は、上層下地膜4002c上に島状結晶性半導体膜4101、ゲート絶縁膜4121、下層ゲート電極4151及び上層ゲート電極4141からなるゲート電極4161を有している。島状結晶性半導体膜4101には、チャネル形成領域4114及びソース領域又はドレイン領域4113が形成される。

【0242】

10

20

30

40

50

nチャネル型TFT4013は、上層下地膜4002c上に島状結晶性半導体膜4102、ゲート絶縁膜4122、下層ゲート電極4152及び上層ゲート電極4142からなるゲート電極4162を有している。島状結晶性半導体膜4102には、チャネル形成領域4117、低濃度不純物領域4116及びソース領域又はドレイン領域4115が形成される。

#### 【0243】

さらに、この後、TFT4011～4013を保護するためのパッシベーション膜4200を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のTFT4011～4013への侵入を防ぐことができる、窒化珪素、窒素を含む酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚600nm程度の窒素を含む酸化珪素膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該窒素を含む酸化珪素膜形成後に行っても良い。上記構成を用いることで、TFT4011～4013が下地膜4002とパッシベーション膜4200とで覆われるため、Naなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。

#### 【0244】

次にTFT4011～4013及びパッシベーション膜4200を覆うように、第1の層間絶縁膜4201を形成する。第1の層間絶縁膜4201は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（low-k材料）、シロキサン系材料を出発材料として形成されたSi-O-Si結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。

#### 【0245】

シロキサンとは、シリコン（Si）と酸素（O）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

#### 【0246】

第1の層間絶縁膜4201の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、PSG（リンガラス）、BPSG（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第1の層間絶縁膜4201を形成しても良い。

#### 【0247】

さらに本実施例では、第1の層間絶縁膜4201上に、第2の層間絶縁膜4202を形成する。第2の層間絶縁膜4202としては、DLC（ダイヤモンドライクカーボン）或いは窒化炭素（CN）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒素を含む酸化珪素膜等を用いることができる。形成方法としては、プラズマCVD法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。

#### 【0248】

なお、第1の層間絶縁膜4201又は第2の層間絶縁膜4202と、後に形成される配線を構成する導電材料等との熱膨張率の差から生じる応力によって、第1の層間絶縁膜4201又は第2の層間絶縁膜4202の膜剥がれや割れが生じるのを防ぐために、第1の層間絶縁膜4201又は第2の層間絶縁膜4202中にフィラーを混入させておいても良い。

10

20

30

40

50

## 【0249】

次に、第1の層間絶縁膜4201及び第2の層間絶縁膜4202にコンタクトホールを形成し、TFT4011~4013に接続する電極又は配線4300~4304を形成する。本実施例では電極と配線を一体形成するが、電極と配線を別々に形成して電氣的に接続させてもよい。コンタクトホール開孔時のエッチングに用いられるガスは、 $\text{CHF}_3$ と $\text{He}$ の混合ガスを用いたが、これに限定されるものではない。本実施例では、配線4300~4304を、Ti、TiN、Al-Si、Ti、TiNを積層して5層構造とし、スパッタ法によって形成した後、パターンニング形成する。

## 【0250】

なお、Alにおいて、Siを混入させることにより、配線パターンニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Siの代わりに、0.5%程度のCuを混入させても良い。また、TiやTiNでAl-Si層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターンニング時には、窒素を含む酸化珪素等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定されるものではなく、前述したゲート電極に用いられる材料を採用しても良い。

## 【0251】

またこの配線4300~4304を、ニッケル、コバルト、鉄のうち少なくとも1種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばITO(Indium Tin Oxide)膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。

## 【0252】

なお、配線4300、4301はnチャネル型TFT4011のソース領域又はドレイン領域4110に、配線4301、4302はpチャネル型TFT4012のソース領域又はドレイン領域4113に、配線4303、4304はnチャネル型TFT4013のソース領域又はドレイン領域4115に、それぞれ接続されている。さらに配線4304は、nチャネル型TFT4013のゲート電極4162にも接続されている。nチャネル型TFT4013は、乱数ROMのメモリ素子として用いることができる(図24(B))。

## 【0253】

次に配線4300~4304を覆うように、第2の層間絶縁膜4202上に第3の層間絶縁膜4203を形成する。第3の層間絶縁膜4203は、配線4300が一部露出する様な位置に開口部を有するように形成する。なお第3の層間絶縁膜4203は、第1の層間絶縁膜4201と同様の材料を用いて形成することが可能である。

## 【0254】

次に、第3の層間絶縁膜4203上にアンテナ4305を形成する(図25(A))。アンテナ4305は、Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、Al、Fe、Co、Zn、Sn、Niなどの金属、金属化合物を1つまたは複数有する導電材料を用いることができる。そしてアンテナ4305は、配線4300と接続されている。なお図25(A)では、アンテナ4305が配線4300と直接接続されているが、本発明のIDチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ4305と配線4300とを電氣的に接続するようにしても良い。

## 【0255】

アンテナ4305は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ4305が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ4305を形成することも可能である。例えば、Niなどで形成した配線に、Cuを無電解めっきでコーティングして、アンテナ4

10

20

30

40

50

305を形成しても良い。

【0256】

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ4305を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、IDチップの作製に費やされるコストを抑えることができる。

【0257】

液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ4305を形成する場合、該アンテナ4305の密着性が高まるような処理を、第3の層間絶縁膜4203の表面に施すことが望ましい。

【0258】

密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第3の層間絶縁膜4203の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第3の層間絶縁膜4203の表面に付着させる方法、第3の層間絶縁膜4203の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、3d遷移元素であるSc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Znなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。

【0259】

第3の層間絶縁膜4203に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1～10nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル-ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第3の層間絶縁膜4203の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。

【0260】

そして図25(B)に示すように、アンテナ4305を形成した後、アンテナ4305を覆うように、第3の層間絶縁膜4203上に保護層4400を形成する。保護層4400は、後に剥離層4001をエッチングにより除去する際に、アンテナ4305を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層4400を形成することができる。

【0261】

本実施例では、スピンコート法で水溶性樹脂（東亜合成製：VL-WSHL10）を膜厚30μmとなるように塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させて、保護層4400を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第3の層間絶縁膜4203と保護層4400を共に同じ溶媒に可

10

20

30

40

50

溶な有機樹脂を用いる場合、後の工程において保護層 4 4 0 0 の除去がスムーズに行なわれるように、第 3 の層間絶縁膜 4 2 0 3 を覆うように、無機絶縁膜（窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、窒化アルミニウム膜、または酸素を含む窒化アルミニウム膜、窒素を含む酸化アルミニウム膜）を形成しておくことが好ましい。

#### 【 0 2 6 2 】

次に図 2 6 ( A ) に示すように、I D チップどうしを分離するために溝 4 4 0 1 を形成する。溝 4 4 0 1 は、剥離層 4 0 0 1 が露出する程度であれば良い。溝 4 4 0 1 の形成は、ダイシング、スクライピングなどを用いることができる。なお、第 1 の基板 4 0 0 0 上に形成されている I D チップを分離する必要がある場合、必ずしも溝 4 4 0 1 を形成する必要はない。

10

#### 【 0 2 6 3 】

次に図 2 6 ( B ) に示すように、剥離層 4 0 0 1 をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝 4 4 0 1 から導入する。本実施例では、例えば  $\text{CF}_3$  (三フッ化塩素) を用い、温度: 350、流量: 300 sccm、気圧: 798 パスカ (798 Pa)、時間: 3 h の条件で行なう。また、 $\text{CF}_3$  ガスに窒素を混ぜたガスを用いても良い。 $\text{CF}_3$  等のフッ化ハロゲンを用いることで、剥離層 4 0 0 1 が選択的にエッチングされ、第 1 の基板 4 0 0 0 を T F T 4 0 1 1 ~ 4 0 1 3 から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。

#### 【 0 2 6 4 】

20

次に図 2 7 ( A ) に示すように、剥離された T F T 4 0 1 1 ~ 4 0 1 3 及びアンテナ 4 3 0 5 を、接着剤 4 5 0 1 を用いて第 2 の基板 4 5 0 0 に貼り合わせる。接着剤 4 5 0 1 は、第 2 の基板 4 5 0 0 と下地膜 4 0 0 2 とを貼り合わせることができる材料を用いる。接着剤 4 5 0 1 は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

#### 【 0 2 6 5 】

第 2 の基板 4 5 0 0 として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第 2 の基板 4 5 0 0 として、フレキシブル無機材料を用いても良い。プラスチック基板は、極性基のついたポリノルボルネンからなる A R T O N ( J S R 製) を用いることができる。また、ポリエチレンテレフタレート ( P E T ) に代表されるポリエステル、ポリエーテルスルホン ( P E S )、ポリエチレンナフタレート ( P E N )、ポリカーボネート ( P C )、ナイロン、ポリエーテルエーテルケトン ( P E E K )、ポリスルホン ( P S F )、ポリエーテルイミド ( P E I )、ポリアリレート ( P A R )、ポリブチレンテレフタレート ( P B T )、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第 2 の基板 4 5 0 0 は集積回路において発生した熱を拡散させるために、2 ~ 30 W / m K 程度の高い熱伝導率を有する方が望ましい。

30

#### 【 0 2 6 6 】

次に図 2 7 ( B ) に示すように、保護層 4 4 0 0 を除去した後、アンテナ 4 3 0 5 を覆うように接着剤 4 5 0 3 を第 3 の層間絶縁膜 4 2 0 3 上に塗布し、カバー材 4 5 0 2 を貼り合わせる。カバー材 4 5 0 2 は第 2 の基板 4 5 0 0 と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤 4 5 0 3 の厚さは、例えば 10 ~ 200  $\mu\text{m}$  とすれば良い。

40

#### 【 0 2 6 7 】

また接着剤 4 5 0 3 は、カバー材 4 5 0 2 と第 3 の層間絶縁膜 4 2 0 3 及びアンテナ 4 3 0 5 とを貼り合わせることができる材料を用いる。接着剤 4 5 0 3 は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

#### 【 0 2 6 8 】

上述した各工程を経て、I D チップが完成する。上記作製方法によって、トータルの膜

50

厚  $0.3\mu\text{m}$  以上  $3\mu\text{m}$  以下、代表的には  $2\mu\text{m}$  程度の飛躍的に薄い集積回路を第 2 の基板 4500 とカバー材 4502 との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤 4501 と接着剤 4503 間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。また ID チップが有する集積回路の占める面積を、 $5\text{mm}$  四方 ( $25\text{mm}^2$ ) 以下、より望ましくは  $0.3\text{mm}$  四方 ( $0.09\text{mm}^2$ ) ~  $4\text{mm}$  四方 ( $16\text{mm}^2$ ) 程度とすることができる。

【0269】

なお集積回路を、第 2 の基板 4500 とカバー材 4502 の間のより中央に位置させることで、ID チップの機械的強度を高めることができる。具体的には、第 2 の基板 4500 とカバー材 4502 の間の距離を  $d$  とすると、第 2 の基板 4500 と、集積回路の厚さ方向における中心との距離が、以下の数 1 を満たすように、接着剤 4501、接着剤 4503 の厚さを制御することが望ましい。

【0270】

【数 1】

$$\frac{1}{2}d - 30\mu\text{m} < x < \frac{1}{2}d + 30\mu\text{m}$$

【0271】

また好ましくは、以下の数 2 を満たすように、接着剤 4501、接着剤 4503 の厚さを制御する。

【0272】

【数 2】

$$\frac{1}{2}d - 10\mu\text{m} < x < \frac{1}{2}d + 10\mu\text{m}$$

【0273】

なお図 27 (B) では、カバー材 4502 を用いる例を示しているが、本発明はこの構成に限定されない。例えば図 27 (A) に示した工程までで終了としても良い。

【0274】

なお本実施例では、耐熱性の高い第 1 の基板 4000 と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明の ID チップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。

【0275】

また ID チップの可撓性を確保するために、下地膜 4002 に接する接着剤 4501 に有機樹脂を用いる場合、下地膜 4002 として窒化珪素膜または窒素を含む酸化珪素膜を用いることで、有機樹脂から Na などのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。

【0276】

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされた ID チップの第 2 の基板 4500 が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方角と TFT 4011 ~ 4013 のキャリアが移動する方角とを揃えておくことが望ましい。上記構成により、第 2 の基板 4500 が曲がっても、それによって TFT 4011 ~ 4013 の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、1 ~ 30% とすることで

10

20

30

40

50

、第2の基板4500が曲がっても、それによってTFT4011~4013の特性に影響が出るのをより抑えることができる。

【0277】

なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電氣的に接続するようにしても良い。

【0278】

なお一般的にIDチップで用いられている電波の周波数は、13.56MHz、2.45GHzが多く、該周波数の電波を検波できるようにIDチップを形成することが、汎用性を高める上で非常に重要である。

【0279】

また本実施例のIDチップでは、半導体基板を用いて形成されたIDチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、IDチップのコストを大幅に低くすることができる。例えば、直径12インチのシリコン基板を用いた場合と、730×920mm<sup>2</sup>のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約73000mm<sup>2</sup>であるが、後者のガラス基板の面積は約672000mm<sup>2</sup>であり、ガラス基板はシリコン基板の約9.2倍に相当する。後者のガラス基板の面積は約672000mm<sup>2</sup>では、基板の分断により消費される面積を無視すると、1mm四方のIDチップが約672000個形成できる計算になり、該個数はシリコン基板の約9.2倍の数に相当する。そしてIDチップの量産化を行なうための設備投資は、730×920mm<sup>2</sup>のガラス基板を用いた場合の方が直径12インチのシリコン基板を用いた場合よりも工程数が少なく済むため、額を3分の1で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、730×920mm<sup>2</sup>のガラス基板の値段は、直径12インチのシリコン基板の半分程度で済むので、IDチップのコストを大幅に低くすることができることがわかる。

【0280】

従って、730×920mm<sup>2</sup>のガラス基板を用いた場合、直径12インチのシリコン基板を用いた場合よりも、IDチップの値段を約30分の1程度に抑えることができることがわかる。IDチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のIDチップは上記用途に非常に有用である。

【0281】

なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。

【0282】

また、本実施例は、必要であれば実施の形態及び実施例1~実施例5のいかなる記載と自由に組み合わせることが可能である。

【実施例7】

【0283】

本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図28(A)~

図 28 (D) 及び図 29 (A) ~ 図 29 (D) に示す。

【0284】

図 28 (A) は発光表示装置でありテレビ受像器などがこれに当たる。筐体 5001、表示部 5003、スピーカー部 5004 等を含む。本発明は、表示部 5003 及び制御回路部等に適用することができる。画素部にはコントラストを高めるため、偏光板、または円偏光板を備えるとよい。例えば、封止基板へ 1/4 板、1/2 板、偏光板の順にフィルムを設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

10

【0285】

図 28 (B) は液晶ディスプレイもしくは OLED ディスプレイであり、筐体 5101、支持台 5102、表示部 5103 などによって構成されている。本発明は表示部 5103 及び制御用回路部等に適用が可能である。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

【0286】

図 28 (C) は携帯電話であり、本体 5201、筐体 5202、表示部 5203、音声入力部 5204、音声出力部 5205、操作キー 5206、アンテナ 5208 等を含む。本発明は表示部 5203 及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

20

【0287】

図 28 (D) はノート型パーソナルコンピュータであり、本体 5301、筐体 5302、表示部 5303、キーボード 5304、外部接続ポート 5305、ポインティングマウス 5306 等を含む。本発明は、表示部 5303 及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

30

【0288】

図 29 (A) はモバイルコンピュータであり、本体 6001、表示部 6002、スイッチ 6003、操作キー 6004、赤外線ポート 6005 等を含む。本発明は、表示部 6002 及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

【0289】

図 29 (B) は携帯型のゲーム機であり、筐体 6101、表示部 6102、スピーカー部 6103、操作キー 6104、記録媒体挿入部 6105 等を含む。本発明は表示部 6102 及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された ID Chip を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

40

【0290】

図 29 (C) は記録媒体を備えた携帯型の画像再生装置（具体的には DVD 再生装置）であり、本体 6201、筐体 6202、表示部 A 6203、表示部 B 6204、記録媒体（DVD 等）読み込み部 6205、操作キー 6206、スピーカー部 6207 等を含む。表示部 A 6203 は主として画像情報を表示し、表示部 B 6204 は主として文字情報を表示する。本発明は表示部 A 6203、表示部 B 6204 及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。ま

50

た実施例 6 により作製された I D C h i p を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

【 0 2 9 1 】

図 2 9 ( D ) は、ワイヤレスでディスプレイのみを持ち運び可能な T V である。筐体 6 3 0 2 にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部 6 3 0 3 やスピーカ部 6 3 0 7 を駆動させる。バッテリーは充電器 6 3 0 0 で繰り返し充電が可能となっている。また、充電器 6 3 0 0 は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体 6 3 0 2 は操作キー 6 3 0 6 によって制御する。また、図 2 9 ( D ) に示す装置は、操作キー 6 3 0 6 を操作することによって、筐体 6 3 0 2 から充電器 6 3 0 0 に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー 6 3 0 6 を操作することによって、筐体 6 3 0 2 から充電器 6 3 0 0 に信号を送り、さらに充電器 6 3 0 0 が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部 6 3 0 3 及び制御用回路部等に適用することができる。本発明を使用することにより、コスト高、歩留まり低下を抑制することができる。また実施例 6 により作製された I D C h i p を本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。

10

【 0 2 9 2 】

これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。

20

【 0 2 9 3 】

なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。

【 0 2 9 4 】

また本実施例は、実施の形態及び実施例 1 ~ 実施例 6 のいかなる記載とも自由に組み合わせて実施することが可能である。

【産業上の利用可能性】

【 0 2 9 5 】

本発明により、半導体膜上のレーザスポットに重なり合うように高温の気体を局所的に噴き付けることで、レーザ結晶化時に必要なエネルギー密度を下げることができ、線状ビームのビームスポットの長さを伸ばすことが可能になる。これにより、作製工程の時間が短縮でき、コスト高、歩留まり低下を抑制することができる。

30

【図面の簡単な説明】

【 0 2 9 6 】

【図 1】本発明のレーザ処理装置を示す図。

【図 2】本発明の線状ビームの温度分布を示す図。

【図 3】本発明の半導体装置の作製工程を示す図。

【図 4】本発明の半導体装置の作製工程を示す図。

【図 5】本発明の半導体装置の作製工程を示す図。

40

【図 6】本発明の液晶表示装置の作製工程を示す図。

【図 7】本発明の液晶表示装置の作製工程を示す図。

【図 8】本発明の液晶表示装置の 1 つの画素を示す図。

【図 9】本発明の液晶表示装置の作製工程を示す図。

【図 10】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。

【図 11】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。

【図 12】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。

【図 13】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。

【図 14】本発明の E L 表示装置の作製工程を示す図。

【図 15】本発明の E L 表示装置の作製工程を示す図。

50

- 【図 1 6】本発明の E L 表示装置の作製工程を示す図。  
【図 1 7】本発明の E L 表示装置の作製工程を示す図。  
【図 1 8】本発明の液晶表示装置の作製工程を示す図。  
【図 1 9】本発明の C P U を作製工程を示す図。  
【図 2 0】本発明の C P U を作製工程を示す図。  
【図 2 1】本発明の C P U の上面図。  
【図 2 2】本発明のシステムオンパネルを示す図。  
【図 2 3】本発明の C P U を作製工程を示す図。  
【図 2 4】本発明の I D チップの作製工程を示す図。  
【図 2 5】本発明の I D チップの作製工程を示す図。  
【図 2 6】本発明の I D チップの作製工程を示す図。  
【図 2 7】本発明の I D チップの作製工程を示す図。  
【図 2 8】本発明が適用される電子機器の例を示す図。  
【図 2 9】本発明が適用される電子機器の例を示す図。

10


## 【符号の説明】

## 【 0 2 9 7 】


- |       |         |
|-------|---------|
| 1 0 1 | レーザ発振器  |
| 1 0 2 | ミラー     |
| 1 0 3 | 平凸レンズ   |
| 1 0 4 | 半導体膜    |
| 1 0 5 | ビームスポット |
| 1 0 6 | ガラス基板   |
| 1 0 7 | X ステージ  |
| 1 0 8 | Y ステージ  |
| 1 0 9 | ノズル型ヒータ |
| 1 1 0 | 気体圧縮ポンプ |

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】





【図 8】




【図 10】




【図 9】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 23】




【図 22】




【図 24】




【図 25】




【図 26】




【図 27】



【図 28】



【図 29】



---

フロントページの続き

(56)参考文献 特開2003-017411(JP,A)  
特開2004-179653(JP,A)  
特開2002-299237(JP,A)  
特開平10-200118(JP,A)  
特開2004-056058(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L	21/20
H01L	21/268
H01L	21/336
H01L	29/786