

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4216003号
(P4216003)

(45) 発行日 平成21年1月28日(2009.1.28)

(24) 登録日 平成20年11月14日(2008.11.14)

(51) Int.Cl.	F 1
H 01 L 21/20 (2006.01)	H 01 L 21/20
G 02 F 1/136 (2006.01)	G 02 F 1/136
G 02 F 1/1362 (2006.01)	G 02 F 1/1362
G 02 F 1/1365 (2006.01)	G 02 F 1/1365
G 02 F 1/1368 (2006.01)	G 02 F 1/1368

請求項の数 6 (全 33 頁) 最終頁に続く

(21) 出願番号	特願2002-158582 (P2002-158582)
(22) 出願日	平成14年5月31日 (2002.5.31)
(65) 公開番号	特開2003-173969 (P2003-173969A)
(43) 公開日	平成15年6月20日 (2003.6.20)
審査請求日	平成17年4月11日 (2005.4.11)
(31) 優先権主張番号	特願2001-167330 (P2001-167330)
(32) 優先日	平成13年6月1日 (2001.6.1)
(33) 優先権主張国	日本国 (JP)
(31) 優先権主張番号	特願2001-209354 (P2001-209354)
(32) 優先日	平成13年7月10日 (2001.7.10)
(33) 優先権主張国	日本国 (JP)
(31) 優先権主張番号	特願2001-295484 (P2001-295484)
(32) 優先日	平成13年9月27日 (2001.9.27)
(33) 優先権主張国	日本国 (JP)

(73) 特許権者	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
(72) 発明者	一條 充弘 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(72) 発明者	浅見 勇臣 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(72) 発明者	鈴木 規悦 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(72) 発明者	大沼 英人 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項 1】

絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、
前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、
前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、

前記結晶構造を有する第1の半導体膜の表面にバリア層を形成する第4の工程と、
前記バリア層上にプラズマCVD法で希ガス元素が $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ の濃度で含まれる第2の半導体膜を、モノシリコンと希ガスと水素とを原料ガスとして導入し、プラズマを発生させることにより形成する第5工程と、

前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第6工程と、

前記第2の半導体膜を除去する第7工程とを有することを特徴とする半導体装置の作製方法。

【請求項 2】

絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、
前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、
前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、

前記結晶構造を有する第1の半導体膜の表面にバリア層を形成する第4の工程と、

10

20

前記バリア層上にプラズマCVD法で希ガス元素が $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ の濃度で含まれる第2の半導体膜を、モノシリコンと希ガスと水素とを原料ガスとして導入し、プラズマを発生させることにより形成する第5工程と、

前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第6工程と、

前記第2の半導体膜を除去する第7工程と、

前記バリア層を除去する第8の工程とを有することを特徴とする半導体装置の作製方法。

【請求項3】

請求項1または請求項2のいずれか一項において、

前記希ガス元素は、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。

【請求項4】

請求項1乃至請求項3のいずれか一項において、

前記金属元素はFe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。

【請求項5】

請求項1乃至請求項4のいずれか一項において、

前記第2の半導体膜を形成するプラズマの発生条件は、投入RFパワー密度が 0.33 W/cm^2 以上であることを特徴とする半導体装置の作製方法。

【請求項6】

請求項1乃至請求項5のいずれか一項において、

前記第2の半導体膜のフッ素濃度が、 $2 \times 10^{16} / \text{cm}^3 \sim 8 \times 10^{16} / \text{cm}^3$ であり、窒素濃度が $1 \times 10^{16} / \text{cm}^3 \sim 1 \times 10^{17} / \text{cm}^3$ であり、酸素濃度が $1 \times 10^{18} / \text{cm}^3 \sim 3 \times 10^{18} / \text{cm}^3$ であり、炭素濃度が $1 \times 10^{16} / \text{cm}^3 \sim 5 \times 10^{17} / \text{cm}^3$ であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、プラズマCVD法による非晶質構造を有する半導体膜の作製方法、及び、この半導体膜を用いた薄膜トランジスタ（以下、TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【0003】

【従来の技術】

結晶構造を有する半導体膜を用いた代表的な半導体素子として薄膜トランジスタ（以下、TFTと記す）が知られている。TFTはガラスなどの絶縁基板上に集積回路を形成する技術として注目され、駆動回路一体型液晶表示装置などが実用化されつつある。従来の技術において、結晶構造を有する半導体膜は、プラズマCVD法や減圧CVD法で堆積した非晶質半導体膜を、加熱処理やレーザーアニール法（レーザー光の照射により半導体膜を結晶化させる技術）により作製されている。

【0004】

こうして作製される結晶構造を有する半導体膜は多数の結晶粒の集合体であり、その結晶方位は任意な方向に配向して制御不能であるため、TFTの特性を制限する要因となっている。このような問題点に対し、特開平7-183540号公報で開示される技術は、ニッケルなど半導体膜の結晶化を助長する金属元素を添加し、結晶構造を有する半導体膜を作製するものであり、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶

10

20

30

40

50

方位の配向性を单一方向に高めることができ。このような結晶構造を有する半導体膜で TFT を形成すると、電界効果移動度の向上のみでなく、サブスレッシュヨルド係数 (S 値) が小さくなり、飛躍的に電気的特性を向上させることができくなっている。

【0005】

結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、結晶化を助長する金属元素を添加する故に、結晶構造を有する半導体膜の膜中或いは膜表面には、当該金属元素が残存し、得られる素子の特性をばらつかせるなどの問題がある。その一例は、TFTにおいてオフ電流が増加し、個々の素子間でばらつくなどの問題がある。即ち、結晶化を助長する金属元素は、一旦、結晶構造を有する半導体膜が形成されてしまえば、かえって不要な存在となってしまう。

【0006】

リンを用いたゲッタリングは、結晶構造を有する半導体膜のうち特定の領域から結晶化を助長する金属元素を除去するための手法として有効に活用されている。例えば、TFT のソース・ドレイン領域にリンを添加して 450 ~ 700 の熱処理を行うことで、チャネル形成領域から当該金属元素を容易に除去することが可能である。

【0007】

【発明が解決しようとする課題】

リンはイオンドープ法 (PH₃などをプラズマで解離して、イオンを電界で加速して半導体中に注入する方法であり、基本的にイオンの質量分離を行わない方法を指す) で結晶構造を有する半導体膜に注入するが、ゲッタリングのために必要なリン濃度は 1 × 10²⁰/cm³ 以上である。イオンドープ法によるリンの添加は、結晶構造を有する半導体膜の非晶質化をもたらすが、リン濃度の増加はその後のアニールによる再結晶化の妨げとなり問題となっている。また、高濃度のリンの添加は、ドーピングに必要な処理時間の増大をもたらし、ドーピング工程におけるスループットを低下させるので問題となっている。

【0008】

さらに、p チャネル型 TFT のソース・ドレイン領域に添加したリンに対し、その導電型を反転させるために必要な硼素の濃度は 1.5 ~ 3 倍が必要であり、再結晶化の困難さに伴って、ソース・ドレイン領域の高抵抗化をもたらし問題となっている。

【0009】

また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々の TFT 特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置される TFT に電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。

【0010】

また、OLED を用いた発光装置にとって、TFT はアクティブラチクス駆動方式を実現する上で、必須の素子となっている。従って、OLED を用いた発光装置は、少なくとも、スイッチング素子として機能する TFT と、OLED に電流を供給する TFT とが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、OLED と電気的に接続され、且つ、OLED に電流を供給する TFT のオン電流 (I_{on}) で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題がある。

【0011】

本発明はこのような問題を解決するための手段であり、半導体膜の結晶化を助長する金属元素を用いて結晶構造を有する半導体膜を得た後、該膜中に残存する当該金属元素を効果的に除去する技術を提供することを目的とする。

【0012】

【課題を解決するための手段】

10

20

30

40

50

ゲッタリング技術は単結晶シリコンウエハーを用いる集積回路の製造技術において主要な技術として位置付けられている。ゲッタリングは半導体中に取り込まれた金属不純物が、何らかのエネルギーでゲッタリングサイトに偏析して、素子の能動領域の不純物濃度を低減させる技術として知られている。それは、エクストリンシックゲッタリング(Extrinsic Gettering)とイントリンシックゲッタリング(Intrinsic Gettering)の二つに大別されている。エクストリンシックゲッタリングは外部から歪場や化学作用を与えてゲッタリング効果をもたらすものである。高濃度のリンを単結晶シリコンウエハーの裏面から拡散させるゲッタリングはこれに当たり、前述のリンを用いたゲッタリングもエクストリンシックゲッタリングの一種と見なすことができる。

【0013】

10

一方、イントリンシックゲッタリングは単結晶シリコンウエハーの内部に生成された酸素が関与する格子欠陥の歪場を利用したものとして知られている。本発明は、このような格子欠陥、或いは格子歪みを利用してイントリンシックゲッタリングに着目したものであり、厚さ10~100nm程度の結晶構造を有する半導体膜に適用するために以下の手段を採用するものである。

【0014】

本発明は、半導体の結晶化を助長する金属元素を用いて絶縁表面上に結晶構造を有する第1の半導体膜を形成する工程と、該第1の半導体膜上にエッチングストッパーとなる膜(バリア層)を形成する工程と、該バリア層上に希ガス元を含む第2の半導体膜(ゲッタリングサイト)を形成する工程と、ゲッタリングサイトに金属元素をゲッタリングさせる工程と、前記第2の半導体膜を除去する工程とを有している。

20

【0015】

本発明は、上記ゲッタリングサイトを形成する工程として、プラズマCVD法を用い、原料ガスとしてモノシランと希ガス元素と水素を用いて成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜とするものである。また、モノシランに代えて、ジシランやトリシランを用いてもよい。なお、プラズマCVD法はガスによる成膜室(チャンバーとも呼ぶ)内のクリーニングが行えるため、スパッタ法に比べてメンテナンスが少なくて済み、量産には適した成膜方法である。

【0016】

30

また、原料ガスの一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして水素を用いて成膜しているため、膜中に含まれる水素濃度は低減される。また、原料ガスの一つとして水素を使用しなかった場合に比べ、原料ガスの一つとして水素を用いて成膜することによって膜中に含まれるフッ素濃度も低減される。

【0017】

本明細書で開示する半導体膜の作製方法に関する発明の構成は、成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させて、希ガス元素を $1 \times 10^{18} / \text{cm}^3 \sim 1 \times 10^{22} / \text{cm}^3$ で含み、且つ非晶質構造を有する半導体膜を被表面上に成膜することを特徴とする非晶質構造を有する半導体膜の作製方法である。

【0018】

40

また、上記構成において、前記プラズマを発生させる際、成膜室内における圧力は、2.666Pa~133.3Pa、好ましくは、53.32Pa(0.4Torr)未満とすることが望ましい。

【0019】

また、上記構成において、希ガスに対する水素の流量比(H₂/希ガス)を0.2~5に制御することを特徴としている。

【0020】

また、上記構成において、前記プラズマを発生させるRFパワー密度は、0.0017W/cm²~1W/cm²であることを特徴としている。なお、1W/cm²よりも高いRFパワーとすると膜にならず粉になってしまったり、膜に半球状の浮きが発生したりする成

50

膜不良が発生しやすい。

【0021】

また、上記構成において、原料ガスとしてモノシランと希ガス元素と水素を用い、比率(モノシラン：希ガス)を0.1:99.9~1:9、好ましくは、1:99~5:95に制御して成膜し、高濃度に希ガス元素を含み非晶質構造を有する半導体膜、代表的にはアモルファスシリコン膜を形成することを特徴としている。また、モノシランに代えて、ジシランやトリシランを用いてもよい。また、成膜温度は300~500が好ましい。

【0022】

原料ガスとしてモノシラン(流量2sccm)とアルゴン(流量198sccm)と水素(10sccm)を用い、比率(モノシラン：希ガス)を1:99に制御して、成膜温度350、成膜圧力を6.665Pa(0.05Torr)、RFパワー50Wという成膜条件で成膜されたアモルファスシリコン膜表面付近のアルゴン/シリコン強度比をTXRFで測定してアルゴン濃度を求めた実験結果を図17に示す。

【0023】

また、上記構成において、前記半導体膜中のフッ素濃度は、 $2 \times 10^{16} / \text{cm}^3 \sim 8 \times 10^{16} / \text{cm}^3$ 、好ましくは $1 \times 10^{15} / \text{cm}^3 \sim 1 \times 10^{17} / \text{cm}^3$ であることを特徴としている。

【0024】

また、本明細書で開示する半導体装置の作製方法に関する発明の構成は、絶縁表面上に非晶質構造を有する第1の半導体膜を形成する第1工程と、前記非晶質構造を有する第1の半導体膜に金属元素を添加する第2工程と、前記第1の半導体膜を結晶化させて結晶構造を有する第1の半導体膜を形成する第3工程と、

前記結晶構造を有する第1の半導体膜の表面にバリア層を形成する第4の工程と、前記バリア層上にプラズマCVD法で希ガス元素を含む第2の半導体膜を形成する第5工程と、

前記第2の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第1の半導体膜中の前記金属元素を除去または低減する第6工程と、前記第2の半導体膜を除去する第7工程とを有することを特徴とする半導体装置の作製方法である。

【0025】

上記構成において、前記第2の半導体膜は、成膜室にモノシランと希ガスと水素とを原料ガスとして導入し、プラズマを発生させるプラズマCVD法により形成することを特徴としている。

【0026】

また、上記構成において、前記金属元素とはシリコンの結晶化を助長する金属元素であり、Fe、Ni、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種である。

【0027】

また、上記各構成において、前記希ガス元素は、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種である。

【0028】

(実験1)

ここで、プラズマCVD法を用い、原料ガスとしてモノシランとアルゴン元素と水素を用いて半導体基板上に形成されたアモルファスシリコン膜の膜中におけるアルゴン濃度のRFパワー密度依存性を調べることとした。

【0029】

まず、半導体基板をチャンバー内に搬送し、加熱して300に維持し、チャンバー内の圧力を66.65Pa(0.5Torr)となるように排気系で調節する。次いで、チャンバー内にガス導入系からSiH₄ガスを流量100sccm導入するとともに高周波電源

10

20

30

40

50

より放電周波数 27.12 MHz、投入RF電力 20W (RFパワー密度 0.033 W/cm² (電極面積 600 cm²)) の放電を行いながらプラズマCVD法で第1アモルファスシリコン膜を形成した。なお、この第1アモルファスシリコン膜はリファレンスである。

【0030】

次いで、第1アモルファスシリコン膜上に膜厚 200 nm の第2アモルファスシリコン膜を積層形成した。第2アモルファスシリコン膜は、300 に維持した後、チャンバー内の圧力を 26.66 Pa (0.2 Torr) となるように排気系で調節し、チャンバー内にガス導入系から SiH₄ ガスを流量 100 sccm、アルゴンガスを流量 500 sccm、水素ガスを 200 sccm でそれぞれ導入するとともに高周波電源より放電周波数 27.12 MHz、投入RF電力 20W (RFパワー密度 0.033 W/cm²) の放電を行なうながらプラズマCVD法で形成した。
10

【0031】

次いで、投入RF電力のみの条件を変え、第2アモルファスシリコン膜上に第3アモルファスシリコン膜 (RFパワー密度 0.166 W/cm²)、第4アモルファスシリコン膜 (RFパワー密度 0.333 W/cm²)、第5アモルファスシリコン膜 (RFパワー密度 0.5 W/cm²) を順次積層した。

【0032】

こうして半導体基板上に得られた積層膜に対して SIMS 分析を行い、膜中のアルゴン濃度を測定した結果を図2(A)に、フッ素濃度を測定した結果を図2(B)に、窒素濃度を測定した結果を図3(A)に、酸素濃度を測定した結果を図3(B)にそれぞれ示す。図3(A)から膜中の窒素濃度は、 $1 \times 10^{16} / \text{cm}^3 \sim 1 \times 10^{17} / \text{cm}^3$ 程度と読み取れる。また、図3(B)から膜中の酸素濃度は、 $4 \times 10^{17} / \text{cm}^3 \sim 3 \times 10^{18} / \text{cm}^3$ 程度と読み取れる。また、図示しないが、膜中の炭素濃度は、 $1 \times 10^{16} / \text{cm}^3 \sim 5 \times 10^{17} / \text{cm}^3$ であった。
20

【0033】

図2、図3から明かなように原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中のアルゴン濃度が、 $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ まで増加した。従って、水素とアルゴンとモノシランガスを原料ガスとするプラズマCVD法によって、高濃度、具体的には $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ の濃度でアルゴンを含むアモルファスシリコン膜を形成できる。一方、原料ガスとしてモノシランとアルゴンガスのみを用いた場合では、膜中のアルゴン濃度は、 $1 \times 10^{18} / \text{cm}^3$ 前後、即ち $5 \times 10^{17} / \text{cm}^3 \sim 2 \times 10^{18} / \text{cm}^3$ 程度しか含ませることができなかった。
30

【0034】

また、原料ガスに水素とアルゴンとモノシランガスを用いることで、アモルファスシリコン膜中のフッ素濃度が、 $2 \times 10^{16} / \text{cm}^3 \sim 8 \times 10^{16} / \text{cm}^3$ まで低減した。

【0035】

また、RFパワー密度を増加させるにつれ、アモルファスシリコン膜中のアルゴン濃度が増加した。なお、RFパワー密度を増加させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
40

【0036】

(実験2)

次に、プラズマCVD法を用い、チャンバー内の圧力の条件を振り、アモルファスシリコン膜の膜中におけるアルゴン濃度において、チャンバー内の圧力の依存性を調べた。

【0037】

まず、実験1と同じ条件でプラズマCVD法でリファレンスとなる第1アモルファスシリコン膜を半導体基板上に形成した。

【0038】

次いで、第1アモルファスシリコン膜上に膜厚 200 nm の第2アモルファスシリコン膜を積層形成した。第2アモルファスシリコン膜は、300 に維持した後、チャンバー内
50

の圧力を 5 . 3 3 2 P a (0 . 0 4 T o r r) となるように排気系で調節し、チャンバー内にガス導入系から Si H₄ ガスを流量 1 0 0 s c c m 、アルゴンガスを流量 1 0 0 s c c m 、水素ガスを 5 0 s c c m でそれぞれ導入するとともに高周波電源より放電周波数 2 7 . 1 2 M H z 、投入 R F 電力 2 0 W (R F パワー密度 0 . 0 3 3 W / c m²) の放電を行なながらプラズマ C V D 法で形成した。

【 0 0 3 9 】

次いで、チャンバー内の圧力とガス流量の条件を変え、第 2 アモルファスシリコン膜上に第 3 アモルファスシリコン膜（圧力 = 4 P a (0 . 0 3 T o r r) ）、Si H₄ ガスを流量 1 0 0 s c c m 、アルゴンガスを流量 5 0 s c c m 、水素ガスを 4 0 s c c m ）、第 4 アモルファスシリコン膜（圧力 2 . 6 6 6 P a (0 . 0 2 T o r r) ）、Si H₄ ガスを流量 1 0 0 s c c m 、アルゴンガスを流量 1 5 s c c m 、水素ガスを 1 2 s c c m を順次積層した。
10

【 0 0 4 0 】

こうして半導体基板上に得られた積層膜に対して S I M S 分析を行い、膜中のアルゴン濃度を測定した結果を図 4 (A) に、フッ素濃度を測定した結果を図 4 (B) に、窒素濃度を測定した結果を図 5 (A) に、酸素濃度を測定した結果を図 5 (B) にそれぞれ示す。また、炭素濃度は、 $1 \times 1 0^{16} / \text{c m}^3 \sim 5 \times 1 0^{17} / \text{c m}^3$ であった。

【 0 0 4 1 】

図 4 、図 5 から明かなように圧力を減圧、即ち高真空にさせるにつれ、アモルファスシリコン膜中のアルゴン濃度が減少した。なお、圧力を減圧させても膜中のフッ素濃度、窒素濃度、酸素濃度、及び炭素濃度はほとんど変化が見られなかった。
20

【 0 0 4 2 】

(実験 3)

ここでは、プラズマ C V D 法を用い、原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜の膜質について以下に述べる。

【 0 0 4 3 】

原料ガスとしてモノシランとアルゴン元素と水素を用いて形成されたアモルファスシリコン膜をフーリエ変換赤外分光法 (F T - I R 法) で得られる分光スペクトルデータを図 1 6 に示した。図 1 6 では波数 6 4 0 / c m の所で Si - Si 結合のピークと、波数 2 0 2 0 / c m の所でピークが見られる。波数 2 0 0 0 / c m が Si - H 結合のピーク、波数 2 1 0 0 / c m が Si - H₂ 結合のピークとされており、図 1 6 の波数 2 0 2 0 / c m のピークは主に Si - H 結合であり僅かに Si - H₂ 結合を有しているため現れたピークであると言える。
30

【 0 0 4 4 】

【 発明の実施の形態 】

本発明の実施形態について、以下に説明する。

【 0 0 4 5 】

(実施の形態 1)

以下に本発明を用いた代表的な T F T の作製手順を簡略に図 1 を用いて示す。ここではゲッタリングサイトとして本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜を用いた例を示す。
40

【 0 0 4 6 】

図 1 (A) 中、 1 0 は、絶縁表面を有する基板、 1 1 はブロッキング層となる絶縁膜、 1 2 は非晶質構造を有する半導体膜である。

【 0 0 4 7 】

図 1 (A) において、基板 1 0 はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したもの用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

【 0 0 4 8 】

まず、図 1 (A) に示すように基板 1 0 上に酸化シリコン膜、窒化シリコン膜または酸化
50

窒化シリコン膜 (SiO_xN_y) 等の絶縁膜から成る下地絶縁膜 11 を形成する。代表的な一例は下地絶縁膜 11 として 2 層構造から成り、 SiH_4 、 NH_3 、及び N_2O を反応ガスとして成膜される第 1 酸化窒化シリコン膜を 50 ~ 100 nm、 SiH_4 、及び N_2O を反応ガスとして成膜される第 2 酸化窒化シリコン膜を 100 ~ 150 nm の厚さに積層形成する構造が採用される。また、下地絶縁膜 11 の一層として膜厚 10 nm 以下の窒化シリコン膜 (SiN 膜)、或いは第 2 酸化窒化シリコン膜 (SiN_xO_y 膜 (X Y)) を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第 1 酸化窒化シリコン膜、第 2 酸化窒化シリコン膜、窒化シリコン膜とを順次積層した 3 層構造を用いてもよい。

10

【0049】

次いで、下地絶縁膜上に非晶質構造を有する第 1 の半導体膜 12 を形成する。第 1 の半導体膜 12 は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマ CVD 法や減圧 CVD 法、或いはスパッタ法で 10 ~ 100 nm の厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためにには、非晶質構造を有する第 1 の半導体膜 12 の膜中に含まれる酸素、窒素などの不純物濃度を $5 \times 10^{18}/\text{cm}^3$ (二次イオン質量分析法 (SIMS) にて測定した原子濃度) 以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理 (電界研磨処理) やオイルフリーの真空排気系を備えた超高真空対応の CVD 装置を用いることが望ましい。

20

【0050】

次いで、非晶質構造を有する第 1 の半導体膜 12 を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜 (アモルファスシリコン膜とも呼ばれる) に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第 1 の半導体膜 12 の表面に、結晶化を促進する触媒作用のある金属元素 (ここでは、ニッケル) を重量換算で 1 ~ 100 ppm 含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層 13 を形成する。(図 1 (B)) 塗布によるニッケル含有層 13 の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。

30

【0051】

次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図 1 (C) に示す結晶構造を有する第 1 の半導体膜 14 が形成される。なお、結晶化後での第 1 の半導体膜 14 に含まれる酸素濃度は、 $5 \times 10^{18}/\text{cm}^3$ 以下とすることが望ましい。ここでは、脱水素化のための熱処理 (450 ℃、1 時間) の後、結晶化のための熱処理 (550 ~ 650 ℃ で 4 ~ 24 時間) を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、1 ~ 60 秒、好ましくは 30 ~ 60 秒点灯させ、それを 1 回 ~ 10 回繰り返し、半導体膜が瞬間に 600 ~ 1000 度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第 1 の半導体膜 14 に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時にやって結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。

40

50

【0052】

このようにして得られる第1の半導体膜14には、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、 $1 \times 10^{19}/\text{cm}^3$ を越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。

【0053】

次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第1の半導体膜14に対してレーザー光を照射することが好ましい。レーザー光を照射した場合、表面に薄い酸化膜（図示しない）が形成される。このレーザー光には波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。また、連続発振のレーザ（YAGレーザ、 YVO_4 レーザ、YLFレーザ、 YAlO_3 レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザ）を用い、基本波の第2高調波～第4高調波を適用してもよい。代表的には、Nd:YVO₄レーザー（基本波1064nm）の第2高調波（532nm）や第3高調波（355nm）を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振の YVO_4 レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中に YVO_4 結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または橢円形状のレーザ光に成形して、被処理体に照射する。なお、照射面におけるレーザ光の形状（レーザースポット）は光学系からなるビーム形成手段により短径の長さが3～100μmとし、長径の長さが100μm以上である橢円形状であるとする。橢円形状に代えて、短辺の長さが3～100μmとし、長辺の長さが100μm以上である矩形形状としてもよい。前記形状を矩形状または橢円状としたのは、基板全面を効率よくレーザアニールするためである。ここで、長径（または長辺）の長さを100μm以上としたのは、レーザアニールに適したエネルギー密度を有するレーザ光であれば、実施者が長径（または長辺）の長さを適宜決定すればよいからである。このときのエネルギー密度は0.01～100MW/cm²程度（好ましくは0.1～10MW/cm²）が必要である。そして、10～2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

【0054】

上記結晶化後のレーザー光の照射により形成された酸化膜では、不十分であるため、さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計1～10nmの酸化膜からなるバリア層15を形成し、このバリア層15上に希ガス元素を含む第2の半導体膜16を形成する。（図1（D））なお、ここでは、結晶構造を有する第1の半導体膜14に対してレーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。このバリア層15は、後の工程で第2の半導体膜16のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層15の形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層15の形成方法としては、プラズマCVD法やスパッタ法や蒸着法などで1～10nm程度の酸化膜を堆積してバリア層としても良い。バリア層の形成にプラズマCVD法やスパッタ法や蒸着法などを用いる場合には、前記結晶構造を有する半導体膜の表面を洗浄し、自然酸化膜やレーザー光の照射により形成された酸化膜などを除去した後で形成することが望ましい。

【0055】

また、バリア層の形成にプラズマCVD法を用いる場合、原料ガスとしてシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（NO_xで表記されるガス）を用い、パルス発振させて成膜する。例えば、原料ガスとしてモノシラン（SiH₄）と亜酸化窒素（N₂O）、或いは、TEOSガスとN₂O、或いはTEOSガスとN₂OとO₂

10

20

30

40

50

を用い、10 nm以下、好ましくは5 nm以下の酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射でオゾンを発生させて結晶構造を有する半導体膜の表面を酸化して得られる酸化膜と比較して、結晶構造を有する第1の半導体膜との密着性が高く、後の工程（第2の半導体膜の形成）でピーリングが発生しない。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させることができる。

【0056】

10

また、バリア層の形成にプラズマCVD法を用いた場合、希ガス元素を含む第2の半導体膜と、バリア層を大気に触れさせることなく成膜することが可能であり、さらに同一チャンバーで連続的に成膜することも可能であるため、スループットに優れている。

【0057】

また、他のバリア層15の形成方法としては、クリーンオーブンを用い、200～350程度に加熱して薄い酸化膜を形成しても良い。なお、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたバリア層15は、後のゲッタリングで第1の半導体膜中のニッケルが第2の半導体膜に移動可能な膜質または膜厚とする必要がある。本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。

20

【0058】

ここでは、希ガス元素を含む第2の半導体膜16をプラズマCVD法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（He）、ネオン（Ne）、アルゴン（Ar）、クリプトン（Kr）、キセノン（Xe）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ar）が好ましい。ここでは原料ガスとして、モノシリラン、アルゴン、水素を用いることによって、アルゴンを $1 \times 10^{18} / \text{cm}^3$ ～ $1 \times 10^{22} / \text{cm}^3$ 、好ましくは、 $1 \times 10^{20} / \text{cm}^3$ ～ $1 \times 10^{21} / \text{cm}^3$ の濃度で含み、ゲッタリング効果が得られる第2の半導体膜をプラズマCVD法で成膜することができる。なお、第2の半導体膜は、膜中のフッ素濃度が $2 \times 10^{16} / \text{cm}^3$ ～ $8 \times 10^{16} / \text{cm}^3$ の濃度にまで低減され、水素濃度も比較的低い値となる。

30

【0059】

膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダンギングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ar）、クリプトン（Kr）、キセノン（Xe）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。

【0060】

40

次いで、加熱処理を行い、第1の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図1（E））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図1（E）中の矢印の方向（即ち、基板側から第2の半導体膜表面に向かう方向）に金属元素が移動し、バリア層15で覆われた第1の半導体膜14に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第1の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第1の半導体膜16に偏析しないよう全て第2の半導体膜16に移動させ、第1の半導体膜14に含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が $1 \times 10^{18} / \text{cm}^3$ 以下、望ましくは $1 \times 10^{17} / \text{cm}^3$ 以下になるように十分ゲッタリングする。

50

【0061】

なお、このゲッタリングの加熱処理の条件、或いは第2の半導体膜の膜厚によっては、第2の半導体膜が一部結晶化される場合もある。第2の半導体膜が結晶化してしまうとダングリングボンドや格子歪みや不対結合手が減少してゲッタリング効果の低減を招くことから、好ましくは、第2の半導体膜が結晶化しない加熱処理の条件、或いは第2の半導体膜の膜厚とする。いずれにせよ、第2の半導体膜、即ち希ガス元素を含有する非晶質シリコン膜は、希ガス元素を含まない非晶質シリコン膜と比べて結晶化が生じにくいため、ゲッタリングサイトとして最適である。

【0062】

また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第1の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。10

【0063】

本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第1の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。

【0064】

強光を照射する処理を用いる場合は、加熱用のランプ光源を1～60秒、好ましくは30～60秒点灯させ、それを1～10回、好ましくは2～6回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には600～1000、好ましくは700～750程度に半導体膜が加熱されるようとする。20

【0065】

また、熱処理で行う場合は、窒素雰囲気中で450～800、1～24時間、例えば550にて14時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。

【0066】

次いで、バリア層15をエッチングストッパーとして、16で示した第2の半導体膜のみを選択的に除去した後、バリア層15を除去し、第1の半導体膜16を公知のパターニング技術を用いて所望の形状の半導体層17を形成する。（図1(F)）第2の半導体膜のみを選択的にエッチングする方法としては、 ClF_3 によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 $(\text{CH}_3)_4\text{NOH}$ ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第2の半導体膜を除去した後、バリア層の表面をTRFでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。また、バリア層を除去した後、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。

【0067】

次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜18となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。40

【0068】

次いで、ゲート絶縁膜18の表面を洗浄した後、ゲート電極19を形成する。次いで、半導体にn型を付与する不純物元素（P、As等）、ここではリンを適宜添加して、ソース領域20及びドレイン領域21を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温～300の雰囲気中において、表面または裏面からYAGレーザーの第2高調波を照射して不純物元素を活性化させることは非常に有効である50

。YAGレーザーはメンテナンスが少ないため好ましい活性化手段である。

【0069】

以降の工程は、層間絶縁膜23を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極24、ドレイン電極25を形成してTFT(nチャネル型TFT)を完成させる。(図1(G))

【0070】

こうして得られたTFTのチャネル形成領域22に含まれる金属元素の濃度は $1 \times 10^{17} / cm^3$ 未満とすることができます。

【0071】

また、本発明は図1(G)のTFT構造に限定されず、必要があればチャネル形成領域とドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD:Lightly Doped Drain)構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate-drain Overlapped LDD)構造としてもよい。

【0072】

また、ここではnチャネル型TFTを用いて説明したが、n型不純物元素に代えてp型不純物元素を用いることによってpチャネル型TFTを形成することは言うまでもない。

10

20

【0073】

また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型(逆スタガ型)TFTや順スタガ型TFTに適用することが可能である。

【0074】

(実施の形態2)

ここではTFTの活性層として本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜を用いた例を示す。

【0075】

まず、絶縁表面を有する基板上にゲート電極を形成し、該ゲート電極を覆うゲート絶縁膜を形成し、該ゲート絶縁膜上に、本発明の希ガス元素を含み、且つ非晶質構造を有する第1の半導体膜を形成する。ここでは原料ガスとして、モノシリラン、アルゴン、水素を用いることによって、アルゴンを $1 \times 10^{18} / cm^3 \sim 1 \times 10^{22} / cm^3$ 、好ましくは、 $1 \times 10^{20} / cm^3 \sim 1 \times 10^{21} / cm^3$ の濃度で含み、且つ、フッ素を $2 \times 10^{16} / cm^3 \sim 8 \times 10^{16} / cm^3$ の濃度で含み、且つ、水素濃度が比較的低く、非晶質構造を有する第1の半導体膜をプラズマCVD法で成膜することができる。次いで、一導電型(n型またはp型)の不純物元素を含有する第2の半導体膜を積層する。次いで、非晶質構造を有する第1の半導体膜のうち、活性層となる部分以外の不要な部分をエッチングで除去する。次いで、全面に導電膜からなる導電膜を成膜した後に、前記導電膜と一導電型(n型またはp型)の不純物元素を含有する第2の半導体膜の一部を除去して、半導体膜からなるソース領域とドレイン領域を形成し、同時に導電膜からなるドレイン配線とソース配線も形成する。さらに第1の半導体膜の一部を除去して、チャネル・エッチ型のボトムゲート構造のTFTを作製する。このTFTに画素電極を設ければ、液晶表示装置における画素部のTFTに使用することができる。

30

40

【0076】

また、本発明は、アモルファスシリコンTFTと呼ばれている上記TFTに限定されず、ポリシリコンTFTと呼ばれるTFTの活性層にも適用できる。

【0077】

その場合、実施の形態1に示した下地絶縁膜上に設ける非晶質構造を有する第1の半導体膜12として、本発明の希ガス元素を含み、且つ非晶質構造を有する第1の半導体膜を用

50

いる。そして、結晶化技術（固相成長法、レーザー結晶化方法、金属元素を触媒として用いた熱処理による固相成長法など）により結晶化を行って結晶構造を有する半導体を形成し、パターニングしてTFTの活性層とすればよい。本発明の非晶質構造を有する半導体膜は、膜中の水素濃度およびフッ素濃度が低減されているため、結晶化の際に有利である。ここでは原料ガスとして、モノシリコン、アルゴン、水素を用いることによって、アルゴンを $1 \times 10^{18} / \text{cm}^3 \sim 1 \times 10^{22} / \text{cm}^3$ 、好ましくは、 $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ の濃度で含み、非晶質構造を有する第1の半導体膜をプラズマCVD法で成膜することができる。

【0078】

例えば、レーザー結晶化を行う場合、絶縁表面を有する基板上に、本発明の希ガス元素及び窒素を含み、且つ非晶質構造を有する第1の半導体膜を成膜した後、レーザー結晶化を行う。

【0079】

用いるレーザー光としては、パルス発振型または連続発光型であるエキシマレーザーやYAGレーザーやYVO₄レーザー、YLFレーザー、YAlO₃レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレーザなどを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宜選択するものであるが、パルス発振型のエキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100~400mJ/cm²(代表的には200~300mJ/cm²)とする。また、パルス発振型のYAGレーザーやYVO₄レーザーを用いる場合にはその第2高調波または第3高調波を用いパルス発振周波数1~10kHzとし、レーザーエネルギー密度を300~600mJ/cm²(代表的には350~500mJ/cm²)とすると良い。そして幅100~1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を80~98%として行えばよい。

【0080】

また、YVO₄レーザーで代表される連続発振型のレーザーを用いる場合、出力10Wの連続発振のYVO₄レーザーから射出されたレーザ光を非線形光学素子により高調波(第2高調波~第4高調波)に変換する。また、共振器の中にYVO₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または橢円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01~100MW/cm²程度(好ましくは0.1~10MW/cm²)が必要である。そして、0.5~2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

【0081】

(実施の形態3)

また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、基板上に各素子を形成した後、基板とTFT等の素子とを分離する際、エッチング処理、或いはレーザー光の照射によって層内または界面において剥離現象が生じる層(剥離層)として用いることもできる。この剥離層は、基板上に接して設け、剥離層上に絶縁膜およびTFTを形成する。

【0082】

また、本発明の希ガス元素を含み、且つ非晶質構造を有する半導体膜は、従来の非晶質構造を有する半導体膜と比較して、エッチングレートが異なるため、各種エッチング工程のエッチングストッパーに用いることができる。

【0083】

さらに、本発明の希ガス元素を含み、且つ、非晶質構造を有する半導体膜は、実施の形態1で説明した方法とは別の方で結晶化した半導体膜や、その他の一般的な半導体膜のゲッタリングサイトとしても用いることができる。

10

20

30

40

50

【0084】

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

【0085】

(実施例)

[実施例1]

本発明の実施例を図6～図8を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFT(nチャネル型TFT及びpチャネル型TFT)を同時に作製する方法について詳細に説明する。

【0086】

10

まず、基板100上に下地絶縁膜101を形成し、結晶構造を有する第1の半導体膜を得た後、所望の形状にエッティング処理して島状に分離された半導体層102～106を形成する。

【0087】

20

基板100としては、ガラス基板(#1737)を用い、下地絶縁膜101としては、プラズマCVD法で成膜温度400℃、原料ガスSiH₄、NH₃、N₂Oから作製される酸化窒化シリコン膜101a(組成比Si=32%、O=27%、N=24%、H=17%)を50nm(好ましくは10～200nm)形成する。次いで、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釀)で除去する。次いでプラズマCVD法で成膜温度400℃、原料ガスSiH₄、N₂Oから作製される酸化窒化シリコン膜101b(組成比Si=32%、O=59%、N=7%、H=2%)を100nm(好ましくは50～200nm)の厚さに積層形成し、さらに大気解放せずにプラズマCVD法で成膜温度300℃、成膜ガスSiH₄で非晶質構造を有する半導体膜(ここではアモルファスシリコン膜)を54nmの厚さ(好ましくは25～80nm)で形成する。

【0088】

30

本実施例では下地膜101を2層構造として示したが、前記絶縁膜の単層膜または2層以上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(Si_{1-x}Ge_x(X=0.0001～0.02))合金などを用い、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により形成すればよい。また、プラズマCVD装置は、枚葉式の装置でもよいし、バッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体膜とを連続成膜してもよい。

【0089】

次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約2nmの極薄い酸化膜を形成する。次いで、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行う。ここでは、ジボラン(B₂H₆)を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧15kV、ジボランを水素で1%に希釀したガス流量30sccm、ドーズ量2×10¹²/cm²で非晶質シリコン膜にボロンを添加した。

【0090】

40

次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。

【0091】

次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、500～650℃で4～24時間で行えればよい。ここでは脱水素化のための熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化技術、例え

50

ば固相成長法やレーザー結晶化法を用いてもよい。

【0092】

次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するための第1のレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波、第3高調波を用いる。いずれにしても、繰り返し周波数10~1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100~500mJ/cm²に集光し、90~95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz、エネルギー密度393mJ/cm²で第1のレーザー光の照射を大気中で行なう。なお、大気中、または酸素雰囲気中で行うため、第1のレーザー光の照射により表面に酸化膜が形成される。
10

【0093】

次いで、第1のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第2のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光(第2のレーザー光)には波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。第2のレーザー光のエネルギー密度は、第1のレーザー光のエネルギー密度より大きくし、好ましくは30~60mJ/cm²大きくする。ここでは、繰り返し周波数30Hz、エネルギー密度453mJ/cm²で第2のレーザー光の照射を行ない、半導体膜表面における凹凸のP-V値(Peak to Valley、高さの最大値と最小値の差分)が50nm以下となる。このP-V値は、AFM(原子間力顕微鏡)により得られる。
20

【0094】

また、本実施例では第2のレーザー光の照射を全面に行なったが、オフ電流の低減は、画素部の TFT に特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。

【0095】

また、本実施例では第2のレーザー光の照射を行って平坦化する例を示したが、特に行わなくともよい。

【0096】

次いで、オゾン水で表面を120秒処理して合計1~5nmの酸化膜からなるバリア層を形成する。
30

【0097】

次いで、バリア層上に上記実施の形態1に示したプラズマCVD法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚150nmで形成する。

【0098】

本実施例のプラズマCVD法による成膜条件は、基板温度を300とし、チャンバー内の圧力を26.66Pa(0.2Torr)とし、チャンバー内にガス導入系からSiH₄ガスを流量100sccm、アルゴンガスを流量500sccm、水素ガスを200sccmでそれぞれ導入するとともに高周波電源より放電周波数27.12MHz、投入RF電力300W(RFパワー密度0.5W/cm²)の放電を行う。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、 $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ である。その後、ランプアニール装置を用いて650、3分の熱処理を行いゲッタリングする。
40

【0099】

次いで、バリア層をエッティングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

【0100】

次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層 102～106 を形成する。半導体層を形成した後、レジストからなるマスクを除去する。

【0101】

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜 107 となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマ CVD 法により 115 nm の厚さで酸化窒化シリコン膜（組成比 Si = 32%、O = 59%、N = 7%、H = 2%）で形成する。

【0102】

次いで、図 6 (A) に示すように、ゲート絶縁膜 107 上に膜厚 20～100 nm の第 1 の導電膜 108a と、膜厚 100～400 nm の第 2 の導電膜 108b とを積層形成する。本実施例では、ゲート絶縁膜 107 上に膜厚 50 nm の窒化タンタル膜、膜厚 370 nm のタングステン膜を順次積層する。

【0103】

第 1 の導電膜及び第 2 の導電膜を形成する導電性材料としては Ta、W、Ti、Mo、Al、Cu から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第 1 の導電膜及び第 2 の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu 合金を用いてもよい。また、2 層構造に限定されず、例えば、膜厚 50 nm のタングステン膜、膜厚 500 nm のアルミニウムとシリコンの合金 (Al - Si) 膜、膜厚 30 nm の窒化チタン膜を順次積層した 3 層構造としてもよい。また、3 層構造とする場合、第 1 の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第 2 の導電膜のアルミニウムとシリコンの合金 (Al - Si) 膜に代えてアルミニウムとチタンの合金膜 (Al - Ti) を用いてもよいし、第 3 の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。

【0104】

次に、図 6 (B) に示すように光露光工程によりレジストからなるマスク 110～115 を形成し、ゲート電極及び配線を形成するための第 1 のエッチング処理を行う。第 1 のエッチング処理では第 1 及び第 2 のエッチング条件で行う。エッチングには ICP (Inductively Coupled Plasma : 誘導結合型プラズマ) エッチング法を用いると良い。ICP エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Cl₂、BCl₃、SiCl₄、CCl₄などを代表とする塩素系ガスまたは CF₄、SF₆、NF₃などを代表とするフッ素系ガス、または O₂を適宜用いることができる。

【0105】

本実施例では、基板側（試料ステージ）にも 150 W の RF (13.56 MHz) 電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5 cm × 12.5 cm であり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径 25 cm の円板である。この第 1 のエッチング条件により W 膜をエッチングして第 1 の導電層の端部をテーパー形状とする。第 1 のエッチング条件での W 対するエッチング速度は 200.39 nm / min、TaN 対するエッチング速度は 80.32 nm / min であり、TaN 対する W の選択比は約 2.5 である。また、この第 1 のエッチング条件によって、W のテーパー角は、約 26° となる。この後、レジストからなるマスク 110～115 を除去せずに第 2 のエッチング条件に変え、エッチング用ガスに CF₄ と Cl₂ を用い、それぞれのガス流量比を 30 / 30 (sccm) とし、1 Pa の圧力でコイル型の電極に 500 W の RF (13.56 MHz) 電力を投入してプラズマを生成して約 30 秒程度のエッチングを行った。基板側（試料ステージ）にも 20 W の RF (13.56 MHz) 電力を投入し、実質的に負の自己バイアス電圧を印加する。CF₄ と Cl₂ を混合した

10

20

30

40

50

第2のエッティング条件ではW膜及びTaN膜とも同程度にエッティングされる。第2のエッティング条件でのWに対するエッティング速度は58.97 nm/min、TaNに対するエッティング速度は66.43 nm/minである。なお、ゲート絶縁膜上に残渣を残すことなくエッティングするためには、10~20%程度の割合でエッティング時間を増加させると良い。

【0106】

上記第1のエッティング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第1の導電層及び第2の導電層の端部がテーパー形状となる。このテーパー部の角度は15~45°とすればよい。

【0107】

こうして、第1のエッティング処理により第1の導電層と第2の導電層から成る第1の形状の導電層117~121(第1の導電層117a~121aと第2の導電層117b~121b)を形成する。ゲート絶縁膜となる絶縁膜107は、10~20 nm程度エッティングされ、第1の形状の導電層117~121で覆われない領域が薄くなつたゲート絶縁膜116となる。

【0108】

次いで、レジストからなるマスクを除去せずに第2のエッティング処理を行う。(図6(C))ここでは、エッティング用ガスにSF₆とCl₂とO₂とを用い、それぞれのガス流量比を24/12/24(ccm)とし、1.3 Paの圧力でコイル型の電極に700 WのRF(13.56 MHz)電力を投入してプラズマを生成してエッティングを25秒行った。基板側(試料ステージ)にも10 WのRF(13.56 MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッティング処理でのWに対するエッティング速度は227.3 nm/min、TaNに対するエッティング速度は32.1 nm/minであり、TaNに対するWの選択比は7.1であり、絶縁膜116であるSiONに対するエッティング速度は33.7 nm/minであり、SiONに対するWの選択比は6.83である。このようにエッティングガス用ガスにSF₆を用いた場合、絶縁膜116との選択比が高いので膜減りを抑えることができる。本実施例では絶縁膜116において約8 nmしか膜減りが起きない。

【0109】

この第2のエッティング処理によりWのテーパー角は70°となつた。この第2のエッティング処理により第2の導電層124b~129bを形成する。一方、第1の導電層は、ほとんどエッティングされず、第1の導電層124a~129aとなる。なお、第1の導電層124a~129aは、第1の導電層117a~122aとほぼ同一サイズである。実際には、第1の導電層の幅は、第2のエッティング処理前に比べて約0.3 μm程度、即ち線幅全体で0.6 μm程度後退する場合もあるがほとんどサイズに変化がない。また、図6(B)および図6(C)では、第1の導電層のテーパー部の長さは同一として図示しているが、実際は、配線幅の依存性があるため、配線幅によって第1の導電層のテーパー部の長さが変化する。

【0110】

また、2層構造に代えて、膜厚50 nmのタンゲステン膜、膜厚500 nmのアルミニウムとシリコンの合金(A1-Si)膜、膜厚30 nmの窒化チタン膜を順次積層した3層構造とした場合、第1のエッティング処理の第1のエッティング条件としては、BCl₃とCl₂とO₂とを原料ガスに用い、それぞれのガス流量比を65/10/5(ccm)とし、基板側(試料ステージ)に300 WのRF(13.56 MHz)電力を投入し、1.2 Paの圧力でコイル型の電極に450 WのRF(13.56 MHz)電力を投入してプラズマを生成して117秒のエッティングを行えばよく、第1のエッティング処理の第2のエッティング条件としては、CF₄とCl₂とO₂とを用い、それぞれのガス流量比を25/25/10(ccm)とし、基板側(試料ステージ)にも20 WのRF(13.56 MHz)電力を投入し、1 Paの圧力でコイル型の電極に500 WのRF(13.56 MHz)電力を投入してプラズマを生成して約30秒程度のエッティングを行えばよく、第2のエッ

10

20

30

40

50

チング処理としては B C 1₃ と C 1₂ を用い、それぞれのガス流量比を 20 / 60 (sccm) とし、基板側（試料ステージ）には 100 W の RF (13.56 MHz) 電力を投入し、1.2 Pa の圧力でコイル型の電極に 600 W の RF (13.56 MHz) 電力を投入してプラズマを生成してエッチングを行えばよい。

【 0111 】

次いで、レジストからなるマスクを除去した後、第 1 のドーピング処理を行って図 6 (D) の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を 1.5×10^{14} atoms/cm² とし、加速電圧を 60 ~ 100 keV として行う。n 型を付与する不純物元素として、典型的にはリン (P) または砒素 (As) を用いる。この場合、第 1 の導電層及び第 2 の導電層 124 ~ 128 が n 型を付与する不純物元素に対するマスクとなり、自己整合的に第 1 の不純物領域 130 ~ 134 が形成される。第 1 の不純物領域 130 ~ 134 には $1 \times 10^{16} \sim 1 \times 10^{17}$ /cm³ の濃度範囲で n 型を付与する不純物元素を添加する。ここでは、第 1 の不純物領域と同じ濃度範囲の領域を n⁻ 領域とも呼ぶ。
10

【 0112 】

なお、本実施例ではレジストからなるマスクを除去した後、第 1 のドーピング処理を行つたが、レジストからなるマスクを除去せずに第 1 のドーピング処理を行ってもよい。また、図 6 (D) では、便宜上、第 1 の導電層のテーパー部の長さは同一として図示しているが、実際は、配線幅によって第 1 の導電層のテーパー部の長さが変化している。従って、同一基板上に配線幅の異なる配線が複数設けられている場合、ドーピングされる領域の幅もそれぞれ異なる。
20

【 0113 】

次いで、図 7 (A) に示すようにレジストからなるマスク 135 ~ 137 を形成し第 2 のドーピング処理を行う。マスク 135 は駆動回路の p チャネル型 TFT を形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク 136 は駆動回路の n チャネル型 TFT の一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク 137 は画素部の TFT を形成する半導体層のチャネル形成領域及びその周辺の領域と保持容量となる領域とを保護するマスクである。

【 0114 】

第 2 のドーピング処理におけるイオンドープ法の条件はドーズ量を 1.5×10^{15} atoms/cm² とし、加速電圧を 60 ~ 100 keV としてリン (P) をドーピングする。ここでは、第 2 の導電層 124 b ~ 126 b をマスクとして各半導体層に不純物領域が自己整合的に形成される。勿論、マスク 135 ~ 137 で覆われた領域には添加されない。こうして、第 2 の不純物領域 138 ~ 140 と、第 3 の不純物領域 142 が形成される。第 2 の不純物領域 138 ~ 140 には $1 \times 10^{20} \sim 1 \times 10^{21}$ /cm³ の濃度範囲で n 型を付与する不純物元素を添加されている。ここでは、第 2 の不純物領域と同じ濃度範囲の領域を n⁺ 領域とも呼ぶ。
30

【 0115 】

また、第 3 の不純物領域は第 1 の導電層により第 2 の不純物領域よりも低濃度に形成され、 $1 \times 10^{18} \sim 1 \times 10^{19}$ /cm³ の濃度範囲で n 型を付与する不純物元素を添加されることになる。なお、第 3 の不純物領域は、テーパー形状である第 1 の導電層の部分を通過させてドーピングを行うため、テーパー部の端部に向かって不純物濃度が増加する濃度勾配を有している。ここでは、第 3 の不純物領域と同じ濃度範囲の領域を n⁻ 領域とも呼ぶ。また、マスク 136、137 で覆われた領域は、第 2 のドーピング処理で不純物元素が添加されず、第 1 の不純物領域 144、145 となる。
40

【 0116 】

次いで、レジストからなるマスク 135 ~ 137 を除去した後、新たにレジストからなるマスク 146 ~ 148 を形成して図 7 (B) に示すように第 3 のドーピング処理を行う。

【 0117 】

駆動回路において、上記第 3 のドーピング処理により、p チャネル型 TFT を形成する半
50

導体層および保持容量を形成する半導体層に p 型の導電型を付与する不純物元素が添加された第 4 の不純物領域 149、150 及び第 5 の不純物領域 151、152 を形成する。

【 0118 】

また、第 4 の不純物領域 149、150 には $1 \times 10^{20} \sim 1 \times 10^{21}/\text{cm}^3$ の濃度範囲で p 型を付与する不純物元素が添加されるようとする。尚、第 4 の不純物領域 149、150 には先の工程でリン (P) が添加された領域 (n⁻ 領域) であるが、p 型を付与する不純物元素の濃度がその 1.5 ~ 3 倍添加されていて導電型は p 型となっている。ここでは、第 4 の不純物領域と同じ濃度範囲の領域を p⁺ 領域とも呼ぶ。

【 0119 】

また、第 5 の不純物領域 151、152 は第 2 の導電層 125a のテープ部分と重なる領域に形成されるものであり、 $1 \times 10^{18} \sim 1 \times 10^{20}/\text{cm}^3$ の濃度範囲で p 型を付与する不純物元素が添加されるようとする。ここでは、第 5 の不純物領域と同じ濃度範囲の領域を p⁻ 領域とも呼ぶ。

【 0120 】

以上までの工程でそれぞれの半導体層に n 型または p 型の導電型を有する不純物領域が形成される。導電層 124 ~ 127 は TFT のゲート電極となる。また、導電層 128 は画素部において保持容量を形成する一方の電極となる。さらに、導電層 129 は画素部においてソース配線を形成する。

【 0121 】

また、導電層 124 ~ 127 及び不純物領域 (第 1 の不純物領域 ~ 第 5 の不純物領域) が形成できるのであれば特に上記工程順序に限定されず、各エッチング順序、各ドーピング順序を適宜変更してもよい。

【 0122 】

次いで、ほぼ全面を覆う絶縁膜 (図示しない) を形成する。本実施例では、プラズマ CVD 法により膜厚 50 nm の酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。

【 0123 】

次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法 (RTA 法)、或いは YAG レーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方のうち、いずれかと組み合わせた方法によって行う。

【 0124 】

また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。

【 0125 】

次いで、窒化シリコン膜からなる第 1 の層間絶縁膜 153 を形成して熱処理 (300 ~ 550 度 1 ~ 12 時間の熱処理) を行い、半導体層を水素化する工程を行う。(図 7 (C)) この工程は第 1 の層間絶縁膜 153 に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜 (図示しない) の存在に關係なく半導体層を水素化することができる。ただし、本実施例では、第 2 の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第 2 の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化 (プラズマにより励起された水素を用いる) を行っても良い。

【 0126 】

次いで、第 1 の層間絶縁膜 153 上に有機絶縁物材料から成る第 2 の層間絶縁膜 154 を形成する。本実施例では膜厚 1.6 μm のアクリル樹脂膜を形成する。次いで、ソース配線 129 に達するコンタクトホールと、導電層 127、128 に達するコンタクトホールと、各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第 1 の層間絶縁膜をエッチングストッパーとして第 2 の層

10

20

30

40

50

間絶縁膜をエッティングした後、絶縁膜（図示しない）をエッティングストッパーとして第1の層間絶縁膜をエッティングしてから絶縁膜（図示しない）をエッティングした。

【0127】

その後、A1、Ti、Mo、Wなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、A1またはAgを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソース電極またはドレイン電極155～160、ゲート配線162、接続配線161、画素電極163が形成される。

【0128】

以上の様にして、nチャネル型TFT201、pチャネル型TFT202、nチャネル型TFT203を有する駆動回路206と、nチャネル型TFTからなる画素TFT204、保持容量205とを有する画素部207を同一基板上に形成することができる。（図8）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。10

【0129】

画素部207において、画素TFT204（nチャネル型TFT）にはチャネル形成領域167、ゲート電極を形成する導電層127の外側に形成される第1の不純物領域（n⁻領域）145とソース領域として機能する第2の不純物領域（n⁺領域）140を有している。また、保持容量205の一方の電極として機能する半導体層には第4の不純物領域150、第5の不純物領域152が形成されている。保持容量205は、絶縁膜（ゲート絶縁膜と同一膜）116を誘電体として、第2の電極128と、半導体層150、152、168とで形成されている。20

【0130】

また、駆動回路206において、nチャネル型TFT201（第1のnチャネル型TFT）はチャネル形成領域164、ゲート電極を形成する導電層124の一部と絶縁膜を介して重なる第3の不純物領域（n⁻領域）142とソース領域またはドレイン領域として機能する第2の不純物領域（n⁺領域）138を有している。

【0131】

また、駆動回路206において、pチャネル型TFT202にはチャネル形成領域165、ゲート電極を形成する導電層125の一部と絶縁膜を介して重なる第5不純物領域（p⁻領域）151とソース領域またはドレイン領域として機能する第4の不純物領域（p⁺領域）149を有している。30

【0132】

また、駆動回路206において、nチャネル型TFT203（第2のnチャネル型TFT）にはチャネル形成領域166、ゲート電極を形成する導電層126の外側に第1の不純物領域（n⁻領域）144とソース領域またはドレイン領域として機能する第2の不純物領域（n⁺領域）139を有している。

【0133】

これらのTFT201～203を適宜組み合わせてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成し、駆動回路206を形成すればよい。例えば、CMOS回路を形成する場合には、nチャネル型TFT201とpチャネル型TFT202を相補的に接続して形成すればよい。40

【0134】

特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、nチャネル型TFT203の構造が適している。

【0135】

また、信頼性が最優先とされる回路には、GOLD構造であるnチャネル型TFT201の構造が適している。

【0136】

また、半導体膜表面の平坦化を向上させることによって信頼性を向上させることができるので、GOLD構造のTFTにおいて、ゲート電極とゲート絶縁膜を介して重なる不純物50

領域の面積を縮小しても十分な信頼性を得ることができる。具体的にはG O L D構造のTFTにおいてゲート電極のテーパー部となる部分サイズを小さくしても十分な信頼性を得ることができる。

【0137】

また、G O L D構造のTFTにおいてはゲート絶縁膜が薄くなると寄生容量が増加するが、ゲート電極（第1導電層）のテーパー部となる部分サイズを小さくして寄生容量を低減すれば、f特性も向上してさらなる高速動作が可能となり、且つ、十分な信頼性を有するTFTとなる。

【0138】

なお、画素部207の画素TFTにおいても、第2のレーザー光の照射によりオフ電流の低減、およびバラツキの低減が実現される。10

【0139】

また、本実施例では反射型の表示装置を形成するためのアクティブマトリクス基板を作製する例を示したが、画素電極を透明導電膜で形成すると、フォトマスクは1枚増えるものの、透過型の表示装置を形成することができる。

【0140】

[実施例2]

本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図9を用いる。20

【0141】

まず、実施例1に従い、図8の状態のアクティブマトリクス基板を得た後、図8のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をバターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

【0142】

次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。30

【0143】

そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って2枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてFPCを貼りつけた。40

【0144】

こうして得られた液晶モジュールの構成を図9の上面図を用いて説明する。

【0145】

アクティブマトリクス基板301の中央には、画素部304が配置されている。画素部304の上側には、ソース信号線を駆動するためのソース信号線駆動回路302が配置されている。画素部304の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路303が配置されている。本実施例に示した例では、ゲート信号線駆動回路303は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図9に示した左右対称配置が望ましい。50

【0146】

各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：FPC）305から行われる。FPC305は、基板301の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極309を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はITOを用いて形成した。

【0147】

駆動回路、画素部の周辺には、基板外周に沿ってシール剤307が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサ310によって一定のギャップ（基板301と対向基板306との間隔）を保った状態で、対向基板306が貼り付けられる。その後、シール剤307が塗布されていない部分より液晶素子が注入され、封止剤308によって密閉される。以上の工程により、液晶モジュールが完成する。

10

【0148】

また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。

【0149】

また、本実施例は、実施例1と自由に組みあわせることが可能である。

【0150】

[実施例3]

実施例1では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。

20

【0151】

層間絶縁膜を形成する工程までは実施例1と同じであるので、ここでは省略する。実施例1に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極601を形成する。透光性を有する導電膜としては、ITO（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（In₂O₃ ZnO）、酸化亜鉛（ZnO）等を用いればよい。

【0152】

その後、層間絶縁膜600にコンタクトホールを形成する。次いで、画素電極と重なる接続電極602を形成する。この接続電極602は、コンタクトホールを通じてドレン領域と接続されている。また、この接続電極と同時に他のTFTのソース電極またはドレン電極も形成する。

30

【0153】

また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。

【0154】

以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例2に従って液晶モジュールを作製し、バックライト604、導光板605を設け、カバー606で覆えば、図10にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板603は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

40

【0155】

また、本実施例は、実施例1、または実施例2と自由に組みあわせることが可能である。

【0156】

[実施例4]

本実施例では、EL（Electro Luminescence）素子を備えた発光表示装置を作製する例を図11に示す。

【0157】

50

図11(A)は、ELモジュールを示す上面図、図11(B)は図11(A)をA-A'で切断した断面図である。絶縁表面を有する基板900(例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。

【0158】

また、918はシール材、919は DLC 膜であり、画素部および駆動回路部はシール材 918 で覆われ、そのシール材は保護膜 919 で覆われている。さらに、接着材を用いてカバー材 920 で封止されている。熱や外力などによる変形に耐えるためカバー材 920 は基板 900 と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより図11に示す凹部形状(深さ 3~10 μm)に加工する。さらに加工して乾燥剤 921 が設置できる凹部(深さ 50~200 μm)を形成することが望ましい。また、多面取りで EL モジュールを製造する場合、基板とカバー材とを貼り合わせた後、CO₂レーザー等を用いて端面が一致するように分断してもよい。

【0159】

なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となる FPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。なお、ここでは FPC しか図示されていないが、この FPC にはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それに FPC もしくは PWB が取り付けられた状態をも含むものとする。

【0160】

次に、断面構造について図11(B)を用いて説明する。基板900上に絶縁膜910が設けられ、絶縁膜910の上方には画素部902、ゲート側駆動回路903が形成されており、画素部902は電流制御用 TFT911とそのドレインに電気的に接続された画素電極912を含む複数の画素により形成される。また、ゲート側駆動回路903はnチャネル型 TFT913とpチャネル型 TFT714とを組み合わせた CMOS 回路を用いて形成される。

【0161】

これらの TFT(911、913、914を含む)は、上記実施例1の nチャネル型 TFT201、上記実施例1の pチャネル型 TFT202 に従って作製すればよい。

【0162】

なお、TFTとEL素子の間に設ける絶縁膜としては、アルカリ金属イオンやアルカリ土金属イオン等の不純物イオンの拡散をブロックするだけでなく、積極的にアルカリ金属イオンやアルカリ土金属イオン等の不純物イオンを吸着する材料が好ましく、更には後のプロセス温度に耐えうる材料が適している。これらの条件に合う材料は、一例としてフッ素を多く含んだ窒化シリコン膜が挙げられる。窒化シリコン膜の膜中に含まれるフッ素濃度は、 $1 \times 10^{19} / \text{cm}^3$ 以上、好ましくは窒化シリコン膜中のフッ素の組成比を 1~5 % とすればよい。窒化シリコン膜中のフッ素がアルカリ金属イオンやアルカリ土金属イオン等と結合し、膜中に吸着される。また、他の例としてアルカリ金属イオンやアルカリ土金属イオン等を吸着するアンチモン(Sb)化合物、スズ(Sn)化合物、またはインジウム(In)化合物からなる微粒子を含む有機樹脂膜、例えば、五酸化アンチモン微粒子(Sb₂O₅·nH₂O)を含む有機樹脂膜も挙げられる。なお、この有機樹脂膜は、平均粒径 10~20 nm の微粒子が含まれており、光透過性也非常に高い。この五酸化アンチモン微粒子で代表されるアンチモン化合物は、アルカリ金属イオン等の不純物イオンやアルカリ土金属イオンを吸着しやすい。

【0163】

画素電極912は発光素子(EL素子)の陽極として機能する。また、画素電極912の両端にはバンク915が形成され、画素電極912上にはEL層916および発光素子の陰極917が形成される。

10

20

30

40

50

【0164】

EL層916としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてEL層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機EL材料や高分子系有機EL材料を用いればよい。また、EL層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機EL材料や無機材料は公知の材料を用いることができる。

【0165】

10

陰極917は全画素に共通の配線としても機能し、接続配線908を経由してFPC909に電気的に接続されている。さらに、画素部902及びゲート側駆動回路903に含まれる素子は全て陰極917、シール材918、及び保護膜919で覆われている。

【0166】

なお、シール材918としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材918はできるだけ水分や酸素を透過しない材料であることが望ましい。

【0167】

20

また、シール材918を用いて発光素子を完全に覆った後、すくなくとも図11に示すようにDLC膜等からなる保護膜919をシール材918の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（FPC）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、CVD装置で使用するマスキングテープ等のテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。

【0168】

以上のような構造で発光素子をシール材918及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。

30

【0169】

また、画素電極を陰極とし、EL層と陽極を積層して図11とは逆方向に発光する構成としてもよい。図12にその一例を示す。なお、上面図は同一であるので省略する。

【0170】

図12に示した断面構造について以下に説明する。基板1000としては、ガラス基板や石英基板の他にも、半導体基板または金属基板も使用することができる。基板1000上に絶縁膜1010が設けられ、絶縁膜1010の上方には画素部1002、ゲート側駆動回路1003が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電気的に接続された画素電極1012を含む複数の画素により形成される。また、ゲート側駆動回路1003はnチャネル型TFT1013とpチャネル型TFT1014とを組み合わせたCMOS回路を用いて形成される。

40

【0171】

画素電極1012は発光素子の陰極として機能する。また、画素電極1012の両端にはバンク1015が形成され、画素電極1012上にはEL層1016および発光素子の陽極1017が形成される。

【0172】

陽極1017は全画素に共通の配線としても機能し、接続配線1008を経由してFPC1009に電気的に接続されている。さらに、画素部1002及びゲート側駆動回路1003に含まれる素子は全て陽極1017、シール材1018、及びDLC等からなる保護膜1019で覆われている。また、カバー材1021と基板1000とを接着剤で貼り合

50

わせた。また、カバー材には凹部を設け、乾燥剤 1021 を設置する。

【0173】

なお、シール材 1018 としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材 1018 はできるだけ水分や酸素を透過しない材料であることが望ましい。

【0174】

また、図 12 では、画素電極を陰極とし、EL 層と陽極を積層したため、発光方向は図 12 に示す矢印の方向となっている。

【0175】

本実施例では、実施例 1 で得られる電気特性、信頼性ともに高い TFT を用いるため、従来の素子に比べて信頼性の高い発光素子を形成することができる。また、そのような発光素子を有する発光装置を表示部として用いることにより高性能な電気器具を得ることができる。10

【0176】

なお、本実施例は実施例 1 と自由に組み合わせることが可能である。

【0177】

[実施例 5]

本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型 EL モジュール、アクティブマトリクス型 EC モジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。20

【0178】

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パソコンコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図 13～図 15 に示す。

【0179】

図 13 (A) はパソコンコンピュータであり、本体 2001、画像入力部 2002、表示部 2003、キーボード 2004 等を含む。

【0180】

図 13 (B) はビデオカメラであり、本体 2101、表示部 2102、音声入力部 2103、操作スイッチ 2104、バッテリー 2105、受像部 2106 等を含む。30

【0181】

図 13 (C) はモバイルコンピュータ（モービルコンピュータ）であり、本体 2201、カメラ部 2202、受像部 2203、操作スイッチ 2204、表示部 2205 等を含む。

【0182】

図 13 (D) はゴーグル型ディスプレイであり、本体 2301、表示部 2302、アーム部 2303 等を含む。

【0183】

図 13 (E) はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体 2401、表示部 2402、スピーカ部 2403、記録媒体 2404、操作スイッチ 2405 等を含む。なお、このプレーヤーは記録媒体として DVD (Digital Versatile Disc)、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。40

【0184】

図 13 (F) はデジタルカメラであり、本体 2501、表示部 2502、接眼部 2503、操作スイッチ 2504、受像部（図示しない）等を含む。

【0185】

図 14 (A) はフロント型プロジェクターであり、投射装置 2601、スクリーン 2602 等を含む。実施例 3 を投射装置 2601 の一部を構成する液晶モジュール 2808 に適50

用し、装置全体を完成させることができる。

【0186】

図14(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。実施例3を投射装置2702の一部を構成する液晶モジュール2808に適用し、装置全体を完成させることができる。

【0187】

なお、図14(C)は、図14(A)及び図14(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804～2806、ダイクロイックミラー2803、プリズム2807、液晶モジュール2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図14(C)において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
10

【0188】

また、図14(D)は、図14(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図14(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
20

【0189】

ただし、図14に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びELモジュールでの適用例は図示していない。

【0190】

図15(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。

【0191】

図15(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。
30

【0192】

図15(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。

【0193】

ちなみに図15(C)に示すディスプレイは中小型または大型のもの、例えば5～20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。

【0194】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例1～4のどのような組み合わせからなる構成を用いても実現することができる。
40

【0195】

【発明の効果】

本発明により、膜中に高濃度、具体的には $1 \times 10^{20} / \text{cm}^3 \sim 1 \times 10^{21} / \text{cm}^3$ の濃度でアルゴンを含み、且つ、膜中のフッ素濃度が、 $1 \times 10^{17} / \text{cm}^3$ 以下であるアモルファスシリコン膜をプラズマCVD法によって形成できる。

【0196】

また、本発明により十分に結晶化を助長する金属元素が低減または除去された結晶構造を有する半導体膜を得ることができ、該半導体膜を活性層とするTFTにおいて電気特性の
50

向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、TFT特性のバラツキに起因する表示むらを低減できる。

【0197】

加えて、OLEDを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたTFT（駆動回路または画素に配置されるOLEDに電流を供給するTFT）のオン電流（ I_{on} ）のバラツキを低減することができ、輝度のバラツキを低減できる。

【0198】

また、本発明により結晶化を助長する金属元素だけでなく、不純物となる他の金属元素（Fe、Cuなど）も除去または低減することができる。

【図面の簡単な説明】

10

【図1】 TFTの作製工程を示す図。

【図2】 (A)はアルゴン濃度を示すSIMSデータ（RFパワー依存性）、(B)はフッ素濃度を示すSIMSデータ。（実験1）

【図3】 (A)は酸素濃度を示すSIMSデータ、(B)は窒素濃度を示すSIMSデータ。（実験1）

【図4】 (A)はアルゴン濃度を示すSIMSデータ（圧力依存性）、(B)はフッ素濃度を示すSIMSデータ。（実験2）

【図5】 (A)は酸素濃度を示すSIMSデータ、(B)は窒素濃度を示すSIMSデータ。（実験2）

【図6】 アクティブマトリクス基板の作製工程を示す図。

20

【図7】 アクティブマトリクス基板を示す図。

【図8】 アクティブマトリクス基板を示す図。

【図9】 AM-LCDの外観を示す図。

【図10】 透過型の液晶表示装置を示す図。

【図11】 ELモジュールの上面および断面を示す図である。

【図12】 ELモジュールの断面を示す図である。

【図13】 電子機器の一例を示す図。

【図14】 電子機器の一例を示す図。


【図15】 電子機器の一例を示す図。

【図16】 FT-IR法による分光スペクトルデータを示す図。


30

【図17】 本発明のアモルファスシリコン膜表面のアルゴン濃度を示すグラフ。


【図1】




【図2】





【図3】




【図4】




【図5】




【図6】



【図7】




層間絶縁膜形成／画素電極・配線形成




【図8】



【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



フロントページの続き

(51)Int.Cl.	F I
H 01 L 21/205 (2006.01)	H 01 L 21/205
H 01 L 21/336 (2006.01)	H 01 L 29/78 6 2 7 G
H 01 L 29/786 (2006.01)	H 01 L 29/78 6 2 7 Z
	H 01 L 29/78 6 1 8 G
	H 01 L 29/78 6 1 8 A

(72)発明者 米澤 雅人
神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

審査官 萩原 周治

(56)参考文献 特開2000-091242 (JP, A)
特開平07-147245 (JP, A)
特開昭61-281519 (JP, A)
特開平11-031660 (JP, A)
特開平09-205213 (JP, A)
特開平07-183540 (JP, A)
特開平02-148715 (JP, A)
Kessels WMM, et al., "Film growth precursors in a remote SiH₄ plasma used for high-rate deposition of hydrogenated amorphous silicon", JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A, 2000年9月, Vol. 18, No. 5, pp. 2153-2163

(58)調査した分野(Int.Cl., DB名)

H01L 21/20-21/205
H01L 21/26-21/268
H01L 21/322-21/326
H01L 21/336
H01L 29/786