



(12) 发明专利

(10) 授权公告号 CN 101002384 B

(45) 授权公告日 2010. 10. 06

(21) 申请号 200580012244. 0

(51) Int. Cl.

H03H 7/30 (2006. 01)

(22) 申请日 2005. 04. 08

H03H 7/40 (2006. 01)

(30) 优先权数据

H03K 5/159 (2006. 01)

60/561, 085 2004. 04. 09 US

60/601, 026 2004. 08. 12 US

(85) PCT申请进入国家阶段日

(56) 对比文件

2006. 10. 09

US 2003/0058967 A1, 2003. 03. 27, 说明书第 0080 段至第 0088 段、附图 9, 10.

(86) PCT申请的申请数据

US 6313885 B1, 2001. 11. 06, 全文 .

PCT/US2005/011907 2005. 04. 08

W0 02/084967 A2, 2002. 10. 24, 全文 .

(87) PCT申请的公布数据

审查员 郑嘉青

W02005/101653 EN 2005. 10. 27

(73) 专利权人 上海奇普科技有限公司

地址 200233 上海市虹漕路 461 号软件大厦
4 楼

(72) 发明人 J·朱 S·M·洛珀斯托

D·A·威尔明 S·陈
G·克里希纳穆希

(74) 专利代理机构 上海专利商标事务所有限公司 31100

代理人 陈斌


权利要求书 2 页 说明书 50 页 附图 41 页

(54) 发明名称

控制均衡器的前馈滤波器的装置和方法

(57) 摘要

一种控制均衡器的前馈滤波器的方法，该方法包括步骤：生成该前馈滤波器的输出的复数表示，以及生成来自均衡器的输出的判决表示。将该复数表示和判决表示相关以获得相位误差估计。基于相位误差估计生成相位校正值，并将其用于调整该前馈滤波器的输出的相位。



1. 一种控制均衡器的前馈滤波器的方法,该方法包括以下步骤:
生成所述前馈滤波器的输出的复数表示;
生成来自所述均衡器的输出的判决表示;
基于所述判决表示与所述复数表示获得相位误差估计;
基于所述相位误差估计生成相位校正值;以及
使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位。
2. 如权利要求1所述的方法,其特征在于,所述均衡器适合于接收适应ATSC的信号。
3. 如权利要求1所述的方法,其特征在于,所述均衡器适合于接收适应ADTB-T的信号。
4. 如权利要求3所述的方法,其特征在于,所述前馈滤波器是有限脉冲响应FIR滤波器。
5. 如权利要求1所述的方法,其特征在于,所述复数表示包括正交信号。
6. 如权利要求5所述的方法,其特征在于,所述复数表示进一步包括同相信号。
7. 如权利要求5所述的方法,其特征在于,所述正交信号是经均衡的正交信号。
8. 如权利要求1所述的方法,其特征在于,所述生成判决表示的步骤由判决设备进行。
9. 如权利要求8所述的方法,进一步包括获得判决设备的输出和相应的经均衡的数据信号之间的差异的步骤。
10. 如权利要求9所述的方法,其特征在于,所述判决表示包括误差估计。
11. 如权利要求8所述的方法,其特征在于,所述判决表示包括进一步的复数表示。
12. 如权利要求8所述的方法,其特征在于,所述判决设备包括判决限幅器。
13. 如权利要求8所述的方法,其特征在于,所述判决设备包括网格译码器。
14. 如权利要求13所述的方法,其特征在于,所述网格译码器使用维特比算法。
15. 如权利要求1所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤包括在时间上对准所述判决表示和所述复数表示的步骤。
16. 如权利要求15所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤进一步包括把所述复数表示与所述相位误差估计的正弦和余弦相乘的步骤。
17. 如权利要求1所述的方法,其特征在于,所述生成复数表示的步骤由相移滤波器和延迟线进行。
18. 如权利要求17所述的方法,其特征在于,所述相移滤波器是正交滤波器。
19. 如权利要求17所述的方法,其特征在于,所述相移滤波器是希耳伯特滤波器。
20. 如权利要求1所述的方法,其特征在于,所述基于所述判决表示与所述复数表示获得相位误差估计的步骤由乘法器进行。
21. 如权利要求1所述的方法,其特征在于,所述生成相位校正值的步骤由积分器进行。
22. 如权利要求21所述的方法,其特征在于,所述旋转器包括复数乘法器和用于确定正弦和余弦的装置。
23. 一种用于控制均衡器的前馈滤波器的相位跟踪器,包括:
用于生成所述前馈滤波器的输出的复数表示的装置;
用于生成来自所述均衡器的输出的判决表示的装置;

用于基于所述判决表示与所述复数表示获得相位误差估计的装置；

用于基于所述相位误差估计生成相位校正值的装置；以及

用于使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位的装置。

24. 如权利要求 23 所述的相位跟踪器，其特征在于，所述前馈滤波器是有限脉冲响应 FIR 滤波器。

25. 如权利要求 23 所述的相位跟踪器，其特征在于，所述复数表示包括正交信号。

26. 如权利要求 25 所述的相位跟踪器，其特征在于，所述复数表示进一步包括同相信号。

27. 如权利要求 25 所述的相位跟踪器，其特征在于，所述正交信号是经均衡的正交信号。

控制均衡器的前馈滤波器的装置和方法

技术领域

[0001] 本发明一般涉及数字通信技术,尤其涉及用于调整均衡器的前馈滤波器的输出的相位的装置和方法。

背景技术

[0002] 离散数据传输是通过通信信道,从发射机到接收机的消息传输。位于发射机上的消息发送者或发送设备,通过选择消息并经通信信道发送代表该消息的对应信号或波形与消息接收机通信。接收机通过观察信道输出来确定发送的消息。离散数据消息的连续传输被认为是数字通信。信道噪声经常干扰传输并使发送的消息劣化,以及导致接收机端对于原始消息的内容的某种不确定性。接收机使用被称为检波的过程,判定发送者发送的消息或消息序列。最佳检波使得对于发送的消息的错误接收机判决的概率最小。

[0003] 消息由转换为通过信道发送的电信号的位的数字序列构成。这些位一般在调制之前被编码。编码是把消息从固有形式(一般为位)转换为代表消息的值。调制是把值转换为模拟信号用于通过信道传输的过程。该信道不但确定性地而且用随机噪声使传送的信号失真。这些干扰正确接收的情况包括加性高斯白噪声(AWGN)以及相干噪声、频率相关信道失真、时间相关信道失真、和多径衰落。因为这些影响,发送的消息在到达接收机时变坏是存在一定可能性的。

[0004] 一旦接收,接收机对进入的波形进行解调。一般来说,解调试图尽可能精确地恢复原始发送的信号并转换经恢复的信号以估计这些值。对于该处理有许多步骤,包括:把射频(RF)和近基带中频(IF)信号下混频至基带表示、信道均衡和译码。采取码元和载波恢复以便离散时间采样处于正确的码元速率,并且信号被精确地下移至基带。接收机使用检波器盖然性地确定值估计。考虑可能的发送值和潜在的信道引起的误差的、由接收机用来对接收信号进行解调和检波的方法是重要的。然后通过把值估计转换回消息的固有形式,对值估计进行译码。

[0005] 数字通信系统通过以每个码元间隔一次对解调器的输出进行周期性采样来接收发送的信息。这要求接收机设计克服与非理想传输信道条件下系统同步有关的问题,被认为是与码元定时和载波恢复有关。接收机对接收信号进行采样的最佳次数一般是未知的,这是因为从发射机到接收机的传播延迟以及诸如多径之类的信道条件的影响。发送信号中的传播延迟还导致载波相位偏移。对那些要求接收机使用相位相干检波器的那些传输系统来说,接收机直接从接收信号产生对传播延迟的估计并导出对发送的码元定时的估计和相位误差。例外情况是导频或控制信号嵌入于发送信号中的情况。这种情况下,接收机使用嵌入的导频或控制信号以使接收机和发射机同步。在任一种情况下,接收机通过执行三个基本功能:载波恢复、定时恢复、以及信道均衡来克服系统同步的障碍。

[0006] 如上所述,载波恢复处理包括对接收的射频(RF)信号进行解调的若干步骤。部分地,对近基带信号进行解调以恢复承载信息的基带信号,并去除任何残留载波相位偏移。该最后步骤通常被称为锁相。

[0007] 定时恢复处理用于恢复发射机时基以及同步接收机和发射机时钟。一旦完成，这种同步允许接收机以最佳时间点对接收信号进行采样，并减少限幅误差。

[0008] 信道均衡处理试图补偿传输信道内的缺陷，这些缺陷在接收信号穿越信道时改变接收信号的幅度和相位。这些缺陷一般是频率相关的、时间相关的以及动态的。因此，使用自适应均衡器滤波器系统以去除来自信道的幅度和相位失真是有益的。

[0009] 存在许多锁相环 (PLL) 技术。本领域的技术人员理解的有限的一些示例性的方法是：边环 (Costas loop)、矩形环、以及更为一般地判决导向 (decision-directed) 和非判决导向环。

[0010] 锁相机制一般涉及三个公共元素。它们是相位误差检测 / 生成、相位误差处理、以及本地相位重建。由鉴相器实现的相位误差检测操作得出接收机检测的发送信号相位与接收机所导出的进入信号的相位估计之间的相位差测量。相位误差测量是接收的信号与实际发送的信号的相位之间的差异。

[0011] 一般由积分器或低通环路滤波器实施的相位误差处理操作通过在一段时间或一个时间窗口上对相位误差的大小进行平均，来提取基本的相位差趋势。经过适当设计，相位误差处理操作滤去相位误差信号中的随机噪声和其他不需要的分量。为了确保稳定性，环路滤波器吸收鉴相器中固有的增益。锁相环内可以使用模拟、数字以及混合的模拟 - 数字相位误差检测方法。这些方法使用的组件包括但不限于：模 2π 鉴相器、二进制鉴相器、分相滤波器、以及最大似然载波相位估计器。

[0012] 本地相位重建操作负责本地振荡器的产生和相位。本地振荡器用于用具有与近基带信号相同频率和相位的本地产生的振荡器频率对近基带信号进行解调。当被锁定时，所产生的本地振荡器信号具有与正被解调成基带的信号相同的频率和相位。可以使用模拟或数字装置实现本地振荡器。各种类型的压控晶体振荡器和数控振荡器（分别为 VCXO 和 NCO）都可被用于再生本地载波。

[0013] 在模拟电路的情况下，使用压控振荡器实现本地相位重建操作。VCXO 使用经处理的相位误差信息，通过强制相位误差为零来再生进入信号的本地相位。

[0014] 实际上，任何锁相机制都有一些有限的延迟，因此该机制试图预测进入的相位，然后以新的相位误差的形式测量该预测的精确性。锁相机制越快地跟踪相位偏移，该机制就越容易受随机噪声和其他缺陷的影响。在接收信号存在于强多径环境的情况下更是如此。因此，当设计同步系统时，这两种竞争效果间可作出适当的折中。

[0015] 定时恢复或同步是接收机将其本地时基与发射机码元速率进行同步的处理。这允许码元周期精确的采样时间瞬间，以便使得正确确定发送的码元的值的似然性最大化。如前所述，PLL 子系统并不足以恢复码元速率。相反，添加单独的码元定时恢复功能与 PLL 相结合以提供定时恢复。不适当的码元定时恢复是符号间干扰 (ISI) 的一个来源，并且严重劣化了接收机的性能。

[0016] 如本领域的技术人员所理解的那样，解调器输出的正确采样直接依赖于正确的定时恢复。系统使用许多方法来完成本地时钟恢复。在第一系统中，各种类型的时钟信号被编码成位流。在第二系统中，不发送预先定义的同步码元且只发送数据，并且从接收的数据流得出锁定的本地时钟。应该注意到，因为带宽效率的要求，后一系统似乎更为普遍。

[0017] 此外，关于定时恢复方法在对接收机的判决设备输出的使用方面也是可以区别

的。非判决辅助方法不依赖于判决设备的输出。这种方法的例子是平方律定时恢复方法。同样，包络定时恢复是用于正交幅度调制 (QAM) 接收机中的一种等价的平方律定时恢复方法。

[0018] 判决导向（也称为判决辅助）定时恢复使用判决设备的输出。判决导向定时恢复方法的一个例子使线性均衡器 (LE) 或判决反馈均衡器 (DFE) 与判决设备输出之间的采样时间相位上的均方误差最小。

[0019] 判决设备负责将码元值分配给从解调器获得的每个采样。存在硬判决设备和软判决设备。硬判决设备的例子是判决限幅器或维特比 (Viterbi) 译码器。在判决导向定时恢复方法的情况下，注意确保在判决设备输出和输入采样函数之间没有过度的延迟。过度的延迟劣化了接收机的总体性能，或者在最坏的情况下，导致锁相环变得不稳定。如本领域的技术人员理解的那样，码元定时估计的质量依赖于总信噪比 (SNR) 以及是信号脉冲形状和信道特性的函数。

[0020] 存在很多信道失真和干扰来源可能导致差的接收机性能，例如可以通过接收机设计的误码率 (BER) 或总的数据传送速率来测量。因素包括：噪声、AWGN、符号间干扰 (ISI) 和多径条件。

[0021] 接收机也对具有显著多径特性的信道进行补偿。取决于信道频率响应和时变多径效应，有各种对多径现象进行分类或描述的手段。本领域的技术人员所熟知的四个公共的分类是：慢变频率非选择性衰落、快变频率非选择性衰落、慢变频率选择性衰落、快变频率选择性衰落。

[0022] 一般来说，多径是发送的信号通过不同的传输路径到达接收机的结果，其中每条路径对接收机有唯一的合成传播时间。多径引起的 ISI 导致接收机与信道的非恒定幅度和非线性相位响应进行抗衡。第二个效应指衰落。衰落是由于与每个传播路径有关的传播延迟造成的，导致在接收机处的相长干扰和相消干扰。衰落导致 SNR 的劣化。

[0023] 该简单的描述被进一步提炼成本领域的技术人员所熟悉的四个分类，由其实际暗示来概括。实际上，表现出慢变的、频率非选择性衰落的信道意味着所有的传播路径都在一个码元周期被接收，并且该信道均等地影响所有的信号频率分量。这被认为是最容易补偿的衰落信道现象。快变、频率非选择性衰落产生于信道在码元周期内变化的情况。快衰落很难有效地补偿。

[0024] 当信道在频率域内使接收的码元失真，且并非所有的频率分量都均等地受到影响时，可把信道表征为具有慢的、频率选择性多径。结果，基带脉冲形状失真，且符号间干扰产生。最后，快变、频率选择性衰落被认为是最坏的信道类型，当接收的码元在许多码元周期上扩展且信道特性也在码元周期内变化时会出现这种情况。

[0025] 如图 1 所示，衰落也大致被分为大规模和小规模衰落。接收机的大运动（如发生在移动应用中）导致大规模衰落，而小规模衰落是由于接收机的运动。大规模衰落也叫做对数正态 (log-normal) 衰落，因为其幅度有对数正态概率密度函数。根据最好地描述小规模衰落的概率分布函数 (pdf)，小规模衰落通常被描述为瑞利 (Rayleigh) 衰落或莱斯 (Ricean) 衰落。此外，Nakagami-m 分布也被用于表征一些多径信道条件。

[0026] 许多现代数字通信系统使用自适应均衡来补偿改变信号传输信道中的条件和扰动的影响。均衡被用于去除由传输信道失真引起的符号间干扰，并且可在基带或通带信号

上执行。均衡通常在载波恢复和下混频以生成基带信号之前,对近基带信号进行。如本领域的技术人员所理解的那样,在判决导向载波恢复处理中尤其如此,这要求至少部分打开的眼。

[0027] 图 2 中显示了 8-VSB, 即残留边带的眼图。该眼图是在采样瞬间接收的 RF 信号的幅度的许多轨迹的覆盖图。许多信号轨迹的会聚构成七个“眼”, 它们与接收机内的时钟脉冲的出现保持一致。在每个采样时间, 解调的 RF 幅度假定是八个可能的级别之一。如果 8-VSB 信号在传输期间被破坏, 这些“眼”将关闭并消失, 因为 RF 信号在恰当的瞬间不再拥有正确的幅度。

[0028] 自适应均衡器滤波器系统实际上是具有补偿信道失真的可更改的频率和相位响应的自适应数字滤波器。如本领域的技术人员理解的那样, 可以采用许多架构、方法和算法来实现该功能。一个实施例中, 前馈均衡器 (FFE) 产生提供给判决反馈均衡器 (DFE) 的部分均衡的信号。在该类型的典型系统中, FFE 负责使由前体符号间干扰 (ISI) (precursor ISI) 引起的重影 (ghost) 最小化或消除, 而 DFE 负责使由后体 ISI (postcursor ISI) 所引起的重影最小化或消除。另一个系统中, FFE 减少或消除由前体和某些前体 ISI 引起的重影, 而 DFE 减少或消除由后体 ISI 所引起的重影。

[0029] 通过对信道估计和均衡的应用来减少多径引起的 ISI 对接收机性能的影响。信道估计的有效性与 ISI 的消除有直接关系。从理论上讲, 理想的信道估计将提供对 ISI 的完全去除。然而, 当存在特别恶劣的信道特性时, 获得理想的信道估计就有问题的。

[0030] 在多径干扰存在时改善性能的另一种方法是基于分集原则。不同的传播路径被组合使用以减轻多径衰落。这样做是可能的, 因为传播路径通常不相关, 意味着不可能所有的路径会同时衰落。分集概念把信道衰落机制建模成信道突发误差。因此, 提供发送信息的时间上的或基于频率的冗余副本就改善了成功的数据传输的可能性。

[0031] 分集技术包括时间分集和频率分集。频率分集要求在许多载波上传送相同的信息, 其中相继的载波的间隔等于或超过该信息信道的相干带宽。时间分集使用在许多个 (L 个) 不同的时隙内传输的相同的承载信息信号的许多个 (L 个) 独立衰落版本, 其中相继的时隙的间隔等于或超过该信道的相干时间。因此, 基于传输路径, 发送的信息的 L 个副本以基于传输路径的变化的时间提供给接收机。

[0032] 这个概念的一种实现是瑞克接收机 (Rake Receiver)。瑞克接收机利用多径现象来改善系统性能。多个基带相关器被用于个别地处理多个多径分量。然后, 相关器的输出相加以增加总信号强度。

[0033] 以上的描述只是可采用的、部分的、非有限的一些示例性技术, 并不意图以任何方式表示对本发明的限制。

[0034] 尽管在本领域当前情况下可以使用很多技术, 然而在存在强多径环境时, 接收机表现出显著的性能劣化。这在陆地数字广播系统的情况下是尤为正确的。特别是, 本领域的当前情况下, 使用均衡器的接收机一般使用相减法以去除干扰的多径信号。这在变化的多径衰落环境下有显著的缺点。特别是, 这些接收机系统试图识别并锁定通过给定的传输路径或信道进入的单个最强的接收信号。这是在均衡器启动时通过在 FFE 的中心点建立单位大小的抽头来实现的。一旦接收, 就从接收进的总信号中减除与其他传输路径相对应的信号。这就有效地从接收处理中去除了所有的分集 (如果该系统中使用分集)。同样, 当最

初的多径信号的强度衰落或出现新的更强的信号时,接收机可能失锁。这就在接收机引入显著的载波相位偏移。因此,变化的多径条件通常需要接收机重新获得载波锁定,这就导致对接收机处的用户来说,可能会有显著的信息流的破坏。

发明内容

[0035] 根据本发明的一方面,一种控制均衡器的前馈滤波器的方法,该方法包括步骤:生成该前馈滤波器的输出的复数表示;生成来自均衡器的输出的判决表示;基于所述判决表示与所述复数表示获得相位误差估计;基于所述相位误差估计生成相位校正值;以及使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位。

[0036] 根据本发明的另一方面,一种用于控制均衡器的前馈滤波器的相位跟踪器包括:用于生成所述前馈滤波器的输出的复数表示的装置;用于生成来自所述均衡器的输出的判决表示的装置;用于基于所述判决表示与所述复数表示获得相位误差估计的装置;用于基于所述相位误差估计生成相位校正值的装置;以及用于使用所述相位校正值用旋转器调整所述前馈滤波器的输出的相位的装置。

[0037] 通过考虑以下的详细描述,本发明的其他方面和优点会变得显而易见。

附图说明

- [0038] 图 1 是显示小规模和大规模衰落随时间的关系的图表;
- [0039] 图 2 是显示 8-VSB 调制的开放眼图的图表;
- [0040] 图 3 是根据本发明的高级数字接收机的示意性框图。
- [0041] 图 4 是显示数据段和帧同步结构的 ATSC 基带成帧编码段格式的示意图;
- [0042] 图 5 是图 3 中的高级数字接收机中使用的均衡器的一个实施例的示意图;
- [0043] 图 6 是基于信道延迟估计单元 (CDEU) 的段同步的一个实施例的框图;
- [0044] 图 7 是显示出相对于传输信道中检测出的重影的虚中心的相对位置的示意图;
- [0045] 图 8 是显示传输信道中检测出的重影的相对位置的示意图;
- [0046] 图 9 是 ATSC 段同步相关器的一个实施例的框图;
- [0047] 图 10 是“漏”积分器的一个实施例的框图;
- [0048] 图 11 是质心估计器的一个实施例的框图;
- [0049] 图 12 是说明 CDEU 的操作的流程图;
- [0050] 图 13 是基于 CDEU 的段同步的另一实施例的框图;
- [0051] 图 14 是基于 CDEU 的帧同步的实施例的框图;
- [0052] 图 15 显示相对于窗函数的传输信道中的重影信号的位置;
- [0053] 图 16 是说明 CDEU 的又一实施例的操作的流程图;
- [0054] 图 17 显示相对于窗函数的传输信道中的重影信号的位置;
- [0055] 图 18 是基于 CDEU 的帧同步的另一实施例的框图;
- [0056] 图 19A-19D 显示虚信道的虚中心、FFE 输出 (Z_{OUT}) 以及 FFE 和 DFE 抽头和系数之间的关系;
- [0057] 图 20A 和 20B 显示虚信道的虚中心、FFE 输出 (Z_{OUT}) 以及 FFE 和 DFE 抽头之间的关系;

- [0058] 图 21 是说明图 3 的系统 20 用于产生重叠的均衡器结构或无固定中心抽头的均衡器的操作的流程图；
- [0059] 图 22 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0060] 图 23 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0061] 图 24 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0062] 图 25 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0063] 图 26 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0064] 图 27 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0065] 图 28 是具有相位跟踪器的重叠的均衡器的实施例的框图；
- [0066] 图 29 是使用重叠的均衡器的同步和解调反馈系统的实施例的框图；
- [0067] 图 30 是说明图 29 的系统 900 的另一个实施例的操作的流程图，用于控制重叠的均衡器优化过程的操作以及同步并解调控制反馈环；
- [0068] 图 31 是使用重叠的均衡器的同步和解调反馈系统的又一实施例的框图；
- [0069] 图 32 是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图；
- [0070] 图 33 是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图；
- [0071] 图 34 是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图；
- [0072] 图 35 是在组合的解调和同步反馈环内的重叠的均衡器的实施例的框图；
- [0073] 图 36A 和 36B 分别显示定时偏移后置滤波器和载波偏移后置滤波器的品质特性；
- [0074] 图 37 是用于控制数字接收机系统中的 VCXO 的字段 / 帧同步相关定向控制系统的实施例的框图；
- [0075] 图 38A-38C 显示对信道中的重影信号的位置的相关加权函数的关系；
- [0076] 图 39 是相关定向同步反馈系统的实施例的框图；
- [0077] 图 40 是描述相关定向同步反馈环系统的实施例的操作的流程图；
- [0078] 图 41 是基于相关定向控制信号产生段同步的系统的实施例的框图；
- [0079] 图 42 是描述用于基于相关定向控制信号产生段同步的系统的实施例的操作的流程图；
- [0080] 图 43 是基于相关定向载波反馈环的段同步的实施例的框图；
- [0081] 图 44 是信道延迟定向同步反馈环的实施例的框图。

具体实施方式

[0082] 为了促进对本发明的原理的理解，现在将参考附图中说明的实施例，并且将用明确的语言来描述。尽管如此，仍应该理解这并不意图限制本发明的范围。所描述的实施例的任何改变和进一步的修改，以及这里描述的本发明的原理的任何进一步的应用，对于本发明所涉及的领域的技术人员来说都是可正常想到的。

[0083] 图 3 中说明的本系统的一个方面是在恶劣的多径环境中接收调制信号时，具有显著改善的稳定性和性能的数字接收机系统。这种新的数字接收机中包含的技术、设备以及系统可适合于各种调制格式，包括但不限于：QAM、偏移 QAM 以及 VSB。作为例示，所感兴趣的一个非限定的示例性的传输标准是为美国的 HDTV 广播而采用的 ATSC 标准。ATSC 传输标准使用具有抑制载波频率的导频信号的抑制载波 8-VSB 信号，用于实现 VSB 接收机内的载波

锁定。如图 4 所示,ATSC 数据传输格式包含每帧两个字段。每个字段有 313 个由 832 个多级码元组成的段。每个段有四个码元段同步字符,其后跟随 828 个码元的有效载荷。每个字段的第一段包含字段同步段,而剩下的段用于传输数据分组。字段同步由预先确定的 511 码元伪随机数 (PN) 序列和三个预先确定的 63 码元长的 (PN) 序列来表征。中间的 63 码元长的 (PN) 序列在每个相继的字段内被反转。VSB 模式控制信号 (在 VSB 构象 (constellation) 大小内定义) 紧跟着最后的 63PN 序列,之后是 92 个保留的码元和从前一字段复制的 12 个码元。本领域的技术人员将理解,无需过度的实验,本发明可适合于其他传输标准。

[0084] 本发明的一个实施例是图 3 所示的系统 20。系统 20 接收并处理 ATSC 广播信号,且包括模拟前端接收机 30、同步 40、数字解调器 42、奈奎斯特 (Nyquist) 根滤波器 (NRF) 44、均衡器 46、前向纠错 (FEC) 48、非相干控制 (NCC) 50、判决导向控制 (DDC) 52 和控制系统 54。系统 20 的进一步的实施例在系统 20 内的各个点还检测段同步、字段 / 帧同步的存在,以及信噪比 (SNR)。作为例示,系统 20 的一些实施例确定接收的数据的 SNR。其他的实施例基于接收的同步信号确定接收信号的 SNR。某些其他的实施例基于数据差错率来量化均衡器的性能。类似地,系统 20 的其他元件也使用数据差错率来量化其性能。如在美国专利第 6829297 中所描述的那样,还有一些其他实施例还使用均衡器内的网格译码器所导出的性能度量 (metrics)。

[0085] 系统 20 的一些实施例还在均衡器 46 的其中一个输出中检测帧同步或字段同步信号。系统 20 的其他实施例确定同步 40 或数字解调器 42 是否被锁定在接收信号。

[0086] 控制系统 54 (未显示) 连接到系统 20 的各个元件,并且一般控制系统 20 的功能。作为例示,在一些实施例中,控制系统 54 监视系统启动、操作模式选择、以及均衡器系数的自适应。如后面所述,控制系统 54 接收信道延迟估计 84 (CDE)、均衡器输出 88 和自适应码元判决 94。控制系统 54 还接收信号段同步 96、字段 / 帧同步 98、SNR100、VCXO 锁定 102、以及 NCO 锁定 104。段同步 96 是指示在均衡器 46 想要的输出处或系统 20 的其他元件处检测到有效的段同步的信号。字段 / 帧同步 98 是指示在均衡器 46 想要的输出处或系统 20 的其他元件处检测到有效的字段 / 帧同步的信号。类似地,SNR 100 是在均衡器 46 想要的输出处接收信号的估计的 SNR。VCXO 锁定 102 是指示同步 40 已被锁定到进入信号的时基的信号。最后,NCO 锁定 104 是指示数字解调器 42 被锁定到进入的载波的信号。

[0087] 模拟前端接收机 30 的输入连接到天线或接收广播信号的其他信号源。模拟前端接收机 30 调谐到想要的 RF 广播信号、提供自动增益控制 (AGC) 和信号放大、并把接收的信号转换为要用于解调处理的中频 (IF)。模拟前端接收机 30 可包括 RF 调谐电路、IF 电路、以及在存在噪声时优化接收信号的自动增益控制电路。模拟前端接收机 30 还把接收的信号下变频为近基带信号。作为例示,接收的 ATSC 标准中所采用的近基带载波抑制 8-VSB 信号的 IF 通带信号大致以 5.38MHz 为中心。

[0088] 根据本发明,同步 40 是整个定时恢复功能的一部分,该功能负责对进入的信号进行采样,并把系统 20 与进入信号的时基同步。同步 40 从模拟前端接收机 30 接收模拟近基带信号 60,并产生数字化的近基带信号 62。同步 40 还从判决导向控制 52 接收判决导向同步反馈信号 66,以及从非相干控制 54 接收非相干同步反馈信号 64。

[0089] 在本发明的一些实施例中,同步 40 包括 A/D 转换器 (未显示),它基于受控反馈 VCXO 产生的采样时钟对进入的模拟近基带信号 60 进行采样以产生数字的近基带信号 60。

控制系统 54 控制同步 40 以选择判决导向同步反馈信号或非相干同步反馈信号 64, 来控制 A/D 采样时钟的相位和频率。在其他实施例中, 同步 40 还接收相关导向控制反馈信号 (未显示)。选择的反馈信号被滤波以产生控制 VCXO 输出频率和相位的控制信号。

[0090] 作为例示, 在某些实施例中, 控制系统 54 最初将同步 40 配置成使用非相干同步反馈信号 64 来控制 VCXO 操作。同步 40 基于受控反馈 VCXO 采样时钟对模拟的近基带信号 60 进行采样。系统 20 至少部分收敛后, 控制系统 54 有选择地将同步 40 配置成以使用判决导向同步反馈信号 66 来控制 VCXO 操作。作为例示, 适合于 ATSC 系统的同步 40 的一些实施例包括以大约 21.52MHz 速率驱动 A/D 采样的 VCXO, 该速率是 ATSC 系统中接收信号的码元速率的两倍。VCXO 已经锁定在接收信号的时基后, 控制系统 54 从 VCXO 锁定 102 中接收正的指示。将理解到, 本领域的技术人员可使用许多技术来确定 VCXO 是否被锁定在进入的信号。

[0091] 在其他实施例中, 同步 40 对固定采样速率 A/D 的输出进行重新采样。作为例示, A/D 以固定速率对进入的信号采样。采样速率转换器对数字化的近基带信号重新采样, 以导出与进入的码元速率同步的想要的输出采样速率。与以上讨论的类似, 控制系统 54 基于系统 20 的操作状态, 使用非相干同步反馈信号 64 或判决导向同步反馈信号 66 选择性地控制重新采样处理。

[0092] 数字解调器 42 是系统 20 的整个载波跟踪和恢复功能的一部分, 并把同步 40 的近基带输出解调至基带。如图 3 所示, 数字解调器 42 从同步 40 接收数字化的近基带信号 62、从判决导向控制 52 接收判决导向载波跟踪反馈信号、以及从非相干控制 50 接收非相干载波跟踪反馈信号 72。尽管并未显示, 但是数字解调器 42 的其他实施例还接收相关导向控制反馈信号。根据一个实施例, 数字解调器 42 数字化地把近基带信号 62 下调制成有同相分量信号 68 和正交分量信号 70 的二次过采样复合基带输出。在后面会讨论的滤波步骤之前, 同相分量信号 68 和正交分量信号 70 有负的和正的频率分量。数字解调器 42 的输出由奈奎斯特根滤波器 44 进行低通过滤, 以去除带外信号。

[0093] 如后面将阐释的那样, 控制系统 54 选择性地控制支配数字解调器 42 的操作的反馈信号。在最初的系统启动期间, 数字解调器 42 的操作由来自 NCC 50 的非相干载波跟踪反馈信号控制。NCC 50 跟踪接收的载波频率并控制由数字解调器的 NCO 部分产生的下混频频率。系统 20 至少部分收敛后, 控制系统 54 配置数字解调器 42 以使用判决导向控制反馈环信号来提供改善的载波跟踪, 并控制下转换过程。在数字解调操作的某些想要的点上, NCO 锁定 104 指示控制系统 54NCO 被锁定在接收信号的载波。

[0094] 在本发明的一些实施例中, 仅同相分量信号 68 由均衡器 46 使用来降低系统的复杂性。可选地, 本发明的其他实施例结合系统 20 的均衡器 46 内结合的微小间隔的 FFE 来使用过采样的基带信号。

[0095] 解调器 42 提供同相分量信号 68 和正交分量信号 70 作为 NRF 44 和 NCC 50 的输入。NRF 44 从已解调的信号中过滤出高频分量, 以产生经滤波的同相基带信号 (I_F) 76 和经滤波的正交基带信号 (Q_F), 作为均衡器 46 的输出。在一些实施例中, NRF 44 是有 5.38MHz 双边带带宽和 11% 的频率响应下降的低通滤波器。

[0096] 如在结合于此的发明人的共同待决的申请:美国申请序列号第 10/408,053, 名称为“Carrier Recovery for DTV Receivers”以及美国申请序列号第 10/407,634, 名称为

“System and Method for Symbol Clock Recovery”中所描述的那样，NCC 50 使用关于上奈奎斯特斜率 (upper Nyquist slope) 和下奈奎斯特斜率 (lower Nyquist slope) 的导频信号和冗余信息，以导出非相干载波跟踪反馈信号和非相干码元定时同步信号。如较早所提及的那样，NCC 50 提供非相干载波跟踪反馈信号 72 作为数字解调器 42 的输入，以及提供非相干同步反馈信号 64 作为同步 40 的输入。

[0097] 如图 3 所示，均衡器 46 从 NRF 44 接收基带分量信号 I_F 76 和 Q_F 78。在一些实施例中，均衡器 46 使用 I_F 76 和 Q_F 78。在其他实施例中，均衡器 46 只使用 I_F 76，也称为解调信号的有功分量。

[0098] 均衡器 46 的一些实施例使用前馈技术建立并更新系数，而其他的实施例使用反馈技术，如 LMS 拟合。某些实施例估计信道延迟作为该过程的一部分。均衡器 46 向控制系统 54 提供 CDE 84。然后，控制系统 54 通过 LMS 算法控制均衡器系数自适应过程，以导出通过方便地组合多个接收的重影信号来创建稳定的接收信号的虚信道。

[0099] 在其他实施例中，均衡器 46 包括结合在均衡器结构中的网格译码器。在一些实施例中，网格译码器的输出被用于更新均衡器 DFE 中的数据采样或指示在进行的基础上的均衡器系数自适应过程。在其他实施例中，中间的网格译码器级输出被用于控制均衡器。又一些其他实施例，如美国专利申请第 10/407,610，名称为“Transposed Structure for Decision Feedback Equalizer Combined with Trellis Decoder”中所示，包括组合的 DFE- 网格译码器结构。还有一些实施例，如美国专利申请第 09/884,256 中所示，来自网格译码器的中间阶段的输出通过映射耦合到 DFE 的某些阶段的输入。

[0100] 如这里所述，均衡器 46 包括用于估计传输信道的信道延迟的技术，承载信息的信号是通过该传输信道发送的。均衡器 46 向控制系统 54 提供 CDE 84，后者结合其他均衡器自适应技术使用来推导出均衡器 46 的抽头系数。控制系统 54 使用 CDE 84 相对于信道来调准均衡器。从对信道脉冲响应 (CIR) 的估计中导出 CDE 84。一些实施例通过使同步信号到达相关来估计 CIR。某些实施例使用字段 / 帧同步信号。其他实施例使用段同步信号。还有一些其他实施例使用段同步和帧同步两者，以训练均衡器 46 的系数。此外，其他实施例通过使接收信号内的其他信号相关来估计 CIR。

[0101] 均衡器 46 的一些实施例没有中心抽头或基准抽头。当多径重影显著减弱主接收信号时，这有利地使均衡器能保持稳定。其他实施例包括带有虚中心输出的重叠均衡器。在重叠均衡器中，均衡器 46 的 FFE 和 DFE 部分中包含的一些采样是时间相关的。重叠均衡器结构允许虚中心被关键性地放置在均衡器内，以使噪声的影响最小并改善总的性能。此外，均衡器 46 的一些实施例还包括判决导向相位跟踪器，以去除数字解调器 42 未消除的任何残留相位噪声。这些实施例的某一些还包括用于将判决导向载波跟踪反馈信号 74 的操作链接到判决导向相位跟踪器的操作的技术。

[0102] 如图 3 所示，在系统 20 的一些实施例中，均衡器 46 向判决导向控制 52 提供同步码元判决 86 和相应的经均衡的数据信号 88。如这里所述，经均衡的数据信号 88 是提供给均衡器的判决设备 (未显示) 的数据信号。同步码元判决 86 是由均衡器内的判决设备产生的值。一些实施例中，同步码元判决 86 是判决限幅器的输出。在其他实施例中，同步码元判决 86 是来自网格译码器的所选择的级的输出。在本发明的某些实施例中，均衡器 46 向判决导向控制 52 提供对应于同步码元判决 86 的中间经均衡的信号 90。如后所述，在一

些实施例中，中间经均衡的信号 90 来自 FFE 的输出。在其他实施例中，中间经均衡的信号 90 是经相位校正的 FFE 输出。

[0103] 一些实施例中，自适应码元判决 94 是已知的训练信号，如产生的同步信号。在其他实施例中，自适应码元判决 94 是均衡器 46 的判决限幅器的输出。在某些实施例中，自适应码元判决 94 是均衡器 46 的网格译码器或网格译码器的中间级或其他级的输出。又一些实施例中，自适应码元判决 94 依赖于系统 20 或均衡器 46 的操作状态。

[0104] 判决导向控制 52 产生判决导向载波跟踪反馈信号 74 和判决导向同步反馈信号 66。判决导向载波跟踪反馈信号 74 是对某一接收码元的判决加权的载波跟踪误差估计。类似地，判决导向同步反馈信号 66 表示对接收码元的判决加权的定时误差估计。

[0105] FEC 48 的输入接收均衡器 46 的 FEC 码元判决 80。FEC 执行若干后信号处理步骤，以校正接收数据内包含的误差。作为例示，FEC 48 执行帧同步、数据去交织、以及 Reed-Solomon 前向纠错。

[0106] 均衡器 46 的一个实施例，如图 5 中例示的均衡器 200，它接收经滤波的同相基带信号 (I_F) 76 和经滤波的正交基带信号 (Q_F) 作为输入，并提供 FEC 码元判决 80、同步码元判决 86、经均衡的数据信号 88、中间经均衡的信号 90、以及自适应码元判决 94 作为输出。如这里所述，均衡器 200 的一些实施例不处理 Q_F 。

[0107] 均衡器 200 还包括前馈均衡器 (FFE) 210、加法器 212、判决设备 214、DFE 216 和控制系统 54。如图 5 所示，均衡器 200 的一些实施例中，FFE 210 接收经滤波的同相基带信号 76 作为输入。尽管为了简化起见，图 5 并未显示，但 FFE 210 的一些实施例也接收 Q_F 。FFE 210 的输出向加法器 212 的第一输入提供中间经均衡的信号 90。DFE 216 的输出提供加法器 212 的第二输入。加法器 212 的输出是经均衡的信号 88，它作为判决设备 214 的输入。尽管未显示，控制系统 54 连接到均衡器 200 的各种元件，控制均衡器 200 的操作，并调整 FFE 210 和 FFE 216 的系数。FFE 是本领域已知的一类滤波器，它包括前馈滤波器 (FFF) 和有限脉冲响应 (FIR) 滤波器，并且对本领域的普通技术人员来说，很明显可以使用 FFF 或 FIR 滤波器作为这里使用的 FFE 的适当替代。

[0108] 如图 5 所述，判决设备 214 提供各种输出，包括 FEC 码元判决 80、同步码元判决 86、均衡器反馈码元输出 92、以及自适应码元判决 94。均衡器反馈码元输出 92 是提供给 DFE 216 的判决设备输出。FEC 码元判决 80 是均衡器 200 提供给 FEC 48 的最后输出，而同步码元判决 86 提供给判决导向控制 52 (见图 3)。在一些实施例中，同步码元判决 86 是判决限幅器电路的输出。在其他实施例中，从网格或维特比译码器的输出或所选择的级获得同步码元判决 86。在又一些其他实施例中，依据均衡器 200 的操作状态，选择性地从判决限幅器电路或网格译码器的输出或级中获得同步码元判决 86。在这里描述的实施例中，同步码元判决 86 可分别向载波跟踪和同步反馈环提供不同的输出。

[0109] 在一些实施例中，从判决限幅器电路获得均衡器反馈码元输出 92。在其他实施例中，从网格或维特比译码器的输出或所选择的级获得均衡器反馈码元输出 92。在又一些其他实施例中，当 DFE 内的值被校正时，均衡器反馈码元输出 92 对其进行更新。或者，依据系统操作状态，控制系统 54 选择性地为均衡器反馈码元输出 92 选取数据源。

[0110] 控制系统 54 使用自适应码元判决 94 来调整均衡器 200 的系数。类似于同步码元判决 86，在一些实施例中，自适应码元判决 94 是判决限幅器电路的输出。在其他实施例中，

从网格译码器的输出或所选择的级中获得自适应码元判决 94。在又一些其他实施例中，自适应码元判决 94 是训练码元。在还有一些其他实施例中，根据均衡器 200 的操作状态，选择性地从判决设备判决限幅器电路、中间网格译码器级、或者网格译码器输出中获得自适应码元判决 94。

[0111] 在某些实施例中，FEC 码元判决 80、同步码元判决 86、均衡器反馈码元输出 92、以及自适应码元判决 94 是来自判决设备 214 的判决限幅器输出的相同信号。在某些其他的实施例中，FEC 码元判决 80、同步码元判决 86、均衡器反馈码元输出 92、以及自适应码元判决 94 的功能不同，并且如上所述，是从判决设备 216 的不同级中获得的。

[0112] 作为非限定的例子，在本发明的一些实施例中，判决设备 214 是网格译码器，并且选择性地控制各个输出的源。作为例示，可以选择性地从网格译码器中的想要的部分中获得同步码元判决 86。在第一实例中，控制系统 54 选择性地将同步码元判决 86 控制为判决设备 216 的判决限幅器输出。在第二实例中，控制系统 54 选择性地将同步码元判决 86 控制为来自判决设备 216 的网格译码器的部分或全部纠错的码元。

[0113] 如图 5 所示，DFE 216 接收均衡器反馈码元输出 92 作为输入。在某些实施例中，例如，当判决设备 214 包括网格译码器时，选择性地控制反馈码元输出 92。作为例示，在本发明的某些实施例中，均衡器反馈码元输出 92 可以是网格译码器的判决限幅器部分的输出。当均衡器系数被调整成去除一部分传输信道失真时，控制系统 54 可以选择性地从网格译码器的经校正的码元中更新 DFE 216 的值。在某些其他的实施例中，如发明人共同待决的美国申请第 10/407,610 号，名称为“Transposed Structure for a Decision Feedback Equalizer Combined with Trellis Decoder”中所述，判决设备 214 从网格译码器的跟踪存储内容之一向 DFE 216 提供经纠错的码元输出。在又一些其他实施例中，如发明人共同待决的美国申请第 09/884,256 号，名称为“Combined Trellis Decoder and Decision Feedback Equalizer”中所述，网格译码器的各级的输出被用于导出对 DFE 的各级的至少一部分的输入。

[0114] 在图 5 所示的系统中，控制系统 54 连接到 FFE 210、判决设备 214、DFE 216 和 CDEU 230（尽管为了简化起见，并未显示所有的连接）。此外，控制系统 54 接收 CDE 84、经均衡的数据信号 88、自适应码元判决 94、来自段同步检测器（未显示）的段同步信号 96，来自字段/帧同步检测器 218 的字段/帧同步信号 98，以及 SNR 信号 100。

[0115] 控制系统 54 尤其初始化并控制均衡器 200、时钟产生、以及系统 20 的初始化和操作的各级和各个部分。如此后所述，控制系统 54 还导出或调整均衡器 200 的滤波器系数，以消除前重影和后重影信号的影响。

[0116] 均衡器 200 还包括 CDEU 230，它包括用于估计传输信道的 CIR 的技术，CIR 随后被用于估计该传输信道的信道延迟。在一些实施例中，CDEU 230 接收经过滤的同相基带信号 I_F 76 和经过滤的正交基带信号 Q_F 78 作为输入，并提供从 CIR 的估计中导出的 CDE 84 作为对控制系统 54 的输出。在某些其他实施例中，CDEU 230 不使用经过滤的正交基带信号 78。在又一些其他实施例中，FFE 210 接收 I_F 和 Q_F 。如本领域的技术人员能理解的那样，对 I_F 操作的均衡器 200 的表示是为了解释的目的，而非限制。

[0117] 如此后所述，CDEU 230 向控制系统 54 提供表示在 FFE 210 的输入端的合成延迟的 CDE 84。如下面所述，该合成延迟反应了与信道中存在的重影信号相关的延迟。基于 CDE

84,控制系统 54 使用这里描述的任一技术确定均衡器 200 的输出端的段同步和帧同步信号的时间位置。基于经均衡的数据信号 88 和自适应码元判决 94 之间的差异,控制系统 54 调整 FFE 210 和 DFE 216 的系数。一些实施例包括向控制系统 54 提供(由字段 / 帧同步检测器 218)检测到字段 / 帧同步信号 98 的指示的可选的段同步信号 96 和字段 / 帧同步信号 98。最后,SNR 信号 100 向控制系统 54 提供在均衡器 46 的输出端的经均衡的信号的相对信噪比和 / 或数据差错率的指示。

[0118] 图 6 显示了 CDEU 230 的一个实施例,即 CDEU 230A,它通过检测一个段周期内在 FFE 210 的输入端接收到的各种重影信号的段同步序列的相关强度和相对延迟,来估计信道的信道延迟。如下面更详细描述的那样,CDEU 230A 将一个段周期内给定码元时间的接收信号与已知的段同步序列相关。这种相关强度表示传输信道的 CIR 的估计。然后,在段周期序列上对每个码元时间对相关强度进行时间滤波。如将要结合图 7 所述的那样,然后,CDEU 230A 通过计算一数据段周期内经时间滤波的相关强度相对于本地时基的质心,导出 CDE 84。尽管用特定的硬件和软件划分描述了 CDEU 230 的特定实施例,但这是作为例子并非限制。能够理解到,其他划分和配置被认为是本领域的技术人员能正常想到的。

[0119] 作为图 7 中说明的第一非限定的例子,系统 20 接收通过信道传输的 ATSC 信号。接收的信号包括第一重影 G_1 和第二重影 G_2 。 G_1 和 G_2 的到达之间的相对延迟是一段周期内每个重影的段同步序列在接收机的到达的估计的延迟。每个重影的强度或大小是从在段周期内特定码元时隙到达的段同步序列的相关强度估计的。作为例示, G_1 和 G_2 在 832 码元时钟段周期内分别位于码元时间 128 和 512。如所示, G_1 的段同步序列的相关性是与 G_2 相关的段同步序列的相关性大小的 60%。使用加权平均值或质心计算,信道的 CDE 被估计为对应于码元时间 368。

[0120] 在图 8 所示的又一个例子中,图 7 的信道还包括分别位于数据段码元时间 64、256 和 768 的重影信号 G_3 、 G_4 和 G_5 。在本发明的一些实施例中,当计算 CDE 时,也考虑 G_3 、 G_4 和 G_5 。在其他实施例中,使用滤出对这种较小的重影信号的考虑的阈值函数。

[0121] 返回到图 6,CDEU 230A 适合于在陆地 ATSC 广播系统的传输信道中存在重影信号的情况下进行操作。CDEU 230A 包括相关器 310、积分器 312、相关缓冲器 314、码元计数器 316、段计数器 318、控制器 320、存储器 330。以及质心估计器 340。CDEU 230A 接收经滤波的同相基带信号 I_F 76 作为相关器 310 的输入。积分器 312 接收相关器 310 的输出,并将其输出提供给相关缓冲器 314。

[0122] 类似地,质心估计器 340 通过接口 342 接收相关缓冲器 314 的输出。在所例示的实施例中,接口 342 是单向的,且质心估计器 340 只能读取相关缓冲器 314 的内容。在其他实施例中,接口 342 是双向的,且质心估计器可读写相关缓冲器 314 的内容。

[0123] 在一些实施例中,码元计数器 316 是模计数器,它接收来自码元时钟(未显示)的输入,并导出对应于数据段周期内接收的码元数量的码元计数输出(SC)。码元时钟每个码元时间提供时钟沿。作为例示,ATSC 系统段周期由 832 个码元时间组成。因此,适合于 ATSC 系统的码元计数器的一个实施例是输出值从 0 到 831 的模 832 计数器。码元计数输出每个码元时间都递增;然而,它并没有必要与段同步对齐。此外,码元计数器 316 的一些实施例包括每 832 个码元时间就声明一次的段指示器输出(SI)。段指示器输出相对于码元计数器 316 计数的第一码元被定时。

[0124] 段计数器 318 的一个实施例接收码元计数器 316 的段指示器输出 SI。段计数器 318 对码元计数器产生的段指示的数量计数，并提供对应于一帧时间内接收的段指示的数量段计数 SEGCNT。在又一些其他实施例中，段计数器 318 是对应于 ATSC 传输中每数据字段 313 个段的模 313 计数器。在替代性的实施例中，段计数器 318 接收来自码元时钟的输入并按每 832 个码元时间递增。

[0125] 控制器 320 包括可操作地连接到控制系统 54、用于与均衡器 200（见图 5）的其他元件进行通信的第一控制接口，且进一步可包括用于与 CDEU 230A 的其他元件（包括相关器 310、积分器 312、相关缓冲器 314、码元计数器 316、段计数器 318、存储器 330 以及质心估计器 340）进行通信的第二控制接口。第二控制接口把存储器和缓冲器复位为零并控制 CDEU 230A 的各个元件，包括但不限于：读写配置寄存器、控制复位信号、控制对存储器和寄存器单元的访问、各种设备的缓冲器管理、以及本领域的技术人员可以想到的其他控制和技术。控制器 320 还分别从码元计数器 316 和段计数器 318 接收信号 SC 和 SEGCNT。

[0126] 如在图 6 中进一步所示，CDEU 230A 的一些实施例连接控制器 320 和相关缓冲器 314。相关缓冲器 314 具有对应于数据段周期内的码元时间的数量的存储器单元，这里表示为阵列 M(i)，其中 i 是阵列的索引。i 的最大值对应于数据段内包含的码元时间的数量。尽管并未显示，由控制器 320 向相关缓冲器 314 提供索引变量 i。如这里阐释的那样，在一些实例中，索引变量 i 有与码元计数器 316 提供的 SC 相同的值。然而，在其他实例中，由控制器 210 提供索引变量 i 以计算 CDE 84。

[0127] 作为例示，适合于 ATSC 标准的本发明的一个实施例包括相关缓冲器 314，它具有对应于每数据段 832 个码元的 832 个存储器单元。如本领域的技术人员会理解到的那样，在某些实施例中，控制器 320 专门地控制相关缓冲器 314 的操作。其他实施例允许积分器 312、控制器 320 和质心估计器 340 访问相关缓冲器 314。如本领域的技术人员可想到的各种技术、接口、缓冲器管理技术、存储器组织和类型用于各种实施例中，并且这里所有的例示都是作为例子而不意图作为限制。

[0128] 控制器 320 还连接到存储器 330 和质心估计器 340。CDEU 230A 的其他实施例允许控制系统 54 访问存储器 330。如图 6 所示，存储器 330 的一个实施例包括 CDE 寄存器 332、质心估计器 (CENT) 寄存器 334、核心 (coring) 阈值寄存器 336、以及段计数寄存器 338。如此后将详细描述的那样，CDE 寄存器 332 保持与在 FFE 210 的输入端测量的信道延迟相关的当前估计的延迟。CENT 寄存器 334 包含由质心估计器 340 产生的对应于 CDE 寄存器 332 内存储的值的质心估计。如此后所述，核心阈值寄存器 336 包含用于滤出或最小化错误的段同步检测的核心阈值变量。最后，段计数寄存器 338 的内容是段数量 N，在这 N 个段上，CDEU 230A 对由相关器 310 产生的相关值进行积分，以对段周期内的每个码元时间产生一组经时间滤波的段同步相关值。在一些替代性的实施例中，核心阈值的值和 N 是静态的。

[0129] 在功能上，相关器 310 接收四个最近接收的 I_F 76 的值并把其与已知的段同步序列相关，以产生码元相关值 SCV(i)。作为例示，在一些实施例中，SCV(i) 是对数据段内的第 i 个码元时间的码元相关值，且对应于码元计数器 316 和相关缓冲器 314 内第 i 个阵列位置 M(i)。如图 9 所示，相关器 310 的一个实施例是为 ATSC 系统设计的，且包括加法器 350 和延迟线 360。延迟线 360 有第一、第二、第三和第四延迟元件（未显示），其中第一延迟元件接收 I_F 76 作为输入，并有第一延迟输出 362。第二延迟元件接收第一延迟输出 362 并提

供第二延迟输出 364。第三延迟元件接收第二延迟输出 364 并向第四延迟元件提供第三延迟输出 366，第四延迟元件提供第四延迟输出 368。第一、第二、第三和第四延迟元件的输出对应于最近接收的 I_F 的四个值，分别表示为 I_{F3} 、 I_{F2} 、 I_{F1} 和 I_{F0} 。加法器 350 从输入 I_{F3} 、 I_{F2} 、 I_{F1} 和 I_{F0} 中产生输出 $SCV(i)$ 。加法器 350 在码元时间 i 的输出为 $SCV(i) = I_{F3} - I_{F2} - I_{F1} + I_{F0}$ 。如本领域的技术人员会理解的那样，段同步序列的相对短的长度，即四个码元时间，经常导致有噪声的相关 $SCV(i)$ 。作为例示，通过相关器 310（见图 6）的数据将以导致最大相关输出值的方式调准自己。在若干段周期上对 $SCV(i)$ 的值求积分，将最终平衡这些有噪声的相关值。

[0130] 在一个实施例中，积分器 312 是理想的积分器。在积分器 312 的另一个实施例中，图 10 中所示的积分器 312A 是“漏”积分器且包括数据输入缓冲器 370、存储器输入缓冲器 372、标量 374、加法器 376 以及输出缓冲器 378。积分器 312A 在数据输入缓冲器 370 从相关器 310（见图 9）接收对应于码元计数器 316 的 SC 的 $SCV(i)$ 。 $INT(i)$ 是通过在时间上对 $SCV(i)$ 的值求积分而获得的 $SCV(i)$ 的时间平均值，并存储在相关缓冲器 314 的阵列 $M(i)$ 中。积分器 312A 在存储器输入缓冲器 372 接收先前计算出的积分值，为了清楚起见表示为 $INT_{OLD}(i)$ 且处也对应于的码元计数器 316 的码元计数。应该理解， $SCV(i)$ 和 $INT_{OLD}(i)$ 对应于数据段周期内的相同的码元时间。存储器输入缓冲器 372 向标量 374 提供 $INT_{OLD}(i)$ 。标量 374 用想要的标量 S 乘以 $INT_{OLD}(i)$ 并向加法器 376 提供乘积。加法器 376 还接收数据输入缓冲器 370 的输出并向输出缓冲器 378 提供和 $INT_{NEW}(i) = SCV(i) + (S \times INT_{OLD}(i))$ 。输出缓冲器 378 向相关缓冲器 314 提供 $INT_{NEW}(i)$ ，相关缓冲器 314 将 $INT_{NEW}(i)$ 存储在 $M(i)$ 中。

[0131] 在积分器 312A 是理想的积分器的一些实施例中，标量值是单位值 ($S = 1$)。在那些具有漏积分器的实施例中，该标量值小于 1。作为例示，本发明的一个实施例使用 $S = 255/256$ 。在若干段周期内求 $SCV(i)$ 的值的积分滤出了相关器 310 内接收数据中的噪声。

[0132] 如图 11 所示，质心估计器 340 的至少一个实施例包括滤波器 380、阈值寄存器 382、乘法器 384、减法器 386、PCDE 寄存器 388 和积分器 390。控制器 320（见图 6）对阈值寄存器 382 和 PCDE 寄存器 388 读写参数。如以下所述，积分器 390 向控制器 320 提供质心误差估计 344。在一些实施例中，控制器 320 将变量 threshold（阈值）从核心阈值寄存器 336（见图 6）写入到阈值寄存器 382 中。在其他实施例中，阈值寄存器 382 等价于核心阈值寄存器 336。PCDE 寄存器 388 包含评价中建议的信道延迟估计 (PCDE)。在本发明的一些实施例中，PCDE 寄存器 388 是 CDE 寄存器 332（见图 6）的等价物。

[0133] 控制器 320（图 6）向图 11 的质心估计器 340 提供索引变量 i ，且质心估计器 340 还在滤波器 380 的第一输入 342 接收来自相关缓冲器 314 的 $INT(i)$ 。滤波器 380 还包括从阈值寄存器 382 接收变量 threshold 的第二输入，并将输出提供给乘法器 384 的第一输入。PCDE 寄存器 388 向减法器 386 的正输入提供变量 PCDE。减法器 386 的负输入从控制器 320 接收索引变量 i 。减法器 386 的输出是用于计算对应于 $INT(i)$ 的“时刻”（数学意义上）的与 PCDE 的间隔。提供减法器 386 的输出作为乘法器 384 的第二输入，乘法器提供其乘积给积分器 390 的输入。

[0134] 如以下所述，控制器 320 搜索使这里表示为 CCE (PCDE) 的量度的绝对大小最小的 PCDE 的值。本发明的其他实施例寻找 CCE (PCDE) 的符号中的变化，以选择 CDE 而无需考虑

CDE 的绝对大小。滤波器 380 对存储在相关缓冲器 314 的 INT(i) 值的绝对值执行滤波器函数 F(INT(i), threshold)。作为例示,在一些实施例中,滤波器 380 取 INT(i) 的绝对值并将其与 threshold 比较。对 $|INT(i)| < threshold$ 的那些值来说,滤波器 380 的输出为 $F(INT(i), threshold) = 0$;对于 $|INT(i)| > threshold$,滤波器 380 的输出为 $F(INT(i), threshold) = |INT(i)|$ 。

[0135] 在其他实施例中,滤波器 380 把 INT(i) 的平方值与 threshold 进行比较,使得如果 $INT(i)^2 \geq threshold$,则滤波器 380 的输出等于 $INT(i)^2$,否则输出等于 0。在又一些其他实施例中,对 $|INT(i)|^2 > threshold$,滤波器 380 的输出为 $F(INT(i), threshold) = |INT(i)|^2$ 。否则,对 $|INT(i)|^2 \leq threshold$,滤波器 380 的输出为 $F(INT(i), threshold) = 0$ 。

[0136] 减法器 386 导出采样间隔差异 (PCDE-i),它表示建议的 CDE 的位置和对应于 INT(i) 的第 i 个采样之间的延迟或采样数。乘法器 384 把采样间隔差异信号与滤波器 380 的输出相乘。乘法器的乘积向积分器 390 提供输入,积分器执行以下求和:

$$[0137] CCE(PCDE) = \sum_{i=0}^{i=831} F(INT(i), threshold) \times Dist(PCDE, i)$$

[0138] 其中 CCE(PCDE) 是 CIR 质心误差估计,并反映 PCDE 离 CIR 的质心位置(即 CDE)的距离。函数 Dist(x_0, x_1) 计算从数据段内的第一码元时间 x_0 到第二码元时间 x_1 的采样数。作为例示,在 ATSC 系统的一些实施例中,Dist(PCDE, i) 被定义为:对 $[(PCDE+416) \bmod 832] \leq i < PCDE$, 它为负号,而对 $PCDE \leq i < [(PCDE+416) \bmod 832]$, 它为正号。

[0139] 作为一个非限制性的例子,适合 ATSC 标准广播的系统的至少一个实施例包括一个具有 832 个存储单元的相关缓冲器 314(参见图 6)。假设当前的 PCDE 值为 26,

$$[0140] Dist(PCDE, i) = \begin{cases} d(PCDE, i) & \forall i : 26 \leq i \leq 442 \\ -d(PCDE, i) & \text{else} \end{cases}$$

[0141] 其中 $d(PCDE, i)$ 是一个非负的距离量度 $d(x_0, x_1) = |x_0 - x_1|$ 且 $0 \leq i \leq 831$ 。可以理解的是用于计算加权平均或质心估计的不同边界条件和技术出现在各种实施例中,并可由本领域技术人员无需过多试验即可实现。系统的一些可选的实施例包括非线性距离量度函数。在一些实施例中,距离量度函数 $d_K(x_0, x_1) = |x_0 - x_1|^K$ 。作为例示,在一些实施例中 $K = 2$ 。在其它实施例中, K 是分数。

[0142] 继续参照图 6 的元件,现在将讨论 CDEU 230A 的一个实施例,同时参照图 12 的流程图,它图示说明了适合 ATSC 广播系统的用于估计信道延迟的系统 400 的操作。在 402,“初始化”,控制器 320 初始化 CDEU 230A 包括但不限于:相关缓冲器 314、码元计数器 316、段计数器 318 以及积分器 382 的内容。在各种实施例中,这还包括各种控制寄存器的适当初始化。在一些实施例中,通过从经滤波的同相基带信号 I_F 76 接收最初的三个码元时间的数据来初始化相关器 310。经过 CDEU 230A 的初始化,控制前进至 404。

[0143] 在 404,“SCV”,相关器 310 从经滤波的同相基带信号 I_F 76 接收新的码元,并计算对应于码元计数器 316 产生的码元数的 SCV(i) 的值。作为例示,在最初的启动中,相关器 310 产生 SCV(0),其中 SC = 0。在计算 SCV(i) 后,系统 400 转到 406。

[0144] 在 406,“积分”,积分器 312 从相关器 310 接收 SCV(i),并从相关缓冲器 314 的阵列 M(i) 接收 INT_{OLD}(i)。在最初的启动中,每个 INT(i) = 0。除此以外, INT(i) 对应于先

前储存的积分值。积分器 312 将 SCV(i) 加到 INT_{OLD}(i) 的换算值以在输出缓冲器 378 产生 INT_{NEW}(i)。然后积分器 312 用 INT_{NEW}(i) 更新储存在阵列 M(i) 中的 INT(i) 的值。然后系统 400 前进至 410。

[0145] 在 410,“SC = 831”,控制器 320 判断 SC(SC 也与索引变量 i 相同) 是否等于码元计数器输出 816 的最大输出。当满足条件 SC = 831(是),其中 SC 的范围是 0 至 831,系统 400 转到 414。否则,当为否定判断(否)时,系统 400 转到 412。于是 CDEU 230A 将段计数器 316 增 1。在接收到 SC 的新值后,控制器 320 将索引变量 i 增 1,并将系统 400 转回到 404。

[0146] 在 414,“SEGCNT < N”,控制器 320 将段计数器 318 的输出 (SEGCNT) 与储存在段计数寄存器 338 中的值 N 进行比较。当判断为真 SEGCNT < N(是) 时,控制器 320 将 CDEU 230A 的操作分支到 416,在 416,段计数器 318 增 1。另外,码元计数器 315 的输出被置为零(即 SC = 0)。然而,当判断为假 SEGCNT < N(否) 时,即已确定 SEGCNT = N,则控制传递至 420。

[0147] 在 420,“寻找初始 CDE”,控制器 320 向相关缓冲器 314 搜索包含 INT(i) 的最大值的阵列 M(i) 中的单元。对应于 INT(i) 的最大值的索引变量 i 被选择作为信道延迟估计(CDE) 的初始值,并被放置在 CDE 寄存器 332 和 / 或 PCDE 寄存器 388 中。

[0148] 在 422,“CDEU”,质心估计器 340 为建议的 CDE 值计算 CCE(PCDE)。在 424,“找到 CDE”,控制器 320 评估是否 CCE(PCDE) = 0 或者 SGN(CCE) ≠ SGN(CENT),其中 SGN() 是 signum() 函数,其返回括号中的数的符号。如果检查到任意一个条件为真,则系统 400 的操作转入分支 432。否则,系统 400 的操作转入分支 426。

[0149] 在 426,“CCE(PCDE) > 0”,控制器 320 判断是否 CCE(PCDE) > 0。当判断为真(是),CDEU 230A 的操作转入分支 430。否则,当判断为假(否),CDEU 230A 转入分支 428。在 428,“递增 PCDE”,控制器 320A 将 PCDE 和 CCE(PCDE) 的当前值分别写入 CDE 寄存器 332 和 CENT 寄存器 334,并递增储存在 PCDE 寄存器 388 的 PCDE 值。然后系统 400 的操作前进至 422,同时 CDEU 230A 继续搜索 CDE。

[0150] 在 430,“递减 PCDE”,控制器 320A 将 PCDE 和 CCE(PCDE) 的当前值分别写入 CDE 寄存器 332 和 CENT 寄存器 334,并递减储存在 PCDE 寄存器 388 的 PCDE 值。然后系统 400 的操作回到 422,同时 CDEU 230A 继续搜索 CDE。

[0151] 在 432,“CCE(PCDE) = 0”,控制器 320 评估是否 CCE(PCDE) = 0。当判断为真(是),则 PCDE 值就使所希望的值,且 CDEU 230A 前进至 434,在 434,控制器 320 将 PCDE 的值写入 CDE 寄存器 332 并前进至出口。否则,当判断为假(否),系统 400 前进至 436。

[0152] 在 436,“选择最接近的”,控制器 320 判断是否 CENT < CCE(PCDE)。当判断为真,则储存在 CDE 寄存器 332 的值就是所需的 CDE 的值,且 CDEU 230A 前进至出口。否则,PCDE 值是所需的 CDE 的值(参见 434),因此,控制器 320 将 PCDE 寄存器 388 的值写入 CDE 寄存器 332。然后系统 400 前进至出口。对于本领域的技术人员使用其它用于选择 PCDE 值的搜索算法是或将变得显而易见的,而之前所述的并不意图作为限制。

[0153] CDEU 230 的另一个实施例,如图 13 中所示,是 CDEU 230B,它适用于存在重影信号(如陆地 ATSC 广播中所在的那样)时操作。CDEU 230B 通过同时使用来自奈奎斯特根滤波器 44(参见图 3) 的基带分量信号 I_F 76 和 Q_F 78 导出估计的 CDE。除了 CDEU 230B 还同

时使用 I_F 76 和 Q_F 78 来计算接收信号与段同步序列的相关之外, CDEU 230B 的功能和操作与 CDEU 230A 类似。CDEU 230B 还为每个码元时间相加对应的 I_F 和 Q_F 信号的相关结果。

[0154] 从而,与 CDEU 230A 类似, CDEU 230B 包括第一相关器 310、第一积分器 312、第一相关缓冲器 314、码元计数器 316、段计数器 318、控制器 320A、存储器 330 以及质心估计器 340。另外,CDEU 230B 包括第二相关器 310A、第二积分器 312A 以及第二相关缓冲器 314A。CDEU 230B 接收经滤波的基带信号 I_F 76 和 Q_F 78 分别作为第一相关器 310 和第二相关器 310A 的输入。与积分器 312 类似,积分器 312A 接收相关器 310A 的输出,以及来自相关缓冲器 314A 的 $SCV_Q(i)$ 和 $INT_{QOLD}(i)$ 。积分器 312A 提供 $INT_{QNEW}(i)$ 作为对相关缓冲器 314 的输出。 $SCV_Q(i)$ 是数据段中的第 i 个码元时间与 Q_F 的码元相关值,并对应于码元计数器 316 的输出和相关缓冲器 314A 的第 i 个阵列单元 $M_Q(i)$ 。

[0155] 相关器 310、积分器 312 以及相关缓冲器 314 具有与先前关于 CDEU 230A 的描述的类似的功能和操作。类似地,相关器 310A、积分器 312A 以及相关缓冲器 314A 与 CDEU 230A 中的相关器 310、积分器 312 以及相关缓冲器 314 在功能上相当并实现类似的操作和功能;然而,它们适用于对正交基带信号 Q_F 78 操作。作为例示,相关缓冲器 314 保持对应于 I_F 76 的相关值 $INT_I(i)$,而相关缓冲器 314A 保持对应于 Q_F 78 的相关值 $INT_Q(i)$ 。

[0156] 相关缓冲器 314 和 314A 的输出分别向大小计算器 392 的输入提供 $INT_I(i)$ 和 $INT_Q(i)$ 。大小计算器 392 的输出将 $MAG(i)$ —— $INT_I(i)$ 和 $INT_Q(i)$ 的合成大小——提供给质心估计器 340 和控制器 320A。其它方面,控制器 320A 与之前描述的控制器 320 在功能上和操作上类似。其它实施例计算 $MAG(i) = INT_I(i)^2 + INT_Q(i)^2$ 。还有些实施例计算 $MAG(i) = |INT_I(i)| + |INT_Q(i)|$ 。如可以理解的那样,合成大小的其他量度用在另一些实施例中。

[0157] 其它方面,CDEU 230B 以与 CDEU 230A 几乎相同的方式工作,除了它使用大小计算器 392 的输出 $-MAG(i)-$ 来计算质心,而 CDEU 230A 只使用 $INT(i)$ 的大小。作为例示,在足够数量的段周期后,控制器 320A 通过确定对应于 $MAG(i)$ 的最大值的索引变量 i 的值来确定 PCDE 的初始位置。

[0158] 又一个 CDEU 230 的实施例,图 14 中所示,是 CDEU 230C,它也适用于 ATSC 广播系统。CDEU 230C 通过检测在所需的采样窗口内的各种接收到的重影信号与已知的帧同步序列 PN511 的相关强度来估算信道延迟的位置。可以理解的是,ATSC 帧同步包含具有循环卷积性质的伪随机序列。本发明的一些实施例通过使用匹配滤波器来利用相对较长长度的字段 / 帧同步序列,方便地计算某一重影的相关强度。其它实施例通过将接收的信号和预期的 PN511 序列相关来导出相关强度估计。

[0159] 如图 15 中所示,另一个非限制性的示例性传输信道包括重影 G1、G2、G3 和 G4,它们每一个都具有超过检测阈值电平的相关强度。信道还包括具有在检测阈值之下但在核心阈值之上的相关强度的重影 G5、G6 和 G7。最后,示例的信道还具有在核心阈值之下的重影 G8 和 G9。每个重影的相对多径延迟反映在它们的沿着水平轴的位置上。

[0160] CDEU 230C 的一些实施例对接收的重影信号使用窗函数。窗内的重影信号被用于计算信道延迟估计。在一些实施例中,窗口的跨度基于最初检测到的、具有在检测阈值之上的帧同步相关强度的重影信号。如图 15 所示,CDEU 230C 最初检测到具有在检测阈值之上的相关强度的 G1。然后 CDEU 230C 以 G1 为中心选择一个窗口跨度 W1。那些在窗口外的重影在估算信道延迟的位置时不被考虑。可以理解的是 G4 不在 W1 内,并且在估算信道延迟

的位置时不被考虑。

[0161] CDEU 230C 的其它实施例以具有最大或局部最大相关强度的重影为中心选择窗口。如图 15 所示, CDEU 230C 最初检测到 G1 并以 G1 为中心选择 W1 作为当前窗。接着, CDEU 230C 检测到具有比 G1 更大的相关强度的 G2, CDEU 230C 随即以 G2 为中心选择新的窗 W2。结果, G7 和 G9 在信道延迟估算中仍然不被考虑;然而 G4 被考虑因为它落在 W2 中。

[0162] 再回到图 14, CDEU 230C 包括码元计数器 316、段计数器 318、质心估计器 340A、大小计算器 392、相关器 510 和 512、相关缓冲器 514、阈值检测器 516、控制器 520 以及存储器 530。CDEU 230C 接收经滤波的基带信号 I_F 76 和 Q_F 78 分别作为第一相关器 510 和第二相关器 512 的输入。相关器 510 和 512 提供 $SCV_I(i)$ 和 $SCV_Q(i)$ 给大小计算器 392。

[0163] 相关器 510 和 512 与图 13 的相关器 310 和 312 类似,除了它们适合提供接收的 I_F 76 和 Q_F 78 信号与帧或字段同步序列之间的相关。 $SCV_I(i)$ 和 $SCV_Q(i)$ 是接收的 I_F 76 和 Q_F 78 信号与帧或字段同步序列之间的相关。大小计算器 392 提供 $MAG_{FS}(i)$ 作为对阈值检测器 516 和相关缓冲器 514 的输出。 $MAG_{FS}(i)$ 在形式和功能上与图 13 的 $MAG(i)$ 类似,但直接作用于 $SCV_I(i)$ 和 $SCV_Q(i)$ 而不是作用于积分值。相关缓冲器 514 操作上连接至质心估计器 340A。控制器 520 与存储器 530 接口,并接收分别来自码元计数器 316 和段计数器 318 的 SC 和 SEGCNT 的值。类似于图 13 的控制器 320,控制器 520 提供信道延迟估计 84 并具有连接至控制系统 54(见图 3)的第一控制接口。控制器 520 还具有第二接口(为了简化并未示出)连接着相关器 510、相关器 512、相关缓冲器 514、阈值检测器 516、存储器 530、码元计数器 316、段计数器 318 以及质心估计器 340A 的控制接口。

[0164] 控制器 520 的第二控制接口支配着 CDEU 230C 的各种元件的操作,包括但不限于:读和写配置寄存器、发出复位信号、控制对存储器和寄存器的访问、管理各个设备的缓冲器以及本领域技术人员可能想到的其他功能。在各种可选的实施例中,控制器 520 的第一和第二控制接口包括单独的数据总线、或者利用了单条数据总线、或者各自由组件间的多个独立数据信道组成,这对本领域技术人员来说是会想到的。

[0165] 最后,存储器 530 包括 CDE 寄存器 332、CENT 寄存器 334、核心阈值寄存器 336、包含可变的检测阈值 T_{DET} 的检测阈值寄存器 532、包含变量 WINCENT 的窗中心寄存器 534、包含变量 FSYM 的帧同步码元位置(FSYM)寄存器 536、以及包含变量 FSEG 的帧同步段位置(FSEG)寄存器 538。一些实施例包括包含变量 WINEND 的窗终点寄存器 540 以及包含变量 WINSTART 的窗起点寄存器 542。

[0166] 检测阈值 T_{DET} 是大小计算器 392 的最小输出值,它被认为对应于进入的数据流中的帧同步序列的检测。WINCENT 对应于相关器 514 中的存储器单元,它是窗函数的中心。FSYM 和 FSEG 分别是码元计数器 315 和段计数器 318 的值,它们对应于位于窗函数中心的码元时间。最后,变量 WINSTART 和 WINEND 对应于相关缓存器 514 中的所希望的窗的最初和最后的存储器单元。

[0167] 在一些实施例中,相关缓存器 514 配置为具有 $2n$ 个存储器单元的、可被值域为 0 至 $2n-1$ 的索引变量 i 寻址的循环缓冲器。在其它的实施例中,相关缓存器 514 保持 $2n+1$ 个相关值。作为非限制性例子,对质心为 WINCENT 的传输信道而言, $WEND = (WINCENT+n) \bmod (2n)$ 而 $WSTART = (WINCENT+n+1) \bmod (2n)$ 。

[0168] CDEU 230C 的另一个实施例,如根据图 16 的流程图操作的系统 600 所示,也适用于

ATSC 广播。在 602,“初始化”, CDEU 230C 的元件如本领域技术人员所能理解的被初始化。作为例示,同时再参照图 14,控制器 520 初始化存储器 530 中的寄存器、码元计数器 316、段计数器 318、大小计算器 392、相关器 510、相关器 512、以及相关缓存器 514。另外,索引变量 i 被初始化为零。

[0169] 在 604,“相关”,相关器 510 和 512 分别接收最近经滤波的同相和正交基带信号 I_F 76 和 Q_F 78,并对最近接收的位序列进行相关。如上述参照图 14 所讨论的实施例那样,幅值计算器 392 分别从互相关器 510 和 512 接收 $SCV_I(i)$ 和 $SCV_Q(i)$,并计算相关大小 $-MAG_{FS}(i)$ 。 $MAG_{FS}(i)$ 作为输出被提供至相关缓冲器 514 和阈值检测器 516。相关缓冲器 514 将 $MAG_{FS}(i)$ 储存在阵列 $M(i)$ 中。然后系统 600 前进至 606。

[0170] 在 606,“检测帧同步”,如果 $MAG_{FS}(i) \geq T_{DET}$ (是),真信号被送至控制器 520。则系统 600 转到分支 610。否则,阈值检测器 516 发送假信号(否)(没有检测到帧同步)至控制器 520。则系统 600 转到分支 612。在一些实施例中,控制器 520 只有在检测到第一个帧同步时才将 CDEU 230C 操作转到分支 610。与图 15 的窗 W1 类似,这导致了窗函数以具有在 T_{DET} 上帧同步相关的第一个重影信号为中心。

[0171] 在其它实施例中,在 606,当检测到任何帧同步或 $MAG(i) > CENT$ 时,控制器 520 将 CDEU 230C 操作转到分支 610。作为例示,用 $CENT = T_{DET}$ 初始化 CENT 寄存器。当 $MAG_{FS}(i) \geq T_{DET}$ 时,第一真信号(是)被送至控制器 520。对于每个真信号,控制器 520 设置 $CENT = MAG_{FS}(i)$ 。当 $MAG_{FS}(i) \geq CENT$ 时,产生额外的真信号。与图 16 的窗 W2 类似,这导致了窗函数以具有最大帧同步相关的重影信号为中心。否则,控制器 520 将 CDEU 230C 操作和系统 600 转到分支 612。

[0172] 在 610,“储存中心”,控制器 520 设置 $FSYM = SC$,以及 $FSEG = SEGCNT$,其中 $FSYM$ 和 $FSEG$ 代表数据分组字段 / 帧结构中检测到的帧同步的位置。控制器 520 设置 $CDE = i$ 作为信道延迟的初始估计。在一些实施例中,控制器 520 还设置 $CENT = MAG(i)$ 作为对应于初始信道延迟估计的相关的大小。控制器 520 还计算位置 $WINEND$ 。然后系统 600 前进至 612。

[0173] 在 612,“继续”,控制器 520 根据是否到达 $WINEND$ 对 CDEU 230C 的操作进行分支。假信号(否)时,则 CDEU 230C 之前没有检测到帧同步,或 CDEU 230E 检测到前一帧同步但 $i \neq WINEND$ 。在这种情况下,系统 600 将操作分支至 614。否则,控制器 520 判断已到达 $WINEND$,并将操作分支至 615 FIND CDE(寻找 CDE)。如下文所要描述的那样,系统 600 在 FIND CDE 处确定信道的 CDE。

[0174] 在 614,码元计数器 316 和段计数器 318 的值被更新。索引变量 i 也被递增。系统 600 返回 604。

[0175] CDEU 230C 的一些实施例包括通过计算窗函数内的相关值的加权平均或质心来估计信道的延迟的质心估计器 340A。正如本领域的技术人员能理解的那样,质心估计器 340A 在功能上和结构上与质心估计器 340 类似,除了质心估计器 340A 被适配为对储存在相关缓冲器 514 中的 $MAG_{FS}(i)$ 值起作用。质心估计器 340A 的相关缓冲器 514 和控制器 520 与质心估计器 340 中的相关缓冲器 314 和控制器 320 等价地或几乎相同的方式接口和操作。从而,类似于质心估计器 340,质心估计器 340A 对包含在相关缓冲器 514 中的存储器单元的所希望的 WINDOW 中的值进行求和:

[0176] $CCE(PCDE) = \sum_{\text{WINDOW}} F(\text{MAG}(i), \text{threshold}) \times \text{Dist}(\text{PCDE}, i)$ 。

[0177] 与之前描述的 CDEU 230 的实施例中的控制器 320 和 320A 类似, 控制器 520 与质心估计器 340A(未示出)和相关缓冲器 514 交互以确定对应于信道延迟的相关值的位置。

[0178] CDEU 230C 的其它实施例通过计算窗函数内的一子组相关值的相关值的加权平均或质心来确定信道延迟。如图 17 中所示, 在一些实施例中, 控制器 520 将窗分成以具有对应于采样 $i = I_{\text{MAX}}$ 的最大相关值 G_{MAX} 的重影信号为中心的区域, 使得 $M(I_{\text{MAX}}) = G_{\text{MAX}}$ 在窗内。在其它实施例中, 区域 R_0 具有大约 I_{MAX} 的宽度。区域 R_1 是窗从 WINSTART 至区域 R_0 的部分, 并包含相对于 I_{MAX} 的前重影信号。区域 R_2 是窗从区域 R_0 至 WINEND 的部分, 并包含相对于 I_{MAX} 的后重影信号。

[0179] 作为例示, 控制器 520 最初搜索相关缓冲器 514 以定位 G_{MAX} 。然后控制器 520 搜索区域 R_1 以定位最靠近 I_{MAX} 的前重影信号 G_{PRE} (对应于 $i = I_{\text{PRE}}$, 使得 $M(I_{\text{PRE}}) = G_{\text{PRE}}$) 以及后重影信号 G_{POST} (对应于 $i = I_{\text{POST}}$, 使得 $M(I_{\text{POST}}) = G_{\text{POST}}$)。在一些实施例中, 控制器 520 只考虑那些 $\text{MAG}_{\text{FS}}(i) > T_{\text{DET}}$ 的重影信号。如图 15 中所示, G_2 是 G_{MAX} , G_1 是 G_{PRE} , 而 G_3 是 G_{POST} 。

[0180] 类似于 CDEU 230A 中的控制器 320, 控制器 520 通过解方程 : $CCE(\text{PCDE}) = G_{\text{MAX}} \cdot \text{Dist}(\text{PCDE}, I_{\text{MAX}}) + G_{\text{PRE}} \cdot \text{Dist}(\text{PCDE}, I_{\text{PRE}}) + G_{\text{POST}} \cdot \text{Dist}(\text{PCDE}, I_{\text{POST}})$ 来确定 PCDE 的位置, 其中 $\text{Dist}(\text{PCDE}, i)$ 定义为当 i 的值落在 WINSTART 和 CDE 之间时为负, 而当 i 的值落在 CDE 和 WINEND 之间时为正。在又一些实施例中, 控制器 520 先考虑 $\text{MAG}_{\text{FS}}(i) > T_{\text{DET}}$ 的重影信号; 然而, 在 threshold 之上的重影信号也被考虑。作为一个非限制性例子, 系统 20 的一个适合 ATSC 标准广播的实施例有具有 1024 个采样的窗宽度的包含 1024 个采样的相关缓冲器 514。在一个可能的信道条件下, $\text{FSYM} = 128$, $\text{WINSTART} = 640$ 且 $\text{WINEND} = 639$ 。给定 $\text{PCDE} = 26$:

$$[0181] \text{Dist}(\text{PCDE}, i) = \begin{cases} d(\text{PCDE}, i) & \forall i : 26 \leq i \leq 640 \\ -d(\text{PCDE}, i) & \text{else} \end{cases}$$

[0182] 其中 $d(\text{PCDE})$ 是一个非负距离量度 $d(x_0, x_1) = |x_0 - x_1|$ 且 $0 \leq i \leq 1023$ 。

[0183] 用于计算加权平均或质心估计的不同的边界条件和技术可以应用于本系统而不用过多的试验。在一些实施例中, 控制器 520 选择能最小化 $CCE(\text{PCDE})$ 的绝对值大小的 CDE 值。在其它实施例中, 控制器 520 选择 $CCE(\text{PCDE})$ 的符号改变的 CDE 值。

[0184] CDEU 230 的另一个实施例, 如图 18 所示, 是 CDEU 230D, 它也适用于 ATSC 广播系统, 通过检测在所希望的采样窗口中的各个接收到的重影信号与帧同步序列 PN511 的相关强度来估计信道延迟。CDEU 230D 在形式上和功能上于 CDEU230C 类似, 除了它仅对经滤波的同相基带信号 I_F 76 起作用, 而 CDEU 230C 同时使用 I_F 76 和 Q_F 78。从而, 控制器 510 提供 $\text{SCV}_I(i)$ 给相关缓冲器 514 和阈值检测器 516。由于 CDEU 230D 不包括 $\text{SCV}_Q(i)$, 所以没有必要计算 $\text{MAG}_{\text{FS}}(i)$ 。正如本领域的技术人员可以理解的那样, CDEU 230D 适合用 I_F 根据帧同步的大小估计信道延迟, 而 CDEU 230C 同时使用 I_F 和 Q_F 。因此, 相关缓冲器 514 储存 $M(i) = \text{SCV}_I(i)$ 。CDEU 230D 的功能类似于 CDEU 230C, 除了 CDEU 230D 使用 $\text{SCV}_I(i)$ 代替 $\text{MAG}_{\text{FS}}(i)$ 。则 :

[0185] $CCE(\text{PCDE}) = \sum_{\text{WINDOW}} (\text{SCV}_I(i), \text{threshold}) \times \text{Dist}(\text{PCDE}, i)$

[0186] 与之前类似, 滤波器 380 将 $\text{SCV}_I(i)$ 的平方或绝对值与 threshold 相比较, 并对

于 $|SCV_I(i)| > threshold$, 产生输出 $F(SCV_I(i), threshold) = |SCV_I(i)|$, 当。否则, 对于 $|SCV_I(i)| \leq threshold$, 滤波器 380 输出 $F(SCV_I(i), threshold) = 0$ 。

[0187] 可选地, 滤波器 380 的其它实施例根据 $SCV_I^2(i) > threshold$ 来过滤 $SCV_I(i)$, 并且对于 $SCV_I^2(i) > threshold$, 产生输出 $F(SCV_I(i), threshold) = |SCV_I(i)|^2$ 。否则, 对于 $|SCV_I(i)|^2 \leq threshold$, 滤波器 380 输出 $F(SCV_I(i), threshold) = 0$ 。

[0188] 在估计信道延迟之后, FSEG 和 FSYM 的值被调整以反映对应于信道延迟的相关值的位置。FSYM 和 FSEG 分别是码元计数器 315(SC) 和段计数器 318(SEGCNT) 对应于位于窗函数中心的码元时间的值。在一些实施例中, 控制器 520 通过搜索能最小化 CCE 的绝对值大小的 PCDE 值来估计信道延迟。在其他实施例中, 控制器 520 通过搜索使 CCE(PCDE) 的符号改变的 PCDE 值。控制器 420 递增 PCDE, 直到 CCE(PCDE) 的符号改变为止。然后控制器 520 选择当前 PCDE 值作为 CDE 值而不考虑 CCE(PCDE) 的绝对值大小。

[0189] 回到图 5, 在正常操作期间, 均衡器系统 200 通过对接收的信号进行滤波操作来补偿信道符号间干扰失真。FFE 210 接收经滤波的同相基带信号 I_F 76 作为输入。加法器 212 计算 DFE 216 和 FEE 210 的输出的和, 以生成经均衡的数据信号 88。判决设备 214 对经均衡的数据信号 88 进行采样, 并估计接收的码元。

[0190] 最初, 控制系统 54 调整 FFE 的系数以去除相关的信道失真的部分, 且 DFE216 被禁用。在一段时间之后, FFE 210 的系数被调整为足够去除信道相关的失真和噪声的部分, 这将允许 DFE 有效地工作。在最初的启动之后, DFE 216 被启用且使用本领域的普通技术人员可想到的各种技术来调整 FFE 210 和 DFE216 的系数以去除信道失真的剩余部分, 如 LMS 适配。判决设备 214 对经均衡的数据信号 88 进行采样以在判决限幅器的输出获得接收的信号的码元级表示。

[0191] 判决设备 214 提供均衡器反馈码元输出 92 至 DFE 216 作为输入。例如, 在一些实施例中, 判决设备 214 是判决限幅器, 且均衡器反馈码元输出 92 是判决限幅器的输出。在其它实施例中, 判决设备 214 校正接收的码元差错。在均衡器 200 的其它实施例中, 其中判决设备 214 包括网格译码器, 均衡器反馈码元输出 92 可被选择性地控制。在初始化系统启动期间, 均衡器反馈码元输出 92 是来自判决设备 214 的未校正的码元输出。在一些包括具有网格译码器的判决设备的实施例中, 均衡器控制系统 54 可选择性地控制均衡器反馈码元输出 92 来提供网格译码器或网格译码器的跟踪存储中一级的输出。在又一些实施例中, 如发明人的共同待批的第 09/884256 号、题为“Combined trellisDecoder and Decision Feedback Equalizer”, 以及第 10/407610 号题为“Transposed Structure for a Decision Feedback Equalizer Combined with a Trellis Decoder”的美国专利申请中所示, 判决设备 214 持续地更新在由网格译码器校正时被 DFE 使用的恢复的码元值。另外, 在一些实施例中, 均衡器 200 被适配为实数或复数滤波器以兼容各种调制技术。

[0192] 某些实施例以没有预定义的或固定的中心抽头的方式导出均衡器系数。取而代之地, FFE 输出具有虚中心, 该虚中心并不对应于具体的滤波器抽头或抽头的组合, 而且 FEE 的所有抽头是被动态地确定的。虚中心位置基于传输信道延迟的估计。

[0193] 如图 19A 中所示, 并参考图 5 中的某些元件, 一个可能的信道条件的非限制性例子(由信道脉冲响应 711 表述)具有两个相等强度的重影信号 710 和虚信道的虚中心 712。均衡器 200 给控制系统 54 提供信道延迟估计, 它是存在于 FEE 210 的输入端的相对于系统 20

的本地时间的信道延迟的估计。控制系统 54 使用信道延迟估计通过将在 FFE 处测量的信道延迟加至所需的均衡器输出的延迟, 来计算用于生成的训练码元序列 (例如, 段或帧同步序列) 的偏移位置。如此处所描述的那样, 控制系统 54 将接收信号与生成的训练信号比较。在一些实施例中, 训练信号是段同步序列。在其它实施例中, 生成的训练信号是字段 / 帧同步序列或接收信号中所预期的其它同步信号的组合。在又一些实施例中, 控制系统 54 最初生成段同步序列。在均衡器至少部分收敛后, 控制系统 51 生成字段 / 帧同步序列。控制系统 54 调整均衡器系数以将接收信号的同步信号与由所生成的同步信号引用的所希望的时间位置对准。作为例示, 在一些实施例中, 系统 20 将均衡器 200 的输出与某一 FFE 抽头对准, 从而将均衡器适配为某一信道条件。

[0194] 如图 20A 中所示, 作为继续参照图 5 描述的非限制性例子, 均衡器 200 的一个实施例包括具有 1024 个 FFE 抽头的 FFE 210 和具有 512 个 DFE 抽头的 DFE216。DFE 的各抽头由抽头索引来引用。控制系统 54 校准均衡器使均衡器 200 的输出在时间上与 FFE 210 的第 768 个抽头对准。将虚中心 712 移至较后的时间点对于前重影信号改善了均衡器的性能。作为另一个非限制性例子, 如图 20B 中所示, 同一个系统的一个实施例包括控制系统 54, 该控制系统将均衡器 200 与 FFE 210 的第 512 个抽头对准, 使得 FFE 对于信道中的前重影和后重影分量都有较好的作用。

[0195] 回到图 19B 同时继续参照图 5, FFE 210 最初被适配成根据接收的信号内的各种同步信号的位置来导出以对应于 FFE 抽头 Z_{OUT} 的所希望的虚中心位置 712 为中心的输出。系统 20 的一些实施例被适配为作用于 ATSC 系统并根据段同步信号的预期抵达时间 (SEGMENT_SYNC_OUT) 来训练均衡器。当 $SC = SEGMENT_SYNC_OUT$ 时, 控制系统 54 生成段同步信号作为训练序列。将接收的信号与生成的训练序列作比较以产生误差信号用于适配均衡器 200 的系数。又一些实施例根据 ATSC 帧或字段同步的预期抵达时间 (FRAME_SYNC_OUT) 训练均衡器 200 的系数。从而, 与之前类似, 当 $SEGCNT = FRAME_SYNC_OUT$ 时, 控制系统 54 生成帧同步信号作为训练序列。将接收的信号与生成的帧同步训练序列作比较以产生误差信号用于适配均衡器 200 的系数。系统 20 的又一些实施例同时使用帧同步和段同步来适配均衡器 200 的系数。

[0196] 作为例示, 给出所需的均衡器输出位置 Z_{OUT} , 控制系统 54 将从 ATSC 段同步得出的训练信号的相对预期定时设置在码元计数器时间 $SEGMENT_SYNC_OUT = (Z_{OUT} + CDE) \bmod 832$ 。类似地, 控制系统 54 计算码元计数器 316 和段计数器 318 的值, 以确定从 ATSC 帧 / 字段同步得出的训练信号的相对定时的位置。控制系统 54 导致在码元计数器 316 的输出 SC 满足 $SEGMENT_SYNC_OUT = (Z_{OUT} + CDE) \bmod 832$ 且段计数器 318 的输出 $SEGCNT$ 满足 $FRANE_SYNC_OUT = FSEG \bmod 313$ 个段时间时, 基于训练信号的帧 / 字段同步出现。举例来说, 系统 20 的一个适合 ATSC 标准广播的实施例具有 1024 个采样长度的相关缓冲器 514, 并同时使用字段 / 帧同步和段同步来适配均衡器 200 的系数。假设所希望的 FFE 210 中的输出延迟是 $Z_{OUT} = 768$ 且 $CDE = 800$ 、 $FSEG = 312$, 控制系统计算出 $SEGMENT_SYNC_OUT = 736$ 而 $FRANE_SYNC_OUT = 312$ 。

[0197] 另外, 在系统 20 的一些实施例中, 控制系统 54 随时间的流逝适配均衡器 200 的滤波器系数, 以创建根据改变的信道条件而移动的虚中心 (代表 FFE 210 的延迟)。均衡器构建了虚信道或由几个信号传输路径或重影信号所组成的信号, 且不必与一个重影信号对

准。从而，均衡器 200 的稳定性并不依赖于单个主重影信号。这在任一多径贡献信号的添加或删除不导致均衡器变得不稳定或相反需要信号的重新初始化或重新获取方面提供了额外的健壮性。

[0198] 如图 19B 中所示，在均衡器 200 的一些实施例中，FFE 210 和 DFE 216 作用于一个重叠区域，其中 FEE 216 和 DFE 216 中的一部分采样在时间上相关。均衡器 200 的一些可选的实施例包括微小间隔的 FFE。在任一情况下，FFE 210 和 DFE 216 中的采样是实践上相关的，但非必需地在时间上对准于同一采样空间。在均衡器 200 的其它实施例中，如图 19C 中所示，均衡器 200 的一些实施例包括一个重叠区域，其中 DFE 216 中的所有采样与 FFE 210 中的采样在时间上相关。

[0199] 如图 19B 中所示，一些实施例控制均衡器操作，借此将均衡器系数初始设置为预先确定的值，且 FFE 210 的系数被适配为去除一部分信道失真。一旦均衡器达到所希望的性能状态，DFE 216 的系数被自由地适配。如图 19C 中所示，DFE 216 的系数开始增加，这通常产生 FFE 210 的一个或多个系数的大小中的减小。在一些实施例中，如图 19D 中所示，当在重叠区域中的 FFE 210 的系数趋于零大小时，DFE 216 的系数增加。然而，在其它实施例中，FFE 210 的系数在重叠区域中有一些余留的大小。正如可以被本领域的技术人员所理解的那样，该作用作为均衡器 200 的设计的结果自动产生并允许控制系统 54 平衡均衡器 200 的噪声和重影性能。

[0200] 控制系统 54 使用本领域技术人员所熟知各种的误差估计技术来适配均衡器系数以进一步移除信道失真。作为例示，某些实施例使用简化构象算法 (Reduced Constellation Algorithm, RCA) 误差运算结合 LMS 算法以适配均衡器系数。RCA-LMS 算法检测信道均衡误差，并发展出改进的均衡器随时间的响应。其它实施例使用数据导向 (data directed) 技术结合 LMS 算法来适配均衡器系数。还有些其它实施例使用其它盲均衡 (blind equalization) 技术来适配均衡器 200 的系数。作为例示，一些实施例使用恒定模数算法 (CMA) 用于对均衡器系数进行盲适配。

[0201] 正如之后将更详细地描述的那样，控制系统 54 最初适配 (即确定) FFE 系数。一旦均衡器 200 的 FFE 210 运行，系统启用 DFE 216 并进一步适配均衡器系数以移除任何残留信道失真，并响应于信道条件的改变。所有的 DFE 系数都被初始化设置为零，且至少一部分 DFE 216 的系数演变成非零值。

[0202] 在其它实施例中，FFE 210 使用微小间隔采样，且系统包括用于二次采样 (sub-sampling) 或采样率转换 FFE 输出的技术，以向判决设备 216 提供适当的时间上对准的数据。作为例示，在一些实施例中，采样率转换过程发生在 FFE 输出端。在某些实施例中，FFE 被微小的分隔并为每个判决设备输出产生 “n” 个输出采样。以 n:1 抽取 FFE 输出以保持合适的采样数据对准。可选地，在其它实施例中，均衡器对判决设备的输入端的数据进行向下采样。这允许系统 20 的其它元件利用与微小间隔的采样相关联的增加的带宽。

[0203] 在某些其它的实施例中，FFE 输出率并不通过简单整数多重关系与判决设备码元率有关。作为非限制性例子，FFE 输出可提供判决设备码元率的 4/3 倍的采样数。在某些实施例中，选择最接近于判决设备码元采样时间的采样对 FFE 输出进行了分样。在其它实施例中，采样率转换器被用于向下采样 FFE 输出。作为非限制性示例，采样率转换过程可发生在 FFE 输出端、加法器输入端或加法器输出端。从而，虽然在图 5 中未示出，但可以理解

的是均衡器 200 的一些实施例包括微小分隔的 FFE，其中 FFE 210 和 DFE 216 中的采样在时间上相关，但非必需地在时间上与同一个采样间隔对准。

[0204] FFE 210 和 DFE 216 中具有时间上相关的采样的均衡器的又一些实施例，将系数值从 FFE 210 传送至 DFE 216 以改善最初的 DFE 启动和收敛。作为例子，一些系统最初启用 FFE 210 并适配 FFE 系数以减少信道失真。在 FFE 系数相对稳定或位误差率被降低至所希望的阈值水平之后，系统启用 DFE 216 且 FFE 210 和 DFE 216 的系数在之后被共同地适配。然后系统根据信道延迟确定 FFE 210 和 DFE 216 应当使用哪个时间相关采样。FFE 210 和 DFE 216 将使用的采样在信道延迟移动时被调整。

[0205] 本发明的一些实施例自适应地改变用于演算均衡器抽头系数的技术，以去除信道干扰和重影。作为例示，某些实施例适配 FFE 210 和 DFE 216 中的均衡器抽头系数以最小化均衡器输出和判决设备输出之间的最小均方 (LMS) 误差。这种技术演算出响应于变化的信道或系统条件的随时间变化的均衡器抽头系数。作为例示，一些适配算法最初使用 RCA 技术来驱动 LMS 适配算法，接着在应用判决导向均衡器系数适配过程之前，根据信道条件转到判决导向技术或不同的适配策略的组合。

[0206] 均衡器 200 的一些实施例通过限制某些 DFE 系数的大小改进了均衡器的稳定性。继续参照图 19C，控制系统 54 (图 5) 按照系数与之相关联的抽头的抽头索引来限制 DFE 系数的大小。在一些实施例中，DFE 系数的值的范围被分为多个区域。那些具有较小抽头索引 (即最接近于 Z_{OUT}) 的抽头具有第一预设范围的大小限制。第二组 DFE 抽头具有允许的大小的第二预设范围。最后，那些具有最大抽头索引 (即离 Z_{OUT} 最远) 的抽头具有大小限制的第三预设范围。作为第一非限制性例子，假设系数具有最大大小为 1，那些最接近于 Z_{OUT} 的抽头具有最大的系数大小为 0.85。第二组 DFE 抽头 (离 Z_{OUT} 远一些) 具有最大的系数大小为 0.95。最后，那些离 Z_{OUT} 最远的 DFE 抽头具有最大的系数大小为 1。

[0207] 在一些实施例中，那些最接近于 Z_{OUT} 的抽头的最大系数大小可有 0.75 至 0.85 的范围。在其它实施例中，第二组抽头 (位于最远离和最接近 Z_{OUT} 的抽头之间) 的最大系数大小可有 0.925 至 0.95 的范围。在另一些实施例中，那些离 Z_{OUT} 最远的 DFE 抽头可有范围在 0.95 至 1 的最大系数大小。

[0208] 可以理解的是 DFE 抽头可以分成更少或更多的组，并且相对最大系数大小取决于 DFE 抽头数和它们的抽头索引 (相对于 Z_{OUT} 的位置)。作为例示，在一些实施例中，只有一部分 DFE 抽头受限制。可以理解的是，在那些实施例中，限制具有较小抽头索引的 DFE 系数的大小降低了网格译码器造成的判定误差的影响。

[0209] 均衡器 200 的其它实施例将消耗函数 (drain function) 应用于 FFE 和 DFE 的系数。在一些实施例中，消耗函数是常数消耗并以规则的方式按照一受控量降低系数的大小。在其它实施例中，消耗函数是非线性的并趋向于相对于较大系数值能更快地消除较小的系数值。在又一些实施例中，消耗函数是比例的并以规则的方式微小地降低系数大小。

[0210] 均衡器 200 的一些实施例应用消耗函数，其中受控量根据抽头索引而变化，从而例如相对于具有较小抽头索引的抽头的系数的大小，以更快的速率 (或，可选地，以更大的量) 降低具有较大抽头索引的 DFE 抽头的系数的大小。受控量的变化可以是抽头索引的函数，或者抽头可按照抽头索引范围来分组，且可对每个组运用单独的受控量。在均衡器 200 的其它实施例中，受控量可以根据均衡器的运行阶段而改变，使得例如在均衡器启动时将

系数的大小减小一个较小的受控量，而在均衡器运行在稳定状态模式后再减去一个较大的受控量。类似地，受控量可根据均衡器的性能而改变。在这种情况下，例如，较小的受控量可用于在 SNR 相对低时减小系数的大小，而当 SNR 增加时可使用较大的受控量。在又一些实施例中，离 FFE 的虚中心更远的抽头以比离虚中心较近的 FFE 抽头更快速率地被吸收。

[0211] 作为非限制性例子，同时参照图 5、6 和 21，系统 20 的一些实施例包括系统 740 实施的（其操作示于图 21）用于产生重叠均衡器结构或不具备基准或中心抽头的均衡器的技术。在 742，“初始化”，控制系统 54 初始化系统 20 的各部分，如本领域技术人员所理解的那样。控制系统 54 接着将系统 740 转到 744。

[0212] 在 744，“CDE 估计”，系统 20 估计与传输信道相关联的延迟并确定 SEGMENT_SYNC_OUT 和 FRAME_SYNC_OUT 的值。系统 20 相对于它自身的系统时钟、码元计数器 316 以及序列计数器 318 固定训练序列的延迟偏移。作为非限制性例子，在一些实施例中，系统 20 使用段同步技术以确定 CDE。在其它实施例中，系统 20 使用帧同步技术以确定 CDE。在又一些实施例中，系统 20 使用段同步和帧同步技术的组合以确定 CDE。控制系统 54 接着将系统 740 转到 746。

[0213] 在 746，“FFE 启用”，控制系统 54 启用系统 20 的均衡器的 FFE 部分。系统 20 的均衡器的 DFE 部分被禁用。控制系统 54 通过使用根据嵌入于传输中的同步信号的所希望的或预期的到达而产生的适配误差信号以动态地产生 FFE 系数。作为例示，在系统 20 的一些实施例中，这些实施例包括均衡器 200A，控制系统 54 根据 CDE 的 CDEU 230 估计在所希望的或预期的时间位置上生成（或导致生成）同步信号。作为例示，控制系统 54 在 SC = SEGMENT_SYNC_OUT 时生成段同步训练信号以适配均衡器 20。

[0214] 控制系统 54 随即通过从由控制系统 54 生成的同步信号中减去经均衡的数据信号 88 来生成适配误差信号。控制系统 54 根据窗技术选择部分适配误差以适配均衡器的系数。被选择的窗取决于系统 20 的运行状态。例如，在一些实施例中，控制系统 54 使用段同步信号在初始化系统启动期间适配 FFE 系数。在其它实施例中，控制系统 54 使用字段 / 帧同步信号在初始化系统启动期间适配 FFE 系数。在又一些实施例中，控制系统 54 首先使用段同步信号适配 FFE 系数，而之后转而结合段同步信号使用字段 / 帧同步信号。

[0215] 正如之后将要讨论的那样，一旦获得可靠的同步，控制系统 54 就根据由 CDE 的 CDEU 估计所确定的同步信号所希望的或预期的时间位置来适配 FFE 系数。控制系统 54 根据 CDE 的 CDEU 估计在所希望的或预期的时间位置上生成同步信号。然后控制系统 54 通过从生成的同步信号中减去接收的信号来生成适配误差信号。接着控制系统 54 用适配误差信号来基于适配误差信号适配 FFE 的系数。

[0216] 作为例示，在一些实施例中，控制系统 54 通过从接收机生成的段同步信号中减去接收信号来生成适配差异信号。一些实施例通过从接收机生成的帧同步信号减去接收信号来生成适配差异信号。又一些实施例首先根据段同步信号的预期到达来适配 FFE 系数。在达到一定性能程度之后，如检测到可靠的帧同步信号的存在，控制系统 54 使用段同步和字段 / 帧同步信号来生成差异信号。

[0217] 在一些实施例中，如果在某一段时间之后没有检测到可靠的同步信号，则控制系统 54 将系统 740 操作转到 742。类似地，在一些实施例中，如果检测到字段 / 帧同步信号的丢失，则控制系统 54 将系统 740 转到 742。其它情况下，当均衡器输出 SNR 性能（基于接收

的同步信号的 SNR) 大于预定的 DFE_ENB 阈值时, 控制系统 54 将系统 740 转到 748。通过选择 DFE_ENB 阈值 > RETURN_FFE 阈值, 可能会产生滞后作用。

[0218] 在 748, “DFE 启用”, 控制系统 54 启用均衡器 200 的 DFE 部分 216, 该部分充当无限脉冲响应 (IIR) 滤波器。控制系统 54 使用根据段同步信号和字段 / 帧同步信号所生成的适配误差信号来适配均衡器的 FFE 和 DFE 系数。适配误差信号生成类似于“FFE 允许”746 中所用的过程。输入至 DFE 的数据被量化成取决于 DFE 延迟路径上可用的精度的电平。

[0219] 如果检测到字段 / 帧同步信号的丢失, 控制系统 54 将系统 740 转到 742。否则, 当均衡器输出 SNR 性能大于预定的 RCA_ENB 阈值时, 控制系统 54 将系统 740 转到 750, 其中信号对噪声性能基于接收的同步信号的 SNR。然而, 在一些实施例中, 当均衡器输出 SNR 性能落在 RETURN_FFE 阈值下时, 控制系统 54 将系统 740 转到 746。通过选择 RCA_ENB 阈值 > RETURN_DFE 阈值 > DFE_ENB 阈值, 可能会引入滞后作用。一些实施例使用本领域熟知的其它技术, 例如平均值滤波器和连续性计数器, 来改善系统性能。

[0220] 在 750, “RCA”, 使用基于简化构象算法 (RCA) 的适配误差信号更新 FFE 和 DFE 系数。RCA 假设输入数据是 2 级的 (2-leveled), 那么本地生成的参考信号是输入数据的二元限幅。作为例示, 在系统 20 的一些包括均衡器 200A 的实施例中, 控制系统 54 通过从判决设备 214 的自适应码元判决 94 中减去经均衡的数据信号 88 生成适配误差信号。控制系统 54 配置自适应码元判决 94 以提供来自经均衡的数据信号 88 的输入数据的二元限幅。二元限幅器将具有标准化电平 -7, -5, -3, -1, +1, +3, +5, +7 的 8-VSB 信号映射到 -5.25 至 +5.25。在一些实施例中, 限幅是在两级方式完成的。在其它实施例中, 限幅在四级方式完成的。又一些实施例如 CMA 使用信号构象的峰度 (kurtosis)。最后, 其它实施例使用本领域技术人员熟知的其它简化构象技术。适配误差信号被用于更新 FFE 和 DFE 系数。如前文所述, 进入 DFE 的数据被量化成经限幅的数据 (8 或 16 级判决限幅器) 且 DFE 充当 IIR 滤波器。

[0221] 在一些实施例中, 控制系统 54 在接收的数据上仅使用 RCA 算法来适配 FFE 和 DFE 系数。在其它实施例中, 控制系统将接收的同步信号与那些由控制系统 54 所生成的信号进行比较。在又一些实施例中, 控制系统 54 根据系统性能或运行状态, 为 RCA 和基于同步信号的适配技术的效果加权重。

[0222] 如果控制系统 54 检测到字段 / 帧同步信号的丢失, 控制系统 54 将系统 740 转到 742。否则, 当均衡器输出 SNR 性能变得大于 DATA_DIRECTED 阈值时, 控制系统 54 将系统 740 转到 752。在一些实施例中, 计算 SNR 的技术包括检查接收的同步信号和数据信号。如果, 而不是改进, 系统 SNR 性能落在 RETURN_DFE 阈值之下, 则控制系统 54 将系统 740 转到 748。通过选择 DATA_DIRECTED 阈值 > RCA_ENB 阈值 > RETURN_RCA 阈值, 可能引入滞后作用。

[0223] 在 752, “网格编码器启用”, 使用根据网格编码器输出生成的经适配的误差信号更新 FFE 和 DFE 抽头。与之前类似, 控制系统 54 配置自适应码元判决 94 从网格编码器提供输出。控制系统 54 使用判决导向 LMS 技术来适配均衡器系数。在一些实施例中, 通过查看 8-VSB 信号的网格译码器输出来确定自适应误差信号。在其它实施例中, 通过检查网格译码器阶段中的一级的输出来确定自适应误差信号。与之前类似, 输入至 DFE 的数据是经量化限幅至一个预定数目的电平的数据, 且 DFE 充当 IIR 滤波器。

[0224] 如上所述, 如果检测到字段 / 帧同步信号的丢失, 则控制系统 54 将系统 740 转到

742。否则,当均衡器输出 SNR 性能变得大于 DFU_UPDATE 阈值时,控制系统 54 将系统 740 转到 754。如果而不是改进,系统的 SNR 性能落在 RETURN_RCA 之下,则控制系统 54 将系统 740 转到 752。通过选择 DFE_UPDATE 阈值> RETURN_RCA 阈值> RCA_ENB 阈值,可能引入滞后作用。

[0225] 在 754,“DFE 判决更新”,系统控制器 54 使用根据网格译码的输出所生成的适配误差信号来更新 FFE 和 DFE 系数。另外,控制器 54 配置均衡器的判决设备以将经网格译码的数据提供至 DFE 216 中。作为例示,在系统 20 的一些包括均衡器 200A 的实施例中,控制系统 54 选择性地控制均衡器反馈信号 92 以向 DFE 216 提供经网格译码器校正的数据。在其它实施例中,控制系统 54 选择性地控制均衡器反馈信号 92 以用来自网格译码器的各级的经校正的数据来更新 DFE 216。从而,DFE 216 最初接收判决设备 214 的判决限幅器输出。然后判决设备 214 的网格译码器部分在校正变得可行时更新 DFE 接收的判决。又一些实施例的运作是通过向 DFE 的各级提供来自网格译码器的中间级的经网格译码器更新的值来进行的,如在共同待批的第 10/407610 号、题为“Transposed Structure for a Decision Feedback Equalizer Combined with a Trellis Decoder”,以及第 09/884256 号,题为“Combined Trellis Decoder and Decision Feedback Equalizer”的美国专利申请中所描述的那样。

[0226] 如上所述,如果检测到字段 / 帧同步信号的丢失,则控制系统 54 将系统 740 转到 742。否则,如果均衡器输出 SNR 性能落在 RETURN_TRELLIS_ENABLED 阈值之下,则控制系统 54 将系统 740 转到 752。

[0227] 系统 20 的一些实施例使用适配误差信号的平均导向代替 SNR。系统 20 的其它实施例使用网格译码器所检测到的位差错率。系统 20 的又一些实施例使用 FEC 码元判决 80 的位差错率。还有些实施例,类似于第 6829297 号美国专利,还根据由网络译码器导出的性能量度来修改适配过程。可以理解的是系统 740 可通过省略某些步骤来适用于不具备网格译码的系统。同样地,转换点可根据运行条件和应用来调整为最佳性能。除了转换阈值电平产生的滞后之外,系统 20 的一些实施例还包括置信度计数器、平均值滤波器、或类似的转换平滑技术,来改善稳定性并消除系统性能中的瞬时偏移。

[0228] 可以理解的是在一些实施例中,可以通过消除 746 和 754 之间的中间阶段来简化系统 740。作为例示,不具有网格译码器或不将网络译码器更新 DFE 内的采样的网格译码器的能力包含在内作为特征的实施例不需要步骤 752 或 754。

[0229] 均衡器 46 的另一个实施例,如图 22 中的均衡器 200A 所示,在形式上和功能上类似于均衡器 200,除了在 FFE 210 的输出和加法器 212 的第一输入之间添加了相位跟踪器 240。如图 22 中所示,相位跟踪器 240 接收来自 FFE 210 的输入和反馈信号 246,并向加法器 212 提供输出。如稍后将详细描述的那样,相位跟踪器 240 接收各种反馈信号 246。反馈信号 246 可包括一个或多个由系统 20 或在系统 20 内生成的感兴趣的信号。作为例示,在系统 20 的一些实施例中,反馈信号 246 包括经均衡的数据信号 88。在另一些实施例中,反馈信号 246 包括经均衡的数据信号 88 和同步码元判决 86。在又一些实施例中,反馈信号 246 包括中间均衡器信号 90、经均衡的数据信号 88 以及均衡器反馈信号 92。如后所述,相位跟踪器 240 使用反馈信号来导出用于校正 FFE 210 的输出的相位纠正向量。

[0230] 均衡器 200A 中的相位跟踪器 240 的一个实施例是如图 23 所示的相位跟踪器

800A, 它接收来自 FFE 210 的输入信号 242 和反馈信号 246A 和 246B。反馈信号 246A 是存在于接收信号中的估计的相位误差的正弦 (即 $\sin \theta$)。类似地, 反馈信号 246B 是存在于接收信号中的估计的相位误差的余弦 (即 $\cos \theta$)。相位跟踪器 800A 的输出是均衡器 200A 的加法器 212 的一个输入。

[0231] 相位跟踪器 800A 包括延迟线 810、相移滤波器 812、旋转器 814、积分器 816、减法器 818 以及乘法器 822、824 和 826。相位跟踪器 800A 通过取判决设备 214 的输出与对应的经均衡的数据信号 88 间的差异来产生相位跟踪器判决误差信号 (E_{PTD}) 248。如图 23 中所示, 至少一个实施例包括减法器 830 和延迟元件 832。延迟元件 832 的输入接收经均衡的数据信号 88, 信号 88 是加法器 212 的输出。减法器 830 的负和正输入端分别接收来自延迟元件 832 的延迟的经均衡的数据信号 88 和判决设备 214 的输出。减法器 830 的输出是相位跟踪器判决误差信号 (E_{PTD}) 248。从而, 相位跟踪器判决误差信号 (E_{PTD}) 248 是通过取判决设备 214 的输出与适当延迟的经均衡的数据信号 88 的差异而导出的。如此, 相位跟踪器判决误差信号 (E_{PTD}) 248 是判决输出和产生该输出的输入之间的误差。延迟元件 832 提供足够的信号传播延迟以允许校正减法器 830 的输入的正确的时间对准, 并随着判决设备 214 的输出的性质而改变。

[0232] 如图所示, 一些实施例通过从判决设备 214 的判决限幅器输出中减去适当延迟的经均衡的数据信号 88 来导出相位跟踪器判决误差信号 (E_{PTD}) 248。其它实施例通过从判决设备 214 的网格译码器输出中减去适当延迟的经均衡的数据信号 88 来导出相位跟踪器判决误差信号 (E_{PTD}) 248。又一些实施例通过从判决设备 214 的网格译码器中的中间输出级中减去适当延迟的经均衡的数据信号 88 来导出相位跟踪器判决误差信号 (E_{PTD}) 248。某些实施例通过从判决设备 214 的自适应码元判决 94 中减去适当延迟的经均衡的数据信号 88 来导出相位跟踪器判决误差信号 (E_{PTD}) 248。还有些其它实施例, 控制系统 52 根据系统状态、均衡器和 / 或系统条件选择用于产生相位跟踪器判决误差信号 248 的判决设备 214 的输出。

[0233] 正如本领域技术人员可理解的那样, 相位跟踪器 800A 导出相位误差反馈信号。延迟线 810 和相移滤波器 812 接收输入信号 242, 该输入信号是 FEE 210 的输出。延迟线 810 向旋转器 814 的同相信号输入和乘法器 826 提供输出。乘法器 826 还接收反馈信号 246A($\sin \theta$)。相移滤波器 812 向旋转器 814 的正交信号输入和乘法器 824 提供输出。乘法器 824 还接收反馈信号 246B($\cos \theta$)。

[0234] 在一些实施例中, 相移滤波器 812 包括 90 度相移滤波器或正交滤波器。在其它实施例中, 相移滤波器 812 包括希尔伯特滤波器或截断的 (truncated) 希尔伯特滤波器。在又一些实施例中, 相移滤波器 812 是某一所希望的长度的 FIR 滤波器, 该 FIR 滤波器的滤波器抽头系数被最优化以使得对于 90 度相移的信道和某一接收机获取阈值, 滤波器输出的均方误差 (MMSE) 最小。作为例示, 相移滤波器 812 的一些实施例是具有 31 个采样长度的 FIR 滤波器, 具有对 VSB 或 15.1dB 的偏移 QAM 接收机获取 SNR 阈值的 MMSE 优化的滤波器抽头系数。相移滤波器 812 的其它实施例包括对于小于 15.1dB 的接收机获取 SNR 阈值优化的滤波器抽头系数。本发明的至少一个实施例包括对 15dB 的获取 SNR 阈值优化的相移滤波器 812 系数。

[0235] 减法器 818 的负和正输入端分别接收乘法器 826 和乘法器 824 的输出。减法器

818 向乘法器 822 提供相位误差估计, 乘法器 822 还接收来自减法器 830 的相位跟踪器判决误差信号 (E_{PTD}) 248。积分器 816 接收乘法器 822 的输出, 并向旋转器 814 的输入提供相位校正信号 θ 。最后, 旋转器 814 向均衡器 200A 的加法器 212 提供经相位校正的输出。

[0236] 在一些实施例中, 相位跟踪器 800A 接收 FFE 210 的输出作为实信号或同相信号 I_{FFE} 。FFE 210 的输出通过相移滤波器 812 以产生相应的虚信号或正交信号 Q_{FFE} 。

[0237] FFE 210 的输出还通过延迟线 810 以确保 I_{FFE} 和 Q_{FFE} 在时间上对准且对应于相同的 FFE 210 输出。 I_{FFE} 和 Q_{FFE} 可以看成是具有大小和相位的向量对。然而, 可以理解的是 FFE 210 的一些接收 I_{FFE} 和 Q_{FFE} 的实施例会输出实的和相位正交分量而无需延迟线 810 和相移滤波器 812。相位跟踪器 800A 通过旋转 I_{FFE} 和 Q_{FFE} 来最小化存在于均衡器 200A 的输出端处的相位误差。基于由积分器 816 提供的相位校正信号 θ , 旋转器 814 将 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$, 其中积分器 816 的输入是 $E_{PTD} \cdot (Q_{FFE}\cos\theta - I_{FFE}\sin\theta)$, 而 E_{PTD} 是在时间上与反馈信号 246A 和 246B 相关的相位跟踪器判决误差信号。从而, 积分器的输入是与 FFE 210 的某一输出有关的判决导向相位误差信号。如此, 积分器 816 的输出是相位校正信号 θ , 其中在采样索引 i , $\theta_i = \theta_{i-1} + \mu E_{PTD} \cdot (Q_{FFE}\cos\theta_{i-1} - I_{FFE}\sin\theta_{i-1})$, 其中 μ 是某个更新步长参数。可以理解的是在一些实施例中, θ 的值域是有限的。

[0238] 旋转器 814 使用相位校正信号 θ 旋转向量对 I_{FFE} 和 Q_{FFE} 。在一些实施例中, 旋转器 814 包括复乘法器、正弦查询表以及余弦查询表。旋转器 814 将接收的相位校正信号 θ 转化成相位校正向量 $e^{j\theta}$, 该向量被用于旋转 I_{FFE} 和 Q_{FFE} 。旋转器 814 产生经相位校正的同相或实信号 I_{PT} 。在一些实施例中, 旋转器 814 也产生正交或虚信号 Q_{PT} (未示出)。本领域技术人员可以理解的是, 这些例示是用作举例, 而图 23 中未示出的其它延迟元件也可以包含在一些实施例中来保持各信号间的时间关系。

[0239] 相位误差反馈信号是通过估计存在于均衡器 200A(参见图 22)中的某一级中的相位误差来创建的。相位跟踪器 800A 的一些实施例根据均衡器的运行模式来估计存在于均衡器的一个输出信号中的相位误差。作为例示, 在一些实施例中, 相位误差估计来源于 FFE 210 的输出。在其它实施例中, 相位误差估计来源于均衡器 200A 的加法器 212 的输出。在另一些实施中, 相位误差估计来源于相位跟踪器 800A 的输出。在又一些实施例中, 用于得出相位误差估计的信号由控制系统 54 根据均衡器性能来选择。

[0240] 在图 24 中显示的相位跟踪器 240 的另一个实施例是 800B。相位跟踪器 800B 在运行上类似于相位跟踪器 800A, 除了信号 I_{FFE} 和 Q_{FFE} 首先被乘以相位跟踪器判决误差信号 248。如此, 相位跟踪器 800B 包括不同位置上的乘法器 822, 并进一步包括额外的乘法器 828。

[0241] 乘法器 826 接收 I_{FFE} 和相位跟踪器判决误差信号 (E_{PTD}) 248 作为输入。乘法器 822 接收反馈信号 246A($\sin\theta$) 和乘法器 826 的输出作为输入。乘法器 828 接收 Q_{FFE} 和相位跟踪器判决误差信号 (E_{PTD}) 248 作为输入。乘法器 824 接收反馈信号 246B($\cos\theta$) 和乘法器 828 的输出作为输入。减法器 818 的负和正输入端分别接收乘法器 822 和 824 的输出, 并提供两个信号的差作为对积分器 816 的输出。如相位跟踪器 800A 中一样, 积分器 816 接收减法器 818 的输出, 并向旋转器 814 的输入端提供相位校正信号 θ 。最后, 旋转器 814 向均衡器 200A 的加法器 212 提供经相位校正的输出。

[0242] 相位跟踪器 800B 的相位校正信号 θ 对于采样索引 i 为: $\theta_i = \theta_{i-1} + \mu \cdot E_{PTD} \cdot (Q_{FFE} \cos\theta_{i-1} - I_{FFE} \sin\theta_{i-1})$

$I_{FFE} \cos \theta_{i-1} - I_{FFE} \sin \theta_{i-1}$), 其中反馈信号 $246A, \sin \theta$, 以及反馈信号 $246B, \cos \theta$ 与相位跟踪器判决误差信号 E_{PTD} 有关。如之前所述, 旋转器 814 将输入数据向量 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$ 并由此校正了 FFE 210 的输出的相位。正如本领域的技术人员能理解的那样, 这些例示仅用作举例, 图 24 中未示出的其它延迟元件也可以包含在各个实施例中来保持各信号间的正确的时间关系。

[0243] 在均衡器 200A 中的相位跟踪器 240 的另一个实施例是适用于 VSB 和偏移 QAM 调制系统的相位跟踪器 800C。如图 25 中所示, 相位跟踪器 800C 接收来自 FFE 210 的输入信号 242, 以及相位跟踪器判决误差信号 (E_{PTD}) 248。相位跟踪器 800C 的输出连接至均衡器 200A 的加法器 212 的输入端。如图 25 中所示, 相位跟踪器 800C 使用类似于相位跟踪器 800A 中使用的技术来生成相位跟踪器判决误差信号 (E_{PTD}) 249。

[0244] 类似于相位跟踪器 800A, 相位跟踪器 800C 也包括延迟线 810、相移滤波器 812、旋转器 814、积分器 816 和乘法器 822。输入线 810 和相移滤波器 812 的输入端接收来自 FFE 210 的输入信号 242 并分别产生 I_{FFE} 和 Q_{FFE} 作为输出。延迟线 810 的输出向旋转器 814 的同相信号输入端提供 I_{FFE} , I_{FFE} 是输入信号 242 的延迟版本。相移滤波器 812 的输出向旋转器 814 的正交信号输入端和乘法器 822 提供 Q_{FFE} 。结果, Q_{FFE} 被用作为相位误差信号。乘法器 822 还接收相位跟踪器判决误差信号 (E_{PTD}) 248 并将乘积提供给积分器 816 作为输入。积分器 816 向旋转器 814 的输入端提供相位校正信号 θ 。

[0245] 与之前描述的相位跟踪器类似, FFE 210 的输出通过延迟线 810 和相移滤波器 812 后产生了信号 I_{FFE} 和 Q_{FFE} 。乘法器 822 将 Q_{FFE} 乘以相位跟踪器判决误差信号 248 来产生判决向相位误差估计, 该估计随后由积分器 816 积分以形成相位校正信号, 在采样索引为 i 时: $\theta_i = \theta_{i-1} + \mu \cdot (Q_{FFE}) \cdot (E_{PTD})$ 。旋转器 814 接收 θ 并推导出相位校正向量 $e^{j\theta}$ 。旋转器 814 将向量对 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$ 以产生经相位校正的实或同相输出。正如本领域技术人员所理解的那样, 这些例示只是举例。其它的延迟元件 (图 25 中未示出) 也可用于一些备选的实施例中以根据在推导相位跟踪器判决误差信号时的等待时间保持各信号间的正确的时间关系。作为例示, 可以理解的是相位误差估计和相位跟踪器判决误差信号 248 对应于 FFE 210 的输出。然而, 由于乘法器 822 的输出被积分以获取平均相位校正信号, 在一些实施例中, 应用于 $I_{FFE}(n)$ 和 $Q_{FFE}(n)$ 的相位校正向量 $e^{j\theta}$ 可不包括来自 $I_{FFE}(n)$ 和 $Q_{FFE}(n)$ 的贡献; 可以理解的是 $I_{FFE}(n)$ 和 $Q_{FFE}(n)$ 是第 n 个 I_{FFE} 和 Q_{FFE} 采样。

[0246] 均衡器 200A 中的相位跟踪器的另一个实施例是相位跟踪器 800D, 其也适用于 VSB 和偏移 QAM 调制系统。如图 26 中所示, 相位跟踪器 800D 接收来自 FFE 210 的输入信号 242 以及相位跟踪器判决误差信号 (E_{PTD}) 248 并产生对均衡器 200A 的加法器 212 的输出。如图 26 中所示, 相位跟踪器 800D 使用与之前关于相位跟踪器 800A 的描述所类似的技术来生成相位跟踪器判决误差信号 (E_{PTD}) 248。相位跟踪器判决误差信号 (E_{PTD}) 248, 显示为相位跟踪器 800D 的一部分, 在形式上和功能上类似于相位跟踪器 800A 中所使用的信号。

[0247] 类似于相位跟踪器 800C, 相位跟踪器 800D 也包括延迟线 810、相移滤波器 812、旋转器 814、积分器 816 和乘法器 822。如之前对于相位跟踪器的描述, 延迟线 810 和相移滤波器 812 的输入端接收来自 FFE 210 的输入信号 242 并分别在它们各自的输出端产生 I_{FFE} 和 Q_{FFE} 。旋转器 814 分别在它的同相和正交输入端接收 I_{FFE} 和 Q_{FFE} 。旋转器 814 产生经相位校正的同相或实信号 I_{PT} 以及正交或虚信号 Q_{PT} 。均衡器 200A 的加法器 212 接收实信号 I_{PT}

作为输出。乘法器 822 接收旋转器 814 的正交 Q_{PT} 以及相位跟踪器判决误差信号 (E_{PTD}) 248。乘法器 822 将 Q_{PT} 和 (E_{PTD}) 248 的积提供给积分器 816。积分器 816 对乘法器 822 的输出求积分产生相位校正信号 θ ，作为对旋转器 814 的校正向量输入端的输出。

[0248] 相位跟踪器 800D 使用 E_{PTD} 和 Q_{PT} 的积作为旋转器 814 的输出端的相位误差估计。乘法器 822 将 Q_{PT} 乘以相位跟踪器判决误差信号 248 来产生判决导向相位误差估计，该估计接着由积分器 816 积分形成相位校正信号 $\theta_i = \theta_{i-1} + \mu \cdot (Q_{PT}) \cdot (E_{PTD})$ 。旋转器 814 接收 θ 并导出相位校正向量 $e^{j\theta}$ 。在一些实施例中，最大相位校正被限制在一个所希望的范围内。作为非限制性的例子，一些实施例中，最大相位校正信号将旋转器 814 提供的相位校正限制到 ±45 度。然后旋转器 814 将向量对 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$ 以产生经相位校正的实或同相输出 I_{PT} 。正如本领域技术人员所理解的，这些说明只是举例。其它的延迟元件（图 26 中未示出）也可用于某些实施例中以保持相位误差估计 Q_{PT} 与相位跟踪器判决误差信号 E_{PTD} 间正确的时间关系，使乘法器 822 的输出是对应于来自 FFE 201 的输出（输入信号 242）的判决导向相位误差估计。

[0249] 均衡器 200A 中的相位跟踪器 240 的另一个实施例是相位跟踪器 800E，其也适用于 VSB 和偏移 QAM 调制系统。如图 27 中所示，相位跟踪器 800D 接收来自 FFE 210 的输入信号，并向均衡器 200A 的加法器 212 提供经相位校正的实或同相输出 I_{PT} 。与上述讨论的实施例类似，如图 27 中所示，相位跟踪器 800E 使用与之前关于相位跟踪器 800A 的描述类似的技术来生成相位跟踪器判决误差信号 (E_{PTD}) 248。相位跟踪器判决误差信号 (E_{PTD}) 248，显示为相位跟踪器 800E 的一部分，在形式上和功能上类似于相位跟踪器 800A 中所使用的信号。

[0250] 与相位跟踪器 800D 一样，相位跟踪器 800E 也包括延迟线 810、相移滤波器 812、旋转器 814、积分器 816 和乘法器 822。延迟线 810 和相移滤波器 812 的输入端接收来自 FFE 210 的输入信号 242。延迟线 810 和相移滤波器 812 然后分别向旋转器 814 的同相和正交输入端提供 I_{FFE} 和 Q_{FFE} 。旋转器 814 接收来自积分器 816 的相位校正信号 θ 并提供经相位校正的同相或实信号 I_{PT} 至均衡器 200A 的加法器 212。

[0251] 相位跟踪器 800E 进一步包括与相移滤波器 812 具有类似功能和特性的相移滤波器 840。在某些实施例中，如图 27 所示，相移滤波器 840 接收经均衡的数据信号 88。在某些其它实施例中，未示出，相移滤波器 840 的输入端接收来自判决设备 214 的输出。作为示例，在一些实施例中，相移滤波器 840 接收判决设备中的判决限幅器的输出。在其它实施例中，相移滤波器 840 接收判决设备 214 中的网格译码器的输出。在又一些实施例中，相移滤波器 840 接收判决设备 214 中的网格译码器的一级的输出。可选地，在 800E 的一些实施例中（未示出），相移滤波器 840 接收 I_{PT} 而不是经均衡的数据信号 88。

[0252] 乘法器 822 的输入端接收相移滤波器 840 的输出和相位跟踪器判决误差信号 (E_{PTD}) 248。如图 27 中所示，相移滤波器 840 接收经均衡的数据信号 88 并提供虚或正交信号 Q_{EQ} 作为对乘法器 822 的输出。 Q_{EQ} 是提供给相移滤波器 840 的对均衡器输出的相位误差估计。乘法器 822 通过将 Q_{EQ} 乘以相位跟踪器判决误差信号 (E_{PTD}) 248 来产生判决导向相位误差估计。积分器 816 对乘法器 822 的输出积分，形成相位校正信号 $\theta_i = \theta_{i-1} + \mu \cdot (Q_{EQ}) \cdot (E_{PTD})$ 。旋转器 814 接收相位校正信号 θ 并导出相位校正向量 $e^{j\theta}$ 。旋转器 814 接着将向量对 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$ 以产生经相位校正的实或同相输出

I_{FFE} 。正如本领域技术人员所理解的那样,这些例示只是举例。其它的延迟元件(图27中未示出)用于某些实施例中以保持相位误差估计 Q_{EQ} 与 E_{PTD} 间正确的时间关系,使乘法器822的输出是对应于某一恢复的码元的判决导向相位误差估计。

[0253] 均衡器200A中的相位跟踪器240的一个额外的实施例是相位跟踪器800F,如图28中所示,其包括第一延迟线810、相移滤波器812、旋转器814以及积分器816。相位跟踪器800F在延迟线810和相移滤波器812处接收来自FFE 210的输入信号242。延迟线810和相移滤波器812分别向旋转器814的同相和正交输入端提供 I_{FFE} 和 Q_{FFE} 。

[0254] 相位跟踪器800F进一步包括减法器818、乘法器822、乘法器824、延迟线836、相移滤波器840以及延迟线842。延迟线836和838分别接收 I_{FFE} 和 Q_{FFE} 。延迟线836向乘法器822的输入端提供 I_{FFE} 的延迟版本。延迟线838向乘法器824的一个输入端提供 Q_{FFE} 的延迟版本。如图28中所示,在一些实施例中,延迟线842和相移滤波器840接收来自判决设备214的输出。作为例示,在一些实施例中,判决设备214的判决限幅器向延迟线842和相移滤波器840提供输出。在其它实施例中,判决设备214的网格译码器向延迟线842和相移滤波器840提供输出。在又一些实施例中,判决设备214的网格译码器的一级向延迟线842和相移滤波器840提供输出。还有其它的实施例可选择地在判决设备214的输入端提供经均衡的数据信号88作为延迟线842和相移滤波器840的输入。另外,相位跟踪器800F的某些其它的实施例根据系统20的均衡器200A的运行状态来选择对延迟线842和相移滤波器840的输入。

[0255] 相移滤波器840产生正交输出 Q_{DD} 。延迟线842提供延迟版的同相输入作为输出 I_{DD} 。可以理解的是,延迟线842补偿由相移滤波器840引入的延迟,并在时间上对准 Q_{DD} 和 I_{DD} 。

[0256] 可以理解的是,延迟线836和838补偿由均衡器200A中的信号处理引入的延迟,并在时间上将延迟版的 I_{DD} 和 Q_{DD} 与 I_{DD} 和 Q_{DD} 对准。从而,乘法器822分别从相移滤波器840和延迟线836接收 Q_{DD} 和延迟版的 I_{DD} 。类似地,乘法器824分别从延迟线842和延迟线838接收 I_{DD} 和延迟版的 Q_{DD} 。延迟线836和838提供的延迟对准乘法器822和824的输入,使得它们对应于同一个接收的码元。

[0257] 减法器818的负和正输入端分别接收乘法器822和乘法器824的输出,并且减法器818提供判决导向相位误差输出给积分器816。与之前的相位跟踪器实施例类似,积分器816向旋转器814提供相位校正信号 θ ,其中 $\theta_i = \theta_{i-1} + \mu \cdot [(Q_{FFE} \cdot I_{DD}) - (I_{FFE} \cdot Q_{DD})]$ 。

[0258] 旋转器接收 θ 并导出相位校正向量 $e^{j\theta}$ 。旋转器814将向量对 I_{FFE} 和 Q_{FFE} 乘以相位校正向量 $e^{j\theta}$ 以产生经相位校正的实或同相输出。正如本领域技术人员所理解的那样,这些例示只是举例。图28中未示出的其它的延迟元件用于某些实施例中以保持在乘法器822和824处的 I_{FFE} , Q_{FFE} , I_{DD} 和 Q_{DD} 间的时间关系,使得减法器818的输出是对应于某一接收的码元的判决导向相位误差估计。

[0259] 虽然相位跟踪器800和具体实施例800A-800F显示了FFE 210只接收 I_F ,但是,可以理解的是相位跟踪器800的有些实施例被适配成FEE 210的实施例接收 I_F 和 Q_F ,并提供 I_{FFE} 和 Q_{FFE} 作为直接从FEE 210至旋转器814的输出。同样地,在一些实施例中,最大相位校正范围是有限的。作为非限制性的例子,一些实施例将旋转器814提供的最大相位校正限制到 ±45 度。在另一些实施例中,θ 的值被限制于控制相位校正信号的范围。此外,虽

然是关于 ATSC 系统进行的描述,但是,可以理解的是相位跟踪器 800 中所含的技术和设备可以适用于其它调制技术和数据构象。

[0260] 类似地,可以理解的是相位跟踪器 800 的一些实施例被适配为用于 FFE 210 的具有微小间隔采样的实施例。最后,可以理解的是相位跟踪器 800 的一些实施例被适配接收实和正交输入信号作为来自 FFE 210 的输入;因此 FFE 210 直接提供 I_{FFE} 和 Q_{FFE} 而无需延时线 810 和相移器 812。

[0261] 图 3 的系统 20 的另一个实施例是图 29 中所示的系统 900。根据一方面,系统 900 使用一种用于导出载波跟踪反馈环和定时同步反馈环的技术。系统 900 包括同步 910、数字解调器 929、均衡器 930、判决导向控制 (DDC) 940、非相干控制 (NCC) 950 以及控制系统 954, 它们分别在形式和功能上类似于系统 20 的元件 40、42、46、52、50 和 54(参见图 3)。类似于系统 20, 系统 900 导出之前所描述的信号段同步 96、字段 / 帧同步 98、SNR 100、VCXO 锁定 102、以及 NCO 锁定 104。如同系统 20 的控制系统 54, 控制系统 954 接收段同步 96、字段 / 帧同步 98、SNR 100、VCXO 锁定 102、以及 NCO 锁定 104。同样可以理解的是均衡器 930 的各种实施例包括之前描述的均衡器 48、200 和 200A 的实施例。类似地, 均衡器 930 的一些实施例包括之前描述的相位跟踪器 800、800A、800B、800C、800D、800E 和 800F 的实施例。

[0262] 另外,信号 64A、66A、72A 和 74A 在形式上和功能上类似于图 3 的信号 64、66、72 和 74。可以理解的是为了简化,数字解调器输出的奈奎斯特滤波没有显示在系统 900 中;然而,这是为了简单且并非限制。本领域的技术人员可以理解奈奎斯特滤波可以任何形式出现在本发明的各种实施例中。

[0263] 如图 29 中所示,系统 900 从前端接收机(例如,图 3 中的接收机 30)接收近基带信号 60A 并向数字解调器 920 提供数字化的近基带信号 62A。数字解调器 920 的输出提供基带信号 920A 作为均衡器 930 的输入。均衡器 930 提供输出 930A、930B、930C 和 930D 给判决导向控制 940。DDC 940 包括减法器 942、载波偏移后置滤波器 944、定时偏移后置滤波器 946、乘法器 948 以及乘法器 950。DDC 940 提供判决导向同步反馈信号 66A 给同步 910, 并进一步提供判决导向载波跟踪反馈信号 74A 给数字解调器 920。

[0264] 在一些实施例中,均衡器 930 是重叠均衡器。在其它实施例中,均衡器 930 不具有预定义或固定的中心抽头。均衡器 930 的某些实施例还包括相位跟踪器。从而,如下文将要更详细地描述的那样,在一些实施例中,输出 930A 和 930B 是部分均衡的信号。作为示例,在一些实施例中,均衡器输出 930A 和 930B 是均衡器 930 的 FFE 部分的输出。在其它实施例中,均衡器输出 930A 和 930B 是均衡器的相位跟踪器部分的输出。在又一些实施例中,均衡器输出 930A 和 930B 是均衡器的判决设备的输入信号。在还有些其它的实施例中,均衡器输出 930A 和 930B 是由不同源提供的。作为非限制性例子,在一些实施例中,均衡器输出 930A 还是均衡器的判决设备的输入信号,而均衡器输出 930B 是均衡器的相位跟踪器的输出。

[0265] 系统 900 的另一方面是类似于相位跟踪器判决误差信号 (E_{PTD}) 248 的判决误差信号的导出。从而,在一些实施例中,均衡器输出 930C 和 930D 分别是均衡器 930 的判决设备的输入信号和对应于输入信号 930C 的判决设备输出。在某些实施例中,均衡器输出 930D 是判决设备的判决限幅器的输出。在其它实施例中,均衡器输出 930D 是网格译码器的输出。在又一些实施例中,均衡器输出 930D 是网格译码器中间级的输出。

[0266] 使用一个或多个延迟元件(未示出),系统900应用本领域技术人员可使用的技术来在时间上对准呈现给减法器942的数据。从而,减法器942产生误差反馈信号942A,该信号是均衡器930的判决设备输出与对应的判决设备的输入信号的差。类似地,系统900也在时间上对准呈现给乘法器948和950的输入。从而,乘法器948的输入对应于同一个基带信号920A。同样地,乘法器950的输入对应于同一个基带信号920A。最后,虽然图29显示乘法器948和950接收相同的误差反馈信号920A,但是,可以理解的是这是举例而非限制。从而,在一些实施例中,用于载波跟踪的误差信号以用于同步的误差信号不同地被计算。作为例示,在一些实施例中,用于载波跟踪的误差反馈信号942A由均衡器930的限幅器形成,而用于同步的误差反馈信号942A由均衡器930的网格译码器输出形成。

[0267] 载波偏移后置滤波器944和定时偏移后置滤波器946分别接收均衡器输出930A和930B。减法器942的负和正输入端分别接收均衡器输出930C和930D,并产生误差反馈信号942A。乘法器948接收载波偏移后置滤波器944的输出和误差反馈信号942A。乘法器948提供判决导向载波跟踪反馈信号74A给环路滤波器926。类似地,乘法器950接收定时偏移后置滤波器946的输出和误差反馈信号942A。乘法器950提供判决导向同步反馈信号66A给环路滤波器916。

[0268] 载波偏移后置滤波器944检测存在于均衡器输出930A的载波频率和相位偏移。在一些实施例中,载波偏移后置滤波器944是提供相位误差估计的相位误差检测器。在其它实施例中,载波偏移后置滤波器944是在形式和功能上类似于相移滤波器812的移相或正交滤波器。从而,载波偏移后置滤波器944的一些实施例包括希尔伯特滤波器或截断的希尔伯特滤波器。在又一些实施例中,载波偏移后置滤波器944是希望长度的FFE,其滤波器抽头系数对于90度相移的信道和具有预定的获取阈值的接收机最优化以使得滤波器输出的均方误差(MMSE)最小。

[0269] 作为例示,如之前关于相移滤波器812的描述,载波偏移后置滤波器944的一些实施例是具有31个采样长度的FIR滤波器,滤波器抽头系数MMSE对于VSB或15.1dB的偏移QAM接收机获取SNR阈值最优化。以此产生的滤波器定性地如图36B所示。载波偏移后置滤波器944的其它实施例包括对于小于15.1dB的接收机获取SNR阈值优化的滤波器抽头值。载波跟踪反馈环的至少一个实施例包括载波偏移后置滤波器944,具有对于15dB的获取SNR阈值优化的系数。在其它实施例中,载波偏移后置滤波器944导出其输出端的相位误差估计,类似于相位跟踪器800A、800C、800D和800E的实施例中所导出的相位误差估计。

[0270] 乘法器948通过将载波偏移后置滤波器944的输出乘以误差反馈信号942A来形成判决导向跟踪反馈信号74A。可以理解的是在各种实施例中使用一个或多个延迟元件以在时间上对准对乘法器948的输入。

[0271] 定时偏移后置滤波器946对均衡器输出930B进行滤波以检测定时或同步偏移。在一些实施例中,定时偏移后置滤波器946是被最优化为检测任意小的分数的定时偏移的相关滤波器。在其它实施例中,定时偏移后置滤波器946将定时超前滤波器和定时滞后滤波器的输出相组合,其中定时超前滤波器检测正的定时偏移,定时滞后滤波器检测负的定时偏移。定时偏移后置滤波器946的其它实施例将定时超前滤波器和定时滞后滤波器的输出相加以在定时偏移后置滤波器946的输出产生对称的定时偏移误差信号。定时偏移后置滤波器946的还有些实施例对FIR滤波器的系数进行MMSE最优化,以在带有白噪声的情况下

对给定的接收机获取阈值产生脉冲响应。作为例示,在一些实施例中,滤波器系数是通过一种包括将第一滤波器和第二滤波器的系数进行相加的技术导出的,其中第一和第二滤波器被最优化以分别检测超前定时偏移和滞后定时偏移。在其它实施例中,定时偏移后置滤波器 946 的系数的导出还包括对第一和第二滤波器的系数求平均。

[0272] 在某些实施例中,定时偏移后置滤波器 946 的系数的导出包括对两个滤波器的系数相加或求平均。每个滤波器都进行 MMSE 最优化,以产生用于在 SNR 小于或等于接收机获取阈值时、在存在白噪声的情况下检测任意小的分数的定时偏移的脉冲响应。两个滤波器的系数被最优化以检测相反方向的定时偏移。作为例示,在一些实施例中,第一滤波器被最优化以检测 $1/10^{\text{th}}$ 码元定时偏移(超前),第二滤波器被最优化为检测 $-1/10^{\text{th}}$ 码元定时偏移(滞后),并且第一和第二滤波器系数是非对称的。随后通过对第一和第二滤波器的系数求平均或相加来获得滤波器 946 的系数。产生的滤波器是对称滤波器,如图 36A 中定性地所示的那样,它在 SNR 小于或等于接收机获取阈值时在存在白噪声的情况下检测任意小的分数的定时偏移。

[0273] 对第一和第二滤波器的系数相加或求平均产生滤波器 946 的系数,这些系数是对称且相关的超前以及滞后定时偏移。作为例示,滤波器 946 的一些实施例经 MMSE 最优化,以在具有 15.1dB SNR 的信道中在存在白噪声的情况下产生脉冲响应。滤波器 946 的还有些实施例对于 $1/10^{\text{th}}$ 码元定时偏移产生最大相关。

[0274] 定时偏移后置滤波器 946 的还有些实施例包括有 31 个采样长度的 FFE,该 FFE 的滤波器抽头系数对于 VSB 或 15.1dB 的偏移 QAM 接收机获取 SNR 阈值进行 MMSE 最优化。定时偏移后置滤波器 946 的其它实施例包括对小于 15.1dB 的接收机获取 SNR 阈值最优化的滤波器抽头值。本发明的至少一个实施例包括对 15dB 的获取 SNR 阈值最优化的定时偏移后置滤波器 946 系数。

[0275] 回到图 29,乘法器 950 将定时偏移后置滤波器 946 的输出乘以误差反馈信号 942A 来产生对应于某一接收的码元的判决导向同步反馈信号 66A。可以理解的是在一些实施例中使用延迟元件来在时间上对准对乘法器 950 的输入。

[0276] 由系统 900 接收到的数据被提供给 A/D 912, A/D 912 以由受控反馈 VCXO 914 支配的时钟率对接收的近基带信号 60A 进行采样。数字混频器 922 基于受控反馈 NCO 924 生成的本地载波频率对来自 A/D 912 的数字化的近基带信号 62A 进行下调制。数字混频器 922 的输出被滤波(出于简洁的目的没有示出)以产生数字化的基带信号 920A。在一些实施例中,如图 3 所示,奈奎斯特滤波器对数字混频器的输出进行滤波。本领域技术人员可以理解也可以使用其它滤波器对数字混频器 922 的输出进行滤波。回到图 29,均衡器 930 接收数字化的基带信号 920A 并从其上去除任何残留信道失真以及多径干扰。均衡器 930 的一些实施例还包括相位跟踪器以去除残留的载波相位误差。

[0277] 如下所述,根据系统 900 的运行状态,同步 910 的操作由非相干同步反馈信号 64A 或判决导向同步反馈信号 66A 进行选择性地支配。类似地,根据系统 900 的运行状态,数字解调器 920 的操作由非相干载波跟踪反馈信号 72A 或判决导向载波跟踪反馈信号 74A 选择性地支配。

[0278] NCC 950 接收数字混频器 922 的输出,并导出非相干同步反馈信号 64A 和载波跟踪反馈信号 72A。NCC 950 以通过被引用而结合在此的共同待批的申请:美国申请序列号

10/408,053 和美国申请序列号 10/407,634 中所描述的方式,使用上奈奎斯特斜率和下奈奎斯特斜率上的导频信号和冗余信息的组合,来导出非相干载波跟踪反馈信号 72A 和非相干同步反馈信号 64A。通过 NCC 950 对这些信号的导出较佳地不依赖于均衡器 930 的输出。

[0279] 如前所述,均衡器 930 向减法器 942 提供均衡输出 930C 和 930D,减法器 942 形成误差反馈信号 942A。均衡器 930 还向载波偏移后置滤波器 944 提供均衡器输出 930A。载波偏移后置滤波器 944 对均衡器输出 930A 进行滤波以检测载波频率或相位误差。乘法器 948 通过将载波偏移后置滤波器 944 的输出乘以误差反馈信号 942A 来形成判决导向跟踪反馈信号 74A。类似地,定时偏移后置滤波器 946 对均衡器输出 930B 进行滤波以检测定时和同步误差,随后乘法器 950 通过将定时偏移后置滤波器 944 的输出乘以误差反馈信号 942A 来形成判决导向同步反馈信号 66A。如前所述可以理解的是在图 29 中没有示出的延迟被设置在各种信号路径中以在时间上对准各信号,这样,误差反馈信号 942A 分别对应于载波偏移后置滤波器 944 以及定时偏移后置滤波器 946 的输出。

[0280] 通过将非相干载波跟踪反馈信号 72A 和判决导向载波跟踪反馈信号 74A 反馈给环路滤波器 926,形成控制数字解调器 920 的反馈环路。如下文所述,根据系统 900 的运行状态,控制系统 954 选择性地控制环路滤波器 926 来使用非相干载波跟踪反馈信号 72A 或判决导向载波跟踪反馈信号 74A。环路滤波器 926 对所选择的反馈信号进行滤波并向 NCO 924 提供控制信号。NCO 924 向数字混频器 922 提供本地载波的数字表示以对数字化的近基带信号 62A 进行下调解制。在一些实施例中,环路滤波器 926 对所选择的反馈信号进行低通滤波。在其它实施例中,环路滤波器 926 对所选择的反馈信号进行积分,并随后对积分输出进行低通滤波。作为例示,在某些实施例中,所选择的反馈信号在被低通滤波并被提供给 NCO 924 之前通过理想积分器。在某些其它实施例中,所选择的反馈信号在被低通滤波并被提供给 NCO 924 之前通过“漏”积分器。

[0281] 类似地,通过将非相干同步反馈信号 64A 和判决导向同步反馈信号 66A 反馈给环路滤波器 916,形成控制同步 910 的反馈环路。如下文所述,根据系统 900 的运行状态,控制系统 970 选择性地控制环路滤波器 916 来使用非相干同步反馈信号 64A 或判决导向同步反馈信号 66A。环路滤波器 916 对所选择的反馈信号进行滤波并向 VCXO 914 提供控制信号。A/D 912 从 VCXO 914 接收受控反馈采样时钟,这使得均衡器 930 输出中的同步引入的误差最小。

[0282] 系统 900 的另一个实施例(通过继续参考图 29 的系统,其操作示于图 30 中)包括用于控制均衡器最优化处理操作以及同步和解调控制反馈环路的系统 1000。在 1010,“初始化获取模式”,控制系统 954 初始化系统 900。均衡器 930 还没有运行。均衡器的相位跟踪器和 CDEU 还没有发挥功能或保持在复位状态。NCC 950 是运行的。控制系统 954 将同步器 910 和数字解调器 920 设置在获取模式并选择性地控制环路滤波器 916 和环路滤波器 926 来选择 NCC 950 的非相干同步反馈信号 64A 和非相干载波跟踪反馈信号 72A。经过一段时间后,控制系统 954 从 VCXO 锁定 102 和 NCO 锁定 104 接收肯定声明:同步 910 和数字解调器 920 被锁定至进入的信号。在声明 VCXO 锁定和 BCO 锁定后,控制系统 954 将系统 900 的运行从状态 1010 转换为 1012。

[0283] 在 1012,“计算信道延迟估计”,控制系统 954 打开均衡器 930 的 CDEU 部分。均衡器 930 的其它部分仍为非运行的。控制系统 954 继续将同步 910 和数字解调器 920 保持在

获取模式。NCC 950 的非相干反馈信号继续管理系统 900 的同步和解调操作。一旦均衡器 930 的 CDEU 部分计算出信道延迟估计并确定 FFE 输出上的段同步和帧同步的期望定时，控制系统 954 将系统 900 的运行从状态 1012 转换为 1014。

[0284] 在 1014，“均衡器使用段同步进行训练”，控制系统 954 启用均衡器 930 的 FFE 部分，并将均衡器 930 的 DFE 部分设置为 IIR 模式。在 IIR 模式中，DFE 从均衡器 930 的判决设备中接收限幅数据。在那些带有相位跟踪器的实施例中，相位跟踪器被配置为旁通模式。控制系统 954 使用段同步作为训练信号以适配 FFE 系数。在控制系统 954 从字段 / 帧同步 98 中接收到关于检测到字段 / 帧同步的至少一个肯定指示后，控制系统 954 将系统 900 的运行从状态 1014 转换为 1016。然而，在一些实施例中，系统 900 包括超时特征，由此，当接收到非足够数量的字段 / 帧同步指示以指示向适当地适配均衡器系数进展时，控制系统 954 将系统 900 的运行从状态 1012 返回至 1010。

[0285] 在一些实施例中，段同步来自均衡器 930 的 CDEU。在其它实施例中，当 CDEU 根据进入信号与字段 / 帧同步序列的相关来计算信道延迟估计时，帧同步信号来自均衡器 930 的 CDEU。另外，均衡器 930 的一部分基于衡器的中间经均衡的信号或均衡器输出生成帧同步（类似于图 5 的中间经均衡的信号 90 或均衡器输出 88）。

[0286] 在 1016，“均衡器使用段同步以及字段 / 帧同步进行训练”，控制系统 954 使用字段 / 帧同步和段同步作为训练信号导出均衡器 930 的 FFE 部分的系数。均衡器 930 的 DFE 部分继续运行在 IIR 模式。类似地，均衡器 930 的相位跟踪部分继续运行在旁通模式。控制系统 954 监视字段 / 帧同步 98 和 SNR 100，并且当所测得的信号有大于预定的 RCA_ENB 阈值的估计 SNR 时，将系统 900 的运行从状态 1016 转换为 1018。然而，如果控制系统 954 检测到字段 / 帧同步指示的丢失时，控制系统 954 则改为将系统 900 的运行从状态 1016 转换为 1010。

[0287] 在 1018，“均衡器在 RCA 模式下进行训练”，控制系统 954 启用系统 900 的均衡器的 DFE 部分。控制系统 954 在所接收的数据上使用基于 RCA 的 LMS 算法来适配 FFE 和 DFE 系数。在其它实施例中，控制系统 54 还包括将所接收的同步信号与控制系统 54 所产生的同步信号进行比较的技术。在其它实施例中，控制系统 54 基于取决于系统性能或运行状态的适配技术来加权 RCA 和同步信号的效果。当所测得的信号有超过预定的判决导向阈值（如，12dB）的估计 SNR 时，控制系统 954 将系统 900 的运行从状态 1018 转换为 1020。相反，如果估计 SNR 落在预定的 Return_Sync_Training 阈值（如，6dB）以下，则控制系统 954 将系统 900 的运行从状态 1018 传递至 1016。类似地，如果控制系统 954 检测到字段 / 帧同步指示的丢失时，控制系统 954 将系统 900 的运行从状态 1018 转换为 1010。

[0288] 在 1020，“判决导向模式”，控制系统 954 在所接收的数据和同步信号上使用判决导向 LMS 技术来适配 FFE 和 DFE 系数。此外，控制系统 954 选择性地控制环路滤波器 916 和环路滤波器 926 来分别选择判决导向同步反馈信号 66A 和判决导向载波跟踪信号 74A。只要估计 SNR 保持在预定的 RETURN_RCA_MODE 阈值之上，控制系统 954 就将系统 900 的运行保持在 1020，但如果估计 SNR 降低至 RETURN_RCA_MODE 阈值以下，则控制系统 954 就将系统 900 的运行从状态 1020 传递至 1018。如果控制系统 954 检测到字段 / 帧同步指示的丢失时，控制系统 954 将系统 900 的运行从状态 1020 转换为 1010。

[0289] 系统 900 的另一个实施例，示为图 31 的系统 900A，包括用于将判决导向相位跟踪

环路和载波跟踪反馈环路进行相互关联的组件。系统 900A 形式和功能上类似于图 27 中的均衡器 200A，其包括相位跟踪器 800E。可以理解的是系统 900A 的其它实施例使用相位跟踪器 800 的其它实施例。然而，系统 900A 还包括解调器 920，解调器 920 接收数字化的近基带信号 62A 并将数字化的基带信号 920A 作为输入提供给 FFE 210。环路滤波器 926 从积分器 816 接收相位校正信号 θ (74B)，而在系统 900 中，环路滤波器 926 接收判决导向载波跟踪反馈信号 74A(见图 29)。

[0290] 系统 900A 将判决导向载波跟踪反馈和判决导向相位误差信号耦合。积分器 816 的输出是类似于判决导向载波跟踪反馈信号 74A 的判决导向相位误差信号 843。在一些实施例中，判决导向相位误差信号 843 和判决导向载波跟踪反馈信号 74A 是等价的。积分器 816 鉴相器对鉴相器 841 的输出上的判决导向相位误差信号 843 进行积分以提供相位校正信号 θ (74B)。鉴相器 841 可被实现为任何本领域技术人员已知的形式；例如，图 23-28 中所示的任何方法都可使用。例如，可通过图 27 的相移滤波器 840 和乘法器 822 实现鉴相器 841。环路滤波器 926 进一步对相位校正信号 θ 进行低通滤波并向 NCO 924 提供控制信号。这有效地连接了相位跟踪器反馈环路和载波跟踪环路。因此，旋转器 814 对由载波跟踪误差产生的更多的瞬时相位误差进行校正，同时，数字解调器 920 导出长期载波跟踪误差。此外，相位跟踪器和数字解调器反馈环路的交互确保相位跟踪器运行不饱和。此外，本领域技术人员可以理解的是相似的技术可结合上文所述的其它相位跟踪器实施例。

[0291] 在系统 900 的某些其它实施例中，如图 32 所示的系统 900B，判决导向载波跟踪和相位跟踪反馈环路是相互关联的。系统 900B 在形式和功能上类似与图 31 的系统 900A 并包括图 27 中的带有相位跟踪器 800E 和数字解调器 920 的均衡器 200A。数字解调器 920 接收数字化的近基带信号 62A 并将数字化的基带信号 920A 作为输入提供给 FFE 210。然而，来自鉴相器 841 的输出的判决导向相位误差信号 843(积分器 816 的输入) 取代了来自积分器 816 的输出的相位校正信号 θ 被用作为判决导向载波跟踪反馈信号 74B'。环路滤波器 926 接收鉴相器 841 的输出并对其进行低通滤波，以向 NCO 924 提供控制信号。这有效地连接了相位跟踪器反馈和载波跟踪环路。因此，旋转器 814 对由载波跟踪误差产生的更多的瞬时相位误差进行校正，同时，数字解调器 920 导出长期载波跟踪误差。相位跟踪器和数字解调器反馈环路的交互允许载波跟踪反馈环路对可能的相位跟踪器饱和进行补偿。本领域技术人员能够在不做出过度实验的情况下将该技术用于上文所述的其它相位跟踪器实施例。

[0292] 还有系统 900 的其它实施例，如图 33 所示的系统 900C，使用均衡器判决设备的输出来导出载波跟踪反馈信号 74C 以及同步反馈信号 66C。系统 900C 在形式和功能上类似于系统 900，除了将判决导向控制 (DDC) 940 替换为判决导向控制 940C。均衡器 930 将经均衡的输出 930E 和网格译码器输出 930F 作为输入提供给 DDC 940C。

[0293] 判决导向控制 940C 将判决导向同步反馈信号 66C 代替判决导向同步反馈信号 66A 提供给同步器 910。判决导向控制 940C 将判决导向载波跟踪反馈信号 74C 代替判决导向载波跟踪反馈信号 74A(见图 29) 提供给数字解调器 920。

[0294] 判决导向控制 940C 包括脉冲整形滤波器 960 和 962、共轭 964、延迟线 966、双码元时钟延迟 968、减法器 970、单码元时钟延迟 972、复数乘法器 974 以及复数乘法器 976。滤波器 960 接收经均衡的输出 930E 并向延迟线 966 提供复数信号输出 $Y(n+n_0)$ ，其中 n_0 是均衡

器 930 的网格译码器和共轭 964 引入的码元时钟延迟。延迟线 966 引入 n_0 码元时钟延迟并将 $Y(n)$ 作为输出提供给双码元时钟延迟 968、减法器 970 的正输入端以及复数乘法器 976。双码元时钟延迟 968 引入额外的双码元时钟延迟并将 $Y(n-2)$ 提供给减法器 970。类似地，脉冲整形滤波器 962 接收网格译码器输出 930F 并将复数信号输出 $A(n)$ 提供给共轭 964。可以理解的是在一些实施例中，脉冲整形滤波器 962 和共轭 964 的功能被组合在一起。共轭 964 将 $A^*(n)$ 提供给单码元时钟延迟 972，单码元时钟延迟 972 经一个码元时钟延迟的输出 $A^*(n-1)$ 作为输入提供给复数乘法器 974。共轭 964 还将 $A^*(n)$ 提供给复数乘法器 976。

[0295] 脉冲整形滤波器 960 接收没有经过纠错的均衡器判决限幅器输出。脉冲整形滤波器 960 提供判决限幅器输出的复数值形式的同相 / 正交对表示： $Y(n+n_0) = I_s(n+n_0) + jQ_s(n+n_0)$ 。 $I_s(n+n_0)$ 是脉冲整形滤波器 960 的实值输入的延迟形式。 $Q_s(n+n_0)$ 是脉冲整形滤波器 960 的实值输入的 90 度相移或正交滤波后的输出。

[0296] 类似地，脉冲整形滤波器 962 从均衡器 930 中的网格译码器接收均衡器判决限幅器输出的校正形式。脉冲整形滤波器 962 提供判决限幅器输出的复数值形式的同相 / 正交对表示： $A(n) = I_t(n) + jQ_t(n)$ 。 $I_t(n)$ 是脉冲整形滤波器 962 的实值输入的延迟形式。 $Q_t(n)$ 是脉冲整形滤波器 962 的实值输入的 90 度相移或正交滤波后的输出。

[0297] 在一些实施例中，脉冲整形滤波器 960 和 962 都类似于希耳伯特变换滤波器，并包括相移或正交滤波器以产生复数对 $Q_s(n)$ 和 $Q_t(n)$ 的正交部分，并且包括延迟线以分别提供实值输出 $I_s(n)$ 和 $I_t(n)$ 。在一些实施例中，相移或正交滤波器形式和功能上类似于上述关于图 23-28 所讨论的相移滤波器 812。

[0298] 延迟线 966 补偿均衡输出 930E 与网格译码器输出 930F 和共轭 964 之间的传播延迟 Z^{n_0} 。这样，延迟线 966 的输出 $Y(n) = I_s(n) + jQ_s(n)$ 以及共轭 964 的输出 $A^*(n) = I_t(n) - jQ_t(n)$ 在实践上与同一判决限幅器输出相关。减法器 970 的输出是差值 $Y(n) - Y(n-2)$ 并且与共轭 964 的经一个码元时钟延迟的输出 $A^*(n-1)$ 相乘。这实际上是基于前一和下一译码码元的经校正的判决限幅器输出的投影，并表示了同步相关的 ISI。乘法器 974 的输出 F_{66C} 的实部是被提供给环路滤波器 916 的判决导向同步反馈信号 66C：

$$[0299] F_{66C} = I_t(n-1) \cdot [I_s(n) - I_s(n-2)] + Q_t(n-1) \cdot [Q_s(n) - Q_s(n-2)]$$

[0300] 在一些实施例中，环路滤波器 916 对判决导向同步反馈信号 66C 求积分并随后对其低通滤波以产生控制信号来管理 NCO 924 的运行。在其它实施例中，环路滤波器 916 仅仅对判决导向同步反馈信号 66C 进行低通滤波以产生控制信号来管理 NCO 924 的运行。

[0301] 类似地，乘法器 976 执行复数乘法运算。乘法器 976 的输出 F_{74C} 的虚部是在输出到环路滤波器 926 的 $F_{74C} = I_t(n) \cdot Q_s(n) - Q_t(n) \cdot I_s(n)$ 上提供的判决导向载波反馈信号 74C。

[0302] 在一些实施例中，环路滤波器 926 对判决导向载波跟踪反馈信号 74C 求积分并随后对其低通滤波以产生控制信号来管理 VCXO 914 的运行。在其它实施例中，环路滤波器 926 仅仅对判决导向载波跟踪反馈信号 74C 进行低通滤波以产生控制信号来管理 VCXO 914 的运行。

[0303] 还有系统 900 的其它实施例，如图 34 所示的系统 900D，使用均衡器的判决设备的输出来导出判决导向同步反馈信号 66D。功能上，系统 900D 在形式和功能上类似于系统 900，除了将判决导向控制 940 替换为判决导向控制 940D。如图 34 所示，系统 900D 类似于系统 900C 也生成判决导向同步反馈信号 74C。然而，在系统 900D 中，延迟线 966 向单码元

时钟延迟 972 提供输出,而在系统 900C 中延迟线 966 接收共轭 964 的输出。类似地,在系统 900D 中,双码元时钟延迟 968 和减法器 970 的正输入端接收共轭 964 的输出,而在系统 900C 中延迟线 966 向双码元时钟延迟 968 和减法器 970 的正输入端提供输出。

[0304] 类似于系统 900C,脉冲整形滤波器 960 从均衡器 930 接收没有经过纠错的经均衡的输出 930E。脉冲整形滤波器 960 提供判决限幅器输出的复数值形式的同相 / 正交对表示 : $Y(n+n_0) = I_s(n+n_0) + jQ_s(n+n_0)$ 。如前所述, $I_s(n+n_0)$ 是到脉冲整形滤波器 960 的实值输入的延迟形式,而 $Q_s(n+n_0)$ 是脉冲整形滤波器 960 的实值输入的 90 度相移或正交滤波后的输出。延迟线 966 对均衡器 930 的网格译码器和共轭 964 引入的延迟进行补偿,并将判决设备判决限幅器输出的延迟的复数表示提供给单码元时钟延迟 972 和乘法器 976 的输入。单码元时钟延迟 972 的输出提供了延迟线 966 的输出和乘法器 974 的输入之间的额外的码元时钟延迟。

[0305] 脉冲整形滤波器 962 形式和功能上类似于脉冲整形滤波器 960 并接收均衡器 930 的网格译码器输出 930F。脉冲整形滤波器 962 将网格译码器输出的复数表示提供给共轭 964。共轭 964 将所接收的输入的共轭提供给乘法器 976、双码元时钟延迟 968 以及减法器 970 的正输入端。双码元时钟延迟 968 将共轭 964 输出的经双码元时钟延迟提供给减法器 970 的负输入端。乘法器 974 接收减法器 970 的输出。乘法器 974 执行对所接收的输入的复数乘法并在输出产生实分量 F_{66D} 作为判决导向同步反馈信号 66D :

$$[0306] F_{66D} = I_s(n-1) \cdot [I_t(n) - I_t(n-2)] + Q_s(n-1) \cdot [Q_s(n) - Q_s(n-2)]$$

[0307] 虽然没有示出,但类似于系统 900C,系统 900D 将判决导向同步反馈信号 F_{66D} 提供给环路滤波器 916,环路滤波器 916 对判决导向同步反馈信号 66D 求积分并对其进行低通滤波以产生控制信号来管理 VCXO 914 的运行。在系统 900D 的其它实施例中,环路滤波器 916 仅仅对判决导向同步反馈信号 66D 进行低通滤波以产生控制信号来管理 VCXO 914 的运行。

[0308] 还有系统 900 的其它实施例,继续参考图 33 的系统 900C,图 35 示出系统 900E,使用均衡器 930 的输出来导出判决导向同步反馈信号 66E。功能上,系统 900E 在形式和功能上类似于系统 900C 和 900D,除了在提供给图 33 所示的环路滤波器 916 的判决导向同步反馈信号 66E 的形成上有所不同。如图 35 所示,系统 900E 包括均衡器 930、延迟线 966、双码元时钟延迟 968、减法器 970、乘法器 974、乘法器 976、四码元时钟延迟 978、双码元时钟延迟 980、四码元时钟延迟 982、减法器 984,以及减法器 986。

[0309] 均衡器 930 将经均衡的输出 930E(也称为 $Y(n+n_a)$) 提供给延迟线 966。延迟线 966 引入 n_a 码元时钟延迟以对均衡器 930 的网格译码器的延迟做出补偿。延迟线 966 将 $Y(n)$ 作为输出提供给双码元时钟延迟 968、减法器 970 的正输入以及四码元时钟延迟 978。四码元时钟延迟 978 引入额外的四码元时钟延迟并将 $Y(n-4)$ 提供给减法器 970 的负输入。减法器 970 将差信号 $Y(n) - Y(n-4)$ 提供给乘法器 974。

[0310] 网格译码器输出 930F(在下文也称为 $A(n)$) 被提供给双码元时钟延迟 980、四码元时钟延迟 982 和减法器 984 的正输入。四码元时钟延迟 982 将网格译码器输出 930F 的四码元时钟延迟副本 $A(n-4)$ 提供给减法器 984 的负输入。

[0311] 乘法器 976 从双码元时钟延迟 968 接收 $Y(n-2)$ 并从减法器 984 接收差 $A(n) - A(n-4)$ 。乘法器 976 将乘积 $Y(n-2) [A(n) - A(n-4)]$ 提供给减法器 986 的正输入。类似地,乘法器 974 从减法器 970 接收差 $Y(n) - Y(n-4)$ 并从双码元时钟延迟 980 接收 $A(n-2)$ 。

乘法器 974 将乘积 $A(n-2)[Y(n)-Y(n-4)]$ 提供给减法器 986 的负输入。减法器 986 的输出导出判决导向同步控制信号：

[0312] $F_{66E} = Y(n-2)[A(n)-A(n-4)] - A(n-2)[Y(n)-Y(n-4)]$

[0313] 在一些实施例中，在每次均衡器适配过程的开始时计算一次 CDE 估计，例如，每当接收器被调谐至不同的信号源时。在其它实施例中，按照进行中的过程来重新计算 CDE 估计，以在信道条件变化时寻找到最佳虚中心位置。根据更新的虚中心位置，在维持系统的完整性的同时通过在一段时间上缓慢改变采样时钟频率或重新定位训练信号来移位虚中心。

[0314] 如图 37 所示，系统 20 的另一个实施例是相关导向控制 (CDC) 1100。类似图 14 的 CDEU 230C，CDC 1100 包括码元计数器 316、段计数器 318、相关器 510 和 512、大小计算器 392A、相关缓冲器 514A、阈值检测器 516A、控制器 520 和存储器 530。CDC 1100 还包括质心加权函数 (CWF) 1102、开关 1104、1106 和 1108、滤波器 1110，以及加法器 1120。

[0315] 虽然没有示出，但是控制器 520 还包括对 CDC 1100 的诸元件的配置和控制接口。例如，这包括复位和使能信号、读写寄存器的能力、发送和接收来往于其它元件或在其它元件之间的指示的设备。CDC 1100 的一些实施例还包括质心估计器，其在形式和功能上类似于前文图 14 所述的质心估计器 340A。

[0316] 相关导向控制 1100 接收经滤波的基带信号 I_F 76 和 Q_F 78 并分别作为相关器 510 和 512 的输入。在一些实施例中，CDC 1100 适用于接收 I_F 和 Q_F 的双倍时间 ($2x$) 过采样表示。在其它实施例中，CDC 1100 适用于接收 I_F 和 Q_F 的码元率表示。还有 CDC 1100 的其它实施例适用于输入信号的其它过采样表示。相关器 510 和 512 运行在 I_F 和 Q_F 上以产生帧同步相关信号 $SCV_I(i)$ 和 $SCV_Q(i)$ ， $SCV_I(i)$ 和 $SCV_Q(i)$ 被提供给大小计算器 392A。类似于大小计算器 392，大小计算器 392A 计算 $MAG_{FS}(i)$ 。在一些实施例中， $MAG_{FS}(i) = |SCV_I(i)| + |SCV_Q(i)|$ 。在其它实施例中， $MAG_{FS}(i) = SCV_I^2(i) + SCV_Q^2(i)$ 。大小计算器 392A 的输出是帧同步相关大小 $FSCM(i)$ 。在一些实施例中， $FSCM(i)$ 就是 $MAG_{FS}(i)$ 。在其它实施例中，大小计算器 392A 对 $MAG_{FS}(i)$ 进行低通滤波以产生 $FSCM(i)$ 。相关缓冲器 514A 和阈值检测器 516A 从大小计算器 392A 接收 $MAG_{FS}(i)$ 。例如，一些接收 I_F 和 Q_F 的 $2x$ 过采样表示的大小计算器 392A 的实施例包括三抽头 FIR 滤波器。这允许 FIR 滤波器无视采样阶段而捕捉单个字段 / 帧同步相关脉冲的大部分功率。抽头数和滤波器复杂程度基于过采样率和降噪的需要。

[0317] 相关缓冲器 514A 被缩放成接收大小计算器 392A 所产生的采样。例如，在一些实施例中，相关缓冲器 514A 被缩放成接收 $FSCM(i)$ 的 2049 个值。还有其它实施例包括 1025 个 $FSCM(i)$ 采样。可以理解的是，一些实施例的相关缓冲器 514A 被缩放成与微小间隔间隔的采样接口。控制器 520 与存储器 530 对接，并从码元计数器 316 和段计数器 318 分别接收 SC 和 SEGCNT 的值。如上文实施例所述，控制器 520 还提供信道延迟估计 84 并连接到控制系统 54（见图 3）。

[0318] 类似于图 14 的 CDEU 230C，系统 1100 检测存在于所接收的信号中的帧 / 字段同步的位置。如下文详细描述的那样，阈值检测器 516A 接收 $FSCM(i)$ 值并将它们与检测阈值 T_{DET} 进行比较，阈值 T_{DET} 是用于在进入的数据流中检测帧同步序列的最小 $FSCM(i)$ 值。当检测到帧同步序列时，控制器 520 分配值 $WINCENT = i$ ， $FSYM = SC$ ，以及 $FSEG = SEGCNT$ 。控制器 520 随后计算搜索窗口变量 $WINSTART$ 和 $WINEND$ ，搜索窗口变量 $WINSTART$ 和 $WINEND$ 对应于相关缓冲器 514A 中期望的窗口的最初和最后的存储器单元。

[0319] 最终,类似于寻找图 17 所示的区域 G_{MAX} 、 G_{PRE} 和 G_{POST} ,控制器 520 在 WINSTART 和 WINEND 所定义的窗口中定义区域 R_0 、 R_1 和 R_2 。作为非限制性示例,如图 38A 所示, P_0 、 P_1 和 P_2 对应于在各自区域 R_0 、 R_1 和 R_2 中带有最大同步相关值或功率的重影信号。 P_0 、 P_1 和 P_2 各自位于索引 I_0 、 I_1 和 I_2 。在一些实施例中, R_0 、 R_1 和 R_2 跨 WINSTART 和 WINEND 之间的整个窗口。在其它实施例中,如图 38A 中所示, R_0 、 R_1 和 R_2 仅仅跨窗口的一部分。如图 38A 中所示,窗口 W_{FS} 跨 $2M+1$ 个码元时间,在 P_0 的码元时间之前和之后都有 M 个码元时间。这使得 CDC 1100 选择第一个最大值 $FSCM(i)$ 作为 P_0 。还有其它实施例重新配置阈值检测器 516A 来定位 $FSCM(i) \geq P_0$ 。结果,CDC 1100 选择整个窗口跨度中的最后一个最大值 $FSCM(i)$ 作为 P_0 。

[0320] 在定位初始 P_0 后,控制器 520 重新配置阈值检测器 516A 来定位 $FSCM(i) > P_0$ 。如果阈值检测器 516A 检测到 $FSCM(i) > P_0$,控制器 520 通过设置 $WINCENT = i$ 、 $FSYM = SC$ 、 $FSEG = SEGCNT$ 、 $P_0 = FSCM(i)$ 以及 $I_{MAX} = i$ 来重新定位搜索窗口的中心。控制器 520 随后重新计算 WINSTART 和 WINEND 的值。该处理继续直到 $i = WINEND$ 为止。控制器 520 根据 WINCENT 的最终值选择区域 R_0 、 R_1 和 R_2 。控制器 520 随后搜索相关缓冲器 514A 来寻找区域 R_1 和 R_2 中各自的区域最大值 P_1 和 P_2 。

[0321] 质心加权函数 1102 从相关缓冲器 514A 接收 $FSCM(i)$ 并计算加权平均以驱动滤波器 1110。在一些实施例中,CWF 1102 使用与 P_0 、 P_1 和 P_2 相关联的 $FSCM(i)$ 值;CWF 1102 随后输出:

$$[0322] CWF_{OUT} = \sum_{i=I_0, I_1, I_2} F_{CW}(i) \cdot FSCM(i)$$

[0323] 在其它实施例中,CWF 1102 计算区域 R_0 、 R_1 和 R_2 中所有相关值的加权平均。

$$[0324] CWF_{OUT} = \sum_{\forall i \in R_0, R_1, R_2} F_{CW}(i) \cdot FSCM(i)$$

[0325] 如图 38B 所示,窗函数 $F_{CW}(i)$ 的一个实施例是一组分段线性斜坡函数。 $F_{CW}(i)$ 的其它实施例是定义为在区域 R_0 、 R_1 和 R_2 之外有零值的奇函数。一些实施例在区域 R_0 、 R_1 和 R_2 之内有零值。如图 38C 中所示,CDC 1100 的一些实施例包括基于窗口化的正弦函数的 $F_{CW}(i)$ 。

[0326] 质心加权函数 1102 向开关 1104 的第一输入提供 CWF_{OUT} 。开关 1104 的第二输入接收数字零。开关 1106 的第一和第二输入分别接收数字零和开关 1108 的输出 (SLEW)。控制器 520 向开关 1104 和 1106 提供控制信号 SLEW ENABLE 1112。声明 SLEW ENABLE 1112 就选择了开关 1104 和 1106 的第二输入。这允许控制器 520 通过选择开关 1114 的输出来控制 VCXO 的输出。否则,开关 1104 和 1106 分别向滤波器 1110 的输入和加法器 1120 提供 CWF_{OUT} 和数字零。开关 1108 接收偏移值 $+F_{OFFSET}$ 1116 和 $-F_{OFFSET}$ 1118。在一些实施例中,如果确定需要更大的值,可以通过控制器 520 中的积分器动态增大 F_{OFFSET} 。在其它实施例中,在此积分器上有限制以将 F_{OFFSET} 保持在最大值之下。来自控制器 520 的信号 SLEW CONTROL 1114 选择被提供给开关 1106 的第二输入的 SLEW 的值。控制器 520 通过选择 $+F_{OFFSET}$ 1116 或 $-F_{OFFSET}$ 1118 回转 (slew) VCXO 的输出频率。开关 1104 提供输出给滤波器 1110。滤波器 1110 和开关 1106 向加法器 1120 提供输入,加法器 1120 产生 $VCXO_{CONTROL}$ 1140。

[0327] 在一些实施例中,滤波器 1110 是低通滤波器。例如,一些滤波器 1110 的实施例被配置为超前滞后滤波器。如图 37 中所示,滤波器 1110 包括标量 1122、1124 和 1126、加法器

1128 和 1130、以及延迟元件 1132。标量 1122 和 1124 都接收开关 1104 的输出作为输入。标量 1122 将所接收的输入乘以标量值 C1 并将输出提供给加法器 1130。延迟元件 1132 接收加法器 1130 的输出并将 (F_{LOW}) 提供给加法器 1130。 F_{LOW} 表示相对于所接收的信号时基的 VCXO 频率偏移的低频分量。在一些实施例中, F_{LOW} 在每个字段 / 帧同步周期被更新。在其它实施例中, 如下文所述, F_{LOW} 在每个段同步周期被更新。标量 1124 将开关 1104 的输出乘以标量值 C2。加法器 1128 接收标量 1124 和加法器 1130 的输出。标量 1126 将加法器 1128 的输出乘以标量值 C3 并将输出提供给加法器 1120。

[0328] 如图 37 中所示, 开关 1104 和 1106 形成由控制器 520 信号 SLEW ENABLE 1112 选择性控制的双极双掷结构。当没有声明 SLEW ENABLE 信号 1112 时, 滤波器 1110 接收 CWF_{OUT} , 并且滤波器传递函数为 $H(z) = C_3[C_1(1+z^{-1})+C_2]$ 。这样, $VCXO_{CONTROL} = C_3[(C_1+C_2)C_{WFOUT}+F_{LOW}]$, 其中 F_{LOW} 是存储在延迟元件 1132 中的系统的低频 VCXO 偏移。

[0329] 当使能 SLEW ENABLE 信号 1112 时, 加法器 1120 的输出为 $VCXO_{CONTROL} = C_3F_{LOW}+SLEW$, 其中 SLEW 等于 $+F_{OFFSET}$ 或 $-F_{OFFSET}$ 。延迟元件 1132 的输出 F_{LOW} 在声明 SLEW ENABLE 信号 1112 时保持不变。这保存了低频偏移信息直到 SLEWENABLE 1112 被解除声明为止。

[0330] 如图 39 中所示, 系统 20 的一个实施例 (包括相关导向同步控制环路 1150) 含有同步 910A、解调器 920 以及相关导向控制 (CDC) 1100。同步 910A 类似于前文实施例中所述的系统 900 的同步 910;但是同步 910A 包括环路滤波器 916A 而不是环路滤波器 916。

[0331] 如图 39 中所示, 相关导向同步控制环路 1150 的一些实施例包括 CDC 1100, CDC 1100 接收 I_F 和 Q_F , 而其它实施例 (类似于图 6 的 CDEU 230A 或图 41 的 CDC1250) 仅仅接收 I_F 。回到图 39, 环路滤波器 916A 含有三个反馈输入。类似于环路滤波器 916, 环路滤波器 916A 接收非相干同步反馈信号 64 和判决导向同步反馈信号 66。环路滤波器 916A 还包括用于从 CDC 1100 接收 $VCXO_{CONTROL}$ 的接口。环路滤波器 916A 也包括用于在各种被提供给它的输入的反馈控制信号之间切换的设备和技术。环路滤波器 916A 的一些实施例也包括用于对所接收的反馈控制信号进行加权的技术。例如, 环路滤波器 916A 的一些实施例基于系统 20 的运行状态对判决导向同步反馈信号 66 和 $VCXO_{CONTROL}$ 之间的转变使用加权平均。

[0332] 如图 39 中所示, 同步器 910A 接收模拟近基带信号 60 并向解调器和奈奎斯特滤波器块 920 提供数字化的近基带信号 62。解调器和奈奎斯特滤波器块 920 向 CDC 1100 提供 I_F 76。在一些实施例中解调器 921 还向 CDC 1100 提供 Q_F 78。

[0333] CDC 1100 产生 $VCXO_{CONTROL}$ 作为输入给环路滤波器 916A。环路滤波器 916A 对所接收的控制信号进行滤波并向 $VCXO$ 914 提供控制信号。A/D 912 接收由 $VCXO$ 914 生成的时钟并对所接收的模拟近基带信号 60 进行采样。系统 20 的一些实施例只依靠 CDC 1100 来向同步 910A 提供控制反馈信号。类似地, 系统 20 的其它实施例可包括一些非相干同步反馈控制信号 64、判决导向反馈信号 66 和相关导向控制信号 $VCXOCO_{NTROL}$ 的子组合。

[0334] 现在将继续参考图 37 和 39 的元件讨论另一个适合用于 ATSC 广播的 CDC1100 的实施例, 其操作由图 40 中的系统 1200 所实现。在图 40 中的 1202, “初始化”, 正如本领域技术人员可以理解的那样, 初始化 CDC 1100 的各个元件。例如, 控制器 520 复位 CDC 1100 的各个元件; 初始化存储器 530 中的寄存器、码元计数器 316、段计数器 318、大小计算器 392A、相关器 510、相关器 512、相关缓冲器 514A、 CWF 1102 以及滤波器 1110; 并且配置所示出的和没有示出的各种控制信号。例如, 包含 P_0 值的寄存器被设置为 T_{DET} 。此外, 初始化 SC、

SEGCNT 以及索引变量 i。系统 1200 随后进行到 1204。

[0335] 在 1204,“相关”,相关器 510 和 512 分别接收最近滤波的同相和正交基带信号 I_F 76 和 Q_F 78。类似于图 14 的 CDEU 230C,相关器 510 和 512 将 I_F 76 和 Q_F 78 与帧同步序列相关。如上文所述的实施例中那样,大小计算器 392A 分别从相关器 510 和 512 接收 $SCV_I(i)$ 和 $SCV_Q(i)$,并计算相关大小 $MAG_{FS}(i)$ 。大小计算器 392A 对 $MAG_{FS}(i)$ 进行低通滤波,以产生 $FSCM(i)$, $FSCM(i)$ 被提供给相关缓冲器 514A 和阈值检测器 516A。相关缓冲器 514A 将 $FSCM(i)$ 存储在阵列 $M(i)$ 中。如上所述,大小计算器的一些实施例不包括低通滤波功能; $FSCM(i) = MAG_{FS}(i)$ 。系统 1200 进行到 1206。

[0336] 在 1206,“检测帧同步”,如果 $FSCM(i) < T_{DET}$ 并且 $FSCM(i) < P_0$ (否定结果),阈值检测器 516A 向控制器 520 发送否定指示:没有检测到帧同步或最大值重影信号。控制器 520 随后将系统 1200 分支到 1212。否则,如果 $FSCM(i) \geq T_{DET}$ 并且 $FSCM(i) \geq P_0$ (1206 的肯定结果),阈值检测器 516A 向控制器 520 发送肯定指示:检测到有效最大值重影信号。回想到最初的 $P_0 = T_{DET}$,第一个指示为第一个检测到的字段 / 帧同步。因为现在 $P_0 \geq T_{DET}$,随后的设置 $P_0 = FSCM(I_0)$ 使系统 1200 检测最大帧同步相关。系统 1200 的操作随后分支到 1208。

[0337] 在 1208,“存储中心”,控制器 520 设置 $FSYM = SC$ 和 $FSEG = SEGCNT$,它保存数据分组字段 / 帧结构中检测到的最大帧同步相关的时间位置。控制器 520 还设置 $WINCENT = i$ 并计算搜索窗口变量 $WINSTART$ 和 $WINEND$, $WINSTART$ 和 $WINEND$ 对应于相关缓冲器 514A 中的期望窗口的最初和最后的存储器单元。最终,控制器 520 存储 $I_0 = i$ 和 $P_0 = FSCM(I_0)$ 。控制器 520 随后将系统 1200 的操作分支到 1212。

[0338] 在 1212,“继续”,控制器 520 确定是否继续到 1216 “寻找区域最大值”。如果系统 1200 没有在先前检测到字段 / 帧同步或 $i \neq WINEND$ (否),系统 1200 分支到 1214。否则,如果系统 1200 已经检测到字段 / 帧同步或 $i = WINEND$ (是),则控制器 520 将系统 1200 的操作分支到 1216。

[0339] 在 1214,“递增”,码元计数器 316 和段计数器 318 的值被更新。索引变量 i 也递增。系统 1200 运行继续到 1204。

[0340] 在 1216,“寻找区域最大值”,控制器 520 定义区域 R_0 、 R_1 和 R_2 。控制器 520 随后分别搜索区域 R_1 和 R_2 以定位 P_1 和 P_2 。如上所述,在一些实施例中,CDC1100 也基于相同的字段 / 帧同步相关结果来估计信道延迟。系统 1200 继续到 1218。

[0341] 在 1218,“ $P_0 > 4P_1$ ”,如果 $P_0 > 4P_1$,系统 1200 继续到 1222。否则,系统 1200 继续到 1220。

[0342] 在 1220,“选择新的 P_0 ”,控制器 520 选择 P_1 作为新的 P_0 。这可能导致 P_0 不对应于带有最大帧同步序列的重影信号。在对新 P_0 的选择之后,控制器 520 重新定义区域 R_0 、 R_1 和 R_2 。控制器 520 随后分别搜索区域 R_1 和 R_2 以重新定位 P_1 和 P_2 。最终,系统 1200 继续到 1222。

[0343] 在 1222,“ $P_0 > P_2/9$ ”,如果 $P_0 > P_2/9$,系统 1200 通过继续到 1224 进入 VCXO 回转控制环路。否则,系统 1200 继续到 1230。

[0344] 在 1224,“ $-F_{OFFSET}$ ”,控制器 520 声明回转使能信号 1212。这使加法器 1120 的输出提供 $VCXO_{CONTROL} = C_3 \cdot F_{LOW} - F_{OFFSET}$ 。这样,对所接收的信号进行采样的 VCXO 时钟频率上减少。

这有效地将重影信号 P_2 向 R_0 区域移动。离发射机码元时基的 VCXO 长期频率偏移 F_{LOW} 被保存在延迟元件 1132 中并由 $C_3 \cdot F_{LOW}$ 表示。然而, 用于演算均衡器系数的训练信号 (帧同步和段同步) 保持着基于先前所计算出的信道延迟的相同定时。这样, 虚中心相对于出现在信道中的重影在时间上移动, 而不要求对均衡器结构的重新初始化或对信号延迟估计的重新计算。系统 1200 随后进行到 1226。

[0345] 从那以后, 在 1226, “更新相关”, 当 $SEGCNT = FSEG$ 时, 系统控制器配置 CDC 1100 来导出由 WINSTART、WINEND、FSYM 以及 FSEG 所定义的窗口 W_{FS} 中的 FSCM(i) 的新值。相关值 FSCM(i) 以帧或字段同步速率进行更新。如图 38A 中所示的, 带有 $2m+1$ 个采样的窗口 W_{FS} 在 $SC = FSYM$ 和 $SEGCNT = FSEG$ 之前开始了 m 个码元时间。通常窗口 W_{FS} 是基于由 CDC 1100 检测到的第一个超过阈值 T_{DET} 的 FSCM(i) 的值。这样, 后续的相关更新会使 P_0 不位于 W_{FS} 的中心。其它实施例允许 W_{FS} 随着时间移动来保证 P_0 在平均意义上是位于 W_{FS} 的中心。还有其它实施例在 P_0 的相对位置随着时间而移动时重新定位 W_{FS} 的中心。当已更新的 FSCM(i) 值被放置在相关缓冲器 514A 中之后, 控制器 520 在先前定义的区域 R_0 、 R_1 和 R_2 中定位 P_0 、 P_1 和 P_2 的新位置。系统 1200 随后进行到 1228。

[0346] 在 1228, “ $P_0 > P_2/2$ ”, 如果 $P_0 \leq P_2/2$ (否定结果), 系统 1200 继续到 1224。这形成了增量调节 VCXO 定时并将 P_2 向区域 R_0 移动的控制环路。一旦 $P_0 > P_2/2$ (肯定结果), 系统 1200 离开该环路并且控制进行至 1230。

[0347] 在 1230, “ $P_0 > 2P_1$ ”, 如果 $P_0 > 2P_1$, 系统 1200 进行到 1238。否则, 如果 $P_0 \leq 2P_1$, 系统 1200 通过进行到 1232 进入 VCXO 回转控制模式。

[0348] 在 1232, “ $+F_{OFFSET}$ ”, $VCXO_{CONTROL} = C_3 \cdot F_{LOW} + F_{OFFSET}$ 。VCXO 时钟频率增加并在时间上减少产生相关 P_1 的信号延迟。这使得 P_1 向 R_0 区域移动。类似之前, 延迟元件 1132 保留 F_{LOW} 的值, 并且 $C_3 \cdot F_{LOW}$ 保存离发射机时基的 VCXO 低频偏移。然而, 用于演算均衡器系数的训练脉冲 (帧同步 / 段同步) 的定时不变。这样, 虚中心在时间上相对于出现在信道中的重影信号移动, 而不要求均衡器结构的重新初始化或信号延迟估计的重新计算。

[0349] 然后在 1234, “更新相关”, 控制器 520 配置 CDC 1100 来导出 FSCM(i) 的新值, 类似于“更新相关”1236。控制器 520 搜索相关缓冲器 514A 以在 W_{FS} 中定位 P_0 、 P_1 以及 P_2 。

[0350] 在 1236, “ $P_0 > 3P_1$ ”, 如果 $P_0 \leq 3P_1$ (否定结果), 系统 1200 继续到 1232。这形成增量调节 VCXO 定时并将 P_2 向区域 P_0 移动的环路。然而, 一旦 $P_0 > 3P_1$ (肯定结果), 系统 1200 离开该环路并返回 1222。

[0351] 在 1238, “ CWF_{OUT} ”, 控制器 520 取消声明 SLEW ENABLE, 并且 $VCXO_{CONTROL} = C_3 [(C_1 + C_2) CWF_{OUT} + F_{LOW}]$ 。

[0352] 在 1240, “更新相关”, 系统 1100 导出对应于窗口 W_{FS} 的 FSCM(i) 的新值。控制器 520 搜索相关缓冲器 514A 以将 P_0 、 P_1 以及 P_2 更新为与在 R_0 、 R_1 以及 R_2 中找到的一样。延迟元件 1132 更新 $F_{LOW} = CWF_{OUT} C_1 + F_{LOW}$ 。系统 1200 随后返回 1222。在一些实施例中, 一个或多个判决块 1212、1218、1222、1228、1230 以及 1236 可含有某些类型的置信度计数器, 置信度计数器被用于设置判决转换的条件。

[0353] 如图 41 中的 CDC 1250 所示, 另一个适合用于 ATSC 标准广播的系统 20 的实施例包括 CDEU 230A、质心加权函数 1102、开关 1104、1106 和 1108、滤波器 1110、加法器 1120、以及相关缓冲器 1134。

[0354] 类似于图 6 中的 CDEU 230A, 系统 1250 接收经滤波的基带信号 I_F 76 作为到相关器 310 的输入。虽然没有示出, 系统 1250 的一些实施例类似于 CDEU 230B, 并且如前文所述, 计算 I_F 76 和 Q_F 78 与段同步序列的相关大小。在一些实施例中, 类似于 CDC 1100, 系统 1250 接收 I_F 和 Q_F 的 $2x$ 过采样表示。在其它实施例中, 系统 1250 适用于接收 I_F 和 Q_F 的码元率表示。还有系统 1250 的其它实施例包括 I_F 76 和 Q_F 78 的另一过采样表示。

[0355] 如图 41 中所示, 相关器 310 运行在 I_F 76 上以产生码元相关值 $SCV(i)$ 。积分器 312 接收 $SCV(i)$ 并产生 $INT(i)$, $INT(i)$ 存储在相关缓冲器 314 的存储器单元 $M(i)$ 中。然而, 如下文所述, 虽然前文所述的 CDEU 230A 的实施例在 N 个段同步周期上计算码元同步相关以导出信道延迟估计, 系统 1250 继续更新存储在相关缓冲器 314 中的相关值 $INT(i)$ 。这允许对相关导向控制信号 1252 的继续更新, 相关导向控制信号 1252 在下文中还被称为 $VCXO_{CONTROL}$ 信号 1252。相关滤波器 1134 对从相关缓冲器 314 接收到的 $INT(i)$ 的值进行低通滤波。系统 1250 的一些实施例 (类似图 13 中的 CDEU 230B) 在进行低通滤波操作之前计算 $MAG(i)$ 。例如, 在一些实施例中, $MAG(i) = |INT(i)|$ 。在系统 1250 的实施例中, $MAG(i) = INT(i)^2$ 。在 I_F 76 和 Q_F 78 都被处理的实施例中, $MAG(i) = |INT_I(i)| + |INT_Q(i)|$ 或 $MAG(i) = +[INT_I(i)^2 + INT_Q(i)^2]$ 。还有 1250 的其它实施例 (没有示出) 不包括相关滤波器 1134 并依靠积分器 314 提供所需的时间滤波。

[0356] 质心加权函数 1102 经缩放来接收合适数量的由相关滤波器 1134 产生的采样。例如, 在一些实施例中, 质心加权函数 1102 缩放成接收 1664 个采样。还有其它的实施例包括 832 个采样。控制器 320 与存储器 330 对接并分别从码元计数器 316 和段计数器 318 接收 SC 和 SEGCNT 的值。类似于图 6 中的控制器 320, 控制器 320 与控制系统 54 (见图 3) 对接。控制器 320 还包括 (虽然没有示出) 对系统 1250 的元件的配置和控制所需的接口。

[0357] 类似于图 6 中的 CDEU 230A, 系统 1250 检测存在于所接收的信号中的段同步的位置并确定 CIR 估计。信道延迟是从 CIR 估计中估计的, 并被用于定位重叠均衡器的虚中心。类似于图 37 中 CDC 1100 的控制器 520, 控制器 320 搜索相关缓冲器 314 以定位 P_0, P_0 对应于 $MAG(i)$ 的最大值。控制器 320 将区域 R_0 居中于 P_0 。控制器 320 随后搜索相关缓冲器 314 以分别寻找区域 R_1 和 R_2 中的 $MAG(i)$ 的局部最大值 P_1 和 P_2 中。如图 38A 中所示, P_0, P_1 和 P_2 被定以为各自区域 R_0, R_1 和 R_2 中的带有最大相关值或功率的重影信号。 P_0, P_1 和 P_2 分别位于 I_0, I_1 和 I_2 。在一些实施例中, R_0, R_1 和 R_2 跨整个段同步周期。在其它实施例中, R_0, R_1 和 R_2 跨段同步周期的仅仅一部分。

[0358] 相关滤波器 1134 对提供给 CWF 1102 的 $MAG(i)$ 值进行低通滤波。在一些实施例中, CWF 1102 仅仅使用 P_0, P_1 和 P_2 的值; CWF 1102 输出:

$$[0359] CWF_{OUT} = \sum_{i=I_0, I_1, I_2} F_{CW}(i) \cdot MAG(i)$$

[0360] 在其它实施例中, CWF 1102 计算区域 R_0, R_1 和 R_2 中的所有重影的加权平均:

$$[0361] CWF_{OUT} = \sum_{\forall i \in R_0, R_1, R_2} F_{CW}(i) \cdot MAG(i)$$

[0362] 类似于图 37 的 CDC 1100, 一些 CDC 1250 的实施例含有类似于图 38B 的分段线性斜坡函数的适用于适当的采样率的窗函数 $F_{CW}(i)$ 。其它 $F_{CW}(i)$ 的实施例是定义为在区域 R_0, R_1 和 R_2 之外有零值的奇函数。CDC 1250 的一些实施例包括基于窗口化的正弦函数的 $F_{CW}(i)$, 也适合该采样率, 类似于图 38C。

[0363] 另外,系统 1250 运行实质上类似于 CDC 1100,以在加法器 1120 的输出上创建相关导向控制信号 $VCXO_{CONTROL} 1252$ 。质心加权函数 1102 将它的输出提供为开关 1104 的第一输入。开关 1104 的第二输入是数字零。开关 1106 的第一输入是数字零。开关 1106 的第二输入是来自开关 1108 的信号 SLEW。开关 1108 接收偏移值 $+F_{OFFSET} 1116$ 和 $-F_{OFFSET} 1118$ 。类似于 CDC 1100 的控制器 520,控制器 320 向开关 1108 提供 SLEW CONTROL 信号,并且如下文所述地通过选择 $+F_{OFFSET} 1116$ 或 $-F_{OFFSET} 1118$ 回转相关导向控制信号 125 的输出。开关 1104 提供输出给滤波器 1110。滤波器 1110 和开关 1106 提供输入给加法器 1120。加法器 1120 的输出是相关导向控制信号 $VCXO_{CONTROL} 1252$ 。

[0364] 类似于图 37 的 CDC 1100,开关 1104 和 1106 形成双极双掷结构。当控制器 320 没有声明 SLEW ENABLE 1112 时,加法器 1120 的输出为 $VCXO_{CONTROL} = C_3[(C_1+C_2)CWF_{OUT}+F_{LOW}]$,其中 F_{LOW} 是存储在延迟元件 1132 中的系统的低频偏移。滤波器 1110 的传递函数为 $H(z) = C_3[C_1(1+Z^{-1})+C_2]$ 。

[0365] 当使能 SLEW ENABLE 信号 1112 时,加法器 1120 的输出为 $VCXO_{CONTROL} = C_3 \cdot F_{LOW} + SLEW$,其中 SLEW 为 $+F_{OFFSET}$ 或 $-F_{OFFSET}$ 。延迟元件 1132 的输出 F_{LOW} 在声明 SLEW ENABLE 信号 1112 时保持不变。这保存了低频偏移信息直到 SLEWENABLE 1112 被解除声明为止,因此重新使能滤波器 1110 的正常运行。在一些实施例中,如果确定需要更大的值,可以通过控制器 520 中的积分器动态增大 F_{OFFSET} 。在其它实施例中,在此积分器上有限制以将 F_{OFFSET} 保持在最大值之下。

[0366] 现在将继续参考图 41 的元件讨论另一个系统 1250 的实施例,其被示为系统 1300,系统 1300 的操作在图 42 中示出,它也适合用于 ATSC 广播和码元采样率。在 1302,“初始化”,控制器 320 初始化系统 1250 的各个元件。例如,控制器 320 初始化存储器 330 中的寄存器、码元计数器 316、段计数器 318、大小计算器 392、相关器 310、相关缓冲器 314、CWF 1102、滤波器 1110、相关滤波器 1134、以及各种控制信号。此外,初始化 SC、SEGCNT 以及索引变量 i。系统 1300 初始化以后,进行继续到 1304。

[0367] 在 1304,“SCV”,类似于图 12 中的系统 400,相关器 310 从经滤波的同相基带信号 I_F 76 接收数据的新的码元时间,并计算对应于码元计数器 316 所产生的码元计数的 SCV(i) 的值。系统 1304 转到 1306。

[0368] 在 1306,“积分”,类似于 CDEU 230A,积分器 312 从相关器 310 接收 SCV(i) 并计算 INT(i) 值,INT(i) 将要被存储在相关缓冲器 314 的阵列 M(i) 中。系统 1300 随后继续到 1308。

[0369] 在 1308,“ $SC = 831$ ”,类似于图 12 中系统 400 的 410,控制器 320 确定 SC 是否等于码元计数器 316 的最大输出。例如,在 $SC = 831$ 时产生肯定的结果,其中 SC 范围为 0 到 831,并且系统 1300 转到 1312。否则,在 1308 产生否定结果,使得系统 1300 转到 1310,这样码元计数器 316 递增 SC 的值,并且控制器 320 递增索引变量 i。控制随后返回到 1304。

[0370] 在 1312,“ $SEGCNT < N$ ”,控制器 320 将段计数器 318 的输出 SEGCNT 与存储在段计数器 338 中的值 N 进行比较。如果 $SEGCNT < N$,控制器 320 将系统 1300 的操作分支到 1314,码元计数器 316 设置 $SC = 0$,并且段计数器 318 递增 SEGCNT。但是,如果 $SEGCNT = N$,则系统 1300 的操作转到 1316。

[0371] 在 1316,类似于图 40 中系统 1200 的 1216,“寻找区域最大值”,控制器 320 定义区

域 R_0 、 R_1 和 R_2 。控制器 320 随后分别搜索区域 R_1 和 R_2 以定位 P_1 和 P_2 。在一些实施例中，控制器 320 与质心估计器（示作为图 41 中的质心估计器 340）交互操作以确定合适的 CDE 值。系统 1300 继续到 1318。

[0372] 在 1318，“ $P_0 > 4P_1$ ”，如果 $P_0 > 4P_1$ ，系统 1300 继续到 1322。否则，系统 1300 继续到 1320。

[0373] 在 1320，“选择新的 P_0 ”，类似于图 40 中系统 1200 的 1220，控制器 320 选择 P_1 作为新的 P_0 。在某些情况下，这导致 P_0 不对应于相关缓冲器 314 中的 MAG(i) 的最大值。随着该选择，控制器 320 基于新的 P_0 的位置重新定义区域 R_0 、 R_1 和 R_2 。控制器 320 随后分别搜索区域 R_1 和 R_2 以定位 P_1 和 P_2 。最终，系统 1300 继续到 1324。

[0374] 在 1322，“ $P_0 > P_2/9$ ”，类似于图 40 中系统 1200，当 $P_0 \leq P_2/9$ 时产生否定结果，系统 1300 通过继续到 1324 进入 VCXO 回转控制环路。否则，当 $P_0 > P_2/9$ 时产生肯定结果，系统 1300 继续到 1330。

[0375] 在 1324，“ $-F_{OFFSET}$ ”，类似于图 40 中系统 1200 的 1224，控制器 320 声明信号 SLEW ENABLE 1112。这使加法器 1120 的输出提供 $VCXO_{CONTROL} = C_3 \cdot F_{LOW} - F_{OFFSET}$ 。这样，类似于 CDC 1100，延迟元件 1132 保存滤波器 1110 的低频偏移 F_{LOW} 。

[0376] 在 1326，“更新相关”，系统 1300 更新存储在相关缓冲器 314 中的相关值。在一些实施例中，系统 1250 对最近段同步周期中生成的 SCV(i) 进行积分。在其它实施例中，系统 1250 在若干段同步周期上重新初始化部分 230A 并导出新的一组 INT(i) 和 MAG(i) 值。控制器 320 搜索相关缓冲器 314 以定位位于现有 R_0 、 R_1 和 R_2 所创建的窗口内的已更新的 P_0 、 P_1 和 P_2 。相关滤波器 1134 接收已更新的相关缓冲器 314 输出并将已更新的经低通滤波的 MAG(i) 提供给 CWF 1102。CWF 1102 随后计算出更新的 CWF_{OUT}。如前所述，系统 1250 的一些实施例仅仅使用已更新的 P_0 、 P_1 和 P_2 来生成更新的 CWF_{OUT}。然而，类似于 CDC 1100，系统 1250 的一些实施例响应 P_0 位置的改变而移动区域 R_0 、 R_1 和 R_2 。

[0377] 在 1328，“ $P_0 > P_2/2$ ”，当 $P_0 \leq P_2/2$ 时产生否定结果，系统 1300 通过返回到 1324 而保持在 VCXO 回转控制环路中。这形成增量调节 VCXO_{CONTROL} 的环路。当 $P_0 > P_2/2$ 时产生肯定结果，系统 1300 离开 VCXO 回转控制环路；并且系统 1300 最终继续到 1330。

[0378] 在 1330，“ $P_0 > 2P_1$ ”，当 $P_0 > 2P_1$ 时产生肯定结果，系统 1300 进行到 1338。否则，当 $P_0 \leq 2P_1$ 时产生否定结果，系统 1300 通过进行到 1332 进入 VCXO 回转控制环路。

[0379] 在 1332，“ $+F_{OFFSET}$ ”，类似于系统 1200，控制器 320 声明信号 SLEW_ENABLE 1112 并选择 $SLEW = +F_{OFFSET}$ 。类似于系统 1100，加法器 1120 的输出 1252 变为 $VCXO_{CONTROL} = C_3 \cdot F_{LOW} + F_{OFFSET}$ 。其中延迟元件 1132 保存滤波器 1110 的低频偏移 F_{LOW} 。

[0380] 然后在 1334，“更新相关”，类似于前文所述的 1326 的操作，系统 1300 更新存储在相关缓冲器 314 中的相关值。更新在最近段同步周期中生成的 INT(i) 值。控制器 320 搜索相关缓冲器 314 以定位位于现有 R_0 、 R_1 和 R_2 所创建的搜索窗口内的已更新 P_0 、 P_1 和 P_2 。如图 41 所示，相关滤波器 1134 接收已更新的相关缓冲器 314 输出并将已更新的经低通滤波的 INT(i) 提供给 CWF 1102。CWF 1102 随后计算出更新的 CWF_{OUT}。系统 1300 继续到 1336。

[0381] 在 1336，“ $P_0 > 3P_1$ ”，当 $P_0 \leq 3P_1$ 时产生否定结果，系统 1300 通过返回到 1332 而继续在 VCXO 回转控制环路中。这形成增量调节 VCXO_{CONTROL} 的环路。当 $P_0 > 3P_1$ 时在 1336 产生肯定结果，这样系统 1300 离开 VCXO 回转控制环路；并且系统 1300 返回 1322。

[0382] 在 1338,“ CWF_{OUT} ”,在 1330 的肯定结果之后,控制器 320 设置回转控制信号 1112 以将 CWF_{OUT} 传送通过开关 1104,并将零值传送通过开关 1106。 CWF_{OUT} 被传送通过滤波器 1110。加法器 1130 形成输出 $VCXO_{CONTROL} = C_3[(C_1+C_2)CWF_{OUT}+F_{LOW}]$, 其中,如前所述, F_{LOW} 是存储在延迟元件 1132 中的值。系统 1338 随后继续到 1340。

[0383] 在 1340,“更新相关”,如前所述,系统 1250 更新存储在相关缓冲器 314 中的相关值。控制器 320 在相关缓冲器 314 中搜索先前定义的区域 R_0, R_1 以及 R_2 中 P_0, P_1 以及 P_2 的已更新的值。延迟元件 1132 更新 $F_{LOW} = CWF_{OUT}C_1+F_{LOW}$ 。系统 1300 随后返回 1322。在一些实施例中,一个或多个判决块 1312、1318、1322、1328、1330 以及 1336 可含有某些类型的置信度计数器,置信度计数器被用于设置判决转换的条件。

[0384] 如图 43 中所示,系统 20 的还有另一个实施例包括相关导向载波跟踪系统 1350。相关导向载波跟踪系统 1350 包括解调器 920A 以及相关导向控制 1250A。解调器 920A 形式和功能上类似于系统 900 的解调器 920;然而,环路滤波器 926 被替换为环路滤波器 926A。如将在下文解释的那样,环路滤波器 926A 还包括用于接收相关导向跟踪信号的第三反馈控制输入 1252A。相关导向控制 1250A 形式和功能上类似于相关导向控制 1250;然而,类似于图 13 中的 CDEU230B, CDC 1250A 适用于将 I_F 76 以及 Q_F 78 与段同步序列都相关。

[0385] 解调器 920A 接收数字化的近基带信号 62 并将信号 I_F 76 和 Q_F 78 作为输出提供给 CDC 1250A。解调器 920A 还接收非相干载波跟踪反馈信号 72 和判决导向载波跟踪反馈信号 74。此外,解调器 920A 还从 CDC 1250A 接收相关导向载波跟踪信号 1252A。

[0386] 如图 44 中所示,系统 20 的另一个实施例包括信道延迟导向控制系统 1360,它包括同步 910、解调器 920、CDEU 230E、减法器 1360,以及延迟 1362。

[0387] CIR 导向控制系统 1360 在同步 910 接收模拟近基带信号 60。同步器 910 数字化模拟近基带信号 60,并将数字化的近基带信号 62 提供给解调器 920。解调器 390 解调数字化的近基带信号 62 并将 I_F 76 和 Q_F 78 作为输入提供给 CDEU230E。CDEU 230E 对 I_F 76 和 Q_F 78 作用以计算更新的信道延迟估计 CDE_{NEW} 。CDEU230E 随后将 CDE_{NEW} 作为输入提供给延迟 1362 和减法器 1360 的正输入。延迟 1362 将信道延迟估计的先前计算值 $CDE_{PREVIOUS}$ 作为输出提供给减法器 1360 的负输入。同步器 40 从减法器 1360 接收同步控制信号 1364。

[0388] 类似于 CDEU 230 的先前实施例,CDEU 230E 通过检测在 CDEU 230E 输入上接收到的重影信号的相关强度和延迟,估计传输信道的信道脉冲响应。CDEU230E 的一些实施例形式和功能上类似于 CDEU 230 先前所述的实施例。例如,CDEU 230E 的一些实施例适用于通过检测所接收的重影信号帧同步序列 PN511 的相关强度来估计 ATSC 广播系统中的信道延迟。同样地,CDEU 230E 的其它实施例类似于基于段同步的相关估计信道延迟的 CDEU 230 实施例。然而,CDEU230E 适用于提供连续更新的信道延迟估计。例如,当 CDEU 230 的一些实施例提供用于设置并适配重叠均衡器的单个信道延迟估计时,CDEU 230E 的实施例提供连续的信道延迟估计更新。CDEU 230E 的一些实施例在每个帧或字段同步周期提供更新的信道延迟估计。基于对段同步序列的接收来估计信道延迟的其它实施例在希望数目的段同步周期之后提供更新的信道延迟估计。此外,还有其它实施例在每个段同步周期提供更新的信道延迟估计。

[0389] 在一些实施例中,延迟 1362 是用于存储由 CDEU 230E 提供的先前已计算的信道延迟估计的锁存器或寄存器。减法器 1360 通过从 CDE_{NEW} 中减去 $CDE_{PREVIOUS}$ 产生同步控制信号

1364。同步控制信号 1364 表示由于虚中心的移动而造成的信道延迟估计改变。同步 910 接收同步控制信号 1364 并控制用于采样模拟近基带信号 60 的时钟频率。这调节系统 20 的均衡器中引入的相对延迟，并对虚中心的移动做出补偿。

[0390] 可以理解的是，正交和变换滤波器实现的长度对于总反馈环路响应被最优化。例如，在执行 90 度旋转的变换滤波器是工作在所接收的同相信号上的希耳伯特滤波器的实施例中，希耳伯特滤波器的长度将被调整以最优化相位跟踪器环路响应。类似地，可以出于硬件的复杂度和所需的准确度的目的来最优化希耳伯特变换的分辨力。同样地，相位误差积分器 812 可被最优化为在对更平滑和更准确的相位误差信息的需要和相位跟踪器带宽之间进行平衡。

[0391] 或者，在一些含有微小间隔的均衡器的实施例中，在均衡器判决设备之前对数据进行下采样的点可以被移动，以提供更大的控制环路带宽。如图 29 中所示，在一些系统 900 的实施例中，载波跟踪后置滤波器 944 在下采样之前从 FFE 210 接收微小间隔的采样。判决设备 212 通过在码元定时基础上对均衡器输出信号 88 进行采样来有效地对所接收到的数据进行下采样。在还有其它实施例中，微小间隔 FFE 采样不是按照 n:1 的整数关系相关，均衡器判决设备的输入是转换为合适采样率的采样率。可以理解的是，一些实施例将类似技术使用于判决导向相位跟踪器和判决导向同步反馈环路。此外，某些实施例使用采样率转换器来对微小间隔的 FFE 的输出进行下采样，并执行相位跟踪器功能。

[0392] 可以理解的是，在此描述的技术和设备也可被应用于含有任何一维构象的调制技术。因此，本发明包括被改进为对有多级的数据构象起作用的实施例。类似地，在此描述的技术和设备可被应用于 VSB 或偏移 QAM 调制，用于偏移 QAM 调制（其中简单 90 度相移足够将偏移 QAM 基带复信号转换为类似 VSB 基带的单独实信号）。


[0393] 更有，在此描述的任何系统和 / 或方法可被用于任何广播标准。例如，在此的系统和方法可适用于与 ATSC 标准（在文档“ATSC Digital Television Standard”，ATSC 文档 A/53，1995 年 9 月 16 日中规定）兼容的信号。

[0394] 或者，作为示例而非限制，在此描述的任何系统和 / 或方法是 / 可适用于下述文档中规定的标准（下文称为“ADTB-T 标准”）：Zhang, W 等人的“An AdvancedDigital Television Broadcasting System”，第七届国际广播技术座谈会，会议增刊，2001 年。

[0395] 可以理解的是在一些实施例中，均衡器工作于同相和正交数据。类似地，虽然在此的实施例和附图示出设置在接收机的基带区域中的均衡器的 FFE，其它接收机的实施例将 FFE 设置在通带（或 IF）区域中。例如，在一些实施例中，均衡器的 FFE 被设置在系统的同步和解调器组件之间。

[0396] 本领域技术人员可想到本发明的各种实现。例如，可通过专用和 / 或通用集成电路、和 / 或离散组件、和 / 或软件来执行部分或全部的信号的生成和计算。在此援引的任何出版物、现有应用、和其它文档整体结合在此作为参考，如同每个都单独结合在此作为参考并完全阐明的那样。

[0397] 虽然已经通过附图和前面的描述详细示出并描述了本发明，所示出的可被认为是示例性的且在特征上不作限制。可以理解的是，仅仅示出并描述了最佳实施例，所有在本发明精神范围内的改变和修改都希望被保护。







图 2






图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17








图 18







图 20B




图 21




图 22




图 23




图 24




图 25




图 26




图 27




图 28




图 29




图 30




图 31




图 32




图 33




图 34




图 35

图 36A




图 36B






图 37

图 38A**图 38B****图 38C**




图 39




图 40




图 41




图 42




图 43




图 44