

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 2 区分

【発行日】平成20年12月25日 (2008.12.25)

【公開番号】特開2007-192982(P2007-192982A)

【公開日】平成19年8月2日 (2007.8.2)

【年通号数】公開・登録公報2007-029

【出願番号】特願2006-9709(P2006-9709)

【国際特許分類】

G 0 9 G 3/36 (2006.01)

G 0 9 G 3/20 (2006.01)

G 0 2 F 1/133 (2006.01)

【F I】

G 0 9 G 3/36

G 0 9 G 3/20 6 2 3 A

G 0 9 G 3/20 6 1 2 T

G 0 9 G 3/20 6 2 1 A

G 0 9 G 3/20 6 3 3 G

G 0 9 G 3/20 6 1 2 J

G 0 9 G 3/20 6 7 0 E

G 0 2 F 1/133 5 5 0

【手続補正書】

【提出日】平成20年11月5日 (2008.11.5)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

マトリクス状に配置された複数の画素と、該画素の各列に配置された複数の画像信号線と、前記画素の各行に配置された複数の走査信号線と、前記画像信号線に前記画素を駆動するための画像信号を供給する画像信号線駆動手段と、

垂直ブランキング期間中においても所定の周期で画像表示制御信号を前記画像信号線駆動手段に送るよう構成されたタイミング制御回路を具備するアクティブマトリクス表示装置であって、

前記タイミング制御回路は、前記垂直ブランキング期間内の少なくとも後半の第一の期間に対応して前記画像信号線駆動手段にて画像表示データの読み込みを休止するよう前記画像表示制御信号を制御することを特徴とするアクティブマトリクス表示装置。

【請求項 2】

前記タイミング制御回路は、前記第一の期間に対応して前記画像信号線駆動手段への水平スタートパルスを消去することを特徴とする請求項 1 に記載のアクティブマトリクス表示装置。

【請求項 3】

前記タイミング制御回路は、前記画像表示データの読み込み休止期間中の所定の第一の時点と、垂直ブランキング期間が終了した後の最初の水平表示期間に対応する前記画像表示データの読み込み開始時点を第二の時点とし、前記第一の時点と前記第二の時点期間は、前記画像信号線駆動手段の出力電圧の更新を停止するよう前記画像表示制御信号を制御することを特徴とする請求項 1 または 2 に記載のアクティブマトリクス表示装置。

【請求項 4】

前記タイミング制御回路は、前記画像信号線駆動手段へのラッチパルスを消去することにより、前記第一の時点と前記第二の時点期間は、前記画像信号線駆動手段の出力電圧の更新を停止するよう制御することを特徴とする請求項 3 に記載のアクティブマトリクス表示装置。

【請求項 5】

前記タイミング制御回路は、前記第一の時点と前記第二の時点期間が、垂直走査期間中の一水平期間より短くなるよう制御することと特徴とする請求項 3 または 4 のいずれか一項に記載のアクティブマトリクス表示装置。

【請求項 6】

前記タイミング制御回路は、前記第一の時点と前記第二の時点期間が、前記画像信号線駆動手段の構成に基づいて予め定められたラッチパルスの入力禁止期間を包含するよう前記画像信号線駆動手段を制御することを特徴とする請求項 3 乃至 5 のいずれか一項に記載のアクティブマトリクス表示装置。

【請求項 7】

前記タイミング制御回路は、前記画像信号線駆動手段にて画像表示データの読み込みを休止する前記第一の期間長が、前期垂直ブランキング期間長の過半となるよう前記画像表示制御信号を制御することを特徴とする請求項 1 乃至 6 のいずれか一項に記載のアクティブマトリクス表示装置。

【請求項 8】

請求項 1 乃至 7 のいずれか一項に記載の前記タイミング制御回路を内蔵したアクティブマトリクス表示装置のタイミング制御用半導体装置。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正の内容】

【0011】

この発明に係るアクティブマトリクス表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数の画像信号線と、前記画素の各行に配置された複数の走査信号線と、前記画像信号線に前記画素を駆動するための画像信号を供給する画像信号線駆動手段と、垂直ブランキング期間中においても所定の周期で画像表示制御信号を前記画像信号線駆動手段に送るよう構成されたタイミング制御回路を具備するアクティブマトリクス表示装置であって、前記タイミング制御回路が、前記垂直ブランキング期間内の少なくとも後半の第一の期間に対応して前記画像信号線駆動手段にて画像表示データの読み込みを休止するよう前記画像表示制御信号を制御することを特徴とする。

【手続補正 3】

【補正対象書類名】明細書

【補正対象項目名】0030

【補正方法】変更

【補正の内容】

【0030】

前記出力消去のタイミングについて、図 2 を用いて概略を説明する。図 2 に示した波形例では、符号 23 で示した POL 波形中に一点鎖線で囲まれた範囲 28a、28b の部分で POL の極性反転が消去される（破線で記載された波形部分）。また符号 25 にて示した LP 信号波形中に一点鎖線で囲まれた範囲 27a、27b の部分で LP 出力が消去される（破線で記載された波形部分）。

【手続補正 4】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正の内容】

【0054】

前記の概念は、図7に示すように、通常、TCON18の入力信号(DENA、HD、VDなど)よりも数クロック遅れたタイミングに同期して前記STHtr0およびLPtr0は生成される。特に、前記TCON18内にいろいろな付加機能回路70を盛り込んでいけば、入力タイミングに対して、生成される前記STHtr0およびLPtr0の生成タイミングは、入力信号の同期タイミングより、ますます遅延(遅延値がDLYに相当)する。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0055

【補正方法】変更

【補正の内容】

【0055】

これに対して、マスク信号生成回路33へ入力されるDENAは、TCON18への入力信号そのもの、もしくは、前記の遅延(DLY)と比較して、わずかにしか遅れていない信号を用いる。これによって、前記LPtr0が生成されるよりも数シフトクロック(SCLK)分先に次のフレームの最初のライン走査期間が始まることを予見できて、かつ、これ以降でSTHtr0が発生するまでの間に発生するLPtr0をLPvldによって消去することが出来る。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0056

【補正方法】変更

【補正の内容】

【0056】

また、ソースドライバICの前記所定値の制約に応じて、LPtr0の生成タイミングもしくは、DENAのマスク信号生成回路33への取り込みタイミングまたは前記遅延(DLY)の値を調節することで、容易に前記所定値の制約を割り込む範囲のLPだけを削ることができる。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0085

【補正方法】変更

【補正の内容】

【0085】

このSTHtr0およびLPtr0の生成タイミングをさらに遅延(DLY)させてやることで、前記削ることの出来ない部分は、最小限化することができる。