

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2005-294767
(P2005-294767A)

(43) 公開日 平成17年10月20日(2005.10.20)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
H05K 3/46	H05K 3/46	5E339
H05K 3/02	H05K 3/46	5E346
	H05K 3/46	T
	H05K 3/02	A

審査請求 未請求 請求項の数 10 O L (全 27 頁)

(21) 出願番号	特願2004-111656 (P2004-111656)	(71) 出願人	301021533 独立行政法人産業技術総合研究所 東京都千代田区霞が関1-3-1
(22) 出願日	平成16年4月6日(2004.4.6)	(72) 発明者	明渡 純 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所つくばセンター内
特許法第30条第1項適用申請有り	2004年3月22日 社団法人日本セラミックス協会発行の「2004年年会講演予稿集」に発表	(72) 発明者	ナム ソンミン 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所つくばセンター内
特許法第30条第1項適用申請有り	2004年3月28日 (社) 応用物理学会発行の「2004年(平成16年)春季 第51回応用物理学関係連合講演会講演予稿集 第1分冊」に発表	(72) 発明者	鶴見 敬章 茨城県つくば市東1-1-1 独立行政法人産業技術総合研究所つくばセンター内

最終頁に続く

(54) 【発明の名称】 高周波回路基板、およびその作製方法

(57) 【要約】

【課題】 通信機器の小型化、薄型化、低コスト化が可能で、回路部品のより一層の集積化を行うことができ、また今後のより一層の高周波化にも対応することができるようにする。

【解決手段】 この発明の高周波回路基板1は、プリント配線基板の伝送線路4上に少なくとも高周波回路8を有し、この高周波回路8は、プリント配線基板の伝送線路4上に形成されたセラミック膜層81と、そのセラミック膜層81上に形成された高周波回路82と、を備えることを特徴としている。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

プリント配線基板上に少なくとも高周波回路を有する高周波回路基板において、
上記プリント配線基板上に形成されたセラミック膜層と、
上記セラミック膜層上に形成された高周波回路と、
を備えることを特徴とする高周波回路基板。

【請求項 2】

上記セラミック膜層はアルミナからなる、請求項 1 に記載の高周波回路基板。

【請求項 3】

上記セラミック膜層はプリント配線基板表面の銅配線の上に形成されている、請求項 1 または 2 に記載の高周波回路基板。 10

【請求項 4】

上記セラミック膜層はエアロゾルデポジション法により形成されている、請求項 1 から 3 の何れかに記載の高周波回路基板。

【請求項 5】

上記セラミック膜層は膜厚が 5 μ m 以上である、請求項 2 に記載の高周波回路基板。

【請求項 6】

上記高周波回路は最表面が銅からなるマイクロストリップフィルタである、請求項 1 から 5 の何れかに記載の高周波回路基板。

【請求項 7】

上記マイクロストリップフィルタはアルミと金と銅を順に積層してなる、請求項 6 に記載の高周波回路基板。 20

【請求項 8】

上記セラミック膜層と高周波回路とからなる層を 3 次元的に積層させた、請求項 1 から 7 の何れかに記載の高周波回路基板。

【請求項 9】

プリント配線基板上に少なくとも高周波回路を有する高周波回路基板の作製方法において、

上記プリント配線基板の銅配線の上に、エアロゾルデポジション法によりアルミナからなるセラミック膜層を室温で 5 μ m 以上の厚さで形成し、 30

上記セラミック膜層上に電解メッキ法により高周波回路を形成する、
ことを特徴とする高周波回路基板の作製方法。

【請求項 10】

上記高周波回路はマイクロストリップフィルタであり、

上記マイクロストリップフィルタは、

まずセラミック膜層上にアルミ薄膜を下地として形成し、

次にレジスト層のコーティング、露光を経て、その全表面に金薄膜を形成し、その後レジスト層からのリフトオフで残った金薄膜からなるパターン上に電解メッキ法により銅を積層させ、

パターン以外の領域の下地を湿式エッチングで除去してなる、 40

請求項 9 に記載の高周波回路基板の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板およびその作製方法に関するものである。

【背景技術】

【0002】

携帯電話をはじめ無線通信用機器は、音声、文字、映像などのデータを送受信するために、まずそのデータを電氣的信号に変換する。この信号は低周波領域 (kHz ~ MHz) 50

であってベースバンド（基底帯域）という。この信号はアンテナを通じて送るために、キャリア周波数（GHz帯域：RF（Radio Frequency））に乗せて電磁波として放出しなければならない。したがって、送受信の時はこの二つの信号の変換が行われるが、IF（Intermediate Frequency、中間周波数）という周波数を用いて変復調をした方が雑音等に対して優れた特性が得られる。

【0003】

図13は携帯電話端末機のブロック図、図14は携帯電話端末機の回路部品が実装された様子を示す図である。これらの図に示したような無線通信用機器を実際に作製するためには、プリント配線基板上においてRF部（高周波回路部）に対してIF部やベースバンド部を分ける必要がある。

10

【0004】

すなわち、RF部は、一般のプリント配線基板上に作製すると、例えば配線がアンテナとして機能してしまうため、IF部やベースバンド部に干渉しその特性を悪化させてしまう。このため、RF部をモジュール化し、そのモジュール化したRF部をプリント配線基板上に搭載し、IF部やベースバンド部との干渉を回避するようにしている（例えば、下記の非特許文献1参照）。

【0005】

ところで、高周波回路はLow Temperature Co-fired Ceramics (LTCC) や Polymer Composite といった3次元的に回路を構成することによって、高周波化や小型化の実現に向けて活発に研究・開発が行われている。電子機器の高機能性、すなわちいつでもどこでも大量の情報へのアクセスができるようなデバイスの要求が高まっている。その中、高性能の能動素子の集積化が小型化に寄与しているが、その周辺の受動素子の数が急激に増加してきて、電子機器の小型化には受動素子を集積化する技術が不可欠になっている。その技術がLTCCやPolymer Compositeである。そして、この技術は主に高周波部だけをモジュール化することによって現在の問題点を解決しようとしている。電子機器、例えば、携帯電話はプリント配線基板をベースとし、その上に図14に示したように高周波部のモジュールと低周波部のチップ部品とを実装している。

20

【0006】

図15は従来の高周波回路基板の縦断面図である。図において、従来の高周波回路基板101は、誘電体層102と、その誘電体層102の一方の面に形成されたグラウンド電極103と、他方の面に形成された伝送線路104とを備えたプリント配線基板を用いて作製されている。すなわち、伝送線路104上に抵抗105、インダクター106、コンデンサ107等の各種の回路部品が搭載されている。また、この伝送線路104上にはモジュール化されたRB部108が搭載されている。

30

【0007】

しかし、上記のようにモジュール化したRF部をプリント配線基板上に搭載していると、モジュール化のためにコストが高くなり、またプリント配線基板上にRF部のための大きなスペースが必要となる。したがって、携帯電話等の通信機器の小型化、薄型化、低コスト化という要請に応えることができず、また回路部品のより一層の集積化が困難となるという問題点を有していた。

40

【0008】

また、従来プリント配線基板の誘電体層として、通常FR-4（Polymer系）が用いられているが、この材料は1GHz以上の周波数では不安定になり10GHz以上の高周波では使用できず、今後のより一層の高周波化に対応できないという問題点も有していた。

【非特許文献1】 Clemens C. W. Ruppel, Leonhard Reindl and Robert Weigel, "SAW Devices and Their Wireless Communications Applications", IEEE Microwave Magazine, pp.65-71, June 2002.

【発明の開示】**【発明が解決しようとする課題】**

50

【 0 0 0 9 】

この発明は上記に鑑み提案されたもので、通信機器の小型化、薄型化、低コスト化が可能で、回路部品のより一層の集積化を行うことができ、また今後のより一層の高周波化にも対応することができる高周波回路基板およびその作製方法を提供することを目的とする。

【 課題を解決するための手段 】

【 0 0 1 0 】

上記目的を達成するために、請求項 1 に記載の発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板において、上記プリント配線基板上に形成されたセラミック膜層と、上記セラミック膜層上に形成された高周波回路と、を備えることを特徴としている。 10

【 0 0 1 1 】

また、請求項 2 に記載の発明は、上記した請求項 1 に記載の発明の構成に加えて、上記セラミック膜層はアルミナからなる、ことを特徴としている。

【 0 0 1 2 】

また、請求項 3 に記載の発明は、上記した請求項 1 または 2 に記載の発明の構成に加えて、上記セラミック膜層はプリント配線基板表面の銅配線上に形成されている、ことを特徴としている。

【 0 0 1 3 】

また、請求項 4 に記載の発明は、上記した請求項 1 から 3 の何れかに記載の発明の構成に加えて、上記セラミック膜層はエアロゾルデポジション法により形成されている、ことを特徴としている。 20

【 0 0 1 4 】

また、請求項 5 に記載の発明は、上記した請求項 2 に記載の発明の構成に加えて、上記セラミック膜層は膜厚が 5 μ m 以上である、ことを特徴としている。

【 0 0 1 5 】

また、請求項 6 に記載の発明は、上記した請求項 1 から 5 の何れかに記載の発明の構成に加えて、上記高周波回路は最表面が銅からなるマイクロストリップフィルタである、ことを特徴としている。

【 0 0 1 6 】

また、請求項 7 に記載の発明は、上記した請求項 6 に記載の発明の構成に加えて、上記マイクロストリップフィルタはアルミと金と銅を順に積層してなる、ことを特徴としている。 30

【 0 0 1 7 】

また、請求項 8 に記載の発明は、上記した請求項 1 から 7 の何れかに記載の発明の構成に加えて、上記セラミック膜層と高周波回路とからなる層を 3 次元的に積層させた、ことを特徴としている。

【 0 0 1 8 】

また、請求項 9 に記載の発明は、プリント配線基板上に少なくとも高周波回路を有する高周波回路基板の作製方法において、上記プリント配線基板の銅配線上に、エアロゾルデポジション法によりアルミナからなるセラミック膜層を室温で 5 μ m 以上の厚さで形成し、上記セラミック膜層上に電解メッキ法により高周波回路を形成する、ことを特徴としている。 40

【 0 0 1 9 】

また、請求項 10 に記載の発明は、上記した請求項 9 に記載の発明の構成に加えて、上記高周波回路はマイクロストリップフィルタであり、上記マイクロストリップフィルタは、先ずセラミック膜層上にアルミ薄膜を下地として形成し、次にレジスト層のコーティング、露光を経て、その全表面に金薄膜を形成し、その後レジスト層からのリフトオフで残った金薄膜からなるパターン上に電解メッキ法により銅を積層させ、パターン以外の領域の下地を湿式エッチングで除去してなる、ことを特徴としている。 50

【発明の効果】

【0020】

この発明では、プリント配線基板上に形成したセラミック膜層に高周波回路を形成するようにしたので、高周波回路のモジュール化が不要となり、高周波回路基板の小型化、薄型化、低コスト化を行うことができる。また小型化できるので、回路部品のより一層の集積化を行うことができる。さらにセラミック膜層、例えばアルミナからなるセラミック膜層上に高周波回路を形成するので、より一層の高周波化に対応することができ、20GHz以上の高周波であっても対応可能となる。

【発明を実施するための最良の形態】

【0021】

以下にこの発明の実施の形態を図面に基づいて詳細に説明する。

【0022】

図1はこの発明の高周波回路基板の説明図である。この発明の高周波回路基板1は、図に示すように、誘電体層2と、その誘電体層2の一方の面に形成されたグランド電極3と、他方の面に形成された伝送線路4とを備えた、単層または多層のプリント配線基板を用いて作製されている。すなわち、プリント配線基板の伝送線路4上に抵抗5、インダクター6、コンデンサー7等の各種の回路部品が搭載され、またこの伝送線路4上にこの発明に係るRF部(高周波回路部)8が形成されている。ここで、誘電体層2は例えばガラスエポキシやFR-4からなり、グランド電極3および伝送線路4は、導体(例えば銅)で形成されている。

【0023】

上記のRF部8は、伝送線路4上に形成されたセラミック膜層81と、そのセラミック膜層81上に形成された高周波回路82とを備えている。

【0024】

セラミック膜層81は、エアロゾルデポジション法(AD法)により室温~300の低温で形成された層であり、例えば厚さ50μm以下の厚さのアルミナからなる層である。

【0025】

また高周波回路82は、ここではマイクロストリップフィルタであるとして説明するが、この高周波回路82としては、マイクロストリップフィルタの他に、位相器(phase shifter)、結合器(coupler)、アンテナ(antenna)、アンテナスイッチ(antenna switch)、共振器(resonator)、分配器、分岐器などのあらゆる高周波回路素子が適用可能である。

【0026】

ところで、情報通信機器の中には数多くのフィルタが必要であるが、代表的なフィルタとしては誘電体フィルタ、チップ多層LCフィルタ、マイクロストリップフィルタ、SAW(Surface Acoustic Wave)フィルタ、そしてFBAR(Film Bulk Acoustic Resonator)フィルタなどが挙げられる。しかし、これらのフィルタは10GHz以上の帯域での小型化、プリント配線板への集積化には限界に向かってきている。誘電体フィルタは3GHz以下におけるほとんどの無線通信システムでRF部のキーパーツとして使われているが、1000を超える高温焼成を要するためプリント配線基板への集積化ができない。チップ多層LCフィルタも同様である。SAWフィルタはIDT(Integrated Digital Transducer)の電極の間の寸法を微細化することにより高周波化が可能であるが、5GHzがその限界である。FBARフィルタはシリコン基板上に作製できるためアンブなどの能動素子とのモノリシックが可能であるが、厚み制御の問題により10GHz以上のフィルタの作製が困難である。

【0027】

これらのフィルタに対してマイクロストリップフィルタはアルミナ基板を用いることで数10GHzまでフィルタの作製が可能である。本発明はこの点に着目し、現在幅広く使用

10

20

30

40

50

されているプリント配線基板（PCB）をベースにして、そのプリント配線基板上に優れた高周波特性を持ち、熱導電率の良いアルミナからなるセラミック膜層 8 1 を室温で形成するようにし、そのアルミナ膜層 8 1 上に、マイクロストリップフィルタ 8 2 を形成している。

【0028】

そして、以下の説明ではマイクロストリップフィルタの内、マイクロストリップヘアピン型バンドパスフィルタ（microstrip hairpin band pass filter）を取り上げる。ヘアピン型フィルタはエッジカップル（edge-coupled）型フィルタが基本であるが、図 2 に示すように、U 字の形にすることによって長さを短縮でき、フィルタ寸法のアスペクト比を著しく改善することができ、より一層小型化に寄与することができるようになる。

10

【0029】

図 3 はアルミナ膜層の膜厚をパラメータとしたときのフィルタ特性のシミュレーション結果を示す図である。横軸は周波数、縦軸は伝達特性（ S_{21} ）である。中心周波数が 10 GHz であるヘアピン型のマイクロストリップフィルタ 8 2 の作製を行った。誘電体であるアルミナ膜層 8 2 の膜厚をパラメータとしたときのフィルタ特性を、電磁界解析シミュレーションにより求めた。その結果図 3 が得られ、アルミナ膜層 8 1 が 20 μm 以上あれば、その上に形成されるヘアピン型マイクロストリップフィルタ 8 2 が良好なフィルタ特性を示すことが分かった。また、マイクロストリップフィルタ以外の他の高周波回路を形成する場合は、アルミナ膜層 8 1 の厚みは 5 μm 以上であればよいことが分かった。

【0030】

次にマイクロストリップフィルタ 8 2 の作製手順を説明する。

20

【0031】

図 4 はマイクロ

ストリップフィルタの作製手順を示す図である。この実施形態では、最表面が銅（Cu）からなるマイクロストリップフィルタ 8 2 をパターンメッキ法に従って作製した。Cu のメッキ法には電解メッキ法と無電解メッキ法がある。Cu を無電解メッキ法で作製する際にはホルムアルデヒド（formaldehyde）という還元剤を使用するが発癌性物質であり、環境保護規制のための排水施設などが必要となり、Cu の無電解メッキは高価な工程になる。そこで工業化に向いている安価な Cu 電解メッキ法を採用することにした。また、ヘアピン型マイクロストリップフィルタ 8 2 を作製するためには、図 2 に示すように、導体部 8 2 a を離れ小島の形状で作製する必要があり、この形状を作製するのに適しているパターンメッキ法に着目して作製手順を確立した。

30

【0032】

先ず図 4（a）において、銅（純度 99.999%）からなる伝送線路 4 上にエアロゾルデポジション法により室温で厚さ 28 μm の厚さのアルミナ膜層 8 1 を形成し、そのアルミナ膜層 8 1 の表面を 1 μm の Al_2O_3 粉末を用いて鏡面研磨を行った。

【0033】

基板洗浄後、アルミナ膜層 8 1 上に下地金属としてアルミニウム（Al）の薄膜を形成した。すなわち Al（純度：99.999%）をターゲットとして用い、RF マグネトロンスパッタ装置により Al 膜を 200 nm 成膜した。スパッタリングは、 3×10^{-7} torr まで真空に引いたあと、流量 5.7 sccm の Ar ガスを流入し、 3×10^{-2} torr の真空度で、100 W の RF power で 20 分間行った。

40

【0034】

下地金属に Al を選択したのは下記の経緯によるものである。すなわちパターンメッキ法では、最後の工程（図 4（i））で下地金属をエッチングし、アルミナ膜層 8 1 との接続を除去する必要があるが、安価なウェットエッチングを行うためには、伝送線路 4 の Cu が反応しないエッチング液を用いて下地金属膜のみを選択的にエッチングしなければならない。なお、下地金属膜を作製するためにスパッタ法を用いている。

【0035】

最初、下地金属として Au を用いた。電解メッキによる Cu 層としては良質な膜が得ら

50

れたものの、Cuとは反応せずAuのみ選択的に反応するようなエッチング液はなかった。次に、下地金属としてAlを用いたが、アルカリ溶液でエッチングされるためCuに対してAlだけを選択的にエッチングすることはできるものの、Al上にはCu層のメッキができなかった。密着性において優れたTiを用いた場合は、電解メッキはできるが、Cuの膜質が悪く、エッチングについても選択的な除去は困難であった。そこで、下地金属にもCuを用いる方法を検討した。下地金属層としてスパッタ法でCuを200nmの厚みで成膜した。Cu下地金属部分とCuメッキの伝送線路部分の両方をエッチングしてもCuメッキ層は十分な厚み(数 μm)を持っているため、同時にエッチングしてもCuメッキの伝送線路部分のパターンが残ると考えて実施した。しかし、図5に示すように、メッキしたCu層の粒界からエッチングされ、表面が非常に粗くなり、下地Cuを均一にきれいにエッチングするには困難であった。さらに、Cu下地金属部分とCuメッキの伝送線路部分との界面がエッチングされ、高周波の応用への形状には問題があった。

10

20

30

40

50

【0036】

上述した結果から、Alは導通しているにもかかわらず電解メッキができないこと、Au上のメッキの膜質がよいこと、Alは選択的にエッチングできることを利用して、従来のパターンメッキ法を改良した新たな手法を検討した。すなわちまず、下地金属層としてAl膜をスパッタで作製し(図4(b))、その上にパターンニングした後スパッタでAuを成膜し(図4(c)、(d)、(e)、(f))、リフトオフして(図4(g))、パターンニングされたAu膜を形成する。そうすることによってAl下地金属層に導通して電解メッキすることでAu上のみCuのメッキができる(図4(h))。それを、アルカリ性溶液でエッチングするとAlのみが選択的にエッチングされ、AD-アルミナ膜層上にCu伝送線路が形成できる(図4(i))。

【0037】

Al下地金属膜は、薄いとメッキ電流に対する電気抵抗が大きくなりメッキ層にムラが生じ、厚すぎても除去しづらくなることを考慮し、200nmの厚みとし成膜した。また、この下地金属膜にはその後の工程でCuをメッキするが、その際にセラミック膜層の表面粗さは10nm以上が好ましい。しかし、本発明のように下地金属にAlを用いると、10nm以下の凹凸でもメッキが可能になる。高周波回路の場合、10GHz以上の高周波においては表皮効果により、セラミック膜層の表面の凹凸をなるべく小さくした方がよい。例えば、1.5 μm のCuメッキ層に対して200nmの凹凸がある場合は1dB位挿入損失が悪くなる。なお、下地金属膜にはこのアルミ(Al)の他に低抵抗アルミ合金(アルカリ溶液でエッチングされる金属)も同様に使用することができる。

【0038】

図4に戻って、下地金属膜を形成した後(図4(b))、図4(c)に示すように、レジストのコーティングを行った。すなわち、スピンコーターを用いて濃度20cpのOFPR-800を用いて、1stステージは500rpmの回転速度で5秒間、2ndステージは3000rpm、20秒間の条件でレジストコートした。

【0039】

続いて90 $^{\circ}$ で10分間プレベーキング(pre-baking)してから、フォトリソグラフィ装置を用いて12秒間紫外線照射した(図4(d))。現像液にNMD-3を用いて60秒間現像し、すぐに流水で60秒間洗浄した後、再び90 $^{\circ}$ で10分間ベーキング(baking)した(図4(e))。

【0040】

ここで、フォトリソグラフィについて説明すると、フォトリソグラフィに用いるレジストは樹脂、感光剤、あるいは感光性の樹脂を溶剤で溶かした物質で、感光剤は紫外線に露光されることにより光化学反応を起こす。このとき、ガラス表面に形成した金属マスクパターンで紫外線をさえぎると、フォトレジスト膜中で部分的に光化学反応を起こすことができる。酸性の電解メッキ液に溶けないアルカリ剥離タイプのレジストを用いる必要がある。得られるパターンはフォトレジストの特性、すなわちポジ型かネガ型かで異なるが、ポジ型は感光した部分が化学反応を起こし、ネガ型は感光した部分が反応せず、その

部分を現像すると反応部は洗い流されパターンが残る。フォトリソグラフィーの最適化について述べると、最適条件としては、主にレジストの厚さ、紫外線照射時間、現像時間が挙げられ、これらは相互に関係している。紫外線はレジスト表面から徐々に反応していくので、レジストが厚すぎるとそれだけ紫外線照射時間がかかることになる。現像時間についても、感光したレジストの量が多いと除去するのに時間がかかるため、レジストの量によって決定される。

【0041】

レジストの厚みは最低300nmが必要であると考えられる。また、スピコートを用いてコーティングするため、基板端からレジストがたまってしまう。これは低回転数にするほど顕著になり、フィルター作製に使用できる平坦な部分が減少していく。これらを考慮し、フォトリソグラフィーの条件を決定した。レジストには濃度20cpのOFPR-800を用いて、1stステージは500rpmの回転速度で5秒間、2ndステージは3000rpm、20秒間でスピコートした。このレジストの厚みは900nmである。この条件で紫外線照射時間および現像時間の最適化を行った。この実施形態では、フィルタの特性を測定するため、フィルタ回路をグラウンドで囲んだコプラナ(coplanar)型の状態にパターンニングしなければならないため、レジストが厚めにたまっている端の部分も完全に感光させる必要がある。そのため、紫外線照射時間と現像時間は通常よりも長めであることが予想される。これから得られた最適化された条件は紫外線照射時間12秒、現像時間60秒であった。現像液にはNMD-3を使用した。この条件でパターンニングしたものを、紫外線照射時間が不足したものおよび現像時間が不足したものととも

10

20

【0042】

レジストの形成、露光、現像の後、図4(f)に示すように、全面に金(Au)のスパッタリングを行い、引き続きレジストからのリフトオフを行い、Al下地金属膜上にAu層のみを残した(図4(g))。

【0043】

このAu層についてはリフトオフしやすくするため、DCスパッタ装置を用い、5mAで20秒間成膜し数nmと非常に薄くした場合は、図7(a)に示すように、最表面の銅メッキ膜に皺が寄ってしまった。一方、5mAで3分間行い60nm成膜した場合は、リフトオフできないが部分が生じた。これは、スパッタの際Au原子の衝突によるレジストのイミド化によるものであると判断し、電流値を2.5mAにして5分行い40nm成膜した結果(図7(b))、均一にリフトオフすることができた。この条件を用いて図4(f)に示すAuスパッタを行うことにした。なお、下地金属膜上には金(Au)の他に、銅(Cu)、クロム(Cr)、ニッケル(Ni)、銀(Ag)、白金(Pt)も同様に形成することができる。

30

【0044】

リフトオフ後、下地のAlスパッタ膜に導通させて、Auパターン層にCuの電解メッキを行った(図4(h))。

【0045】

この電解Cuメッキについて説明すると、メッキ液中では $Cu^{2+} + 2e^{-} \rightarrow Cu$ の反応が起こり、陰電極にCuが堆積していく。メッキ液は硫酸銅メッキ液を用い、その主な組成としてはキャリアーであるCuイオン確保のための $CuSO_4$ であり、緩衝液として H_2SO_4 とHCl他、光沢剤などを含む。陽極にはCuイオン供給源も兼ねたCu板があり、陰極は硫酸、塩酸に溶け出さない真鍮または真鍮をCuメッキした基板ホルダーを使用した。次に、電解メッキの最適化について述べる。電解Cuメッキ装置についている直流安定化電源の制御電流値範囲0.01~1.25Aおよびアルミナ(Al_2O_3)膜層面積 $10 \times 10 \text{ mm}^2$ を考慮し、0.15 [$\mu\text{m}/\text{分}$]程度の成膜速度が電流調整範囲内で得られるような基板ホルダーを使用した。試料の固定には3mmサラビスを用いた。電流密度 $22.9 \text{ mA}/\text{cm}^2$ 以上においては表面が粗いCu膜が析出することが分かっ

40

50

ている。22.9 mA/cm²以下の電流密度においてもCu膜は得られるが、この実施形態ではマイクロストリップラインを電解Cuメッキすることを目的としているため、0.1 μm程度の膜厚制御が可能な範囲から3.6 mA/cm²を最適電流密度値と設定した。

【0046】

このほかに、メッキの成膜精度に関する最適化を行った。電解Cuメッキは成膜温度に大きく依存するので、成膜温度を一定に保つためヒーター制御で25℃に保った。また、重金属であるためCuイオン拡散速度は比較的遅く、陰極電極付近のCuイオン密度が一定しないので、エアバブラ（air bubbler）による攪拌を行った。Cu電解メッキを再現性よく作製するためには、溶液状態（濃度）の保持が重要であった。これは、時間の経過とともに水分および光沢材などの有機溶媒の分解・蒸発が起こり、メッキ液の濃縮が起こるからである。以上の最適条件のもとで電解メッキを行った。すなわち、メッキ浴槽を25℃に保ち、エアバブラによる攪拌をしながら、電流密度3.6 mA/cm²で10分間Cuの電解メッキを行った。Cuメッキ層の膜厚は1.5 μmであり、鏡面のCu膜を得ることができた。このCu膜の電気抵抗率を四端子法で測定した結果、 $\rho = 2 \times 10^{-8} \text{ } \cdot \text{m}$ となり、理論値（ $1.7 \times 10^{-8} \text{ } \cdot \text{m}$ ）とほぼ変わらない値となった。

10

20

30

40

50

【0047】

電解メッキによって銅メッキ層を形成した後、図4(i)に示すように、下地金属膜の湿式エッチングを行った。このエッチングには、下地金属膜のAlを選択的に除去できるNMD-3（アルカリ性溶液のOFPRレジストの現像液）を用い、Al下地金属層を60秒間ウェットエッチングし除去した。このようにして、アルミナ膜層81上にアルミと金と銅を順に積層してなるマイクロストリップフィルタ（伝送線路）82を形成した。最表面が銅のマイクロストリップフィルタ82のSEM写真を図8に示す。図5とその微細構造を比較してみると緻密で高周波応用に求められる角型形状をもつCuメッキ層の作製できた。このメッキ法は従来のパターンメッキ法と比べて安価で簡単に作製できるといったメリットを持つ。

【0048】

作製した中心周波数が10 GHzであるヘアピン型マイクロストリップフィルタ82のSEM写真を図9に示す。設計通りに作製することができた。このマイクロストリップフィルタ82のフィルタ特性を測定した。実際の物性値を使って再び電磁界シミュレーションし、測定値との比較を行った。フィルタの特性はネットワークアナライザを用いて測定した。また、作製したフィルタ物性値をもとに、再び電磁界解析ソフト（Ansoft HFSS）を用いてシミュレーションを行った。新たな解析条件は、アルミナ膜層81の膜厚28 μm、比誘電率 $\epsilon_r = 9.9$ 、誘電損失 $\tan \delta = 0.89\%$ 、Cu伝送線路82の膜厚は1.5 μm、抵抗率 $\rho = 2 \times 10^{-8} \text{ } \cdot \text{m}$ とした。このシミュレーション結果を測定結果とともに図10に示した。図の横軸は周波数、縦軸は伝達特性（ S_{21} ）と反射特性（ S_{11} ）である。中心周波数10 GHzにおける損失は測定結果が-5.97 dB、シミュレーション結果が-6.05 dBとなり、ほぼ等しい結果となった。

【0049】

ここで、従来のマイクロストリップフィルタの作製手順について説明し、上記の本発明に係る作製手順と比較しその相違点を明確にする。

【0050】

図11は従来のマイクロストリップフィルタの作製手順を示す図である。従来の作製手順ではまず、基本的に電解メッキ法を用いるため、カソード電極の役割をする導電性の膜が必要になる。そのために、スパッタリング法などによりあらかじめ薄い金属膜（銅膜）をメッキ下地としてつけておく（図11(a)）。この下地の厚みは、0.1~0.3 μm程度である。次に、パターンニングをするためにレジスト膜をメッキ下地の上にコーティングする（図11(b)）。そのレジストを感光させパターンニングをするため、フォトリソグラフィや電子線リソグラフィを用いる。どちらも、紫外線あるいは電子線と部分的に化学反応を起こしパターンを形成する技術である（図11(c)）。次に感光した部分

を現像し、電界メッキが可能な部分だけを残す(図11(d))。電界メッキ時には、下地金属膜をマイナス側の電極に接続する(図11(e))。レジストは電気を通さないの
で、電流を流すことによりメッキ液の中に含まれる金属イオンは、現像でレジストが除去
された部分でのみ電子を受け取り金属となる。最後に、レジストの剥離を行い(図11(f))、またメッキが終わった時点ではパターンの間が下地につながっているため、この
下地金属を除去する(図11(g))。そのために、イオンビームを用いたドライエッチ
ングを行い、目的としたパターンを得る

【0051】

この従来の作製手順に対して本発明ではパターンニング工程として従来のフォトリソグラ
フィー、そして下地金属を除去するために高価なドライエッチング工程の代わりに安価な
ウェットエッチング工程を選択した。上述した従来のパターンメッキ法を用い伝送線路を
作製するためには、図4を用いて説明したように、Cu電解メッキの最適化、フォトリソ
グラフィーの最適化、そしてウェットエッチング工程のため下地金属の選択や工程の開発
が必要であった。

【0052】

なお、上記の説明では、セラミック膜層81と高周波回路82とからなる層を単層だけ
形成して高周波部としたが、これを単層でなく、図12に示すように、3次元的に積層さ
せて複数層形成することもできる。このように、高周波部を3次元化することで、より一
層の集積化を行うことができる。

【0053】

以上述べたように、この発明では、プリント配線基板上に形成したセラミック膜層81
に高周波回路82を形成するようにしたので、高周波回路82のモジュール化が不要とな
り、高周波回路基板の小型化、薄型化、低コスト化を行うことができる。また小型化でき
るので、回路部品のより一層の集積化を行うことができ、10GHz以上のフィルタの形
成や高周波部品を集積化できるようになる。

【0054】

また、セラミック膜層81、例えばアルミナからなるセラミック膜層上に高周波回路8
2を形成するので、より一層の高周波化に対応することができ、20GHz以上の高周波
であっても対応可能となる。

【0055】

さらに、安価なプリント配線基板に直接作製することによって低周波部も同時に集積化
ができてさらなる低コスト化、小型化を行うことができ、モジュール搭載の場合に必要で
あった半田付けやワイヤボンディングなどもいらなくなり、高周波特性にも優れた高周波
回路用複合基板とすることができる。

【図面の簡単な説明】

【0056】

【図1】この発明の高周波回路基板の説明図である。

【図2】作製例としてのヘアピン型マイクロストリップフィルタの構成を示す図である。

【図3】アルミナ膜層の膜厚をパラメータとしたときのフィルタ特性のシミュレーション
結果を示す図である。

【図4】マイクロストリップフィルタの作製手順を示す図である。

【図5】従来手法のウェットエッチングにより得られた銅メッキ層の電子顕微鏡写真である。

【図6】レジストのパターンニング最適化を示す図である。

【図7】Au層形成条件により変化する最表面銅メッキ層の表面状態を示す写真である

【図8】本発明手法のウェットエッチングにより得られた銅メッキ層の電子顕微鏡写真で
ある。

【図9】作製したヘアピン型マイクロストリップフィルタのSEM写真である。

【図10】作製したマイクロストリップフィルタのフィルタ特性を示す図である。

【図11】従来のマイクロストリップフィルタの作製手順を示す図である。

10

20

30

40

50

【図 1 2】この発明の高周波回路基板の第 2 の構成例の説明図である。

【図 1 3】携帯電話端末機のブロック図である。

【図 1 4】携帯電話端末機の回路部品が実装された様子を示す図である。

【図 1 5】従来の高周波回路基板の縦断面図である。

【符号の説明】

【 0 0 5 7 】


- 1 高周波回路基板
- 2 誘電体層
- 3 グランド電極
- 4 伝送線路
- 5 抵抗
- 6 インダクター
- 7 コンデンサー
- 8 高周波回路部 (R F 部)
- 8 1 セラミック膜層
- 8 2 高周波回路 (ヘアピン型マイクロストリップフィルタ)
- 8 2 a ヘアピン型マイクロストリップフィルタの導体部

【図1】


高周波部

低周波部


Aerosol Deposition法により作製された
高周波フィルタなど




【 図 2 】




【図 3】



【 図 4 】




【図 5】



銅の電解メッキ層

AD法により作製されたアルミナ厚膜


【 図 6 】




露光時間と現像時間によるレジストのパターニングの最適化
(a) 紫外線照射時間が不足 (b) 12秒と60秒 (c) 現像時間が不足

【図7】

(a)



(b)




銅電解メッキ層の表面写真

(a) 金/アルミスパッタ膜上 (5mA、20sec)

(b) 金/アルミスパッタ膜上 (2.5mA、5min)

【図 8】





銅の電解メッキ層

AD法により作製された
アルミナ厚膜

【 図 9 】


AD法により成膜したアルミナ膜層81

パターンメッキ法を用いた電解メッキ銅層82




拡大写真

【図 10】




【 図 1 1 】




【図 12】

低周波部


高周波部




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



フロントページの続き

(出願人による申告)平成16年度、独立行政法人新エネルギー・産業技術総合開発機構委託研究 「ナノテクノロジープログラム(ナノ加工・計測技術) ナノレベル電子セラミックス材料低温成形・集積化技術」産業活力特別措置法第30条の適用を受ける特許出願

Fターム(参考) 5E339 AB02 AB06 AD05 BC01 BC02 BC03 BD03 BD08 BD13 BE11
CC01 CD01 CE11 CE12 CE19 CF15 CG01 GG10
5E346 AA04 AA06 AA13 AA15 AA33 BB01 BB20 CC17 CC32 CC34
CC38 CC52 DD03 DD07 DD22 DD32 DD46 EE31 FF45 GG17
GG18 GG22 GG23 GG28 GG40 HH06 HH22 HH24