

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5270529号  
(P5270529)

(45) 発行日 平成25年8月21日(2013.8.21)

(24) 登録日 平成25年5月17日(2013.5.17)

(51) Int. Cl. F I  
**H03K 19/177 (2006.01)** H03K 19/177  
**G06F 9/45 (2006.01)** G06F 9/44 322F

請求項の数 29 (全 25 頁)

(21) 出願番号	特願2009-500674 (P2009-500674)	(73) 特許権者	591060898
(86) (22) 出願日	平成19年3月19日(2007.3.19)		アイメック
(65) 公表番号	特表2009-530924 (P2009-530924A)		I MEC
(43) 公表日	平成21年8月27日(2009.8.27)		ベルギー、ペー-3001ルーヴァン、カ
(86) 国際出願番号	PCT/BE2007/000027		ペルドリーフ75番
(87) 国際公開番号	W02007/106959	(74) 代理人	100101454
(87) 国際公開日	平成19年9月27日(2007.9.27)		弁理士 山田 卓二
審査請求日	平成21年9月28日(2009.9.28)	(74) 代理人	100081422
(31) 優先権主張番号	0605349.0		弁理士 田中 光雄
(32) 優先日	平成18年3月17日(2006.3.17)	(74) 代理人	100125874
(33) 優先権主張国	英国 (GB)		弁理士 川端 純市
		(72) 発明者	アンドレアス・カンシュタイン
			ドイツ連邦共和国デー-80997ミュン
			ヘン、レヒェルシュトラーセ56番、ミュ
			ーラーブッケ内

最終頁に続く

(54) 【発明の名称】再構成可能なマルチ処理粗粒アレイ

(57) 【特許請求の範囲】

【請求項1】

マルチ処理法で少なくとも2つの処理スレッドを同時に処理するように調整された粗粒再構成可能信号処理デバイスにおいて、

データに関してワードレベル若しくはサブワードレベルの動作を実行できる複数のファンクションユニットであって、少なくとも2つの異なるタイプのファンクションユニットを含む、複数のファンクションユニットと、

アプリケーションコードを格納するデータストレージと、

上記複数のファンクションユニットを相互接続するためのルーティングリソースであって、動的にスイッチされ得る複数の相互接続構成をサポートし、少なくとも一つの上記相互接続構成が上記複数のファンクションユニットを夫々所定のトポロジを備える少なくとも2つの非オーバーラップのパーティションの中に相互接続し、上記パーティションの各々若しくはパーティションの組み合わせが上記処理スレッドの夫々一つを処理するように構成されている、ルーティングリソースであり、上記アプリケーションコード内の所定のポイントで上記相互接続構成間で動的にスイッチするように調整されている、ルーティングリソースと、

上記粗粒再構成可能信号処理デバイス内に格納される複数のコンフィグレーションであって、動作を選択してルーティングリソースを制御することにより上記粗粒再構成可能信号処理デバイスの振る舞いを制御する、複数のコンフィグレーションと、

少なくとも2つの制御モジュールであって、個々の制御モジュールが制御のために上記

パーティションの一つに割り当てられている、少なくとも2つの制御モジュールとを含む粗粒再構成可能信号処理デバイス。

【請求項2】

更に、複数のデータストレージを含み、

上記ルーティングリソースは、上記複数のファンクションユニットと上記複数のデータストレージを相互接続することを特徴とする請求項1に記載の粗粒再構成可能信号処理デバイス。

【請求項3】

上記アプリケーションコードは少なくとも2つの処理スレッドを含む処理を規定し、上記パーティションにより実行される

10

ことを特徴とする請求項1又は2に記載の粗粒再構成可能信号処理デバイス。

【請求項4】

上記ルーティングリソースが、稼働中のアプリケーションのデータ内容に依存して相互接続構成を動的にスイッチするように調整されている

ことを特徴とする請求項1乃至3のうちのいずれか一に記載の粗粒再構成可能信号処理デバイス。

【請求項5】

上記ルーティングリソースが、多重化及び/又は逆多重化回路を含むことを特徴とする請求項4に記載の粗粒再構成可能信号処理デバイス。

【請求項6】

20

クロックを有し、

上記多重化及び/又は逆多重化回路が、相互接続構成を動的にスイッチするための設定により構成されるように調整され、上記設定がクロック周期毎に変更し得る

ことを特徴とする請求項5に記載の粗粒再構成可能信号処理デバイス。

【請求項7】

更に、複数のファンクションユニット間で共有される少なくとも一つのグローバルストレージを含む

ことを特徴とする請求項1乃至6のうちのいずれか一に記載の粗粒再構成可能信号処理デバイス。

【請求項8】

30

上記相互接続構成の少なくとも別の一つが、上記複数のファンクションユニットをシングル制御モジュールの制御下にあるシングルパーティション内に相互接続する

ことを特徴とする請求項1乃至7のうちのいずれか一に記載の粗粒再構成可能信号処理デバイス。

【請求項9】

少なくとも2つの上記制御モジュールの少なくとも一つが、シングルパーティションを伴う相互接続構成で利用するグローバル制御ユニットの一部である

ことを特徴とする請求項8に記載の粗粒再構成可能信号処理デバイス。

【請求項10】

シングルパーティションを伴う少なくとも一つの相互接続構成にて、上記制御モジュールの少なくとも一つが、少なくとも一つの他の制御モジュールに追従させることによって、全ての上記ファンクションユニットの制御信号を駆動する

ことを特徴とする請求項9に記載の粗粒再構成可能信号処理デバイス。

40

【請求項11】

利用される上記制御モジュール内で、複数の非オーバーラップパーティションを伴う相互接続構成の上記パーティションに割り当てられる上記制御モジュールの少なくとも一部を、シングルパーティションを伴う相互接続構成にて、再利用するように調整されていることを特徴とする請求項1乃至10のうちのいずれか一に記載の粗粒再構成可能信号処理デバイス。

【請求項12】

50

請求項 1 乃至 11 のうちのいずれかーに記載の粗粒再構成可能信号処理デバイスでアプリケーションを実行する方法であって、

最初の制御モジュールの制御下でシングル処理スレッドとして上記粗粒再構成可能信号処理デバイス上で上記アプリケーションを実行するステップと、

上記粗粒再構成可能信号処理デバイスを少なくとも 2 つの非オーバーラップパーティションを伴うデバイスに動的にスイッチするステップと、

上記アプリケーションの一部を少なくとも 2 つの処理スレッドに分割するステップとを含み、  
個々の処理スレッドは、上記パーティションの一つ上で独立の処理スレッドとして同時に実行され、

個々のパーティションは、独立の制御モジュールにより制御されることを特徴とする方法。

【請求項 13】

上記粗粒再構成可能信号処理デバイスを少なくとも 2 つのパーティションを伴うデバイスにスイッチするステップが、アプリケーションを決定するアプリケーションコード内の第 1 の命令により決定される

ことを特徴とする請求項 12 に記載の方法。

【請求項 14】

上記第 1 の命令が、上記独立の処理スレッドの各々の上記命令の開始アドレスを含むことを特徴とする請求項 13 に記載の方法。

【請求項 15】

更に、

上記粗粒再構成可能信号処理デバイスをシングルパーティションを伴うデバイスに動的にスイッチし戻すステップと、

上記独立の制御モジュールを同期化させるステップと、

上記アプリケーションの上記少なくとも 2 つのスレッドをシングル処理スレッドに結合するステップとを含み、

上記シングル処理スレッドは、上記同期化された制御モジュールの制御下で上記シングルパーティション上で処理スレッドとして実行される

ことを特徴とする請求項 12 乃至 14 のうちのいずれかーに記載の方法。

【請求項 16】

上記粗粒再構成可能信号処理デバイスをシングルパーティションを伴うデバイスに動的にスイッチし戻すステップが、アプリケーションを決定するアプリケーションコード内の第 2 の命令により決定される

ことを特徴とする請求項 15 に記載の方法。

【請求項 17】

上記第 2 の命令が、上記シングル処理スレッドとして実行される上記命令の開始アドレスを含む

ことを特徴とする請求項 16 に記載の方法。

【請求項 18】

シングル処理スレッドとして上記アプリケーションを実行するとき、上記シングル制御モジュールが、上記独立の制御モジュールの少なくとも一つを再利用する

ことを特徴とする請求項 12 乃至 17 のうちのいずれかーに記載の方法。

【請求項 19】

シングルパーティションを伴う相互接続構成にて、上記独立の制御モジュールの一つが、他の制御モジュールに追従させることによって、全ての上記ファンクションユニットの制御信号を駆動する

ことを特徴とする請求項 12 乃至 14 のうちのいずれかーに記載の方法。

【請求項 20】

10

20

30

40

50

請求項 1 乃至 11 のうちのいずれかーに記載の粗粒再構成可能信号処理デバイス上で実行されるコンパイルコードを取得するためにアプリケーションソースコードをコンパイルするための方法であって、

アプリケーションソースコードを入力するステップと、

上記アプリケーションソースコードからコンパイルコードを生成するステップとを含み、

上記コンパイルコードを生成することが、コンパイルコード内に、マルチプル処理スレッドを同時に実行し且つ上記処理スレッドを同時に実行することを開始するように上記粗粒再構成可能信号処理デバイスを構成する第 1 の命令と、上記マルチプル処理スレッドの最後のものがその命令をデコードするときに、上記粗粒再構成可能信号処理デバイスが統合モードでの実行を継続するべく構成されるように、上記マルチプル処理スレッドの同時実行を終了させる第 2 の命令とを含むことを特徴とする方法。

10

【請求項 21】

上記粗粒再構成可能信号処理デバイスのアーキテクチャ記述を設けるステップを更に含み、

上記アーキテクチャ記述が、パーティションを形成するファンクションユニットの所定の相互接続構成の記述を含む

ことを特徴とする請求項 20 に記載の方法。

【請求項 22】

20

アーキテクチャ記述を設けるステップが、パーティション毎に独立の制御モジュールを設けることを含む

ことを特徴とする請求項 21 に記載の方法。

【請求項 23】

上記第 1 の命令が、上記マルチプル処理スレッドの各々の命令の開始アドレスを含むことを特徴とする請求項 20 乃至 22 のうちのいずれかーに記載の方法。

【請求項 24】

上記第 2 の命令が、上記マルチプル処理スレッドの実行の後に統合モードで実行される命令の開始アドレスを含む

ことを特徴とする請求項 20 乃至 23 のうちのいずれかーに記載の方法。

30

【請求項 25】

上記コンパイルコードを生成するステップが、

上記アプリケーションソースコードを分割し、これによりコード分割を生成するステップと、

どのモードで、及びどのパーティションで、コード分割が実行されるか分類するステップと、

上記コード分割の各々を独立してコンパイルするステップと、

上記コンパイルされたコード分割をシングル実行可能コードファイル内にリンクするステップと

を含む請求項 20 乃至 24 のうちのいずれかーに記載の方法。

40

【請求項 26】

アプリケーションを請求項 1 乃至 11 のうちのいずれかーに記載の粗粒再構成可能信号処理デバイス上で実行されるように調整するための方法であって、

上記アプリケーションの種々の分割の探査を行うステップを含み、

上記探査を行うステップが、上記粗粒再構成可能信号処理デバイスの種々の相互接続構成を探査するため、上記粗粒再構成可能信号処理デバイスのアーキテクチャ記述のインスタンスを変更することを含む

方法。

【請求項 27】

上記粗粒再構成可能信号処理デバイスの相互接続構成を探査するステップが、シングル

50

制御モジュールの制御下にあるシングルパーティションを有する相互接続構成と、独立の制御モジュールの制御下に各々がある少なくとも2つのパーティションを有する相互接続構成との間を、動的にスイッチすることを探索することを含むことを特徴とする請求項26に記載の方法。

【請求項28】

請求項1乃至11のうちのいずれか一に記載の粗粒再構成可能信号処理デバイス上で稼動するときに、請求項12乃至19のうちのいずれか一に記載の方法を実行するための、コンピュータプログラム。

【請求項29】

請求項28に記載のコンピュータプログラムを格納する機械読み取り可能データ格納デバイス。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マルチプロセス若しくはマルチスレッド方式で少なくとも2つのスレッドを同時に処理するのに適用される信号処理デバイス、その信号処理デバイスでアプリケーションを実行する方法、その信号処理デバイスで実行可能なコンパイルされたコードを取得するためにアプリケーションソースコードをコンパイルする方法、アプリケーションを調整してその信号処理デバイスで実行させる方法、その信号処理デバイスでアプリケーションを実行する方法のいずれかを実行するコンピュータプログラムプロダクト、そのコンピュータプログラムプロダクトを格納する機械読み取り可能データストレージデバイス、及び、ローカルエリア若しくはワイドエリアの遠隔通信ネットワークにおけるそのコンピュータプログラムプロダクトの転送に、関する。

20

【背景技術】

【0002】

今日、標準的埋込式システムは、実行時間時のビデオエンコード/デコードなどのタスクを実施する高いパフォーマンスを要求する。その標準的埋込式システムは、軽量バッテリーを利用して何時間も更には何日間も稼動できるように、あまりエネルギーを消費しないものであるべきである。それは、一つのデバイス内に多重アプリケーション若しくはスタンダードを十分に統合できるような可撓性を備えるべきである。それは、実質的には複雑さが増大するにも拘わらず、短い商品化時間で設計され確認されねばならない。設計者は奮闘してこれらの挑戦に応じるのであるが、アーキテクチャと設計方法論の両方の革新が要求される。

30

【非特許文献1】G. M. Amdahlによる“Validity of the single processor approach to achieve large-scale computing capabilities”, Proc. AFIP S Spring Joint Computer Conf. 30, 1967 Page(s): 483 - 485

【非特許文献2】Iwataらによる“Exploiting Coarse-Grain Parallelism in the MPEG-2 Algorithm”, Stanford University Computer Systems Lab Technical Report CSL-TR-98-771, September 1998

40

【発明の開示】

【発明が解決しようとする課題】

【0003】

粗粒再構成可能(Coarse-grained reconfigurable)アーキテクチャ(CGRA)は、上記挑戦に応じる潜在的な候補者として出現している。近年、多数のデザインが提案されている。これらのアーキテクチャは、数十から数百のファンクションユニット(FU)を含むことがしばしばであり、該ファンクションユニットは

50

、通常のFPGAで見られるビットレベルのオペレーションの代わりにワードレベルのオペレーションを実行できる。この粗粒により、FPGAと比べて、遅延、エリア、電力、及び構成が、大きく減少する。一方で、従来の“粗粒の”プログラム可能プロセッサと比較すると、それらの大規模な計算機資源によりそれらは高度な並行処理及び効率を達成できる。しかしながら、主としてそのような複雑なアーキテクチャのプログラミングの困難性のために、現存のCGRAは未だ広範には採用されていない。

【課題を解決するための手段】

【0004】

第1の形態では、本発明は、マルチ処理法で少なくとも2つの処理スレッドを同時に処理するように調整された信号処理デバイスに関する。信号処理デバイスは、データに関し  
10  
てワードレベル若しくはサブワードレベルの動作を実行できる複数のファンクションユニットと、上記複数のファンクションユニットを相互接続するためのルーティングリソースであって、動的にスイッチされ得る複数の相互接続構成をサポートし、少なくとも一つの上記相互接続構成が上記複数のファンクションユニットを夫々所定のトポロジを備える少なくとも2つの非オーバーラップの処理ユニットの中に相互接続し、上記処理ユニットの各々が上記処理スレッドの夫々一つを処理するように構成されている、ルーティングリソースとを含む。上記相互接続構成の他方は、上記複数のファンクションユニットをシングル処理ユニットの中に相互接続できる。信号処理デバイスは、少なくとも2つの制御モジュールであって、個々の制御モジュールが制御のために上記処理ユニットの一つに割り当てられている、少なくとも2つの制御モジュールを、更に含む。ワードレベル若しくはサブ  
20  
ワードレベルの動作により、非ビットレベルの動作を意味している。

【0005】

上記ファンクションユニットが、少なくとも一つのファンクションユニットを含む所定のノ静的なグルーピングでグループ化され、そのグルーピングの各々が処理ユニットを規定するということは、本発明の一つの形態である。

【0006】

制御モジュールは、命令フェッチユニット及び制御ユニットを含んでもよい。上記制御モジュールは、それらに割り当てられた処理ユニット内部でワードレベル若しくはサブワードレベル（非ビットレベル）動作を制御するように調整される。

【0007】

本発明の実施形態では、上記制御モジュールは、プログラムカウンタ上で動作（インクリメント、変更）を行い得る。相応のデバッグをサポートしてもよい。

【0008】

本発明の実施形態では、複数のデータストレージが設けられ、上記ルーティングリソースは、上記複数のファンクションユニットと上記複数のデータストレージを相互接続する。データストレージはレジスタでもよい。データストレージはレジスタでもよい。データストレージは、上記ファンクションユニット間で共有されてもよい。本発明の実施形態では、一つのデータストレージが個々の処理ユニットのために設けられてもよい。

【0009】

本発明の実施形態に係る信号処理デバイスは、アプリケーションコードが格納されるデータストレージを含んでもよく、上記アプリケーションコードは少なくとも2つの処理スレッドを含む処理を規定し、上記処理ユニットにより実行される。上記ルーティングリソースは、上記アプリケーションコード内の所定のポイントで上記相互接続構成間で動的にスイッチするように調整されていてもよい。

【0010】

本発明の実施形態に係る信号処理デバイスでは、上記ルーティングリソースが、稼働中のアプリケーションのデータ内容に依存して相互接続構成を動的にスイッチするように調整されていてもよい。そのデータ内容は、例えば、スレッドの処理ユニットファンクションがマップされ得るパラメータファイル記述、若しくは、上記ファンクションユニットの一つのデータストレージ内の一若しくはそれ以上のビットのデータであってもよい。上記  
50

ルーティングリソースが、多重化及び/又は逆多重化回路を含んでもよい。信号処理デバイスは、クロックを有し、上記多重化及び/又は逆多重化回路が、相互接続構成を動的にスイッチするための適切な設定により構成されるように調整され、上記設定がクロック周期毎に変更し得るようにしてもよい。

【0011】

本発明の実施形態に係る信号処理デバイスは、更に、複数のファンクションユニット間で共有される少なくとも一つのグローバルストレージを含んでもよい。

【0012】

本発明の実施形態に係る信号処理デバイスは、少なくとも2つの異なるタイプのファンクションユニットを含んでもよい。

10

【0013】

本発明の実施形態に係る信号処理デバイスでは、上記相互接続構成の少なくとも別の一つが、上記複数のファンクションユニットをシングル制御モジュールの制御下にあるシングル処理ユニット内に相互接続してもよい。

【0014】

本発明の実施形態に係る信号処理デバイスでは、少なくとも2つの上記制御モジュールの少なくとも一つが、シングル処理ユニットを伴う相互接続構成で利用するグローバル制御ユニットの一部であってもよい。シングル処理ユニットを伴う少なくとも一つの相互接続構成にて、上記制御モジュールの少なくとも一つが、少なくとも一つの他の制御モジュールに追従させることによって、全ての上記ファンクションユニットの制御信号を駆動してもよい。

20

【0015】

本発明の実施形態に係る信号処理デバイスは、利用される上記制御モジュール内で複数の非オーバーラップ処理ユニットを伴う相互接続構成の上記処理ユニットに割り当てられる上記制御モジュールの少なくとも一部を、シングル処理ユニットを伴う相互接続構成にて、再利用するように調整されていてもよい。

【0016】

第2の形態では、本発明は、上述のような信号処理デバイスで少なくとも一つのアプリケーションを実行する方法に関する。アプリケーションは、シングル制御モジュールの制御下において、シングル処理スレッドとして信号処理デバイス上で通常実行される。

30

【0017】

シングルスレッドアプローチとマルチスレッドアプローチの間でのスイッチングが適用される、少なくとも一つのアプリケーションを実行するための方法を示すことは、本発明の一つの形態であり、そのアプリケーションの一部は部分分割され、各々の部分は、予め定められた処理ユニットの一つの上で、独立の処理スレッドとして実行される。本発明の実施形態に係る方法は、上記信号処理デバイスを少なくとも2つの非オーバーラップ処理ユニットを伴うデバイスに動的にスイッチするステップと、上記アプリケーションの一部を少なくとも2つの処理スレッドに分割するステップとを含み、個々の処理スレッドは、上記処理ユニットの一つ上で独立の処理スレッドとして同時に実行され、個々の処理ユニットは、独立の制御モジュールにより制御される。

40

【0018】

アプリケーションを実行するこのシングル若しくはマルチスレッドスイッチングは、信号処理デバイスの構成機能、特に統合モードでそれを操作する機能によりサポートされ、デバイスの全てのファンクションユニットは、制御の一つのスレッドで及び分割モードで動作し、シングル処理ユニット内部の全てのファンクションユニットは、制御の一つのスレッドで動作し、処理ユニット自身は制御の種々のスレッドで同時に動作する。

【0019】

つまりそれ故に、信号処理デバイスは、複数のパーティションを含み、夫々は処理スレッドを独立して稼働できる。

【0020】

50

その結果、個々の処理ユニット内部で、命令フローは、例えばコード内の分岐のために、別の処理ユニット内の命令フローから独立して、変化し得る。

【0021】

複数のファンクションユニットを伴う信号処理デバイスを利用することにより、命令レベルの並行処理が可能であり、これらのファンクションユニットを構成して特徴的な処理ユニットにグルーピングすることにより、スレッドレベルの並行処理が可能である。グルーピングは動的に変更され得るので、マルチコアアプローチによるよりも、より可撓性を得られ得る。

【0022】

上記機能は、上記2つ若しくはそれ以上の制御モジュールを設けることで実現される。上記制御モジュールの各々は制御のシングルスレッドを実行できる。

10

【0023】

本発明の実施形態によると、上記信号処理デバイスを少なくとも2つの処理ユニットを伴うデバイスにスイッチするステップが、アプリケーションを決定するアプリケーションコード内の第1の命令により決定されてもよい。上記第1の命令が、上記独立の処理スレッドの各々の上記命令の開始アドレスを含んでもよい。開始アドレスは、命令が見出される位置の指標である。それは位置への直接言及でも位置へのポインタでもよい。ここで位置とは、例えば、レジスタ内部やデータストレージ内部である。

【0024】

本発明の実施形態に係る方法は、更に、上記信号処理デバイスをシングル処理ユニットを伴うデバイスに動的にスイッチし戻すステップと、上記独立の制御モジュールを同期化させるステップと、上記アプリケーションの上記少なくとも2つのスレッドをシングル処理ユニットに結合するステップとを含み、上記シングル処理スレッドは、上記同期化された制御モジュールの制御下で上記シングル処理ユニット上で処理スレッドとして実行される。上記信号処理デバイスをシングル処理ユニットを伴うデバイスに動的にスイッチし戻すステップが、アプリケーションを決定するアプリケーションコード内の第2の命令により決定されてもよい。上記第2の命令が、上記シングル処理スレッドとして実行される上記命令の開始アドレスを含んでもよい。

20

【0025】

本発明の実施形態によると、シングル処理スレッドとして上記アプリケーションを実行するとき、上記シングル制御モジュールが、上記独立の制御モジュールの少なくとも一つを再利用してもよい。

30

【0026】

本発明の実施形態によると、シングル処理ユニットを伴う相互接続構成にて、上記独立の制御モジュールの一つが、他の制御モジュールに追従させることによって、全ての上記ファンクションユニットの制御信号を駆動してもよい。

【0027】

第1の構成のパーティション間でのスイッチングにおいて、パーティションの幾つかはシングルスレッドとして共に実行され、他のパーティションは別のスレッド及び第2の構成のパーティションとして共に実行される方法にまで、このシングル若しくはマルチスレッドスイッチング方法が容易に拡張可能であることは、明白である。

40

【0028】

この汎用のスイッチング方法は、デバイスの静的な所定の構成によりサポートされる、デバイスの動的なランタイムの再構成と、言い換えることができる。

【0029】

上記信号処理デバイス上で少なくとも一つのアプリケーションを実行するための処理中の信号処理デバイスを動的に再構成するために、更に方法が提示され、上記信号処理デバイスは、データに関してワードレベル若しくはサブワードレベル（非ビットレベル）動作を実行することができる複数のファンクションユニットを含み、上記ファンクションユニットは、一つ又はそれ以上非オーバーラップの処理ユニットにグループ化され、ルーティ

50

ングリソースは上記ファンクションユニットを相互接続し、上記アプリケーションは、少なくとも一部が少なくとも部分的に同時に実行可能である複数のスレッドとして設けられ、

上記方法は、

上記処理ユニットに対して一つ若しくはそれ以上のスレッドの第1の割り当てを行うことにより、上記計算の信号処理デバイスを構成するステップと、

上記構成後、上記一つ若しくはそれ以上のスレッドを同時に実行するステップであって、上記の実行されるスレッドの各々が上記第1の割り当てに係る上記処理ユニットの一つ若しくはそれ以上のものの上で実行されるステップと、

上記実行を終了するステップと、

10

上記処理ユニットに対して一つ若しくはそれ以上のスレッドの第2の、別の割り当てを行うことにより、上記信号処理デバイスを構成するステップと、

上記構成後、上記一つ若しくはそれ以上のスレッドを同時に実行するステップであって、上記の実行されるスレッドの各々が上記第2の割り当てに係る上記処理ユニットの一つ若しくはそれ以上のものの上で実行されるステップとを含む。

#### 【0030】

大きいオーバーヘッドを回避するため、シングルスレッド処理のために用いられている制御モジュールは、個々の処理ユニットのために利用可能である、制御モジュールの少なくとも一部（更には全部）を再利用してもよい。

20

#### 【0031】

一つの実施形態では、この再利用は、パーティションの制御モジュールを同期化することにより実現され得る。つまり、個々の上記要素が同じ入力を利用しそれらの各々の出力を割り当てられたパーティションに分配するということである。

#### 【0032】

例えば、上記ファンクションユニットの間に多重化及び/又は逆多重化回路を設けることで、それらは柔軟に接続され得るということも注意すべきである。上記重化及び/又は逆多重化回路を設定することにより動的な再構成が実現され得る。この設定は周期から周期へと変更し得る。

#### 【0033】

30

本発明は更に、上述の信号処理デバイス上で実行されるコンパイルコードを取得するためにアプリケーションソースコードをコンパイルするための方法であって、特に、コードを分割するソースコードレベルに含まれる命令、及び、実行モード（例えば、統合及び分割モード）のスイッチングのため、コンパイルコード内に自動的に含まれる命令に対するものである。

#### 【0034】

この形態では、本発明は、上述の信号処理デバイス上で実行されるコンパイルコードを取得するためにアプリケーションソースコードをコンパイルするための方法に関する。方法は、アプリケーションソースコードを入力するステップと、上記アプリケーションソースコードからコンパイルコードを生成するステップとを含む。上記コンパイルコードを生成することが、コンパイルコード内に、マルチプル処理スレッドを同時に実行し且つ上記処理スレッドを同時に実行することを開始するように上記信号処理デバイスを構成する第1の命令と、上記マルチプル処理スレッドの最後のものがその命令をデコードするときに、上記信号処理デバイスが統合モードでの実行を継続するべく構成されるように、上記マルチプル処理スレッドの同時実行を終了させる第2の命令とを含む。この故に、コード自身により（動的に）構成は為され得る。

40

#### 【0035】

本発明の更なる形態では、上記信号処理デバイスのアーキテクチャ記述が設けられ、ファンクションユニットのグルーピングの記述を含む。実際、そのような信号処理デバイスは、一般的なテンプレートのインスタンスとして通常生成される。発明を記載すると、一

50

般的なテンプレートは、一つ又はそれ以上の処理ユニットを形成してグループ毎に制御モジュールを設けるように、ファンクションユニットをグループ化し得ることを含む。

【0036】

本発明の実施形態では、方法は、上記信号処理デバイスのアーキテクチャ記述を設けるステップを更に含み、上記アーキテクチャ記述が、処理ユニットを形成するファンクションユニットの所定の相互接続構成の記述を含む。アーキテクチャ記述を設けるステップが、処理ユニット毎に独立の制御モジュールを設けることを含み得る。

【0037】

本発明の更なる形態は、コンパイル方法を設けることであり、アプリケーションソースコード及び上述のアーキテクチャ記述を入力するステップと、コンパイルコードを生成するステップとを含み、マルチプル処理スレッドを実行し且つ上記処理スレッドを実行することを開始するように上記信号処理デバイスを構成する（例えば、分岐を意味する）第1の命令と、上記マルチプルスレッドの実行を終了させる（例えば、結合を意味する）第2の命令とを含む。特に、上記第2の命令は、上記スレッドの最後のものがその命令をデコードするときに、上記信号処理デバイスが統合モードで継続するべく構成される、というものである。

10

【0038】

本発明の実施形態では、上記第1の命令が、上記マルチプル処理スレッドの各々の命令の開始アドレスを含んでもよい。本発明の実施形態では、上記第2の命令が、上記マルチプル処理スレッドの実行の後に統合モードで実行される命令の開始アドレスを含んでもよい。

20

【0039】

本発明の実施形態では、上記コンパイルコードを生成するステップが、上記アプリケーションソースコードを分割し、これによりコード分割を生成するステップと、どのモードで、及びどの処理ユニットで、コード分割が実行されるか分類するステップと、上記コード分割の各々を独立してコンパイルするステップと、上記コンパイルされたコード分割をシングル実行可能コードファイル内にリンクするステップとを含む。

【0040】

本発明の更に別の形態は、コンパイル方法を設けることであって、該方法は、アプリケーションソースコードと上述のアーキテクチャ記述を入力するステップと、コードを分割しコードがどのように（統合/分割モード）どこで（どの処理要素で）実行され、コードの各々の独立したコンパイルを分離しコンパイルされたコードを実行可能なシングルにリンクするのかを、分類するステップとを含む。

30

【0041】

本発明は更に環境の調整に関し、アプリケーションに対して、種々の分割の探査が行われ、上記環境の調整は、上記信号処理デバイスの種々の構成を探査するため、上記信号処理デバイスのアーキテクチャ記述のインスタンスを変更し得ることも含む。

【発明の効果】

【0042】

本発明の特定の実施形態は、添付の請求項に設定される。独立請求項からの特徴は、従属請求項の特徴と、更に、適宜の他の独立請求項の特徴と組み合わせることができ、請求項に明白に記載されるものに限るものではない。

40

【0043】

本発明の上記の及び他の特性、特徴及び利点は、例示に過ぎないが本発明の原理を示す添付の図面と関連させることで、以下の詳細な説明から明白となる。この記載は、例示のためのものであり、本発明の範囲を限定することなく為されている。以下に引用される符号は添付の図面を参照する。

【発明を実施するための最良の形態】

【0044】

本発明は、図面を参照しつつ特定の実施形態によって説明されているが、本発明はそれ

50

らに限定されるものではない。記載されている図面は概要に過ぎず限定的なものではない。図面では、例示の目的のため、幾つかの要素のサイズは誇張されており尺度によっては描かれていない。寸法及び相対的寸法は、本発明を実施するための現実の縮小に対応していない。

【0045】

更に、明細書や請求項における、第1の、第2の、第3の、などの用語は、類似の要素間で区別をするのに利用しており、一連の若しくは登場順の順序を記載するのに利用しているというものでない。当然のことながら、ここで利用する用語は適切な状況下では相互に交換可能であり、明細書等に記載の発明の実施形態は明細書等に記載の若しくは例示の順序とは異なる順序で、動作可能である。

10

【0046】

更に、明細書及び図面内の、頂部、底部、を超えて、の下で、等の用語は、記載のために利用するものであり、必ずしも相対的位置のために利用するものではない。当然のことながら、かように利用する用語は適切な状況下では相互に交換可能であり、明細書等に記載の発明の実施形態は明細書等に記載の若しくは例示の向きとは異なる向きで、動作可能である。

【0047】

注目すべきことは、請求項で利用される“含む”という用語は、それ以降に掲げられる手段に対して限定するように解釈されるべきではないということである。それは他の要素やステップを排除するものではない。それは、記載の通り、規定の特徴、整数、ステップ若しくは要素の存在を特定するように解釈されるべきであり、一つ又はそれ以上の別の特徴、整数、ステップ若しくは要素、又はそれらの組み合わせの存在若しくは付加を排除するものではない。従って、手段A及びBを含むデバイスという表記の範囲は、要素A及びBのみから構成されるデバイスに限定されるべきではない。

20

【0048】

同様に注目すべきは、請求項でまた利用される“結合された”という用語は、直接的な結合のみに限定して解釈されるべきではないということである。従って、“デバイスBに結合するデバイスA”という表記の範囲は、デバイスAのアウトプットがデバイスBのインプットに直接に結合するようなデバイスやシステムに限定されるべきではない。A no アウトプットとBのインプットの間に、他のデバイスや手段を含むパスであってもよいパスが存在することを意味する。

30

【0049】

粗粒再構成可能アーキテクチャ(CGRA)、ADDRESS(動的再構成可能埋込システム)は周知であり、ベルギー国ルヴェン市のアンテルユニヴェシテール・マイクロ・エレクトロニカ・サントリウム・ヴェー・ゼッド・ダブルヴェにより製造されている。ADDRESSは、現存のCGRAの問題を対処するものである。ADDRESSアーキテクチャを参照しつつ本発明を説明する。しかしながら、これは限定を意図するものではない。本発明は他の適切な粗粒アレイアーキテクチャにも利用され得る。

【0050】

ADDRESSアーキテクチャは、データ経路連結の粗粒再構成可能マトリクスである。ADDRESSアーキテクチャは、超長命令語(VLIW)デジタル信号プロセッサ(DSP)を2-D粗粒異種再構成可能アレイ(CGA)と組み合わせる、電力効率の良い可撓性のあるアーキテクチャテンプレートであり、VLIWのデータ経路から延在するものである。VLIWアーキテクチャは、サイクル毎に、単一の大きい“命令ワード”即ち“パケット”内にバックされる多重命令を実行し、簡素な規則正しい命令セットを利用する。VLIW DSPは、命令レベル並行処理(ILP)を活用してコントロールフローコードを効率よく実行する。多数のファンクションユニットを含むアレイは、高程度のループレベル並行処理(LLP)を活用して、データフローを加速する。アーキテクチャテンプレートにより、設計者はファンクションユニットの相互接続、タイプ及び数を特定できる。

40

50

## 【 0 0 5 1 】

このように A D R E S テンプレートは、同一の物理リソース上に 2 つのファンクションモードを設けることにより、超長命令ワード ( V L I W ) プロセッサ 1 1 と粗粒アレイ 1 2 を堅固に連結できる。これは、高パフォーマンス、低通信オーバーヘッド及びプログラミングの容易性などの、利点をもたらす。例えば、C などのプログラミング言語で書かれたアプリケーションは、A D R E S インスタントに即座にマップされ得る。A D R E S は、具体的アーキテクチャに代わるテンプレートである。アーキテクチャ探査により、よりよいアーキテクチャを発見すること若しくはドメイン特定アーキテクチャを設計することが可能になる。

## 【 0 0 5 2 】

A D R E S アレイは、具体的インスタントに代わる可携性のあるテンプレートである。アーキテクチャ記述言語は、様々な A D R E S インスタンスを記述するように開発された。スクリプトベースの技術により、設計者は、ターゲットのアーキテクチャに関する通信トポロジ、サポートされるオペレーションセット、リソースアロケーション及びタイミングのための、種々の値を記述することにより、容易に種々のインスタンスを生成できる。再ターゲット可能なシミュレータ及びコンパイラと共に、このツール・チェーンにより、アプリケーションドメイン特定プロセッサをアーキテクチャ探査し開発できる。テンプレートを利用して A D R E S インスタンスが規定されるので、V L I W 幅、アレイサイズ、相互接続トポロジ等は、利用のケースによって変動し得る。

## 【 0 0 5 3 】

A D R E S テンプレートは、計算機、記憶装置及びルータなどのリソースを含む、多数の基本的要素を含む。計算機のリソースは、制御信号により選択されるワードレベルオペレーションのセットを実行できるファンクションユニット ( F U s ) 1 3 である。レジスタファイル ( R F s ) 1 4 及びメモリブロック 1 5 などのデータ記憶装置は、中間データを格納するのに利用され得る。ルータ・リソース 1 6 は、ワイヤ、マルチプレクサ及びバスを含む。このように A D R E S インスタンスは、ファンクションユニット 1 3、レジスタ 1 5、レジスタファイル 1 4、及び、ファンクションユニット 1 3 やレジスタファイル 1 4 を連結するバスやマルチプレクサなどのルータ・リソース 1 6 を含む。

## 【 0 0 5 4 】

基本的に、計算機のリソース ( F U s ) 1 3 と記憶装置のリソース ( 例えば、R F s ) はルータ・リソース 1 6 により或るトポロジで連結され、A D R E S アレイのインスタンスを形成する。A D R E S 全体は、図 1 の点線で示されるように、V L I W プロセッサ 1 1 と再構成可能アレイ 1 2 との、2 つのファンクションモデルを有する。これらの 2 つのファンクションモデル 1 1、1 2 は、プロセッサ / 共同プロセッサモデルのおかげでそれらの実行がオーバーラップすることが決して無いので、物理リソースをシェアできる。プロセッサは、V L I W モードでも C G A モードでも動作する。グローバルデータレジスタファイル R F ' 1 5 は両方のモードで利用され、両方のモードの間のデータインタフェースとして機能し、統合コンパイルフローを有効にする。

## 【 0 0 5 5 】

V L I W プロセッサ 1 1 は、典型的な V L I W アーキテクチャ内として、複数の F U s 1 3 と少なくとも一つのマルチポートレジスタファイル R F ' 1 5 を含むが、この場合 V L I W プロセッサ 1 1 は再構成可能アレイ 1 2 の第 1 の行としても利用される。この第 1 の行の複数 F U s 1 3 は、利用可能なポート数に拠るがメモリヒエラルキ 1 0 に接続する。統一アーキテクチャのメモリへのデータアクセスは、これらの F U s で利用可能なロード / ストア動作を介して為される。

## 【 0 0 5 6 】

コンパイラにより A D R E S アーキテクチャのためのアプリケーションをコンパイルするとき、C G A 1 2 のためのループがモジュロ - スケジュールされ、残余のコードが V L I W 1 1 のためにコンパイルされる。ランタイムにて V L I W モードと C G A モードとの間でアーキテクチャをシームレスでスイッチすることにより、静的に区分されスケジュー

10

20

30

40

50

ルされるアプリケーションが、多数の、クロックサイクル毎の命令（IPC）数で、ADDRESSインスタンス上で稼動し得る。

【0057】

ループ内部の制御フローを除去するために、FUs 13は叙述動作をサポートする。FUs 13の結果は、分散型RFs 14、即ち特定のファンクションユニット13専用のRFs 14などのデータストレージに書き込まれ得るが、そのRFs 14は小さいものであり、複数のファンクションユニット13間で共有される少なくとも一つのグローバルデータストレージであるレジスタファイルRF' 15などの共有データストレージよりもポート数が少ない。FUs 13の結果は、若しくは別のFUs 13にルート付けされ得る。タイミングを保証するために、FUs 13のアウトプットは、アウトプットレジスタによりバッファされ得る。マルチプレクサ32は、FUs 13を少なくとも2つの非オーバーラップの処理ユニットの中に相互接続するルータ・リソースの一部である。それらは異なるソースからのデータをルート付けするのに利用される。コンフィグレーションRAM 31（図1及び図3参照）は、ローカルに少しのコンフィグレーションを格納するが、それらは一周期ずつに基づいてロードされ得る。ローカルのコンフィグレーションRAM 31が十分に大きくないならば、上記コンフィグレーションは追加の遅延を犠牲にしてメモリヒエラルキ10からロードされ得る。マイクロプロセッサ内の命令と同様に、上記コンフィグレーションは、オペレーションを選択してマルチプレクサを制御することにより、基本的な要素の振る舞いを制御する。上述のような詳細なデータパスの例は、図3に示される。

10

20

【0058】

本発明に係る実施形態は、高度並行データ処理アーキテクチャ、例えば、ADDRESS、若しくは粗粒再構成可能アレイを、マルチ・スレッド/プロセス・デバイスにまで拡張する。上述のように、ADDRESSインスタンスは、ファンクションユニット13、レジスタやレジスタファイル14等のデータストレージ、及び、ファンクションユニット13やレジスタファイル14を接続するバスやマルチプレクサ等の接続レジスタ16を、含む。ADDRESSは、必要であれば全周期で、アレイのあらゆるエレメントを独立して構成することにより、MIMD（マルチプルインストラクションマルチプルデータ）プログラミングモードをサポートする。更に、ファンクションユニット13は、データ経路の幅を利用するSIMD（シングルインストラクションマルチプルデータ）処理をサポートし得る。コードの適切な部分から超長命令レベル並行処理（IPL）を抽出するのに、特別なプログラミングアプローチが用いられる。ADDRESSは、実行しているファンクションユニットが先ず無い従来のVLW（超長命令ワード）も実装する。入手可能な命令レベル並行処理（ILP）が先ず無いが、従来のプログラミングモデルで十分である、コードのために、利用され得る。

30

【0059】

本発明に係る実施形態のために、ADDRESSアレイは、スレッド・レベル並行処理を可能にするために、パーティションに下位分割される。あらゆるパーティション若しくはパーティションの組み合わせは、VLWモードで及びアレイモードで実行し得る。このマルチ・スレッドは、多重ADDRESSインスタンスを作成することによって達成され得るが、新規のパーティションアプローチにより、2つ以上の結合したパーティション上でスレッドを稼動することもできる。このことは、再構成可能性の更なる寸法を本質的に提示するものである。

40

【0060】

ADDRESSインスタンスに係るファンクションユニット13及びレジスタファイル14のトポロジ、連結性、及び特性は、設計時にアーキテクチャテンプレートにより規定される。マルチ・スレッドのADDRESSに対して、テンプレートは、パーティションに関する情報を含み、更に、個々のパーティション若しくはパーティションの組み合わせがそれ自身有効なADDRESSインスタンスであることを保証するように、拡張される。アーキテクチャテンプレートは、コンパイラのために、特定のADDRESSインスタンスの全ての様相

50

を規定する。

【 0 0 6 1 】

図 1 は、3つのパーティション 17、18、19を伴う可能な ADDRESS テンプレートのための例を示す。これにより、例えば、1つ、2つ若しくは3つのスレッドが、スレッドを実行するパーティションの様々な組み合わせを利用して、並行に実行され得る。例えば、シングルスレッドは、(第1のパーティション 17として示される)全体の 8×8のレイで、若しくは(第3のパーティション 19として示される)1×2の下位パーティションで、若しくは(第2のパーティション 18として示される)4×4の下位パーティションで、実行され、レイの残部(非利用部)は低電力モードのままであることが可能である。以下では、この例のパーティションは、夫々、第1のパーティション 17、第2のパーティション 18及び第3のパーティションとして示される。パーティション 17、18、19は異なる寸法となるよう選択され、スレッド内で利用可能な並行処理の程度にアーキテクチャをより適合させる。このことは、異種ファンクションユニットを利用して、更に異種データパス幅と組み合わせ可能であり、特定のファンクションのためのパーティションを最適化する。

10

【 0 0 6 2 】

本発明に係る実施形態は、ADDRESSのプログラミングを活用し拡張する。コンパイラは、例えば、パラメータファイル内のデータに基づいて、及び、ファンクション名の接頭辞や固有の即ち特別な命令のようなコード内の或る構成に基づいて、VLWモードのための及びレイモードのためのコードを生成する。同様に、スプリットモードオペレーション、即ち、個々の処理ユニットが処理ユニットに割り当てられたコントロールモジュールの制御下にある、複数の非オーバーラップの処理ユニット上で、複数のスレッドが並行して稼動しているオペレーションのモードは、例えば、パラメータファイル内にセッティングし、分割し結合するパーティションのための特別な命令を利用することにより、示され得るものである。スレッドの最初と後続のファンクションがどのパーティションに対してマップされるかを、パラメータファイル内のエントリが記述するので、コンパイラはどのアーキテクチャテンプレートを利用するか分かっている。

20

【 0 0 6 3 】

拡張コンパイラは、コード内の並行スレッドを自動的に識別し、パフォーマンス及び電力消費のために改良され若しくは最適化もされたマッピングのための利用可能なパーティションを探索し得る。

30

【 0 0 6 4 】

一方で、レイを分割する命令、即ちパーティションをサブパーティションの中に挿入することで、コード内にスレッドを規定することはプログラマの仕事である。命令の引数は、個々の並行スレッド内の第1の関数に対する照会、例えばポインタを少なくとも含む。このように分割命令のメカニズムは、レイ若しくはパーティションの状態を変更すること、及び、サブルーチンコールに類似するものを介してスレッドを誘発することである。リターンアドレスをセーブすることの他に、命令は分割動作のためのパーティションのレジスタ 15のセットアップもする、即ち、全ての新しいスレッドのためのスタックポインタを初期化する。レイのデータレジスタファイルは、レイの潜在的なパーティション間でクラスタが共有されないように、クラスタ化レジスタファイルとして実装されるべきである。

40

【 0 0 6 5 】

どのパーティション 17、18、19もそれぞれ自身の制御信号のセット、即ち、VLW及びレイモードのためのプログラムカウンタ 21、22、23及びモードと別ステータスのフラグ 24、25を有する。更に、どのパーティション 17、18、19も、これら信号を駆動するそれぞれ自身の制御モジュール 26、27、28を有する。統合モード、即ち、単一処理ユニットとの相互接続構成で稼動するとき、一つの制御モジュール 26は、図 2に示すように、他の制御モジュール 27、28に追従させて、相互接続構成内部で全てのパーティションの制御信号を駆動する。制御モジュール 26、27、28は同じモジュ

50

ールの多重インスタンス化であってもよい。同期して実行するためにプログラムカウンタ 21、22、23が一つの制御モジュールから次の制御モジュールへと押されるのであってもよい。制御モジュール26、27、28を同期化するための他の実装も可能である。一つの形態は、現存の実装から制御モジュールを再利用できることであり、その場合殆ど必要な拡張は無い。分割が実行されると、個別の制御モジュール26、27、28は、分割命令内のファンクションポイントに規定されるように、個々のスレッド内の最初の命令を実行することを開始する。分割モード内の個々の制御モジュール26、27、28は、その夫々の信号を駆動する。プログラムの観点から、パーティションは個別のADDRESSインスタンスのように動作し、VLWモードとCGAモードの間で独立してスイッチできる。

10

**【0066】**

しかしながら、プログラムは、全てのスレッドの間で共有されるデータメモリを使うことができる。更に、拡張コンパイラは、この場合マルチスレッドのためのメモリアロケーションのタスクによって、プログラムをサポートできる。スレッド間でのデータの同期及び共有のために、拡張アーキテクチャは、セマフォレスや他のマルチ処理の基本要素を実効的に実装するための特別な命令を設ける。

**【0067】**

共有アーキテクチャ要素は、命令メモリである。これはプログラミングモデルに直接に影響を与えるものではなく、コードパーティションをリンクするとき、並行スレッドのコードをパックするためにリンク若しくはリンクモジュールがパーティションを承知していることを要求するに過ぎない。どのパーティションも、夫々の制御モジュール26、27、28に直接接続する独立の命令フェッチユニット29a、29b、29cを有する。統合モードでは、制御モジュール26、27、28はプログラムカウンタ21、22、23を介して同期される。この場合、命令ユニット29a、29b、29cは、統合パーティションのための命令のセットの一部をフェッチし、その結果実行は同じフローを追う。分割モードでは、個々のコントローラ26、27、28はそれ自身のスレッドの実行フローを追い、個々の命令ユニット29a、29b、29cは、夫々のサブパーティションのための命令のセットをフェッチする。制御モジュール26、27、28と命令フェッチユニット29a、29b、29cとの間のつながりは図2に示される。

20

**【0068】**

スレッドを結合するために、今のスレッドを終わらせるコードの中に、特別な結合命令が挿入される。夫々のパーティションが自動的に低電力モードに入れられ得る。分割命令から起動された最後のスレッドが終了すると、組み合ったばかりのパーティションで実行が継続し、次の命令は分割を追従する。リカバリルーチンのために、スレッドにモニタさせ、必要時には別のスレッドを中断する特別なメカニズムが設けられる。

30

**【0069】**

概略、本発明のこの実施形態は、既に高度に並行で再構成可能なアーキテクチャを拡張し、更なる並行処理の寸法及び再構成可能性を備えるものとする。上記実施形態は、簡潔なプログラミングモデルを保持しつつも、現存のアーキテクチャ及びツール、特にコンパイラを利用する。マルチスレッドの拡張により、粗粒アレイのユーザは、複雑なデータレベルの並行処理と共に、新たなアプリケーション内に見出される適用アルゴリズムに変数を実効的に実装する、ファンクションレベルの並行処理を利用できる。本発明のプログラム可能性と簡潔性は、鍵となる分化のファクタである。

40

**【0070】**

例として、本発明の実施形態に係るマルチスレッドアーキテクチャのデモンストレーションのために、MPEG2デコーダが利用される。大抵のMPEG2デコーダカーネルは、クロック毎の命令数(IPC)が8から43の範囲で、CGA上にスケジューラされる。しかしながら、CGAのサイズが増加しても、モジュロ-スケジューラされたカーネルIPCのうちには十分に拡大しないものがある、ということが見出されている。積極的なアーキテクチャには、クロックサイクル毎に64命令を実行するポテンシャルを有する

50

ものもあるが、このレベルの並行処理を活用できるアプリケーションは殆ど無く、平均IPCがより低くなるという結果となる。このことは2つの理由により生じる。(1)カーネルの固有のILPは低く、ループ展開でも実効的には増加し得ず、若しくは、コードが複雑であり例えばメモリーポートなどのリソース制約によりそれ程多くのユニット上に実効的にスケジュールできない。(2)VLIWモードで逐次コードを実行する際CGAが遊んでいる。より多くの逐次コードが実行される程、アプリケーションの平均IPCの達成は低くなり、更にはCGAの利用が少なくなる。結論として、ADDRESSアーキテクチャが非常に拡張可能であっても、多数のアプリケーションからより多くの並行処理を取り出す課題に直面する。それは、より小さいADDRESSアレイで実行されるのがより適切である。このことは、非特許文献1にて、G.M.Amdahlにより記載されるように、Amdahlの法則として周知である。

10

**【0071】**

プログラミング時に適切に再構成され変換されるならば、同じアプリケーション内のマルチカーネルは、アプリケーション設計者により実効的に並行処理され得る。低-LLPカーネルはプロファイリングを介して静的に識別され得、個々のカーネルに対するADDRESSアレイサイズの最適な選択が評価可能であり、大きいADDRESSアレイが、可能であればスレッドに並行処理化される個々のカーネルに適合する複数の小スケールのADDRESSサブアレイに、分割可能である。アプリケーションが実行されるとき、複数の低-LLPカーネルを並行して実行するために、大きいADDRESSアレイは複数のより小さいサブアレイに分割され得る。同様に、高-LLPカーネルが実行されるとき、サブアレイは大きいADDRESSアレイに統合され得る。そのようなマルチスレッドADDRESS(MT-ADDRESS)は非常に可撓性があり、アプリケーションのLLPが探査し難いとき大きいスケールのADDRESSアレイの過度な利用を増加し得る。

20

**【0072】**

以下では、マッチングコンパイルツールと共に、単一スレッドアーキテクチャの頂部に実装されるMPEG2デコーダ上に、例示の試験的なデュアルスレッドが、示される。この試験を介して、マルチスレッドがADDRESSアーキテクチャに適していることが証明された。

**【0073】**

拡張性のあるパーティションベースのアプローチが、ADDRESS等の粗粒再構成可能アーキテクチャに対して提案されている。ADDRESSアーキテクチャ上の豊かなリソースにより、大きい粗粒再構成可能アレイを2つ以上のサブアレイに分割することができ、該サブアレイの各々は規模縮小の粗粒再構成可能アーキテクチャとして見ることができ、図4に示すように更に下位階層状に分割できる。本発明の実施形態に係る分割技術により、汎用プロセッサで利用される動的な異常実行の制御ロジックのコスト無しに、スレッド間でHWリソースを動的に共有できる。

30

**【0074】**

個々のスレッドは、それ自身のリソース要求を有する。高度のILPを有するスレッドはより多くの計算機リソースを要求し、従ってより大きいパーティション上でそれを実行することは、ADDRESSアレイをより実効的に利用することになり、その逆も同様である。広域で最適なアプリケーション設計は、プログラマがアプリケーションの個々の部分のIPCを承知し個々のスレッドに対する実効的なアレイパーティションを見出せることを、要求する。

40

**【0075】**

あるアプリケーションの個々の部分によりどれだけ多くのリソースが要求されるかを見出す最も容易な方法は、コードをプロファイルすることである。プログラマは単一スレッドのアプリケーションから開始し、大きい単一スレッド再構成粗粒アレイ上でそれをプロファイルする。プロファイルの結果から、低IPCを伴い、他のカーネルに従属しないカーネルは、スレッドのための高プライオリティの候補として識別される。リソース要求に依拠し、スレッドに依存して、プログラマは、アプリケーションの実行の間、どのように

50

いつ再構成可能粗粒アレイがパーティションに分割されるべきかについて、静的に計画する。スレッドが十分に構成されると、全体のアレイは実効的に利用され得る。

【 0 0 7 6 】

アーキテクチャ設計形態

【 0 0 7 7 】

A D R E S 上の F U アレイは異種である、これは複数の様々な F U s 1 3 がアレイ内に存在するという意味である。分割を強制するアレイ上には専用メモリユニット、特別の演算ユニット及び制御/分岐ユニットが存在する。アレイを分割するとき、あるパーティション上で実行されるプログラムがスケジュールされ得ることが保証されなければならない。スレッド内に呼び出されるどの命令もアレイパーティション内のファンクションユニットの少なくとも一つによりサポートされることを、このことは要求している。適格なパーティションは、通常、分岐動作を為し得る少なくとも一つの V L I W F U、記憶動作を為し得る一つの F U、必要ならば複数の演算ユニット、及び、一般的動作を処理できる複数の F U を有する。

10

【 0 0 7 8 】

A D R E S アーキテクチャでは、V L I W レジスタファイル ( R F ' ) 1 5 は、容易には分割され得ないリソースである。A D R E S アーキテクチャは、クラスタ化レジスタファイルを使用し得る。R F バンクが複数のスレッド間で共有されることを禁じられるならば、R F クラスタは V L I W / C G A により分割可能であり、スレッドコンパイルは非常に平易化され得る。シングルレジスタが利用される場合、レジスタ割り当てスキームは、強制レジスタ割り当てをサポートするように改められなければならない。

20

【 0 0 7 9 】

A D R E S アーキテクチャは、超広メモリ帯域幅を有してもよい。バンクコンフリクトを減少するために上記アーキテクチャに適用されるマルチバンクメモリは、静的データアロケーションスキームを適切に対処することが判明している。A D R E S では、メモリ及びアルゴリズムコアは、キューを伴うクロスバーと適合し得る。そのようなメモリインタフェースは、スクラッチパッドスタイルのメモリ提示を全てのロード/ストアユニットに対して用意し、従ってマルチバンクメモリは共有される同期メモリとして利用され得る。

【 0 0 8 0 】

共有されるメモリの他に、レジスタベースのセマフォレス若しくはパイプなどの他の専用同期基本要素も、A D R E S テンプレートに適用され得る。これらの基本要素は、異なるスレッドパーティションに属するファンクションユニットのペアの間で接続され得る。同期命令は、固有のものとして或るファンクションユニットに加えられ得る。

30

【 0 0 8 1 】

単一 - スレッド A D R E S アーキテクチャでは、プログラムカウンタ及び動的再構成カウンタは、有限状態機械 ( F S M ) により制御され得る。マルチスレッド A D R E S を実装するならば、拡張可能制御メカニズムが、階層的に分割されたアレイに適合するように利用され得る。

【 0 0 8 2 】

図 5 に示すように、F S M タイプコントローラは重複されてもよく、コントローラは階層状に構成されてもよい。このマルチスレッドコントローラでは、個々のパーティションは F S M コントローラ 5 0 により依然制御されるが、制御パスは、マージャ 5 1 及びパイパサ 5 2 と称される 2 つのユニットにより拡張される。マージャ 5 1 及びパイパサ 5 2 は、プログラム実行の間管理しやすい階層マスタ - スレーブ制御を形成する。マージャパスは、フローの変更の情報をパーティションのマスタコントローラに通信するのに利用され、一方、パイパサは、現下の P C 若しくは構成メモリアドレスをマスタからパーティション内の全てのスレーブに伝搬する。

40

【 0 0 8 3 】

このような制御メカニズムを有することの原理は、以下の通りである。デュアルスレッドのために 2 つの半分に分割可能であり、夫々の半分がそれ自身のコントローラを有する

50

A D R E Sアーキテクチャを想定する。できるだけ多くのコントローラを再利用するために、プログラムがデュアルスレッドモードで稼動しているとき個々のコントローラはA D R E Sの分割部(パーティション)を制御するが、プログラムが単一スレッドモードで稼動するときはコントローラの一つがA D R E S全体の全制御をすることも好ましい。コントローラの一つを割り当ててA D R E S全体を制御することにより、マスタが生成される。A D R E Sが単一スレッドモードで稼動しているとき、マスタコントローラは更にスレーブパーティションから信号を受け取り、グローバル制御信号を生成するためにそれをマスタパーティション信号とマージする。同時に、スレーブパーティションはローカルコントローラから生成された信号をバイパスし、マスタパーティションから生成されたグローバル制御信号を追従すべきである。A D R E Sがデュアルスレッドモードで稼動しているとき、マスタ及びスレーブコントローラは他のパーティションからくる制御信号を完全に無視しローカル信号にのみ応答する。このストラテジは、更なる分割に対処するように容易に拡張され得る。

10

【 0 0 8 4 】

マルチスレッド方法論

【 0 0 8 5 】

スレッドされたアプリケーションがコンパイルされ得る前に、アプリケーションは再構成されるべきである。図6に示されるように、アプリケーションは複数のスレッドファイル61、62、63、64分割され得るが、それらの各々は、特定のパーティションで、例えばアプリケーションがCでプログラミングされていると想定するとC-ファイルで、実行されるべきスレッドを記載する。スレッド間で共有されるデータは、全てのスレッドファイルに含まれるグローバルファイル内で規定され、同期メカニズムにより保護される。そのような再構成は地道な努力を要するが、プログラマが様々なスレッド/パーティションの組み合わせで試行し実効的な、例えば最適なりソースの予算を立てることを、より容易なものにする。図6に示される実施形態では、タスク1は統合モードで最初に行われる。タスク1の実行後、A D R E Sアーキテクチャは、タスク2、タスク3及びタスク4を並行して実行する3つの並行処理ユニットに分割される。タスク2、3及び5を実行した後、A D R E Sアーキテクチャは、再び統合モードに戻され、タスク4実行する。

20

【 0 0 8 6 】

マルチスレッドアーキテクチャディスクリプション、例えばA D R E Sアーキテクチャディスクリプションは、図7に示すように、パーティションディスクリプションにより拡張する。業務用のF P G A上のエリア制約された配置及びルート付けと同様に、スレッドがA D R E Sパーティション上でスケジュールされると、命令の配置及びルート付けはパーティションの記載により制約される。個々のスレッドの生成されたアセンブリコードは、独立してアセンブルプロセスを介して進み、最終のコンパイルのステップでリンクされる。

30

【 0 0 8 7 】

シミュレータ70はアーキテクチャディスクリプション71を読み取り、アプリケーションシミュレーションが開始する前にアーキテクチャシミュレーションモデルを生成する。図5に示すように、個々のパーティションはそれ自身のコントローラ50を有し、従ってコントローラのシミュレーションモデルの生成は同様にパーティションディスクリプションに依存する。更に、制御信号分布もパーティション依存し、従ってシミュレーションモデル生成の間に参照されるべきパーティションディスクリプションを要求する。

40

【 0 0 8 8 】

本発明の実施形態に係るマルチスレッド方法論では、副次的な別の実用上の問題に対処する必要がある。最もコストのかかる問題は、A D R E Sの異なるパーティションは概念上異なるインスタンスであり、従って特定のパーティションのためにコンパイルされるファンクションは、他のどのパーティションでも実行され得ない、ということである。ファンクションが一つ以上のスレッドによりコールされるとき、このファンクションの多重パーティション-特定バイナリは様々なコーラのために命令メモリ内に格納されねばなら

50

ない。次に、多重スタックがデータメモリ内に割り当てられる必要がある。

【0089】

スレッドによりADDRESSがより小さいパーティションに分割する度に、一時的データを格納するために新しいスタックが形成されるべきである。現下、新しいスタックがどこに形成されるべきかを決定する最良の解決策は、プロファイリングに基づくものであり、スレッドスタックはコンパイル時に割り当てられる。最終的に、新しいスレッドが形成される毎に、特別目的のレジスタの新しいセットが初期化される必要がある。スレッドが稼動を開始した直後に、スタックポイント、戻りレジスタなどを適切に初期化するには、複数のクロックサイクルが必要である。

【0090】

実験

【0091】

本発明の実施形態に係るマルチスレッド方法論をサポートするのにどの特性が望ましいかを理解し、その実現可能性を証明するために、十分に理解されたベンチマークであるMP EG 2デコーダに基づいて、実験を行った。実行可能なスレッドアプリケーションを生成し、スレッドのため命令/データメモリを分割し、サイクルに正確なアーキテクチャシミュレーションを更新し、本発明の実施形態に係るシミュレータによりMP EG 2デコーダの実行を首尾よくシミュレートする、という全体のプロセスを経過することが、目的である。全体のプロセスを経過することにより、スレッドのためのコンパイル、及び、MT - ADDRESSのシミュレーション/R TLモデル生成をいかにして自動化するかに関する豊富な知識を取得できる。

【0092】

概念実証の実験は、MP EG 2デコーダ上でデュアルスレッドに達する。MP EG 2デコーダは、非特許文献2に記載されるように、複数の粒度で並行処理化され得るのであり、従って、それは実験するのに適当なアプリケーションである。離散逆コサイン変換( I D C T )及び動き補正( M C )が2つの並行スレッドとして選択され、図8に示すようにMP EG 2デコーダを再構成した。デコーダは8 × 4アレイ80で実行を開始し、可変長デコード( V L D )及び逆量子化( I Q )を実行し、スレッドモード(スプリットモード)にスイッチする。スレッド実行が開始すると、8 × 4アレイ80は2つの4 × 4 A D R E Sアレイ81、82に分割し、スレッドの実行を継続する。両方のスレッドが終了すると、2つの4 × 4アレイ81、82は統合し8 × 4アレイ80において統合モードで追加ブロックファンクションを実行する。MP EG 2プログラムは図8に示すように再構成され、固有のものとして“分割”命令(フォーク命令)及び“統合”命令(結合命令)を追加した。これらの命令83、84は、一般にそれら自身何も行わないが、MP EG 2バイナリコードでスレッドモードが変化すべきところをマークするためにのみ利用される。これらのマークは、スレッドモードプログラム実行を可能にするために/不能にするために、ランタイムにて分割制御ユニットにより利用される。

【0093】

本発明に係るデュアルスレッドコンパイルフローが図9に示される。パーティションベースのスケジューリングの欠如により、スケジューリングへのインプットとして2つのアーキテクチャを利用することが余儀なくされる。8 × 4アーキテクチャ90は、右及び左の半分が全く同一になるように慎重に設計される。このアーキテクチャは全体のMP EG 2バイナリの実行プラットフォームである。4 × 4アーキテクチャも必要とされ、該アーキテクチャは8 × 4アレイの半分のいずれにも互換性のある助力アーキテクチャである。このアーキテクチャは8 × 4アーキテクチャ90のハーフアレイパーティションディスプレイションとして利用される。これら2つのアーキテクチャ90、91を適所に配置し、シングルスレッドファイル92、例えばC - ファイルが、8 × 4アーキテクチャ及び4 × 4アーキテクチャの夫々でのスレッドと同様に、コンパイルされる。リンカ95によりリンクする後者は、プログラムの様々な部分からのバイナリをシームレスでステッチする。

【0094】

10

20

30

40

50

スレッドされたMPEG2のメモリ分割が図10に示される。命令フェッチ(IF)、データフェッチ(DF)及びコンフィグレーション-ワードフェッチ(CW)は、デュアルスレッドのために二重化される。フェッチユニットペアは、シングルスレッドプログラム実行の間にステップロックされる。アーキテクチャがデュアルスレッドモードに入ると、フェッチユニットペアは2つのセットに分割するが、それらの各々はスレッドパーティション内でコントローラにより制御される。

【0095】

リンクの間、命令メモリ101及びデータメモリ102はパーティションの中に分割される。命令メモリ101とコンフィグレーションメモリ103の両方は、3つのパーティションに分割される。これらの3つのパーティションペアは、図10に示すように、シングルスレッドバイナリ、IDCTバイナリ及びMCバイナリの命令及びコンフィグレーションを格納する。データメモリ102は4つのパーティションに分割される。最大のデータメモリパーティションは、共有されるグローバル静的データメモリである。シングルスレッド及びデュアルスレッドの両方のプログラムは、それらのデータを同じメモリパーティション105の中に格納する。データメモリの102の残りは、3つのスタックの中に分割される。IDCTスレッドスタック106は、シングルスレッドプログラムスタック107の直ぐ上で拡張する。それらは同じ物理コントローラとスタックポインタを利用するからである。MCスレッドのベーススタックアドレスは、リンク時に空きメモリ割り当てに対してオフセットする。プログラム実行がデュアルスレッドモードに入ると、MCスタックポインタが複数のクロック周期を費やして適切に初期化される。

【0096】

別の実施形態では、個々のスレッドがそれ自身のレジスタファイルを備えるように、クラスタ化レジスタファイルがアレイパーティション間でクラスタ化されてもよい。しかしながら、現段階での分割ベースのレジスタ割り当てアルゴリズムの欠如のために、パーティションアプローチはそれ程適切なものではない。シングルグローバルレジスタファイルを伴うADDRESSアーキテクチャに関し実験を行い、レジスタファイル発行に一時的に適合する二重化ベースのアプローチに進む。図11に示すように、シャドウレジスタファイル110がアーキテクチャ内に追加されてもよい。シングルスレッドプログラムが実行されていると、シャドウレジスタファイル110が最初のレジスタファイル15でステップロックされる。プログラムがデュアルスレッドを開始すると、MCスレッドはシャドウレジスタファイル110へアクセスし、アレイパーティション112及びシャドウレジスタファイル15上で実行を継続する。プログラムが再開してシングルスレッドの実行に到ると、シャドウレジスタファイル110が再び隠される。MPEG2プログラムは、スレッド間で共有されるデータの全て、並びに住み込みの及び通いの変数の全てが、グローバルデータメモリを介して通過するように、僅かに修正される。

【0097】

図5に示す拡張性のある制御コンセプトは、本発明の実施形態に係るシミュレーションモデル内で立証された。このスキームは或る規模まで拡張可能であり、制御ユニットシミュレーションモデル生成は自動化され得ることが、示された。

【0098】

プログラムリンクの間に、“分割”及び“統合”命令が命令メモリ内でどこに格納されるかが、特定される。これらの命令の物理アドレスは、デュアルスレッドモードの開始ポイントと終了ポイントとをマークする。シミュレーションモデル生成の間、これらの命令のアドレスは、分割制御ユニット内の専用レジスタのセット内に格納される。プログラムが実行することを開始すると、個々のクロック周期にて、分割制御ユニットによりプログラムカウンタ(PC)値がチェックされる。プログラムカウンタが分割ポイントに達すると、分割制御ユニットは制御信号をマージャ及びパイパサに送信し、スレッドモードをイネーブルにする。プログラムがスレッドモードに移行する後、分割コントローラは、“統合”命令が格納される場所でPC値に到達することにより両方のスレッドが結び付くことを、待つ。結び付く第1のスレッドは、他のスレッドが終了するまで、停止する。第2

のスレッドがついに結びつく、分割コントローラはADDRESSアレイをシングルスレッドモードに切り替えて戻し、アーキテクチャは8×4アレイモードを再開する。分割及び統合動作を行うことのオーバーヘッドは、主として、或る専用レジスタ上の複数の簿記命令を実行することから生じてくるのであるが、そのようなオーバーヘッドは無視できる。

【0099】

アプリケーションがより複雑となり多重の分割/統合ポイントを有すると、現下のアプローチは処理するのにより困難なものとなり、よって、本発明の実施形態に係るアーキテクチャは、命令デコードにのみ依存して、“分割”及び“統合”命令を検出し得る。分割制御ユニットが除去され、その機能の一部が個々のパーティションのローカルコントローラ内に移されてもよい。

【0100】

シミュレーション結果は、MPEG2が僅かに早い率で正確なイメージフレームを生成することを示す。表1は、スレッドと共に及びスレッド無しで、同じ8×4ADDRESSインスタンスでデコードされた最初の5イメージフレームのクロックカウントを示す。

【0101】

【表1】

フレーム番号	シングルスレッドクロック周期カウント	デュアルスレッドクロック周期カウント	シングルスレッドデコード時間	デュアルスレッドデコード時間	スピードアップ
1	1874009	1802277			
2	2453279	2293927	579270	491650	15.1%
3	3113150	2874078	659871	580151	12.1%
4	3702269	3374421	589119	600343	15.1%
5	4278995	3861978	576726	487557	15.5%

【0102】

表1. 同じアーキテクチャでのシングル及びデュアルスレッドのMPEG2のクロック周期カウント

【0103】

クロック周期カウントのコラムは、イメージフレームがデコードされたときのオーバーオール実行時間のクロックカウントを示し、デコード時間のコラムは、デコードされる2つのフレーム間のクロックカウントを示す。以下の理由により、デュアルスレッドのMPEG2はシングルスレッドのMPEG2より約12 - 15%速い。

【0104】

IDCT及びMCアルゴリズムの両方は、高度なループレベルの並行処理を有し、従ってシングルスレッドの8×4アーキテクチャを最適に用いる。スレッドとして×4アーキテクチャ上にスケジュールされると、両方のアルゴリズムのIPCは、半減されたアレイサイズのために半分に減少され、従って非スレッドとスレッドのMPEG2の全体のIPCは、略同じである。前に述べたように、ADDRESSサイズがある程度まで増加すると、スケジューリングアルゴリズムは、アプリケーション内で並行処理を探索すること、及び、最適にADDRESSアレイを利用することが、困難になる。ADDRESSアレイのサイズを二倍にすること/四倍にすること、若しくは、スレッドのために低並行処理アルゴリズムを選択することは、結果としてよりスピードアップとなることは、明白である。

【0105】

周知のように、より小さいアーキテクチャ上へのモジュロスケジューリングの容易さから、僅かな性能向上が大抵達せられる。アプリケーションがより大きいCGA上でスケジュールされると、ルーティングの目的のために、多数の冗長な命令がカーネルの中に付加される。全体ADDRESSの代わりに、IDCT及びMCカーネルが半分のCGAパーティ

10

20

30

40

50

ション上にスケジュールされると、アプリケーションの全体のIPCがそれ程改良されなくとも、配置及びルーティングのためのスケジューリングの間に付加される冗長命令の量は、大きく減少した。

【0106】

MPEG2デコードアルゴリズムでデュアルスレッド実験を行うことによって、MT-ADDRESSアーキテクチャに関する豊富な知識が得られた。シミュレーションの結果は、MPEG2が12-15%のスピードアップを得たことを示す。これまでの結果は、スレッドアプローチは、ADDRESSアーキテクチャにとって十分であり、実用上実行可能であり、或る程度まで拡張可能であることを、示している。これまでのところ、ADDRESSに付加される唯一の特別なハードウェアコストは、第2の制御ユニットであるが、そのサイズは、3×3より大きいADDRESSにとって無視し得るものである。

10

【0107】

好ましい実施形態、特別の構造及び構成を、本発明に係る装置に対して、本明細書で説明してきたが、当然のことながら、形状及び詳細における様々な変更若しくは修正が、本発明の範囲及び精神から乖離することなく、為され得る。

【図面の簡単な説明】

【0108】

【図1】本発明の実施形態と共に利用する粗粒アレイの実施形態の例を示す。

【図2】本発明の実施形態に係るコントロールモジュール及び命令フェッチユニットの再利用可能性及び拡張性のコンセプトを示す。

20

【図3】本発明の実施形態に係るファンクションユニットの詳細なデータパスを示す。

【図4】本発明の実施形態に係る拡張可能なパーティションベースのスレッドを示す。

【図5】本発明の実施形態に係る階層式マルチスレッドコントローラを示す。

【図6】本発明の実施形態に係るソースコード再編成を示す。

【図7】本発明の実施形態に係るマルチスレッドコンパイルツールチェーンを示す。

【図8】例として、MPEG2デコーダでのスレッドを示す。

【図9】試行的なデュアルスレッドコンパイルフローを示す。

【図10】本発明の実施形態に係るデュアルスレッドメモリマネジメントを示す。

【図11】本発明の実施形態によってセットアップされるシャドーレジスタファイルを示す。


30

【符号の説明】


【0109】

17・・・第1のパーティション、18・・・第2のパーティション、19・・・第3のパーティション、21、22、23・・・プログラムカウンタ、26、27、28・・・コントローラ、29a、29b、29c・・・命令フェッチ、31・・・コンフィグレーションメモリ。


【図1】




【図2】




【図3】




【図5】




【図4】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



---

フロントページの続き

(72)発明者 ムラデン・ベレコヴィク

ドイツ連邦共和国デー - 3 0 9 6 6 6ヘミンゲン、ラウバイヒェンフェルト3 2番

審査官 柳下 勝幸

(56)参考文献 国際公開第2 0 0 5 / 0 2 2 3 8 0 ( W O , A 1 )

特開2 0 0 6 - 0 4 0 2 5 4 ( J P , A )

特開2 0 0 3 - 0 7 6 6 6 7 ( J P , A )

特開2 0 0 1 - 2 8 2 5 3 3 ( J P , A )

Mladen Berekovic, Andreas Kanstein, Bingfeng Mei , apping MPEG Video Decoders on the ADRES Reconfigurable Array Processor for next generation multi-mode mobile terminals , Proceedings of GSPX 2006: TV to Mobile , Springer , 2 0 0 6年 3月 , U R L , [http://130.161.38.15/publicationfiles/1307\\_801\\_GSPX\\_2006\\_Berekovic.pdf](http://130.161.38.15/publicationfiles/1307_801_GSPX_2006_Berekovic.pdf)

Bingfeng Mei, Francisco-Javier Vereda, Bart Masschelein , MAPPING AN H.264/AVC DECODER ONTO THE ADRES RECONFIGURABLE ARCHITECTURE , International Conference on Field Programmable Logic and Applications, 2005 , フィンランド , IEEE , 2 0 0 5年 8月2 6日 , p622-625

(58)調査した分野(Int.Cl. , D B名)

H 0 3 K 1 9 / 1 7 7

G 0 6 F 9 / 4 5