

【公報種別】特許法第 17 条の 2 の規定による補正の掲載  
 【部門区分】第 7 部門第 2 区分  
 【発行日】平成 27 年 5 月 21 日 (2015.5.21)

【公開番号】特開 2015-65479 (P2015-65479A)  
 【公開日】平成 27 年 4 月 9 日 (2015.4.9)  
 【年通号数】公開・登録公報 2015-023  
 【出願番号】特願 2014-260268 (P2014-260268)  
 【国際特許分類】

H 0 1 L 27/146 (2006.01)

【F I】

H 0 1 L	27/14	F
H 0 1 L	27/14	A

【手続補正書】

【提出日】平成 27 年 3 月 17 日 (2015.3.17)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

光電変換部と、少なくとも 1 つ以上の転送トランジスタ、リセットトランジスタ、及び、増幅トランジスタとが形成された画素アレイを有し、薄膜化された第 1 の半導体ウェハと、

信号処理回路が形成されたロジック回路を有し、前記第 1 の半導体ウェハと貼り合わされた第 2 の半導体ウェハと、

前記第 1 の半導体ウェハを貫通して形成され、前記第 2 の半導体ウェハに形成された配線に達する貫通接続孔と、

前記貫通接続孔に埋め込まれた第 1 の接続導体と、

前記第 1 の半導体ウェハを貫通して形成され、前記第 1 の半導体ウェハに形成された配線に達する接続孔と、

前記接続孔に埋め込まれた第 2 の接続導体と、を備え、

前記第 1 の接続導体と、前記第 2 の半導体ウェハに形成された前記配線とが接続され、前記第 2 の接続導体と、前記第 1 の半導体ウェハに形成された前記配線とが接続されて、前記画素アレイと前記ロジック回路とが電氣的に接続される

半導体装置。

【請求項 2】

前記第 1 の接続導体と前記第 2 の接続導体とを電氣的に接続し、前記第 1 の半導体ウェハ側に露出された電極パッドを備える請求項 1 に記載の半導体装置。

【請求項 3】

前記貫通接続孔と前記接続孔とが近接して設けられ、前記接続孔の外側に前記貫通接続孔が設けられている請求項 1 又は 2 に記載の半導体装置。

【請求項 4】

前記ロジック回路と電氣的に接続され、前記第 2 の半導体ウェハの裏面側に露出される第 3 の接続導体を備える請求項 1 から 3 のいずれかに記載の半導体装置。

【請求項 5】

前記第 1 の接続導体、及び、前記第 2 の接続導体は、前記画素アレイが形成される領域の外側に形成されている請求項 1 から 4 のいずれかに記載の半導体装置。

**【請求項 6】**

前記貫通接続孔、及び、前記接続孔の側壁に絶縁膜が形成されている請求項 1 ～ 5 のいずれかに記載の半導体装置。

**【請求項 7】**

光電変換部と、少なくとも 1 つ以上の転送トランジスタ、リセットトランジスタ、及び、増幅トランジスタとを形成した画素アレイを備える第 1 の半導体ウェハを形成する工程と、

信号処理回路が形成されたロジック回路を備える第 2 の半導体ウェハを形成する工程と、

前記第 1 の半導体ウェハと前記第 2 の半導体ウェハとを貼り合わせる工程と、

前記第 1 の半導体ウェハを薄膜化する工程と、

前記第 1 の半導体ウェハを貫通して、前記第 2 の半導体ウェハに形成された配線に達する貫通接続孔を形成する工程と、

前記貫通接続孔内に第 1 の接続導体を埋め込む工程と、

前記第 1 の半導体ウェハを貫通して、前記第 1 の半導体ウェハに形成された配線に達する接続孔を形成する工程と、

前記接続孔内に第 2 の接続導体を埋め込む工程と、を有する

半導体装置の製造方法。

**【請求項 8】**

前記第 1 の接続導体と前記第 2 の接続導体とを電氣的に接続し、前記第 1 の半導体ウェハ側に露出する電極パッドを形成する工程を備える請求項 7 に記載の半導体装置の製造方法。

**【請求項 9】**

前記貫通接続孔と前記接続孔とを近接して設け、前記接続孔の外側に前記貫通接続孔を形成する請求項 7 又は 8 に記載の半導体装置の製造方法。

**【請求項 10】**

前記第 2 の半導体ウェハを貫通して前記第 2 の半導体ウェハの裏面側に露出され、前記ロジック回路と電氣的に接続された第 3 の接続導体を形成する工程を有する請求項 7 から 9 のいずれかに記載の半導体装置の製造方法。

**【請求項 11】**

前記貫通接続孔を、前記画素アレイが形成される領域の外側に形成する請求項 7 から 10 のいずれかに記載の半導体装置の製造方法。

**【請求項 12】**

前記貫通接続孔、及び、前記接続孔の側壁に絶縁膜を形成する工程を有する請求項 7 から 11 のいずれかに記載の半導体装置の製造方法。

**【請求項 13】**

固体撮像装置と、

前記固体撮像装置の光電変換部に入射光を導く光学系と、

前記固体撮像装置の出力信号を処理する信号処理回路と、を有し、

前記固体撮像装置は、

前記光電変換部と、少なくとも 1 つ以上の転送トランジスタ、リセットトランジスタ、及び、増幅トランジスタとが形成された画素アレイを有し、薄膜化された第 1 の半導体ウェハと、

信号処理回路が形成されたロジック回路を有し、前記第 1 の半導体ウェハと貼り合わされた第 2 の半導体ウェハと、

前記第 1 の半導体ウェハを貫通して形成され、前記第 2 の半導体ウェハに形成された配線に達する貫通接続孔と、

前記貫通接続孔に埋め込まれた第 1 の接続導体と、

前記第 1 の半導体ウェハを貫通して形成され、前記第 1 の半導体ウェハに形成された配線に達する接続孔と、

前記接続孔に埋め込まれた第２の接続導体と、を備え、  
前記第１の接続導体と、前記第２の半導体ウェハに形成された前記配線とが接続され、  
前記第２の接続導体と、前記第１の半導体ウェハに形成された前記配線とが接続されて、  
前記画素アレイと前記ロジック回路とが電氣的に接続される  
電子機器。