

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2020 年 7 月 30 日 (30.07.2020)



(10) 国际公布号
WO 2020/151132 A1

(51) 国际专利分类号:
H01L 21/02 (2006.01)

(21) 国际申请号: PCT/CN2019/086766

(22) 国际申请日: 2019 年 5 月 14 日 (14.05.2019)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201910055441.4 2019 年 1 月 21 日 (21.01.2019) CN

(71) 申请人: 武汉华星光电半导体显示技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖新技

术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。


(72) 发明人: 蒙元明 (MENG, Yuanming); 中国湖北省武汉市东湖新技术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。闫宇 (YAN, Yu); 中国湖北省武汉市东湖新技术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。

(74) 代理人: 深圳翼盛智成知识产权事务所 (普通合伙) (ESSEN PATENT & TRADEMARK AGENCY); 中国广东省深圳市福田区深南大道 6021 号喜年中心 A 座 1709-1711, Guangdong 518040 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU,

(54) Title: METHOD AND SYSTEM FOR PREPARING SEMICONDUCTOR DEVICE

(54) 发明名称: 一种半导体器件的制备方法及系统



- 1 Grow a polysilicon layer on a device layer
- 2 Form an oxide layer on the surface of the polysilicon layer
- 3 Use a buffer oxide etching solution to etch the oxide layer
- 4 Prepare a functional layer on the surface of the etched polysilicon layer to obtain the semiconductor device

(57) Abstract: Provided in the present application are a method and a system for preparing a semiconductor device: after obtaining a polysilicon layer, first forming an oxide layer having a protective effect on the surface of the polysilicon layer; using a buffer oxide etching solution and, based on the controllability thereof, etching the protective oxide film and protrusions on the surface of the polysilicon layer, to have the effect of reducing the protrusions on the surface of the polysilicon layer and also protecting the surface of the polysilicon layer, solving the technical problem of the surface roughness of existing polysilicon layers.

(57) 摘要: 本申请提供一种半导体器件的制备方法及系统, 在得到多晶硅层后, 先在多晶硅层表面上形成一道保护作用的氧化物层, 然后利用缓冲氧化物刻蚀液, 基于其可控性, 蚀刻保护氧化膜和多晶硅层表面上的突起, 从而起到降低多晶硅层表面突起的作用, 同时也能很好的保护好多晶硅层表面, 缓解了现有多晶硅层存在的表面粗糙的技术问题。

CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明，要求每一种可提供的地区保护)：ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告 (条约第21条(3))。

一种半导体器件的制备方法及系统

技术领域

[0001] 本申请涉及半导体器件制备领域，尤其涉及一种半导体器件的制备方法及系统。

背景技术

[0002] 随着技术发展，硅材料，尤其是多晶，基于掺杂等特性，在半导体领域内的作用越来越大。

[0003] 现有技术一般是对非晶硅进行处理之后，得到多晶硅层，此时多晶硅层的表面存在突起，这些突起导致多晶硅层表面粗糙，其粗糙度一般在10纳米至20纳米之间，多晶硅的表面粗糙度会降低击穿电场与漏电流突增，表面粗糙度增加一倍，漏电流增加两个数量级。

[0004] 即现有多晶硅层存在表面粗糙的技术问题。

发明概述

技术问题

[0005] 本申请提供一种半导体器件的制备方法及系统，以缓解现有多晶硅层存在的表面粗糙的技术问题。

问题的解决方案

技术解决方案

[0006] 为解决上述问题，本申请提供的技术方案如下：

[0007] 本申请实施例提供了一种半导体器件的制备方法，其包括：

[0008] 在器件层上生长多晶硅层；

[0009] 在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起；

[0010] 使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；

[0011] 在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。

[0012] 在本申请的制备方法中，所述在所述多晶硅层表面上形成氧化物层包括：采用

化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层。

[0013] 在本申请的制备方法中，所述在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。

[0014] 在本申请的制备方法中，所述在所器件层上生长多晶硅层包括：在器件层形成非晶硅层，采用准分子激光退火法处理所述非晶硅层，形成所述多晶硅层。

[0015] 在本申请的制备方法中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。

[0016] 在本申请的制备方法中，所述使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀包括：配置缓冲氧化物刻蚀液，将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出。

[0017] 在本申请的制备方法中，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。

[0018] 在本申请的制备方法中，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。

[0019] 在本申请的制备方法中，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，得到所述氢氟酸缓冲刻蚀液。

[0020] 在本申请的制备方法中，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。

[0021] 本申请提供一种半导体器件的制备系统，其包括：

[0022] 生长构件，用于在器件层上生长多晶硅层；

[0023] 氧化物构件，用于在所述多晶硅层表面上形成氧化物层；

[0024] 蚀刻构件，用于使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；

[0025] 制备构件，用于在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。

[0026] 在本申请的制备系统中，所述生长构件包括：

[0027] 提供模块，用于提供一个需要生长多晶硅层的器件层；

[0028] 非晶硅模块，用于在器件层形成非晶硅层；

[0029] 多晶硅模块，用于处理所述非晶硅层，形成所述多晶硅层。

[0030] 在本申请的制备系统中，所述氧化物构件用于：采用化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起。

[0031] 在本申请的制备系统中，所述氧化物构件用于：在所述多晶硅层表面上沉积氧化硅。

[0032] 在本申请的制备系统中，所述氧化物构件用于：在所述多晶硅层表面上形成20纳米厚度的氧化物层。

[0033] 在本申请的制备系统中，所述氧化物构件用于：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。

[0034] 在本申请的制备系统中，所述蚀刻构件包括：

[0035] 配置模块，用于配置缓冲氧化物刻蚀液；

[0036] 浸泡模块，用于将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中，预设时长后取出。

[0037] 在本申请的制备系统中，所述配置模块用于：配置氢氟酸缓冲刻蚀液。

[0038] 在本申请的制备系统中，所述配置模块用于：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。

[0039] 在本申请的制备系统中，所述配置模块用于：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，得到所述氢氟酸缓冲刻蚀液。

发明的有益效果

有益效果

[0040] 本申请提供一种新的半导体器件的制备方法及系统，其包括在器件层上生长多晶硅层，在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起，使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件；基于此，本申请在得到多晶硅层后，先有多晶硅层表面上形成一道保护作用的氧化物层，然后利用缓冲氧化物刻蚀液，基于其可控性，蚀刻保护氧化膜和多晶硅层表面上的突起，

从而起到降低多晶硅层表面突起的作用，同时也能很好的保护好多晶硅层表面，缓解了现有多晶硅层存在的表面粗糙的技术问题。

对附图的简要说明

附图说明

[0041] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0042] 图1为本申请实施例提供的半导体器件制备方法的流程图。

[0043] 图2为本申请实施例提供的半导体器件制备过程的示意图。

[0044] 图3为本申请实施例提供的半导体器件制备系统的示意图。

[0045] 图4为本申请实施例提供的半导体器件的示意图。

发明实施例

本发明的实施方式

[0046] 以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。

[0047] 针对现有多晶硅层存在的表面粗糙的技术问题，本申请实施例可以缓解这个问题。

[0048] 如图1所示，本申请实施例提供的半导体器件的制备方法包括：

[0049] 步骤1、在器件层上生长多晶硅层。

[0050] 在一种实施例中，本步骤包括：

[0051] 如图2中（1）所示，提供一个需要生长多晶硅层的器件层，例如玻璃基板S1等；

[0052] 如图2中（2）所示，在器件层形成非晶硅层S2；

[0053] 如图2中（3）所示，采用准分子激光退火法ELA等工艺处理所述非晶硅层S2，

形成所述多晶硅层S3。

[0054] 步骤2、在所述多晶硅层表面上形成氧化物层。

[0055] 在一种实施例中，本步骤包括：

[0056] 如图2中（4）所示，采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层S4，所述氧化物层S4覆盖所述多晶硅层S3表面上的突起S31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。

[0057] 在一种实施例中，在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。

[0058] 在一种实施例中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0059] 在一种实施例中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0060] 步骤3、使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀。

[0061] 在一种实施例中，本步骤包括：

[0062] 配置缓冲氧化物刻蚀液A；

[0063] 如图2中（5）所示，将形成有所述氧化物层S4的器件层S1浸泡在所述缓冲氧化物刻蚀液A中预设时长t后，得到如图2中（6）所示的结构层之后，取出。

[0064] 如图2中（6）所示，蚀刻处理后，氧化物层S4被安全蚀刻掉，露出多晶硅层S3'，同时多晶硅层S3'表面的突起S31将大大减少。

[0065] 在一种实施例中，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。

[0066] 在一种实施例中，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵NH₄F则作为缓冲剂使用，利用NH₄F固定〔H⁺〕的浓度，使之保持一定的蚀刻率。

[0067] 在一种实施例中，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体

积比为1: 7进行混合，到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻速度为10纳米/秒，蚀刻速度适中。

[0068] 在一种实施例中，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。

[0069] 步骤4、在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。

[0070] 在一种实施例中，本步骤包括：

[0071] 在得到如图2中（6）所示的多晶硅层S3'后，使用水等中性溶液对多晶硅层S3'表面进行清洗，去除多余的氢氟酸缓冲刻蚀液；

[0072] 如图2中（7）所示，在腐蚀得到的多晶硅层S3'表面上制备功能层S5，如绝缘层和栅极金属层等，得到半导体器件，如OLED等。

[0073] 在一种实施例中，如图3所示，本申请实施例提供了一种半导体器件的制备系统，用于执行图1所示的制备方法，该制备系统包括：

[0074] 生长构件31，用于在器件层上生长多晶硅层。

[0075] 在一种实施例中，生长构件31包括：

[0076] 提供模块，用于提供一个需要生长多晶硅层的器件层，如图2中（1）所示，例如玻璃基板S1等；

[0077] 非晶硅模块，用于在器件层形成非晶硅层S2，如图2中（2）所示；

[0078] 多晶硅模块，采用准分子激光退火法ELA等工艺处理所述非晶硅层S2，如图2中（3）所示，形成所述多晶硅层S3。

[0079] 氧化物构件32，用于在所述多晶硅层表面上形成氧化物层。

[0080] 在一种实施例中，氧化物构件32用于：采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层S4，如图2中（4）所示，所述氧化物层S4覆盖所述多晶硅层S3表面上的突起31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。

[0081] 在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上沉积氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。

[0082] 在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上形成20纳米厚度

的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0083] 在一种实施例中，氧化物构件32用于：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0084] 蚀刻构件33，用于使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀。

[0085] 在一种实施例中，蚀刻构件33包括：

[0086] 配置模块，用于配置缓冲氧化物刻蚀液A；

[0087] 浸泡模块，用于将形成有所述氧化物层S4的器件层S1浸泡在所述缓冲氧化物刻蚀液A中，如图2中（5）所示，预设时长t后得到如图2中（6）所示的结构层之后，取出。

[0088] 如图2中（6）所示，蚀刻处理后，氧化物层S4被安全蚀刻掉，露出多晶硅层S3'，同时多晶硅层S3'表面的突起31将大大减少。

[0089] 在一种实施例中，配置模块用于：配置氢氟酸缓冲刻蚀液。

[0090] 在一种实施例中，配置模块用于：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵NH₄F则作为缓冲剂使用，利用NH₄F固定氢离子H⁺的浓度，使之保持一定的蚀刻率。

[0091] 在一种实施例中，配置模块用于：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，得到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻率为10纳米/秒，蚀刻速度适中。

[0092] 在一种实施例中，浸泡模块用于：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。

[0093] 制备构件34，用于在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。

[0094] 在一种实施例中，制备构件34用于：在得到如图2中（6）所示的多晶硅层S3'后，使用水等中性溶液对多晶硅层S3'表面进行清洗，去除多余的氢氟酸缓冲刻蚀液；如图2中（7）所示，在腐蚀得到的多晶硅层S3'表面上制备功能层S5，如绝缘层和栅极金属层等，得到半导体器件，如OLED等。

[0095] 在一种实施例中，如图4所示，本申请实施例提供了一种半导体器件，通过图1所示的制备方法得到，该半导体器件4包括：

[0096] 器件层41，例如玻璃基板S1等；

[0097] 多晶硅层42，形成于所述器件层41之上，所述多晶硅层42为使用缓冲氧化物刻蚀液，对形成于多晶硅层42表面上的氧化物层进行腐蚀后得到的；

[0098] 功能层43，形成于所述多晶硅层42之上，例如绝缘层和栅极金属层等，进而得到半导体器件，如OLED等。

[0099] 在一种实施例中，多晶硅层42是采用准分子激光退火法ELA等工艺处理非晶硅层形成的。

[0100] 在一种实施例中，形成于多晶硅层42表面上的氧化物层为：采用化学气相沉积法CVD，在所述多晶硅层表面上沉积氧化物所形成的，所述氧化物层覆盖所述多晶硅层表面上的突起31。采用CVD所形成的氧化物层S4致密，并且密度较好，这样就可以在蚀刻的过程中，保持蚀刻速度的均一性。

[0101] 在一种实施例中，所述氧化物层为氧化硅。这是因为氧化硅的成本比较低，且容易蚀刻。

[0102] 在一种实施例中，所述氧化物层为的厚度为20纳米。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0103] 在一种实施例中，所述氧化物层为的厚度大于20纳米。这是因为多晶硅层表面可能会出现20纳米的突起，这样就可以完全覆盖突起。

[0104] 在一种实施例中，多晶硅层42为形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液A中预设时长t后取出得到的。

[0105] 在一种实施例中，所述缓冲氧化物刻蚀液包括：氢氟酸缓冲刻蚀液。

[0106] 在一种实施例中，所述氢氟酸缓冲刻蚀液包括：氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。氢氟酸HF为主要的蚀刻液，氟化铵 NH_4F 则作为缓冲剂使用，利用 NH_4F 固定 $[\text{H}^+]$ 的浓度，使之保持一定的蚀刻率。

[0107] 在一种实施例中，所述氢氟酸缓冲刻蚀液包括：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。该配比的氢氟酸缓冲刻蚀液的蚀刻速度为10纳米/秒，蚀刻速度适

中。

[0108] 在一种实施例中，多晶硅层42为形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。

[0109] 步骤4、在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。

[0110] 根据上述实施例可知：

[0111] 本申请提供一种新的半导体器件的制备方法及系统，其包括在器件层上生长多晶硅层，在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起，使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件；基于此，本申请在得到多晶硅层后，先有多晶硅层表面上形成一道保护作用的氧化物层，然后利用缓冲氧化物刻蚀液，基于其可控性，蚀刻保护氧化膜和多晶硅层表面上的突起，从而起到降低多晶硅层表面突起的作用，同时也能很好的保护好多晶硅层表面，缓解了现有多晶硅层存在的表面粗糙的技术问题。

[0112] 综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

权利要求书

- [权利要求 1] 一种半导体器件的制备方法，其包括：
在器件层上生长多晶硅层；
在所述多晶硅层表面上形成氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起；
使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；
在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
- [权利要求 2] 根据权利要求1所述的制备方法，其中，所述在所述多晶硅层表面上形成氧化物层包括：采用化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层。
- [权利要求 3] 根据权利要求2所述的制备方法，其中，所述在所述多晶硅层表面上沉积氧化物包括：在所述多晶硅层表面上沉积氧化硅。
- [权利要求 4] 根据权利要求1所述的制备方法，其中，所述在所器件层上生长多晶硅层包括：在器件层形成非晶硅层，采用准分子激光退火法处理所述非晶硅层，形成所述多晶硅层。
- [权利要求 5] 根据权利要求4所述的制备方法，其中，所述在所述多晶硅层表面上形成氧化物层包括：在所述多晶硅层表面上形成20纳米厚度的氧化物层。
- [权利要求 6] 根据权利要求1所述的制备方法，其中，所述使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀包括：配置缓冲氧化物刻蚀液，将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出。
- [权利要求 7] 根据权利要求6所述的制备方法，其中，所述配置缓冲氧化物刻蚀液包括：配置氢氟酸缓冲刻蚀液。
- [权利要求 8] 根据权利要求7所述的制备方法，其中，所述配置氢氟酸缓冲刻蚀液包括：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。
- [权利要求 9] 根据权利要求8所述的制备方法，其中，所述将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液包括：将摩尔比为40%的氢氟酸水溶

液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。

- [权利要求 10] 根据权利要求9所述的制备方法，其中，所述将形成有所述氧化物层的器件层浸泡在所述缓冲氧化物刻蚀液中预设时长后取出包括：将形成有所述氧化物层的器件层在所述缓冲氧化物刻蚀液中浸泡2秒后取出。
- [权利要求 11] 一种半导体器件的制备系统，其包括：
生长构件，用于在器件层上生长多晶硅层；
氧化物构件，用于在所述多晶硅层表面上形成氧化物层；
蚀刻构件，用于使用缓冲氧化物刻蚀液，对所述氧化物层进行腐蚀；
制备构件，用于在腐蚀得到的多晶硅层表面上制备功能层，得到半导体器件。
- [权利要求 12] 根据权利要求11所述的制备系统，其中，所述生长构件包括：
提供模块，用于提供一个需要生长多晶硅层的器件层；
非晶硅模块，用于在器件层形成非晶硅层；
多晶硅模块，用于处理所述非晶硅层，形成所述多晶硅层。
- [权利要求 13] 根据权利要求11所述的制备系统，其中，所述氧化物构件用于：采用化学气相沉积法，在所述多晶硅层表面上沉积氧化物，形成所述氧化物层，所述氧化物层覆盖所述多晶硅层表面上的突起。
- [权利要求 14] 根据权利要求13所述的制备系统，其中，所述氧化物构件用于：在所述多晶硅层表面上沉积氧化硅。
- [权利要求 15] 根据权利要求13所述的制备系统，其中，所述氧化物构件用于：在所述多晶硅层表面上形成20纳米厚度的氧化物层。
- [权利要求 16] 根据权利要求13所述的制备系统，其中，所述氧化物构件用于：在所述多晶硅层表面上形成大于20纳米厚度的氧化物层。
- [权利要求 17] 根据权利要求11所述的制备系统，其中，所述蚀刻构件包括：
配置模块，用于配置缓冲氧化物刻蚀液；
浸泡模块，用于将形成有所述氧化物层的器件层浸泡在所述缓冲氧化

物刻蚀液中，预设时长后取出。

[权利要求 18] 根据权利要求17所述的制备系统，其中，所述配置模块用于：配置氢氟酸缓冲刻蚀液。

[权利要求 19] 根据权利要求18所述的制备系统，其中，所述配置模块用于：将氢氟酸、氟化铵与水混合得到所述氢氟酸缓冲刻蚀液。

[权利要求 20] 根据权利要求19所述的制备系统，其中，所述配置模块用于：将摩尔比为40%的氢氟酸水溶液、与摩尔比为50%的氟化铵水溶液，按体积比为1：7进行混合，到所述氢氟酸缓冲刻蚀液。




图 1




图 2




图 3




图 4

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2019/086766

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/02(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/-

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNTXT; CNABS; VEN; WOTXT; USTXT; EPTXT; CNKI; 半导体, 晶体管, 显示, 非晶硅, 多晶硅, 准分子激光退火, 氧化, 突起, 凸, 粗糙, 刻蚀, 蚀刻, 沉积, 缓冲, semiconductor, transistor, display, amorphous silicon, polycrystalline silicon, excimer laser annealing, ELA, oxidate, protrusion, protrude, roughness, etch, deposit, buffer

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 1487344 A (TOPPOLY OPTOELECTRONICS CORP.) 07 April 2004 (2004-04-07) description, page 1, line 11 to page 2, line 7 and page 3, line 4 to page 4, line 24, and figures 1a-1d	1-20
X	CN 102655089 A (BOE TECHNOLOGY GROUP CO., LTD.) 05 September 2012 (2012-09-05) description, paragraphs [0002]-[0004] and [0018]-[0033], and figures 1-4	1-20
X	CN 1540719 A (AU OPTRONICS CORP.) 27 October 2004 (2004-10-27) description, page 1, the last line but one to page 2, line 12 and page 5, line 3 to page 7, line 20, and figures 1-3	1-20
X	CN 102651311 A (BOE TECHNOLOGY GROUP CO., LTD.) 29 August 2012 (2012-08-29) description, paragraphs [0004]-[0048], and figures 1-7	1-20
A	CN 1334312 A (KANTO CHEMICAL CO., INC.) 06 February 2002 (2002-02-06) entire document	1-20
A	JP H02163935 A (FUJITSU LIMITED) 25 June 1990 (1990-06-25) entire document	1-20



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

11 September 2019

Date of mailing of the international search report

24 October 2019

Name and mailing address of the ISA/CN

China National Intellectual Property Administration (ISA/
CN)
No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2019/086766

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	1487344	A	07 April 2004	JP	2004088103	A	18 March 2004
				TW	200403512	A	01 March 2004
				TW	I227362	B	01 February 2005
				CN	1279594	C	11 October 2006
				US	2004038438	A1	26 February 2004
CN	102655089	A	05 September 2012	US	9633844	B2	25 April 2017
				WO	2013071811	A1	23 May 2013
				US	2014057419	A1	27 February 2014
				CN	102655089	B	12 August 2015
CN	1540719	A	27 October 2004	CN	1259693	C	14 June 2006
CN	102651311	A	29 August 2012	CN	102651311	B	17 December 2014
CN	1334312	A	06 February 2002	JP	2002043274	A	08 February 2002
				KR	20020009511	A	01 February 2002
				EP	1176633	A2	30 January 2002
				US	2002037654	A1	28 March 2002
				EP	1176633	A3	29 October 2003
JP	H02163935	A	25 June 1990	None			

国际检索报告

国际申请号

PCT/CN2019/086766

A. 主题的分类

H01L 21/02 (2006.01) i

按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献 (标明分类系统和分类号)

H01L21/-

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用))

CNXTX;CNABS;VEN;WOTXT;USTXT;EPTXT;CNKI;半导体, 晶体管, 显示, 非晶硅, 多晶硅, 准分子激光退火, 氧化, 突起, 凸, 粗糙, 刻蚀, 蚀刻, 沉积, 缓冲, semiconductor, transistor, display, amorphous silicon, polycrystalline silicon, excimer laser annealing, ELA, oxidate, protrusion, protrude, roughness, etch, deposit, buffer

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 1487344 A (统宝光电股份有限公司) 2004年 4月 7日 (2004 - 04 - 07) 说明书第1页第11行至第2页第7行、第3页第4行至第4页第24行, 附图1a-1d	1-20
X	CN 102655089 A (京东方科技集团股份有限公司) 2012年 9月 5日 (2012 - 09 - 05) 说明书第2-4、18-33段, 附图1-4	1-20
X	CN 1540719 A (友达光电股份有限公司) 2004年 10月 27日 (2004 - 10 - 27) 说明书第1页倒数第2行至第2页第12行、第5页第3行至第7页第20行, 附图1-3	1-20
X	CN 102651311 A (京东方科技集团股份有限公司) 2012年 8月 29日 (2012 - 08 - 29) 说明书第4-48段, 附图1-7	1-20
A	CN 1334312 A (关东化学株式会社) 2002年 2月 6日 (2002 - 02 - 06) 全文	1-20
A	JP H02163935 A (FUJITSU LTD) 1990年 6月 25日 (1990 - 06 - 25) 全文	1-20

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2019年 9月 11日

国际检索报告邮寄日期

2019年 10月 24日

ISA/CN的名称和邮寄地址

中国国家知识产权局 (ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

廖艳闰

电话号码 86-(20)-28958731

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2019/086766

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	1487344	A	2004年 4月 7日	JP	2004088103	A	2004年 3月 18日
				TW	200403512	A	2004年 3月 1日
				TW	1227362	B	2005年 2月 1日
				CN	1279594	C	2006年 10月 11日
				US	2004038438	A1	2004年 2月 26日
CN	102655089	A	2012年 9月 5日	US	9633844	B2	2017年 4月 25日
				WO	2013071811	A1	2013年 5月 23日
				US	2014057419	A1	2014年 2月 27日
				CN	102655089	B	2015年 8月 12日
CN	1540719	A	2004年 10月 27日	CN	1259693	C	2006年 6月 14日
CN	102651311	A	2012年 8月 29日	CN	102651311	B	2014年 12月 17日
CN	1334312	A	2002年 2月 6日	JP	2002043274	A	2002年 2月 8日
				KR	20020009511	A	2002年 2月 1日
				EP	1176633	A2	2002年 1月 30日
				US	2002037654	A1	2002年 3月 28日
				EP	1176633	A3	2003年 10月 29日
JP	H02163935	A	1990年 6月 25日	无			