

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4831375号
(P4831375)

(45) 発行日 平成23年12月7日(2011.12.7)

(24) 登録日 平成23年9月30日(2011.9.30)

(51) Int.Cl. F I
G06F 17/50 (2006.01) G O 6 F 17/50 6 7 4
 G O 6 F 17/50 6 6 4 G

請求項の数 3 (全 20 頁)

<p>(21) 出願番号 特願2009-152760 (P2009-152760) (22) 出願日 平成21年6月26日(2009.6.26) (65) 公開番号 特開2011-8620 (P2011-8620A) (43) 公開日 平成23年1月13日(2011.1.13) 審査請求日 平成22年7月13日(2010.7.13)</p>	<p>(73) 特許権者 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (74) 代理人 110000682 特許業務法人ワンディーIPパートナーズ (72) 発明者 後藤 敦子 東京都港区芝五丁目7番1号 日本電気株式会社内 審査官 伊知地 和之</p>
---	--

最終頁に続く

(54) 【発明の名称】 検証装置、検証方法、及びプログラム

(57) 【特許請求の範囲】

【請求項1】

半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリストである被検証回路と、に対して論理変更が実施された場合に、前記被検証回路を検証するための検証装置であって、

前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、基準回路側ポイント抽出部と、

前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

10

20

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、被検証回路側ポイント抽出部と、

前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、

対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、

そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントと、の等価性を評価する、検証スクリプトを生成する、検証スクリプト生成部とを、備えていることを特徴とする検証装置。

【請求項 2】

半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリストである被検証回路と、に対して論理変更が実施された場合に、前記被検証回路を検証するための方法であって、

(a) コンピュータによって、前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、

取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(b) 前記コンピュータによって、前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、

当該ステップで取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(c) 前記コンピュータによって、前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、

対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、

そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントと、の等価性を評価する、検証スクリプトを生成する、ステップとを、有することを特徴とする検証方法。

【請求項 3】

半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリス

10

20

30

40

50

トである被検証回路と、に対して論理変更が実施された場合に、コンピュータによって、前記被検証回路を検証するためのプログラムであって、前記コンピュータに、

(a) 前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(b) 前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(c) 前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、

対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、

そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントとの等価性を評価する、検証スクリプトを生成する、ステップとを、実行させることを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基準回路と被検証回路とに修正が加えられた場合に、回路全体の検証を実行する、検証装置、検証方法、及びプログラムに関する。

【背景技術】

【0002】

半導体装置（例えばLSI）の設計工程（以下「半導体設計工程」という。）においては、回路の微細化に伴い、ECO（Engineering Change Order：設計後の回路変更）の発生頻度が上昇し、ECOの重要性が高くなっている。ECOでは、例えば、RTL（Register Transfer Level）で記述された論理回路とネットリストとの論理が合うように論理変更が行われ、それぞれに対して修正が行われる。

【0003】

ところで、ECOにおいては、修正は手修正によって行われるため、設計者が、間違っただ修正を行う可能性が高く、そして、間違っているかどうかを判明するまでに時間がかかることがある。よって、間違いがあった場合は、修正間違いの修正も必要となるため、TAT（Turn Around Time）が増加してしまう。

【0004】

一方、特許文献1は、ECOの実行工程において、修正されたHDL記述における、修正前の論理回路との差分箇所を階層化し、更に、階層化された箇所を論理合成して新たな

10

20

30

40

50

論理回路を作成し、これを修正前の論理回路の該当部分と取り換える技術を開示している。特許文献 1 に開示の技術によれば、差分箇所の階層化により、論理合成の実行単位を小さくすることができ、再論理合成及び再論理等価検証の実行時間及び確認時間が短縮される。その結果、T A T の増加が抑制される。

【 0 0 0 5 】

但し、特許文献 1 に開示の技術には、配線の遅延及び素子の配置上の制限等に起因してネットリストが手修正された場合に対応できないという問題（第 1 の問題）がある。また、従来からの E C O においては、ネットリストに対して手修正が行われた場合は、修正前のネットリストと修正後のネットリストとの差分が数行であったとしても、チップ全体で検証を実行する必要がある。このため、設計に時間がかかり、効率化を図ることができないという問題（第 2 の問題）がある。

10

【 0 0 0 6 】

第 2 の問題に対しては、例えば、検証ツールを用いて検証ポイントを指定し、検証範囲を狭めることによって、解消が可能であるとも考えられる。しかしながら、このような手法を採用した場合は、ネットリストに、設計者が意識していない接続が存在しているときに、検証漏れが起きるといった別の問題（第 3 の問題）が発生してしまう。

【 0 0 0 7 】

これら第 1 ~ 第 3 の問題を解消するため、例えば、特許文献 2 は、回路パラメータが変更された場合に、回路全体の中から、回路パラメータの変更によって影響を受ける部分を抽出し、抽出した部分についてのみ回路シミュレーションを実行する技術を開示している。

20

【 0 0 0 8 】

特許文献 2 に開示の技術によれば、ネットリストの手修正にも対応できるため、第 1 の問題は解消される。また、特許文献 2 に開示の技術では、特定された回路についてのみシミュレーションが行われるので、第 2 の問題も解消される。更に、回路パラメータの変更によって影響を受ける部分は自動的に抽出されるので、特許文献 2 に開示の技術では、第 3 の問題が発生する余地はない。

【先行技術文献】

【特許文献】

【 0 0 0 9 】

【特許文献 1】特開 2 0 0 7 - 3 2 8 6 4 6 号公報

【特許文献 2】特開平 9 - 5 4 7 8 7 号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 1 0 】

しかしながら、上記特許文献 2 に開示の技術では、抽出された部分についてのみ検証が行われ、修正後の回路全体についての検証は行われなため、回路全体の検証が必要な場合に対応できないという問題がある。このため、回路全体を検証しつつ、設計時間の短縮化及び効率化を図り得る技術の開発が求められている。

【 0 0 1 1 】

本発明の目的は、上記問題を解消し、検証済みの基準回路と被検証回路とに修正が加えられた場合に、回路全体を検証しつつ、設計時間の短縮化及び効率化を図り得る、検証装置、検証方法、及びプログラムを提供することにある。

40

【課題を解決するための手段】

【 0 0 1 2 】

上記目的を達成するため、本発明における検証装置は、半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリストである被検証回路と、に対して論理変更が実施された場合に、前記被検証回路を検証するための検証装置であって、

前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論

50

理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、基準回路側ポイント抽出部と、

前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、被検証回路側ポイント抽出部と、

前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、

対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、

そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントと、の等価性を評価する、検証スクリプトを生成する、検証スクリプト生成部とを、備えていることを特徴とする。

【 0 0 1 3 】

また、上記目的を達成するため、本発明における検証方法は、半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリストである被検証回路と、
対して論理変更が実施された場合に、前記被検証回路を検証するための方法であって、

(a) コンピュータによって、前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(b) コンピュータによって、前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、

当該ステップで取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイン

10

20

30

40

50

トとして、抽出する、ステップと、

(c) コンピュータによって、前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、
対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、
そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントと、の等価性を評価する、検証スクリプトを生成する、ステップとを、有することを特徴とする。

10

【0014】

更に、上記目的を達成するため、本発明におけるプログラムは、半導体設計工程において、ハードウェア記述言語によって記述されたレジスタトランスファレベルでの論理回路である基準回路と、前記基準回路から作成され、且つネットリストである被検証回路と、
に対して論理変更が実施された場合に、コンピュータによって、前記被検証回路を検証するためのプログラムであって、
前記コンピュータに、

(a) 前記基準回路における前記論理変更によって変更された信号、前記基準回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記基準回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

20

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記基準回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記基準回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(b) 前記被検証回路における前記論理変更によって変更された信号、前記被検証回路から前記論理変更によって削除されたインスタンスに含まれる信号、及び前記被検証回路に前記論理変更によって追加されたインスタンスに含まれる信号を特定する情報を取得し、
取得した情報によって特定される前記信号それぞれの経路に存在するレジスタ又は外部出力端子を特定し、

30

特定した前記レジスタ、又は特定した前記外部出力端子を、論理変更前及び論理変更後のいずれにおいても前記被検証回路に存在することを条件に、論理変更前及び論理変更後それぞれの前記被検証回路における、前記論理変更によって信号の入力値が変化するポイントとして、抽出する、ステップと、

(c) 前記基準回路に含まれるレジスタ及び外部出力端子と前記被検証回路に含まれるレジスタ及び外部出力端子との対応関係に基づいて、前記基準回路における前記ポイントと、前記被検証回路における前記ポイントとを対比し、

対比の結果、前記基準回路又は前記被検証回路における前記ポイントが、他方の回路における前記ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における前記ポイントとして追加し、
そして、前記基準回路における前記ポイントと、これに対応する前記被検証回路における前記ポイントとの等価性を評価する、検証スクリプトを生成する、ステップとを、実行させることを特徴とする。

40

【発明の効果】

【0015】

以上の特徴により、本発明における検証装置、検証方法、及びプログラムによれば、検証済みの基準回路と被検証回路とに修正が加えられた場合に、回路全体を検証しつつ、設計時間の短縮化及び効率化を図ることができる。

【図面の簡単な説明】

50

【 0 0 1 6 】

【図 1】図 1 は、本発明の実施の形態における検証装置の概略構成を示すブロック図である。

【図 2】図 2 (a) ~ (c) は、それぞれ本実施の形態で用いられる基準回路の一例を示す図である。

【図 3】図 3 (a) ~ (c) は、それぞれ本実施の形態で用いられる被検証回路の一例を示す図である。

【図 4】図 4 は、本発明の実施の形態における検証装置の全体の動作を示すフロー図である。

【図 5】図 5 は、図 4 中のステップ S 2 を具体的に示すフロー図である。

10

【図 6】図 6 は、図 4 中のステップ S 3 を具体的に示すフロー図である。

【図 7】図 7 は、図 5 中のステップ A 7、A 8、図 6 中のステップ B 7、B 8 での判定処理を説明するための図であり、図 7 (a) は論理変更前の回路を示し、図 7 (b) は論理変更後の回路を示している。

【図 8】図 8 は、図 5 中のステップ A 7、A 8、図 6 中のステップ B 7、B 8 での判定処理を説明するための図であり、図 8 (a) は論理変更前の回路を示し、図 8 (b) は論理変更後の回路を示している。

【図 9】図 9 (a) はマッチング情報の一例を示す図である。図 9 (b) は検証ポイントのリストの一例を示す図である。図 9 (c) は検証ポイントのマージ結果の一例を示す図である。図 9 (d) は検証スクリプトの一例を示す図である。

20

【発明を実施するための形態】

【 0 0 1 7 】

(実施の形態)

以下、本発明の実施の形態における、検証装置、検証方法、及びプログラムについて、図 1 ~ 図 9 を参照しながら説明する。最初に、本発明の実施の形態における検証装置の構成について図 1 を用いて説明する。図 1 は、本発明の実施の形態における検証装置の概略構成を示すブロック図である。

【 0 0 1 8 】

図 1 に示す本実施の形態における検証装置 1 0 は、半導体設計工程 (L S I 設計工程) において、検証済みの基準回路と、基準回路から作成された被検証回路とに対して論理変更が実施された場合に、被検証回路を検証するための装置である。本実施の形態において、基準回路としては、ハードウェア記述言語 (H D L : Hardware Description Language) によってレジスタトランスファレベル (R T L) で記述された論理回路が挙げられる。また、被検証回路としては、H D L 記述の論理回路を論理合成して得られたネットリストが挙げられる。

30

【 0 0 1 9 】

図 1 に示すように、検証装置 1 0 は、基準回路側ポイント抽出部 2 0 と、被検証回路側ポイント抽出部 3 0 と、検証スクリプト生成部 4 0 とを備えている。このうち、基準回路側ポイント抽出部 2 0 は、基準回路での論理変更によって変更された信号に関する情報に基づいて、論理変更前及び論理変更後それぞれの基準回路における、論理変更によって信号の入力値が変化するポイント (検証ポイント) を抽出する。また、基準回路側ポイント抽出部 2 0 は、抽出した検証ポイントのリスト 2 3 を作成し、これを検証スクリプト生成部 4 0 に入力する。

40

【 0 0 2 0 】

被検証回路側ポイント抽出部 3 0 は、被検証回路での論理変更によって変更された信号に関する情報に基づいて、論理変更前及び論理変更後それぞれの被検証回路における、論理変更によって信号の入力値が変化するポイント (検証ポイント) を抽出する。また、被検証回路側ポイント抽出部 3 0 は、抽出した検証ポイントのリスト 3 3 を作成し、これを検証スクリプト生成部 4 0 に入力する。

【 0 0 2 1 】

50

検証スクリプト生成部 40 は、基準回路側ポイント抽出部 20 によって抽出された検証ポイントと、被検証回路側ポイント抽出部 30 によって抽出された検証ポイントとを用いて、被検証回路を検証する検証スクリプト 41 を生成する。また、検証スクリプト生成部 40 は、生成した検証スクリプト 41 を、後述する検証実行部 50 に入力する。

【0022】

このように、検証装置 10 では、検証済みの基準回路と被検証回路とに、論理変更による修正が加えられると、基準回路と被検証回路との両方から、論理変更によって信号の入力値が変化するポイント（検証ポイント）が抽出される。そして、抽出された検証ポイントにより、検証範囲が適切な範囲に設定された検証スクリプトが作成されるので、TAT の短縮が可能となる。また、各回路から抽出された検証ポイントは、論理変更によって変更された各回路の信号に関する情報に基づいて、回路全体から抽出されているので、生成された検証スクリプトの実行により、回路全体が検証される。従って、検証装置 10 によれば、回路全体を検証しつつ、設計時間の短縮化及び効率化を図ることが可能となる。

10

【0023】

ここで、本実施の形態における検証装置 10 の構成について図 2 及び図 3 を用いて更に具体的に説明する。図 2 (a) ~ (c) は、それぞれ本実施の形態で用いられる基準回路の一例を示す図である。図 3 (a) ~ (c) は、それぞれ本実施の形態で用いられる被検証回路の一例を示す図である。

【0024】

本実施の形態では、図 1 に示すように、基準回路側ポイント抽出部 20 には、リスト 70 ~ 72 が入力される。基準回路側ポイント抽出部 20 は、論理変更前の基準回路での論理変更によって変更された信号に関する情報として、リスト 70 ~ 72 を取得する。また、基準回路側ポイント抽出部 20 には、論理変更前の基準回路 73 と論理変更後の基準回路 74 も入力される。

20

【0025】

リスト 71 は、基準回路における論理変更によって変更された信号のリストである。例えば、リスト 71 に含まれる信号としては、図 2 (a) に示す「信号 Y」、図 2 (b) に示す「信号 K 及び T」といった論理変更のあったインスタンスの信号が挙げられる。また、図 2 (c) に示す「pin 3」といった、接続先が変更された出力ピンの出力信号（出力ネット）も挙げられる。

30

【0026】

また、リスト 70 は、基準回路から論理変更によって削除されたインスタンスに含まれる信号のリストである。リスト 70 に含まれる信号としては、論理変更後に削除された論理式の出力信号や、削除された出力ピンの出力信号が挙げられる。具体的には、図 2 (a) に示す「信号 B」、図 2 (b) に示す「信号 A」、「信号 B」、及び「信号 C」、図 2 (c) に示す「信号 B」が挙げられる。

【0027】

更に、リスト 72 は、基準回路に論理変更によって追加されたインスタンスに含まれる信号のリストである。リスト 72 に含まれる信号としては、論理変更後に追加された論理式の出力信号や、追加された出力ピンの出力信号が挙げられる。具体的には、図 2 (a) に示す「信号 C」、図 2 (b) に示した「信号 A」、「信号 B」、及び「信号 C」、図 2 (c) に示した「信号 C」が挙げられる。

40

【0028】

また、本実施の形態では、図 1 に示すように、被検証回路側ポイント抽出部 30 には、リスト 75 ~ 77 が入力される。被検証回路側ポイント抽出部 30 は、被検証回路での論理変更によって変更された信号に関する情報として、リスト 75 ~ 77 を取得する。また、被検証回路側ポイント抽出部 30 には、論理変更前の被検証回路 78 と論理変更後の被検証回路 79 も入力される。

【0029】

リスト 76 は、被検証回路における論理変更によって変更された信号のリストである。

50

例えば、リスト76に含まれる信号としては、図3(a)に示す「信号Y」、図3(b)に示す「信号K及びT」といった論理変更のあったインスタンスの信号が挙げられる。また、図3(c)に示す「pin3」といった、接続先が変更された出力ピンの出力信号(出力ネット)も挙げられる。なお、図3(a)、(b)、(c)は、それぞれ、図2(a)、(b)、(c)に対応している。

【0030】

また、リスト75は、被検証回路から論理変更によって削除されたインスタンスに含まれる信号のリストであり、上述したリスト70と同様のリストである。具体的には、図3(a)に示す「信号B」、図3(b)に示す「信号A」、「信号B」、及び「信号C」、図3(c)に示す「信号B」が挙げられる。

10

【0031】

更に、リスト77は、被検証回路に論理変更によって追加されたインスタンスに含まれる信号のリストであり、上述したリスト72と同様のリストである。具体的には、図3(a)に示す「信号C」、図3(b)に示す「信号A」、「信号B」、及び「信号C」、図3(c)に示す「信号C」が挙げられる。

【0032】

また、本実施の形態では、基準回路側ポイント抽出部20は、変更前抽出部21と、変更後抽出部22とを備えている。変更前抽出部21は、リスト70及び71を用いて、論理変更前の基準回路73における検証ポイントを抽出する。

【0033】

20

具体的には、変更前抽出部21は、論理変更前の基準回路73から、リスト70及び71に含まれる各信号の経路(ルート)を特定し、更に、特定したルートに存在するレジスタ又は外部出力端子を特定する。そして、変更前抽出部21は、特定したレジスタ、又は特定した外部出力端子を、論理変更前及び論理変更後のいずれにおいても基準回路に存在することを条件として、検証ポイントとして抽出する。なお、このようにして特定されたレジスタ及び外部出力端子は、以降の説明において「コンペアポイント」と称する場合もある。

【0034】

また、変更後抽出部22は、リスト71及び72を用いて、論理変更後の基準回路74における検証ポイントを抽出する。具体的には、変更後抽出部22は、論理変更後の基準回路74から、リスト71及び72に含まれる各信号のルートを特定し、更に、特定したルートに存在するレジスタ又は外部出力端子(コンペアポイント)を特定する。そして、変更後抽出部22は、特定したレジスタ、又は特定した外部出力端子を、論理変更前及び論理変更後のいずれにおいても基準回路に存在することを条件として、検証ポイントとして抽出する。

30

【0035】

変更前抽出部21及び変更後抽出部22による抽出処理が終了すると、基準回路側ポイント抽出部20は、変更前抽出部21が抽出した検証ポイントと、変更後抽出部22が抽出した検証ポイントとを検証スクリプト生成部40に出力する。図1において、23は、変更前抽出部21が抽出した検証ポイントと、変更後抽出部22が抽出した検証ポイントとを含むリストを示している。

40

【0036】

更に、本実施の形態では、被検証回路側ポイント抽出部30も、基準回路側ポイント抽出部20と同様に、変更前抽出部31と、変更後抽出部32とを備えている。変更前抽出部31は、リスト75及び76を用いて、論理変更前の被検証回路78における検証ポイントを抽出する。このとき、変更前抽出部31は、抽出対象として被検証回路を用いる以外は、上述した変更前抽出部21と同様のプロセスによって抽出処理を実行する。

【0037】

具体的には、変更前抽出部31は、論理変更前の被検証回路78から、リスト75及び76に含まれる各信号のルートを特定し、更に、特定したルートに存在するレジスタ又は

50

外部出力端子（コンペアポイント）を特定する。そして、変更前抽出部 3 1 は、特定したレジスタ、又は特定した外部出力端子を、論理変更前及び論理変更後のいずれにおいても被検証回路に存在することを条件として、検証ポイントとして抽出する。

【 0 0 3 8 】

また、変更後抽出部 3 2 は、リスト 7 6 及び 7 7 を用いて、論理変更後の被検証回路 7 9 における検証ポイントを抽出する。このとき、変更後抽出部 3 2 は、抽出対象として被検証回路を用いる以外は、上述した変更後抽出部 2 2 と同様のプロセスによって抽出処理を実行する。

【 0 0 3 9 】

具体的には、変更後抽出部 3 2 は、論理変更後の被検証回路 7 9 から、リスト 7 6 及び 7 7 に含まれる各信号のルートを特定し、更に、特定したルートに存在するレジスタ又は外部出力端子（コンペアポイント）を特定する。そして、変更後抽出部 3 2 は、特定したレジスタ、又は特定した外部出力端子を、論理変更前及び論理変更後のいずれにおいても被検証回路に存在することを条件として、検証ポイントとして抽出する。

10

【 0 0 4 0 】

変更前抽出部 3 1 及び変更後抽出部 3 2 による抽出処理が終了すると、被検証回路側ポイント抽出部 3 0 は、変更前抽出部 3 1 が抽出した検証ポイントと、変更後抽出部 3 2 が抽出した検証ポイントとを検証スクリプト生成部 4 0 に出力する。図 1 において、3 3 は、変更前抽出部 3 1 が抽出した検証ポイントと、変更後抽出部 3 2 が抽出した検証ポイントとを含むリストを示している。

20

【 0 0 4 1 】

また、本実施の形態では、検証装置 1 0 は、基準回路側ポイント抽出部 2 0、被検証回路側ポイント抽出部 3 0、及び検証スクリプト生成部 4 0 に加えて、検証実行部 5 0 と、記憶部 6 0 とを備えている。

【 0 0 4 2 】

記憶部 6 0 は、マッチング情報を記憶している。マッチング情報は、基準回路に含まれるレジスタ及び外部出力端子と、被検証回路に含まれるレジスタ及び外部出力端子との対応関係を含む情報である。言い換えると、マッチング情報は、基準回路における検証ポイントとして検出される可能性のあるコンペアポイントと、被検証回路における検証ポイントとして検出される可能性のあるコンペアポイントとの対応関係を特定する。

30

【 0 0 4 3 】

検証スクリプト生成部 4 0 は、本実施の形態では、マッチング情報によって特定される対応関係に基づいて、基準回路における検証ポイントと、被検証回路における検証ポイントとを対比する。なお、基準回路における検証ポイントは、リスト 2 3 によって特定され、被検証回路における検証ポイントは、リスト 3 3 によって特定される。

【 0 0 4 4 】

また、検証スクリプト生成部 4 0 は、対比の結果、基準回路又は被検証回路における検証ポイントが、他方の回路における検証ポイントに対応していない場合は、対応するレジスタ又は外部出力端子を、他方の回路における検証ポイントとして追加する。そして、検証スクリプト生成部 4 0 は、基準回路における検証ポイント（追加された検証ポイントを含む）と、これに対応する被検証回路における検証ポイント（追加された検証ポイントを含む）との等価性を評価する検証スクリプトを生成する。

40

【 0 0 4 5 】

検証実行部 5 0 は、生成された検証スクリプトを実行し、被検証回路を検証する。具体的には、検証スクリプトには、指定された二つの検証ポイントの等価性の判断を指示する命令が記述されている。検証実行部 5 0 は、従来からの半導体設計で利用される検証ツールを利用可能に構成されており、検証スクリプトに記述されている命令を実行し、指定された二つの検証ポイントの等価性を判断する。

【 0 0 4 6 】

また、本実施の形態では、論理変更により、基準回路及び被検証回路に新たにレジスタ

50

及び外部出力端子が追加されたときは、追加されたレジスタ及び外部出力端子を含むマッチング情報が、検証実行部 50 に入力される。この場合、検証実行部 50 は、記憶部 60 に記憶されているマッチング情報を更新する。

【0047】

次に、本発明の実施の形態における検証装置 10 の動作について図 4 ~ 図 9 を用いて説明する。まず、検証装置 10 の全体の動作について説明する。図 4 は、本発明の実施の形態における検証装置の全体の動作を示すフロー図である。また、本実施の形態における検証方法は、検証装置 10 を動作させることによって実施される。このため、本実施の形態における検証方法の説明は、以下の検証装置 10 の動作の説明に代える。また、以下の説明においては適宜図 1 ~ 図 3 を参照する。

10

【0048】

図 4 に示すように、最初に、基準回路側ポイント抽出部 20 に、リスト 70 ~ 72 が入力され、被検証回路側ポイント抽出部 30 に、リスト 75 ~ 77 が入力される（ステップ S1）。また、ステップ S1 において、基準回路側ポイント抽出部 20 には、論理変更前の基準回路 73、及び論理変更後の基準回路 74 も入力される。更に、被検証回路側ポイント抽出部 30 には、論理変更前の被検証回路 78、及び論理変更後の被検証回路 79 も入力される。

【0049】

次に、基準回路側ポイント抽出部 20 において、変更前抽出部 21 が、リスト 70 及び 71 を用いて、論理変更前の基準回路 73 における検証ポイントを抽出する（ステップ S2）。また、変更後抽出部 22 が、リスト 71 及び 72 を用いて、論理変更後の基準回路 74 における検証ポイントを抽出する（ステップ S3）。

20

【0050】

次に、被検証回路側ポイント抽出部 30 において、変更前抽出部 31 は、リスト 75 及び 76 を用いて、論理変更前の被検証回路 78 における検証ポイントを抽出する（ステップ S4）。また、変更後抽出部 32 は、リスト 76 及び 77 を用いて、論理変更後の被検証回路 79 における検証ポイントを抽出する（ステップ S5）。

【0051】

また、ステップ S2 において変更前抽出部 21 が抽出した検証ポイントと、ステップ S3 において変更後抽出部 22 が抽出した検証ポイントとは、検証スクリプト生成部 40 へと出力される。同様に、ステップ S4 において変更前抽出部 31 が抽出した検証ポイントと、ステップ S5 において変更後抽出部 32 が抽出した検証ポイントも、検証スクリプト生成部 40 へと出力される。なお、ステップ S2 ~ S5 の実行順序は、限定されるものではない。また、ステップ S2、S3、S4、及び S5 は、同時に実行されていても良い。

30

【0052】

次に、検証スクリプト生成部 40 は、マッチング情報を参照し、ステップ S2 及び S3 によって抽出された基準回路の検証ポイントと、ステップ S4 及び S5 によって抽出された被検証回路の検証ポイントとを用いて、検証スクリプト 41 を生成する（ステップ S6）。

【0053】

その後、検証実行部 50 は、ステップ S6 によって作成された検証スクリプトを実行し、被検証回路を検証する（ステップ S7）。具体的には、検証スクリプトには、指定された二つの検証ポイントの等価性の判断を指示する命令が記述されている。ステップ S7 においては、指定された二つの検証ポイントの等価性が判断される。ステップ S7 の結果が、外部に出力され、検証装置 10 における処理は終了する。

40

【0054】

ここで、上述したステップ S2 及び S3 について、図 5 ~ 図 8 を用いて具体的に説明する。図 5 は、図 4 中のステップ S2 を具体的に示すフロー図である。図 6 は、図 4 中のステップ S3 を具体的に示すフロー図である。図 7 及び図 8 は、図 5 中のステップ A7、A9、図 6 中のステップ B7、B9 での判定処理を説明するための図であり、図 7 (a) 及

50

び図 8 (a) は論理変更前の回路を示し、図 7 (b) 及び図 8 (b) は論理変更後の回路を示している。

【 0 0 5 5 】

まず、図 5 に基づきステップ S 2 について説明する。最初に、変更前抽出部 2 1 は、前提として、リスト 7 0 及び 7 1 に含まれる信号を特定し、検証ポイントを抽出 (サーチ) するためにルートリスト (ルートリスト) を作成する。そして、図 5 に示すように、変更前抽出部 2 1 は、検証ポイントをサーチするためのルートリストから最初のルートを選択する (ステップ A 1) 。

【 0 0 5 6 】

次に、変更前抽出部 2 1 は、サーチ対象となるルートを設定し (ステップ A 2)、続いて、設定されたルートに含まれるルート (以下「子ルート」とする。) の中から、サーチ対象となる子ルートを設定する (ステップ A 3) 。

【 0 0 5 7 】

次に、変更前抽出部 2 1 は、設定された子ルートから始まる出力側のコーンを特定し、特定したコーンをレジスタ又は外部出力端子まで辿り、それに含まれるコンペアポイントを抽出する。そして、変更前抽出部 2 1 は、特定したコーンに含まれるコンペアポイントの一つを、ステップ A 5 ~ A 8 での判定の対象に設定する (ステップ A 4) 。

【 0 0 5 8 】

次に、変更前抽出部 2 1 は、ステップ A 4 で設定されたコンペアポイントが、基準回路側の検証ポイントのリスト (検証リスト) 2 3 に登録されているかどうかを判定する (ステップ A 5) 。変更前抽出部 2 1 は、登録されている場合は、ステップ A 1 1 を実行し、登録されていない場合は、ステップ A 4 で設定されたコンペアポイントがレジスタ及び外部出力端子のいずれであるかを判定する (ステップ A 6) 。

【 0 0 5 9 】

ステップ A 6 の判定の結果、ステップ A 4 で設定されたコンペアポイントが外部出力端子である場合は、変更前抽出部 2 1 は、この外部出力端子が論理変更後の基準回路に存在するかどうかを判定する (ステップ A 7) 。

【 0 0 6 0 】

ステップ A 7 の判定の結果、図 7 (a) 及び (b) に示すように、外部出力端子が論理変更後の基準回路にも存在する場合は、変更前抽出部 2 1 は、ステップ A 4 で設定されたコンペアポイントを検証リスト 2 3 に登録し (ステップ A 8)、その後、ステップ A 1 1 を実行する。

【 0 0 6 1 】

一方、ステップ A 7 の判定の結果、図 8 (a) 及び (b) に示すように、外部出力端子が論理変更後の基準回路に存在しない場合 (例えば、外部出力端子が図 8 (a) 中の「out 2」である場合) は、変更前抽出部 2 1 は、ステップ A 1 1 を実行する。この場合、ステップ A 4 で設定されたコンペアポイントの検証リスト 2 3 への登録は行われない。

【 0 0 6 2 】

また、ステップ A 6 の判定の結果、ステップ A 4 で設定されたコンペアポイントがレジスタである場合は、変更前抽出部 2 1 は、このレジスタが論理変更後の基準回路に存在するかどうかを判定する (ステップ A 9) 。

【 0 0 6 3 】

ステップ A 9 の判定の結果、図 7 (a) 及び (b) に示すように、レジスタが論理変更後の基準回路にも存在する場合も、変更前抽出部 2 1 は、ステップ A 9 を実行して、ステップ A 4 で設定されたコンペアポイントを検証リスト 2 3 に登録する。

【 0 0 6 4 】

一方、ステップ A 9 の判定の結果、図 8 (a) 及び (b) に示すように、レジスタが論理変更後の基準回路に存在しない場合 (例えば、レジスタが図 8 (a) 中の「DFF 2」である場合) は、変更前抽出部 2 1 は、ステップ A 1 0 を実行する。

【 0 0 6 5 】

10

20

30

40

50

ステップA10では、変更前抽出部21は、ステップA4で設定されたコンペアポイントを、検証リスト23に登録せず、代わりに、上述したルートリストとは別の次のサーチの対象となるルートリストに登録する。なお、「次のサーチの対象となるルートリスト」とは、ステップA1～A14が実行される原因となった論理変更の後の行われる別の論理変更で用いられる、ルートリストをいう。

【0066】

次に、ステップA11では、変更前抽出部21は、ステップA4において特定したコーンに含まれる全てのコンペアポイントについてステップA5～A10が終了したかどうかを判定する。変更前抽出部21は、判定の結果、終了していない場合は、再度、ステップA5～A10を実行し、終了している場合は、ステップA12を実行する。

10

【0067】

次に、ステップA12では、変更前抽出部21は、ステップA2で設定されたルートに含まれる全ての子ルートについて、検証ポイントのサーチ(ステップA4～A11)が終了したかどうかを判定する。変更前抽出部21は、判定の結果、終了していない場合は、再度、ステップA4～A11を実行し、終了している場合は、ステップA13を実行する。

【0068】

次に、ステップA13では、変更前抽出部21は、ルートリストに含まれる全てのルートについて、検証ポイントのサーチ(ステップA3～A12)が終了したかどうかを判定する。変更前抽出部21は、判定の結果、終了していない場合は、次のサーチ対象となるルートを選択し(ステップA14)、その後、再度、ステップA3～A12を実行する。一方、終了している場合は、変更前抽出部21は、処理を終了する。これにより、図4に示すステップS2は終了する。

20

【0069】

このように、ステップA1～A14の実行により、変更前抽出部21は、論理変更前の回路のコンペアポイントのうち、論理変更によって入力値が変わる可能性のあるコンペアポイントを特定し、特定したコンペアポイントを検証ポイントとして抽出する。

【0070】

続いて、図6に基づきステップS3について説明する。最初に、変更後抽出部22は、前提として、変更前抽出部21と同様に、リスト71及び72に含まれる信号を特定し、検証ポイントを抽出(サーチ)するためにルートのリスト(ルートリスト)を作成する。そして、図6に示すように、変更後抽出部22は、検証ポイントをサーチするためのリストから最初のルートを選択する(ステップB1)。

30

【0071】

次に、変更後抽出部22は、サーチ対象となるルートを設定し(ステップB2)、続いて、設定されたルートに含まれるルート(以下「子ルート」とする。)の中から、サーチ対象となる子ルートを設定する(ステップB3)。

【0072】

次に、変更後抽出部22は、設定された子ルートから始まる出力側のコーンを特定し、特定したコーンをレジスタ又は外部出力端子まで辿り、それに含まれるコンペアポイントを抽出する。そして、変更後抽出部22は、特定したコーンに含まれるコンペアポイントの一つを、ステップB5～B7、B9での判定の対象に設定する(ステップB4)。

40

【0073】

次に、変更後抽出部22は、ステップB4で設定されたコンペアポイントが、基準回路側の検証ポイントのリスト(検証リスト)23に登録されているかどうかを判定する(ステップB5)。変更後抽出部22は、登録されている場合は、ステップB11を実行し、登録されていない場合は、ステップB4で設定されたコンペアポイントがレジスタ及び外部出力端子のいずれであるかを判定する(ステップB6)。

【0074】

ステップB6の判定の結果、ステップB4で設定されたコンペアポイントが外部出力端

50

子である場合は、変更後抽出部 2 2 は、この外部出力端子が論理変更前の基準回路に存在するかどうかを判定する（ステップ B 7）。

【 0 0 7 5 】

ステップ B 7 の判定の結果、図 7 (a) 及び (b) に示すように、外部出力端子が論理変更前の基準回路にも存在する場合は、変更後抽出部 2 2 は、ステップ B 4 で設定されたコンペアポイントを検証リスト 2 3 に登録し（ステップ B 8 ）、その後、ステップ B 1 1 を実行する。

【 0 0 7 6 】

一方、ステップ B 7 の判定の結果、外部出力端子が論理変更前の基準回路に存在しない場合は、変更後抽出部 2 2 は、ステップ B 1 1 を実行する。この場合、ステップ B 4 で設定されたコンペアポイントの検証リスト 2 3 への登録は行われない。

10

【 0 0 7 7 】

また、ステップ B 6 の判定の結果、ステップ B 4 で設定されたコンペアポイントがレジスタである場合は、変更後抽出部 2 2 は、このレジスタが論理変更前の基準回路に存在するかどうかを判定する（ステップ B 9 ）。

【 0 0 7 8 】

ステップ B 9 の判定の結果、図 7 (a) 及び (b) に示すように、レジスタが論理変更前の基準回路にも存在する場合も、変更後抽出部 2 2 は、ステップ B 8 を実行して、ステップ B 4 で設定されたコンペアポイントを検証リスト 2 3 に登録する。

【 0 0 7 9 】

20

一方、ステップ B 9 の判定の結果、レジスタが論理変更前の基準回路に存在しない場合は、変更後抽出部 2 2 は、ステップ B 1 0 を実行する。

【 0 0 8 0 】

ステップ B 1 0 では、変更後抽出部 2 2 は、ステップ B 4 で設定されたコンペアポイントを、検証リスト 2 3 に登録せず、代わりに、上述したステップ A 1 0 と同様に、上述したルートリストとは別の次のサーチの対象となるルートリストに登録する。

【 0 0 8 1 】

次に、ステップ B 1 1 では、変更後抽出部 2 2 は、ステップ B 4 において特定したコンペアポイントに含まれる全てのコンペアポイントについてステップ B 5 ~ B 1 0 が終了したかどうかを判定する。変更後抽出部 2 2 は、判定の結果、終了していない場合は、再度、ステップ B 5 ~ B 1 0 を実行し、終了している場合は、ステップ B 1 2 を実行する。

30

【 0 0 8 2 】

次に、ステップ B 1 2 では、変更後抽出部 2 2 は、ステップ B 2 で設定されたルートに含まれる全ての子ルートについて、検証ポイントのサーチ（ステップ B 4 ~ B 1 1 ）が終了したかどうかを判定する。変更後抽出部 2 2 は、判定の結果、終了していない場合は、再度、ステップ B 4 ~ B 1 1 を実行し、終了している場合は、ステップ B 1 3 を実行する。

【 0 0 8 3 】

次に、ステップ B 1 3 では、変更後抽出部 2 2 は、ルートリストに含まれる全てのルートについて、検証ポイントのサーチ（ステップ B 3 ~ B 1 2 ）が終了したかどうかを判定する。変更後抽出部 2 2 は、判定の結果、終了していない場合は、次のサーチ対象となるルートを選択し（ステップ B 1 4 ）、その後、再度、ステップ B 3 ~ B 1 2 を実行する。一方、終了している場合は、変更後抽出部 2 2 は、処理を終了する。これにより、図 4 に示すステップ S 3 は終了する。

40

【 0 0 8 4 】

このように、ステップ B 1 ~ B 1 4 の実行により、変更後抽出部 2 2 は、論理変更後の回路のコンペアポイントのうち、論理変更によって入力値が変化した可能性のあるコンペアポイントを特定し、特定したコンペアポイントを検証ポイントとして抽出する。

【 0 0 8 5 】

また、図 4 に示したステップ S 4 では、被検証回路側ポイント抽出部 3 0 の変更前抽出

50

部 3 1 は、図 5 に示されたステップ A 1 ~ A 1 4 に準じた処理を実行する。但し、この場合は、リスト 7 5 及び 7 6 からルートリストが作成される。更に、ステップ A 1 ~ A 1 4 に準じた処理は、論理変更前の被検証回路を対象として行われる。

【 0 0 8 6 】

更に、図 4 に示したステップ S 5 では、被検証回路側ポイント抽出部 3 0 の変更後抽出部 3 2 は、図 6 に示されたステップ B 1 ~ B 1 4 に準じた処理を実行する。但し、この場合は、リスト 7 6 及び 7 7 からルートリストが作成される。また、ステップ B 1 ~ B 1 4 に準じた処理は、論理変更後の被検証回路を対象として行われる。

【 0 0 8 7 】

続いて、図 9 (a) ~ 図 9 (d) に示す例に基づいて、ステップ S 6 での処理を説明する。図 9 (a) はマッチング情報の一例を示す図である。図 9 (b) は検証ポイントのリストの一例を示す図である。図 9 (c) は検証ポイントのマージ結果の一例を示す図である。図 9 (d) は検証スクリプトの一例を示す図である。

10

【 0 0 8 8 】

図 9 (a) に示すマッチング情報から分かるように、本例では、基準回路のコンペアポイント a、b、c、d、e それぞれが、被検証回路のコンペアポイント a y、b y、c y、d y、e y それぞれに対応している。そして、本例では、図 9 (b) に示すように、基準回路側ポイント抽出部 2 0 が、検出ポイントとして、コンペアポイント a 及び b を検出している。また、図 9 (b) に示すように、被検証回路側ポイント抽出部 3 0 が、検出ポイントとして、コンペアポイント a y 及び c y を検出している。

20

【 0 0 8 9 】

検証スクリプト生成部 4 0 は、図 9 (a) に示したマッチング情報を用いて、図 9 (b) に示した検証ポイントのマージを行い、図 9 (d) に示す検証スクリプトを生成する。具体的には、まず、検証スクリプト生成部 4 0 は、基準回路における検証ポイントと、被検証回路における検証ポイントとを対比する。この結果、図 9 (b) の例では、検証スクリプト生成部 4 0 は、基準回路における検証ポイント b が、被検証回路における検証ポイントに対応しておらず、又、被検証回路における検証ポイント c y が、基準回路における検証ポイントに対応していないと判定する。

【 0 0 9 0 】

次に、検証スクリプト生成部 4 0 は、基準回路の検証ポイント b に対応するコンペアポイント b y を、被検証回路における検証ポイントとして追加し、更に、被検証回路の検証ポイント c y に対応するコンペアポイント c を、基準回路における検証ポイントとして追加する。このマージ処理による結果は、図 9 (c) に示す通りとなる。

30

【 0 0 9 1 】

次に、検証スクリプト生成部 4 0 は、基準回路における検証ポイント a、b、c と、これに対応する被検証回路における検証ポイント a y、b y、c y との等価性を評価する、検証スクリプトを生成する。ここで、例えば、基準回路のコンペアポイント \$ 1 と、被検証回路のコンペアポイント \$ 2 との等価性を評価するコマンドが「Verify Command \$1 \$2」であるとすると、検証スクリプトは、図 9 (d) に示す通りとなる。

【 0 0 9 2 】

図 9 (d) に示す検証スクリプトが、検証実行部 5 0 によって実行されると、基準回路における検証ポイント a、b、c と、これに対応する被検証回路における検証ポイント a y、b y、c y との等価性が評価され、結果が検証実行部 5 0 から出力される。

40

【 0 0 9 3 】

本実施の形態におけるプログラムは、コンピュータに、図 4 に示すステップ S 1 ~ S 7、図 5 に示すステップ A 1 ~ A 1 4、図 6 に示すステップ B 1 ~ B 1 4 を実行させるプログラムであれば良い。また、このプログラムをコンピュータにインストールして実行することにより、本実施の形態における検証装置 1 0 及び検証方法を実現することができる。

【 0 0 9 4 】

上記の場合、コンピュータの C P U (Central Processing Unit) は、基準回路側ポイ

50

ント抽出部 20、被検出回路側ポイント抽出部 30、検証スクリプト生成部 40、及び検証実行部 50として機能し、処理を行なう。また、記憶部 60は、コンピュータに備えられたハードディスクやメモリ等の記憶装置によって実現される。

【0095】

このように、本実施の形態における検証装置 10によれば、基準回路及び被検証回路それぞれの全体から検証ポイントが抽出される。そして、抽出された検証ポイントから生成された検証スクリプトによれば、検証ツールを用いて、論理変更による影響がある箇所のみを検証することができ、検証時間の短縮化を図ることが出来る。この結果、回路全体の検証と、設計時間の短縮化及び効率化とが、同時に達成される。

【産業上の利用可能性】

10

【0096】

以上のように、本発明によれば、検証済みの基準回路と被検証回路とに修正が加えられた場合に、回路全体を検証しつつ、設計時間の短縮化及び効率化を図ることができる。本発明は、半導体設計（LSI設計）に有用である。

【符号の説明】

【0097】


- 10 検証装置
- 20 基準回路側ポイント抽出部
- 21 変更前抽出部
- 22 変更後抽出部
- 23 基準回路側の検証ポイントのリスト
- 30 被検証回路側ポイント抽出部
- 31 変更前抽出部
- 32 変更後抽出部
- 33 被検証回路側の検証ポイントのリスト
- 40 検証スクリプト生成部
- 41 検証スクリプト
- 50 検証実行部
- 60 記憶部
- 70 基準回路から論理変更によって削除されたインスタンスに含まれる信号のリスト
- 71 基準回路における論理変更によって変更された信号のリスト
- 72 基準回路に論理変更によって追加されたインスタンスに含まれる信号のリスト
- 73 論理変更前の基準回路
- 74 論理変更後の基準回路
- 75 被検証回路から論理変更によって削除されたインスタンスに含まれる信号のリスト
- 76 被検証回路における論理変更によって変更された信号のリスト
- 77 被検証回路に論理変更によって追加されたインスタンスに含まれる信号のリスト
- 78 論理変更前の被検証回路
- 79 論理変更後の被検証回路

20

30


40

【図1】




【図2】


基準回路において論理変更のあった信号の例




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【 図 9 】

(a)

マッチング情報	
基準回路	被検証回路
a	a y
b	b y
c	c y
d	d y
e	e y

(b)

検証ポイントのリスト	
基準回路	被検証回路
a	a y
b	c y

(c)

検証ポイントのマージ結果	
基準回路	被検証回路
a	a y
b	b y
c	c y

(d)

検証スクリプト
Verify Command a ay
Verify Command b by
Verify Command c cy

フロントページの続き

- (56)参考文献 特開2003-058597(JP,A)
特開2007-328646(JP,A)
特開平05-312905(JP,A)
特開2005-038357(JP,A)

- (58)調査した分野(Int.Cl., DB名)
G06F 17/50
CSDB(日本国特許庁)