

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 6 部門第 3 区分

【発行日】平成 18 年 12 月 28 日 (2006.12.28)

【公開番号】特開 2005-158040 (P2005-158040A)

【公開日】平成 17 年 6 月 16 日 (2005.6.16)

【年通号数】公開・登録公報 2005-023

【出願番号】特願 2004-304748 (P2004-304748)

【国際特許分類】

G 0 6 F 12/10 (2006.01)

G 0 6 F 12/14 (2006.01)

【F I】

G 0 6 F 12/10 5 0 1 B

G 0 6 F 12/10 5 4 1

G 0 6 F 12/10 5 5 1 B

G 0 6 F 12/14 5 1 0 E

【手続補正書】

【提出日】平成 18 年 11 月 10 日 (2006.11.10)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

複数のマッピング・キャッシュであって、それぞれが、コンピューティング装置の複数の処理装置のうちの対応する 1 つに関連付けられ、仮想アドレスを物理アドレスに変換するために使用され、アドレス変換マップに基づいてマッピングを記憶する、前記複数のマッピング・キャッシュのうちの第 1 のマッピング・キャッシュから古くなったエントリをクリアする方法であって、当該方法は、

カウンタを保持すること、

前記複数のマッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュをフラッシュするたびに前記カウンタを更新すること、

前記アドレス変換マップ中の変更に応答して前記カウンタ値を記録し、記録されたカウンタ値を格納すること、

前記カウンタ値と前記記録済みのカウンタ値との比較に基づいて、前記アドレス変換マップ中の前記変更が行われて以来、前記複数のマッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュが必ずしも確実にフラッシュされていないことを決定すること、および

前記複数のマッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュをフラッシュすること

を備え、この方法ではポリシーがメモリに対する許容可能なアクセスを定義し、前記方法は、さらに、

エンティティが前記ポリシーに違反して前記メモリにアクセスできるようにする仮想アドレス・マッピングを、前記アドレス変換マップが前記エンティティに対してさらされないように前記アドレス変換マップのコンテンツを制御することを備え、

前記変更は、

前記ポリシーに一致する前記マップを置くかあるいは保持する、前記アドレス変換マップに対する修正、あるいは

前記マップに対する前記エンティティの書込みアクセスを制限する、前記アドレス変換マップに対する修正

を備えることを特徴とする方法。

【請求項 2】

前記アドレス変換マップは、前記メモリの一部に対するリンクを備え、前記アドレス変換マップのコンテンツを制御することは、前記メモリの前記一部分を前記エンティティからアクセス不可能にすることを備え、前記変更は、前記メモリの前記一部分に対するすべてのリンクを前記アドレス変換マップから取り除くことを備えることを特徴とする請求項 1 に記載の方法。

【請求項 3】

マッピング・キャッシュおよびそれに関連するカウンタを有する複数のプロセッサと、前記各マッピング・キャッシュがそれに基づいてマッピングを格納するアドレス変換マップを格納するメモリであって、該メモリに対するアクセスを管理するポリシーが存在し、該ポリシーに違反して前記メモリへのアクセスを可能にするマッピングについての露出を防止するように、そのコンテンツが制御される、前記アドレス変換マップ、を記憶するメモリと、

前記マッピング・キャッシュのうちの第 1 のマッピング・キャッシュをフラッシュし、前記マッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュがフラッシュされると前記カウンタのうちの第 1 のカウンタを増分する、第 1 のロジックと、

前記アドレス変換マップ中または前記アドレス変換マップに関するプロパティ中の変更に応答して前記第 1 のカウンタの値を記録する第 2 のロジックであって、前記記録済みのカウンタ値が前記変更に関連して記憶される第 2 のロジックと、

前記記録済みのカウンタ値を前記第 1 のカウンタの現在の値と比較し、前記比較により、前記変更以来、前記マッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュがフラッシュされていないことが示される場合には、前記マッピング・キャッシュのうちの前記第 1 のマッピング・キャッシュをフラッシュするようにする第 3 のロジックと

を備えることを特徴とするアドレス・マッピング・キャッシュの使用を管理するシステム。

【請求項 4】

前記各プロセッサは、前記カウンタのうちの前記第 1 のカウンタに関連付けられ、前記第 1 のロジックは、前記マッピング・キャッシュのうちのどれかがフラッシュされるときに前記カウンタのうちの前記第 1 のカウンタを増分することを特徴とする請求項 3 に記載のシステム。

【請求項 5】

前記各マッピング・キャッシュは、複数のカウンタのうちの異なるカウンタに関連付けられ、前記第 1 のロジックは、所与のマッピング・キャッシュがフラッシュされるときに前記所与のマッピング・キャッシュに対応する前記カウンタを増分することを特徴とする請求項 3 に記載のシステム。

【請求項 6】

前記変更は、前記メモリの前記第 1 のページに対するすべてのリンクが前記アドレス変換マップから取り除かれる状態に前記アドレス変換マップを置くことを備えることを特徴とする請求項 3 に記載のシステム。

【請求項 7】

前記変更は、前記メモリの前記第 1 のページに対する書込み可能リンクがない状態に前記アドレス変換マップを置くことを備えることを特徴とする請求項 3 に記載のシステム。

【請求項 8】

前記第 3 のロジックは、前記変更の結果を使用すべきことを検出するのに応答して呼び出されることを特徴とする請求項 3 に記載のシステム。

【請求項 9】

前記変更は、前記メモリの前記第 1 のページに対するすべてのリンクが前記アドレス変換マ

ップから取り除かれる状態に前記アドレス変換マップを置くことを備え、前記検出は、仮想アドレスが前記第1のページ上のロケーションに変換されていることに基づくものであることを特徴とする請求項8に記載のシステム。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正の内容】

【0025】

このページング・スキームにおいて、ページ・ディレクトリ202は、1組のエントリを含んでいる。図3に関して以下でエントリの構造の一例をより詳細に説明するが、本質的には、各エントリは、ページ・テーブル204(1)、204(2)、204(3)など特定のページ・テーブルの物理ロケーション(すなわち、ページ・フレーム番号すなわち「PFN」)を識別する。各ページ・テーブルは、やはり1組のエントリを含んでおり、ここで各エントリは、物理ロケーション(この場合にも、ページ・フレーム番号)、すなわちページ206(1)、206(2)、206(3)、206(4)などの特定のデータ・ページを識別する。データ・ページは、既定の長さの隣接するRAM132の一部である。データ・ページは、任意のタイプのデータを記憶することができ、通常のデータを記憶するのに加えてデータ・ページを使用してページ・ディレクトリ202およびページ204(1)ないし204(3)のコンテンツ(contents)を記憶することもあることに留意されたい。したがって、所与のページは、ディレクトリ、テーブル、データ・ページとすることができ、またこれら3つの構造の任意の組合せとしての複合的な役割を果たすことができる。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0028

【補正方法】変更

【補正の内容】

【0028】

図2の仮想アドレス・スキームでは、ページ・ディレクトリそれ自体のロケーション(すなわち、PFN)は、記憶ロケーション201に記憶される。MMU220は、仮想アドレス210を変換し始めると、この記憶ロケーションのコンテンツ(contents)を使用してページ・ディレクトリ202を位置決めする。したがって、複数のページ・マップが存在することができ、記憶ロケーション201のコンテンツを設定して所与のマップのページ・ディレクトリのPFNを含むようにすることによって現在使用するために特定のマップを選択することができる。INTELx86プロセッサの例では、記憶ロケーション201は、CR3と名付けられたレジスタに対応する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0034

【補正方法】変更

【補正の内容】

【0034】

好ましい実施形態では、ハイ・アシュアランス環境は、Curtained Memory、すなわち、非ハイ・アシュアランス環境からはアクセス不可能であるメモリの一部を含んでいる。したがって、RHS360は、LHS350の下で実行されるプロセスが読み取りまたは書き込む危険なしに、Curtained Memory中に機密データ(例えば、暗号キー)を記憶することができる。例えば、仕様304は、外部からの改ざん(outside tampering)からRHS360が情報を保護する機能を有し、Curtained Memoryによって、RHS360がこの機能を実施できるようにすること

ができる。さらに、RHS360がその様々なファンクションを実施するために使用するコードをこのCurtained Memory中に記憶して、LHS350の下で実行されるプロセスがこのコードに異なるコード(それによって、RHS360がその仕様外で振る舞うようになることもある)を上書きしないように防止することができる。図3は、RHS360が使用する場合には使用可能なCurtained Memory312を示している。物理アドレス空間310は、所与のコンピューティング装置上で使用可能な物理メモリ・ロケーションのすべてを含んでいる。Curtained Memory312は、これらのロケーションのサブセットである。図3に示すように、RHS360は、物理アドレス空間310のすべてにアクセスできるが、LHS350は、物理アドレス空間310の、Curtained Memory312を構成する一部分に対するアクセスができない。(図3は、アドレス空間のCurtained部分(他から見えないうようにされた部分)およびNon-Curtained部分(他から見えないうようにされていない部分)をそれぞれが隣接するものとして示しているが、このように隣接している必要はない。さらに必ずしも、RHS360が物理アドレス空間全体にアクセスできる必要はなく、またLHS350がCurtained Memory312の外側にある、物理アドレス空間のあらゆる部分にアクセスできる必要もない。)

以上で指摘したように、ほとんどすべてのメモリ・アクセス要求が物理アドレスによって行われるある種のシステムが存在する。かかるシステム上でCurtained Memory312を実装する一方法は、Curtained Memory312についての仮想アドレスがLHS350に露出されない(さらされない)ような方法で、アドレス変換マップのコンテンツ(contents)を制御する方法である(あるタイプのアクセス要求が、それらのターゲットを物理アドレスによって識別する可能性がある場合には、ダイレクト・メモリ・アクセス装置または他のソースからの物理的なアクセス要求をフィルタリングする排他ベクトル(exclusion vector)など、何らかの補助的な協働メカニズムによって、Curtained Memoryへのアクセスを制限することができる。)。LHS350が、Curtained Memory312へと至るはずのアドレス変換マップを使用できないことを保証するいくつかのアルゴリズムが使用可能であるが、これらのアルゴリズムの背後における中心的なアイデアは、(1)プロセッサがLHS350で動作しているとき、CR3(図2に示す記憶ロケーション201)にロードされたマップはどれも、Curtained Memory312に含まれるページには至らないようにする、(2)LHS350中のアクティブなマップを編集するどのような試みに対しても、提案された編集を評価して、その編集がCurtained Memory312のページに至るリンクをもたらないように保証することである。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0041

【補正方法】変更

【補正の内容】

【0041】

ATCシステム中でTLBを使用する際には、TLBを介して使用可能な変換を考慮に入れるためにこのATCのインバリアントを修正する。例えば、以前に説明したATCアルゴリズムの例では、リンクの定義を以下のように修正することができる。すなわち、あるページから別のページへのリンクは、物理メモリ中に存在する場合、または何らかのTLBにキャッシュされている場合、に存在する。TLBのコンテンツは、たいていのアーキテクチャ(例えばx86プロセッサ)では直接見ることができないが、変換はメモリを介してのみTLBに入力されるので、そのコンテンツをバインドすることができる。このアルゴリズム例においてそのインバリアントを使用すると、D1またはD2からページを取り除いて、ページに対する読取りアクセスまたは読取り書込みアクセスを放棄し、およびD2に対して、ページのステータス(状態)を書込みアクティブから書込み非アクティブに、またはその逆へと変更する書込みまたは追加をし、次いでこのTLBをフラッシュ

する必要がある。

【手続補正 6】

【補正対象書類名】明細書

【補正対象項目名】0055

【補正方法】変更

【補正の内容】

【0055】

プロセッサ Y が R H S 3 6 0 中で実行される場合 (6 1 0) には、T L B は、そのアクセス・ポリシーに違反することなくページ X に対するマッピングを含むことができ、したがって、ページ X に対するアクセスが許容される (6 1 4)。しかし、プロセッサ Y が L H S 3 5 0 中で実行されている場合 (および、ページ X が切り離されて以来、プロセッサ Y がその T L B をフラッシュしていないことが、6 0 8 から知られている場合)、プロセッサ Y の T L B の コンテンツ (contents) が L H S 3 5 0 に対してページ X へのマッピングを露出する (さらす) ことになる可能性がある。したがって、プロセッサ Y は、R H S 3 6 0 に入りその T L B をフラッシュする (6 1 2)。T L B がフラッシュされた後、プロセッサ Y は、L H S 3 5 0 へと戻り、そのアクセス要求が再実行される (6 1 4) (それによってその要求されたアドレスをこの新しい空の T L B を用いて再変換することが必要になる)。