

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5160210号
(P5160210)

(45) 発行日 平成25年3月13日(2013.3.13)

(24) 登録日 平成24年12月21日(2012.12.21)

(51) Int. Cl. F I
 HO 2 M 3/155 (2006.01) HO 2 M 3/155 H
 HO 1 L 21/822 (2006.01) HO 1 L 27/04 G
 HO 1 L 27/04 (2006.01)

請求項の数 9 (全 11 頁)

(21) 出願番号	特願2007-325606 (P2007-325606)	(73) 特許権者	302062931 ルネサスエレクトロニクス株式会社
(22) 出願日	平成19年12月18日(2007.12.18)		神奈川県川崎市中原区下沼部1753番地
(65) 公開番号	特開2009-148129 (P2009-148129A)	(74) 代理人	100102864 弁理士 工藤 実
(43) 公開日	平成21年7月2日(2009.7.2)	(72) 発明者	逸見 和夫 神奈川県川崎市中原区下沼部1753番地 NECエレクトロニクス株式会社内
審査請求日	平成22年8月6日(2010.8.6)	審査官	今井 貞雄

最終頁に続く

(54) 【発明の名称】 DC-DCコンバータ駆動回路

(57) 【特許請求の範囲】

【請求項1】

入力電源電位および基準電源電位間に設けられた、負荷となるLED素子と直列接続されたセンス抵抗を含む負荷回路への電力供給を制御するスイッチング信号を発生するコントローラと、

降圧動作モード及び昇圧動作モードを選択する選択信号が入力される動作モード選択端子と、前記動作モード選択端子に降圧動作モード信号が入力されたときに活性化され、昇圧動作モード信号が入力されたときに非活性化される電流センスアンプと
を有し、

前記コントローラは、
基準電圧を受ける第1入力端子と、出力端子と、前記出力端子に接続された第2入力端子とを含む誤差増幅回路と、

前記誤差増幅回路の出力信号に基づいて前記スイッチング信号を生成する制御回路と
を含み、

降圧動作モード時は、前記負荷回路における前記センス抵抗が前記入力電源電位と前記LED素子との間に接続されており、前記電流センスアンプは、当該センス抵抗の当該LED素子側のノードに生成される第1帰還信号を受け、当該第1帰還信号を前記基準電源電位を基準として変化する信号に変換し、当該信号を前記誤差増幅器の前記第2端子に供給して前記スイッチング信号を生成し、

昇圧動作モードの時は、前記負荷回路における前記センス抵抗が前記LED素子と上記

基準電源電位と前記LED素子との間に接続されており、当該センス抵抗の当該負荷側のノードに生成される第2帰還信号を前記誤差増幅回路の前記第2端子に供給して前記スイッチング信号を生成する

DC - DCコンバータ駆動回路。

【請求項2】

前記昇圧動作モード時は、前記電流センスアンプは前記第1帰還信号に代えて前記入力電源電位を受ける

請求項1記載のDC - DCコンバータ駆動回路。

【請求項3】

前記電流センスアンプは、オペアンプと前記基準電源電位に一端が接続された抵抗とを有し、前記抵抗から前記基準電源電位を基準として変化する信号に変換した信号が得られる

10

請求項2記載のDC - DCコンバータ駆動回路。

【請求項4】

前記制御回路は、前記誤差増幅回路の出力信号を非反転端子に入力し、三角波を反転端子に入力するコンパレータを含む

請求項1乃至3のいずれかに記載のDC - DCコンバータ駆動回路。

【請求項5】

前記第1帰還信号が供給される第1帰還端子と、前記第2帰還信号が供給される第2帰還端子を更に有する

20

請求項1乃至4のいずれかに記載のDC - DCコンバータ駆動回路。

【請求項6】

前記第1および第2帰還端子は共通化されており、当該共通端子に前記降圧動作モード時は前記第1帰還信号が前記昇圧動作モード時は前記第2帰還信号がそれぞれ供給される

請求項5記載のDC - DCコンバータ駆動回路。

【請求項7】

前記降圧動作モード時における前記負荷回路は、前記入力電源電位と前記基準電源電位との間に設けられた前記センス抵抗、インダクタ、前記LED素子およびスイッチング素子の直列接続回路と、

前記センス抵抗、インダクタおよび前記LED素子の直列接続体に並列に設けられたダイオードと

30

を有し、

前記スイッチング素子は前記スイッチング信号を受け、前記センス抵抗と前記インダクタ間の接続ノードから前記第1帰還信号が得られる

請求項1乃至6のいずれかに記載のDC - DCコンバータ駆動回路。

【請求項8】

前記昇圧動作モード時における前記負荷回路は、前記入力電源電位と前記基準電源電位との間に設けられたインダクタ、ダイオード、前記LED素子および前記センス抵抗の直列接続回路と、

前記ダイオード、前記LED素子および前記センス抵抗の直列接続体に並列に設けられたスイッチング素子と、

40

前記LED素子およびセンス抵抗の直列接続体に並列に設けられたコンデンサとを有し、

前記スイッチング素子は前記スイッチング信号をうけ、前記LED素子と前記センス抵抗間の接続ノードから前記第2帰還信号が得られる

請求項1乃至6のいずれかに記載のDC - DCコンバータ駆動回路。

【請求項9】

前記スイッチング素子は、前記コントローラ、前記電流センスアンプと共に、集積回路化されている

請求項7あるいは8記載のDC - DCコンバータ駆動回路。

50

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、入力電源電圧を降圧または昇圧して負荷を駆動するDC-DCコンバータ駆動回路に関し、特に、実質的に定電流で負荷を駆動すべく入力電源電圧を降圧または昇圧するDC-DCコンバータ駆動回路に関する。

【背景技術】**【0002】**

DC-DCコンバータ駆動回路は、入力電源電圧とは異なる電圧であって負荷が必要とする電圧および/または電流で負荷を駆動する回路として多用されている。基本的な構成としては、入力電源電圧供給端子および基準電源電圧供給端子間に、負荷と、負荷に対して直列または並列に接続されたスイッチング素子とを有する。また、負荷への駆動電圧または駆動電流に応じたセンス信号を生成する電圧/電流センス回路を有しており、そのセンス信号に基づきスイッチング素子の導通・非導通を制御し、目的とする駆動電圧や駆動電流を得るものである。

10

【0003】

センス回路としては、特許文献1に示されているように負荷に対して入力電源電圧側にセンス抵抗を接続したものや、特許文献2に示されるように負荷に対して基準電源電圧側にセンス抵抗を接続したものがあ

20

【0004】

さらに、負荷が必要とする電圧が入力電源電圧よりも小さい場合は入力電源電圧を降圧する必要があり、逆に大きい場合は昇圧する必要がある。特許文献3および4には、入力電源電圧の大きさに応じて入力電源電圧を自動的に降圧または昇圧するDC-DCコンバータが示されている。

【0005】

さらにまた、特許文献5には、入力電源電圧を降圧するかまたは昇圧するかはシステムに依存して決まることから、一方を選択し降圧および昇圧のいずれか固定して動作させるDC-DCコンバータが示されている。

【0006】

【特許文献1】特開平7-319565号公報

30

【特許文献2】特開2004-135378号公報

【特許文献3】特開2007-097361号公報

【特許文献4】特開2007-053883号公報

【特許文献5】特開2006-025498号公報

【発明の開示】**【発明が解決しようとする課題】****【0007】**

入力電源電圧の大きさに応じて入力電源電圧を自動的に降圧または昇圧するDC-DCコンバータは、各種システムに対応できる利点はあるものの、コンバータの構成が複雑化し高価になる。一方、入力電源電圧を降圧するか或いは昇圧するかは構築すべきシステムに依存するが、どちらかを選択できれば十分という要請も強い。この点から、特許文献5に開示の、降圧モードおよび昇圧モードのいずれかを選択し、その選択した動作モードに固定して動作させるDC-DCコンバータが有利である。

40

【0008】

しかしながら、特許文献5に示された動作モード切替方式では、エラーアンプへのセンス信号および基準電圧の供給端子を動作モード切替に応じて変更する構成としているため、昇圧モードでは、所謂ローサイドスイッチとしてNチャネルMOSトランジスタを基準電源電圧端子側に接続し、一方、降圧モードでは、所謂ハイサイドスイッチとしてPチャネルMOSトランジスタを入力電源電圧端子側に接続する必要がある。このように、動作モードに応じて使用するMOSトランジスタの導電型を選ぶ必要がある。さらに、ハイサイドスイッ

50

チ構成では、MOSトランジスタの駆動回路も高耐圧仕様とする必要があり、この結果、集積回路化した場合には高耐圧仕様のデバイス構造やプロセスとなりチップサイズを肥大化することになる。

【課題を解決するための手段】

【0009】

本発明によるDC-DCコンバータ駆動回路は、入力電源電位および基準電源電位間に設けられた負荷回路への電力供給を制御するスイッチング信号であって基準電源電位を基準として論理変化するスイッチング信号をセンス信号および基準信号にตอบสนองして発生するコントローラと、降圧動作モード時は、入力電源電位を基準として変化する帰還信号を受け、上記基準電源電位を基準として変化する信号に当該帰還信号を変換し上記センス信号として上記コントローラに供給する降圧動作帰還手段と、昇圧動作モードの時は、上記基準電源電位を基準として変化する帰還信号を受け上記センス信号としてコントローラに供給する昇圧動作帰還手段と、を備えることを特徴としている。

10

【発明の効果】

【0010】

このように、本発明では、負荷への電力供給を制御するスイッチング信号は、選択されている動作モードに係らず基準電源電位を基準として論理変化する。即ち、降圧モードを選択しても昇圧モードを選択しても所謂ローサイド構成としてスイッチング素子を接続することが可能となる。ところが、降圧モードを選択する場合、負荷回路からの帰還信号は、入力電源電位を基準として変化するため、このままでは、センス信号としてコントローラに供給することは出来ない。そこで、係る帰還信号を基準電源電位を基準として変化する信号に変換してコントローラに供給している。一方、昇圧モードを選択する場合、負荷回路からの帰還信号は基準電源電位を基準として変化するようになるので、コントローラへのセンス信号として利用することが出来る。

20

【0011】

かくして、本発明によれば、降圧動作モードでも昇圧動作モードでも同一導電型のパワートランジスタをスイッチング素子として利用できるDC-DCコンバータが提供される。また、DC-DCコンバータ駆動回路を集積回路化する場合でも、チップサイズの縮小化も図れる。集積回路化に際してはパワートランジスタも内蔵させることができる。

【発明を実施するための最良の形態】

30

【0012】

以下、本発明の好ましい実施形態につき、図面を参照して詳細に説明する。

【0013】

図1を参照すると、本発明の第1の実施形態によるDC-DCコンバータ駆動回路100は、入力電源電位供給端子15、グランドと示された基準電源電位供給端子16、降圧/昇圧動作モード切換制御端子9、降圧動作帰還端子6、昇圧動作帰還端子7およびスイッチング心経出力端子17を有する集積回路として構成されている。降圧動作帰還端子6は電流センスアンプ1の入力ノードに接続されている。このセンスアンプ1は、端子9に降圧動作活性化信号としてのハイレベルが印加されたときに動作状態となり、端子6からの帰還信号を端子16の基準電源電位を基準として変化するセンス信号に変換してコントローラ10に供給する。一方、端子9がロウレベルとして昇圧動作活性化信号が供給された場合は、センスアンプ9は非活性化状態となり、端子7への帰還信号がセンス信号をしてコントローラ10に供給される。

40

【0014】

コントローラ10は、誤差増幅回路(エラーアンプ)3および制御回路4を備え、センス信号と基準電圧源2からの基準信号とにตอบสนองして、負荷駆動用のスイッチング信号をスイッチ駆動回路5を介して出力端子17に発生する。

【0015】

係る構成において、入力電源電位よりも低い電圧をもって負荷を定電流駆動するDC-DCコンバータとする場合(所謂、降圧動作モード)、駆動集積回路100の外部回路としての

50

負荷回路は、パワートランジスタのようなスイッチング素子M1と抵抗R1、インダクタL1、負荷8およびダイオードD1とを図1のように接続して構成する。すなわち、外付回路は、例えば40Vの電位である入力電源Vinに一端が接続されるセンス抵抗R1と、センス抵抗R1に直列に接続されるインダクタL1と、インダクタL1に直列接続される負荷8と、負荷8と直列に接続されるスイッチング素子M1と、負荷8とスイッチング素子M1との間のノードと入力電源Vinとの間に接続されるショットキーバリアダイオードD1とを有する。

【0016】

本実施形態では、端子17のスイッチング信号は基準電源電位を基準とした論理振幅を有するので、スイッチング素子M1としてNチャンネルMOSトランジスタが使用され、そのドレインが負荷8に、ソースがグランドとしての基準電源電位に、ゲートが端子17にそれぞれ接続される。入力電源電位Vinは端子15にも接続される。

10

【0017】

負荷8はLED素子であってもよい。その場合、LED素子は、直列あるいは並列に複数接続されたものであってもよい。また、負荷8は、電熱線のような抵抗成分を有するものであってもよい。

【0018】

そして、帰還端子6は、抵抗R1とインダクタL1との接続点に接続され、帰還端子7はオープンに設定される。降圧/昇圧動作選択としての選択端子9にはハイレベルが供給され、その結果、電流センスアンプ1はセンス抵抗素子R1の両端の電位差を所定の増幅率で増幅し且つ基準電源電位を基準としたセンス信号に変換する。

20

【0019】

なお、DC-DCコンバータ駆動回路100において、電流センスアンプ1は入力電源Vinによって駆動され、その他の構成要素は、入力電源Vinよりも低い電圧の電源電圧によって駆動される。ここで、低い電圧の電源は、回路100で入力電源Vinから生成されてもよい。あるいは、入力電源Vinとは異なる低い電圧の電源から供給されてもよい。勿論、その他の構成要素は入力電源Vinで駆動されても良い。

【0020】

誤差増幅器3は、2つの入力端子に入力される信号の差分を増幅して出力する。降圧動作においては、電流センスアンプ1の出力電圧と基準電圧2の差分が増幅され、その出力は、制御回路4の入力端子に接続される。制御回路4は、一定の周波数を有する三角波信号源とコンパレータとを有し、入力された誤差増幅器3の出力信号に応じてパルスのハイレベル時間を調節してパルス信号を出力するPWM制御回路とすることができる。あるいは、周波数が可変のクロック発生源を有し、誤差増幅器3の出力信号に応じて周波数が可変のパルス信号を出力するPFM制御回路であってもよい。あるいは又、周波数が一定のクロック発生源を有し、誤差増幅器3の出力信号に応じて出力パルスの数を制御するPNF制御回路であってもよい。

30

【0021】

制御回路4の出力ノードはスイッチング素子駆動回路5に入力される。スイッチング素子駆動回路5の出力部は、スイッチング素子M1のゲートを駆動するために必要な出力抵抗を有する。本実施の形態においては、スイッチング素子M1はN型MOSFETであり、そのゲート駆動電圧は10V以下であるとする。その場合、スイッチング素子駆動回路5は10V以下の耐圧を有する素子によって構成される。

40

【0022】

一方、入力電源電位よりも高い電圧をもって負荷を定電流駆動するDC-DCコンバータとする場合(所謂、昇圧動作モード)、スイッチング素子を含む負荷回路でなる外部回路は図2のようになる。

【0023】

すなわち、たとえば20V程度の入力電源電位VinにはインダクタL1が接続され、インダクタL1の他端にはスイッチング素子M1のドレインが接続される。また、スイッチング素子

50

M1のドレインはショットキーバリアダイオードD1のアノードに接続され、ショットキーバリアダイオードD1のカソードは、コンデンサC1及び負荷8に接続される。負荷8の他端には直列にセンス抵抗R1の一端が接続され、センス抵抗R1の他端は接地される。

【0024】

そして、センス抵抗R1と負荷8との接続点が帰還端子7に接続される。このとき、帰還端子6はオープンとされる。選択端子9にロウレベルの昇圧動作活性化信号が供給される結果、電流センスアンプ1は非活性化状態となっているので、帰還端子6を入力電源Vinに接続してもよい。

【0025】

コントローラ10内のエラーアンプ3は、帰還端子7の信号をセンス信号として受け、これと基準電圧2との差を増幅する。制御回路4は、その誤差増幅結果にตอบสนองしてスイッチ駆動回路5および端子17を介してトランジスタM1のスイッチング動作を制御する。

【0026】

かくして、電流センスアンプ1および二つの帰還端子6、7の存在により、降圧動作モードでも昇圧動作モードでも、負荷回路からの帰還信号は、基準電源電位を基準として変化するセンス信号としてコントローラ10に供給される。したがって、端子17には基準電源電位を基準として論理変化を有するスイッチング信号が得られることになるので、スイッチング素子M1を変更する必要は無くなり、負荷回路の接続関係を変更するだけで、降圧動作としてのDC-DCコンバータ、昇圧動作としてのDC-DCコンバータが得られる。

【0027】

上記第1の実施形態では、スイッチング素子M1は外付部品として示したが、降圧動作モードおよび昇圧動作モードの両モードで同じ素子が使用できる。そこで、本発明の第2の実施形態として図3に示すように、同一のICパッケージあるいは同一のチップ上に、スイッチング素子としてのNチャンネルMOSトランジスタM1を他の構成要素とともに集積化した集積回路100として構成することが出来る。

【0028】

トランジスタM1のドレインは端子18に、ソースは端子16にそれぞれ接続される。降圧動作モードでは、端子18は、図1の負荷18とダイオードD1の接続点に接続され、昇圧モードでは、端子18は図2のインダクタL1とダイオードD1の接続点に接続される。

【0029】

本発明の第2の実施形態によれば、外付部品によって構成される負荷回路の部品数を削減できるという効果を奏する。

図4を参照すると、本発明の第3の実施形態によるDC-DCコンバータ駆動回路100が示されている。これは、電流センスアンプ1、エラーアンプ3および制御回路4をより詳細に示したものである。図1～図3と同一の構成要素については同じ参照番号で示し、それらの説明は省略する。

【0030】

なお、本実施形態では、スイッチング素子M1としてのNチャンネルMOSトランジスタは図3と同様に集積回路の一構成要素として示されているが、図1、図2のように、集積回路に対し外付部品としてもよい。

【0031】

図4において、電流センスアンプ1は、オペアンプ110とトランジスタ111と抵抗素子R2、R3を有する。オペアンプ110の出力はトランジスタ111のゲート(トランジスタがバイポーラ型トランジスタの場合はベース)に接続される。トランジスタ111のソース(トランジスタがバイポーラ型トランジスタの場合はエミッタ)にはR2が、そのドレイン(トランジスタがバイポーラ型トランジスタの場合はコレクタ)にはR3が接続される。R2の他端には、入力電源電位端子10を介して入力電源Vinが接続される。R3の他端は接地される。R3とトランジスタ111と接続ノードが、電流センスアンプ1の出力ノードになる。抵抗素子R2とR3との抵抗値の比によって、電流センスアンプ1の増幅率が決められる。

。

10

20

30

40

50

【 0 0 3 2 】

降圧動作モードでは、図 1 の外部接続部品構成となるので、帰還端子6から入力される信号は、入力電源 V_{in} を基準にしてセンス抵抗 R_1 の電圧降下分だけ低下した電位になるが、電流センスアンプ1は、この電圧降下分を上記の増幅率で増幅し、接地電位を基準にしたときの電位として出力する。

【 0 0 3 3 】

本実施形態では、スイッチ SW_3 が端子15と電流センスアンプとの間に接続され、スイッチ SW_4 が端子6と電流センスアンプとの間に接続されている。選択端子9に入力される選択信号1が降圧動作モードとしてハイレベルとなると、スイッチ SW_3 、4はそれぞれオフ、オンとなる。昇圧動作モードでは、ロウレベルの信号1によってスイッチ SW_3 、4はそれぞれオン、オフとなる。

10

【 0 0 3 4 】

誤差増幅器3は、オペアンプ310と抵抗素子 R_3 、4とからなる。ここで、抵抗素子 R_3 、 R_4 の抵抗値の比によって誤差増幅回路3の増幅率が決められる。また、オペアンプ310の入力端子の一方には、基準電圧2が印加される。

【 0 0 3 5 】

なお、図示しないが、例えば抵抗素子 R_5 の両端子間に並列に、あるいは、オペアンプの非反転入力端子側にある抵抗素子 R_5 の一端と、抵抗素子 R_4 、5間のノードとの間に直列に、位相補償用容量素子を付加してもよい。

【 0 0 3 6 】

制御回路4は、コンパレータ411を有する。そのマイナス入力端子には三角波が入力され、プラス入力端子には誤差増幅器3の出力ノードが接続される。これによって、誤差増幅器3の出力信号と三角波信号とが比較される。その結果として、三角波信号の周期を有し、かつ、論理レベルがハイレベルの時間（いわゆるデューティ）が誤差増幅器3の出力信号の信号レベルに応じて変化するPWM変調が行われる。

20

【 0 0 3 7 】

降圧動作モードにおいては、選択端子9への選択信号はハイレベルとなる。又、外付部品構成は図1のとおりとなる。

【 0 0 3 8 】

これによって、電流センスアンプ1が動作し、センス抵抗 R_1 の端子間の電位差 V_s を所定の増幅率 A 倍に増幅して出力する。その増幅率 A は、図4の回路構成から明らかなように、 R_3/R_2 となる。この電流センスアンプ1の出力 $A \cdot V_s$ ($= R_3/R_2 \cdot V_s$)と基準電圧2とを誤差増幅回路3に入力してその差分を増幅して出力する。誤差増幅回路3の出力に応じて、スイッチング素子 M_1 のオン・オフタイミングに相当するパルス信号を制御回路4にて発生させる。制御回路4から出力されるパルス信号は、スイッチ駆動回路5を経由してスイッチング素子 M_1 のゲートへ出力される。（スイッチング素子 M_1 のゲート容量と、スイッチ駆動回路5の出力抵抗とによって決まる時定数が、パルス信号がHighレベル期間が最小のときよりも十分小さくなるように設定される）

30

スイッチング素子 M_1 がONの時は、入力電源 V_{in} からセンス抵抗 R_1 、インダクタ L_1 、負荷8、スイッチング素子 M_1 を介して、接地に対して電流が流れる。このとき、インダクタ L_1 には電氣的エネルギーが蓄積される。

40

【 0 0 3 9 】

スイッチング素子 M_1 がOFFの時は、インダクタ L_1 に蓄積されたエネルギーを放電するために、インダクタ L_1 と負荷8との間のノードの電位が高くなり、インダクタ L_1 から、負荷8、ショットキーバリアダイオード D_1 、センス抵抗 R_1 を介してインダクタ L_1 に電流が回生される。

【 0 0 4 0 】

スイッチング素子 M_1 がオン・オフを繰り返すことによって、センス抵抗 R_1 と負荷8には同じ電流が流れる。この電流がセンス抵抗 R_1 に流れることによって生じる電圧降下 V_s が、DC-DCコンバータ駆動回路100の内部で $A \cdot V_s =$ 基準電圧2になるときに、系全体の負帰還

50

が安定する。すなわち、負荷8には、センス抵抗R1と電流センスアンプの増幅率Aと基準電圧2(=Vrefとする)とによって決まる電流(= $V_{ref} / (A \cdot R1)$)がほぼ安定して流れる。

【0041】

一方、昇圧動作モードにおいては、選択端子9にロウレベルが印加される。これによって、電流センスアンプ1は停止する。また、昇圧動作モード時における外付部品構成は図2のとおりとなる。

【0042】

したがって、センス抵抗R1の端子間の電位差Vsは、帰還端子7を介して誤差増幅器3に入力される。なお、図示しないが、帰還端子7と誤差増幅器3との間に、増幅率A'を有する増幅回路を備えてもよい。また、センス抵抗R1は数オームのオーダーに対し、抵抗R3は数千オームのオーダーであるので、抵抗R3の影響は実質無視できる。

10

【0043】

誤差アンプ3では、帰還端子7に印加される信号(Vs)と、基準電圧2とが比較され、その差分が増幅されて出力される。誤差増幅回路3の出力に応じて、スイッチング素子M1のオン・オフタイミングに相当するパルス信号を制御回路4にて発生させる。制御回路4から出力されるパルス信号は、スイッチ駆動回路5を経由してスイッチング素子M1のゲートへ出力される。

【0044】

スイッチング素子M1がONの時は、入力電源VinからインダクタL1、スイッチング素子を介して、接地に対して電流が流れる。このとき、インダクタL1には電気的エネルギーが蓄積される。このとき、負荷8とセンス抵抗R1には、コンデンサC1に蓄えられた電気エネルギーが放電されることによって電流が流れる。

20

【0045】

スイッチング素子M1がOFFの時は、インダクタL1に蓄積されたエネルギーを放電するために、インダクタL1とスイッチング素子M1との間のノード(スイッチング素子M1のドレイン)の電位が高くなり、インダクタL1から、負ショットキーバリアダイオードD1、負荷8、センス抵抗R1を介して接地に対して電流が流れる。このとき、コンデンサC1にも電気的エネルギーが蓄積される。

【0046】

スイッチング素子M1がオン・オフを繰り返すことによって、センス抵抗R1と負荷8には同じ電流が流れる。この電流がセンス抵抗R1に流れることによって生じる電圧降下Vsが、DC-DCコンバータ駆動回路100の内部でVs = 基準電圧2 (あるいは、 $A' \cdot Vs = \text{基準電圧2}$)になるときに、系全体の負帰還が安定する。すなわち、負荷8には、センス抵抗R1と基準電圧2(=Vrefとする)とによって決まる電流(= $V_{ref} / R1$ 、あるいは $V_{ref} / (A' \cdot R1)$)がほぼ安定して流れる。

30

【0047】

かくして、降圧動作モードも昇圧動作モードも選択的にサポートできるDC-DCコンバータが提供され、必要とするスイッチング素子は両動作モードでも所謂ロウサイド構成として接地側に接続される。動作モードに応じてスイッチング素子の種類を入れ替える必要も無い。

40

【0048】

図5に本発明の第4の実施形態を示す。なお、図4と重複する構成要素については、説明を省略する。

【0049】

本DC-DCコンバータ駆動回路100においては、帰還端子は一つで、端子6のみである。即ち、端子6を降圧および昇圧の両動作モードにおける帰還端子に兼用している。そのために、帰還端子6と電流センスアンプ1の出力ノードとの間に新たにスイッチSW5を備える。信号1はロウレベルのとき、すなわち昇圧動作モードのとき、SW5はオンとなる。

【0050】

係る構成によれば、帰還端子数も削減されることになり、特に集積回路化した際のコス

50

ト低減に寄与する。

【0051】

以上のとおり、本発明によれば、一のDC-DCコンバータ駆動回路によって、昇圧・降圧のいずれか一方の動作モードを選択してDC-DCコンバータを構成できるという効果を奏する。また、昇圧動作モード・降圧動作モードのいずれを選択するかに関係なく、同じスイッチング素子駆動回路5を共用できることと、スイッチング素子駆動回路の素子耐圧が入力電源Vinの電圧よりも低く抑えられることから、スイッチング素子駆動回路の規模を抑制できるという効果を奏する。

【図面の簡単な説明】

【0052】

【図1】本発明の第1の実施形態に係る、特に降圧動作モードの回路図。

【図2】本発明の第1の実施形態に係る、特に昇圧動作モードの回路図。

【図3】本発明の第2の実施形態に係る回路図。

【図4】本発明の第3の実施形態に係る回路図。

【図5】本発明の第4の実施形態に係る回路図。

【符号の説明】


【0053】

100・・・集積回路化されたDC-DCコンバータ駆動回路、15・・・入力電源電位供給端子、16・・・基準電源電位供給端子、6,7・・・帰還端子、17スイッチング信号出力端子、9・・・動作モード選択端子


10

20


【図1】




【図3】




【図2】



【図4】



【図5】



フロントページの続き

- (56)参考文献 特開2005-287255(JP,A)
特開2007-306639(JP,A)
特開2007-103232(JP,A)
特開2001-275261(JP,A)

(58)調査した分野(Int.Cl., DB名)

H02M 3/155
H01L 21/822
H01L 27/04