

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5534528号
(P5534528)

(45) 発行日 平成26年7月2日(2014.7.2)

(24) 登録日 平成26年5月9日(2014.5.9)

(51) Int.Cl.

HO3M 13/11 (2006.01)
HO3M 13/25 (2006.01)

F 1

HO3M 13/11
HO3M 13/25

請求項の数 5 (全 45 頁)

(21) 出願番号 特願2011-502100 (P2011-502100)
 (86) (22) 出願日 平成21年3月27日 (2009.3.27)
 (65) 公表番号 特表2011-528867 (P2011-528867A)
 (43) 公表日 平成23年11月24日 (2011.11.24)
 (86) 國際出願番号 PCT/US2009/038542
 (87) 國際公開番号 WO2009/120952
 (87) 國際公開日 平成21年10月1日 (2009.10.1)
 審査請求日 平成24年3月19日 (2012.3.19)
 (31) 優先権主張番号 61/072,316
 (32) 優先日 平成20年3月28日 (2008.3.28)
 (33) 優先権主張国 米国(US)
 (31) 優先権主張番号 08162031.2
 (32) 優先日 平成20年8月7日 (2008.8.7)
 (33) 優先権主張国 歐州特許庁(EP)

(73) 特許権者 501263810
 トムソン ライセンシング
 Thomson Licensing
 フランス国, 92130 イッシー レ
 ムーリノー, ル ジヤンヌ ダルク,
 1-5
 1-5, rue Jeanne d' A
 r c, 92130 ISSY LES
 MOULINEAUX, France
 (74) 代理人 100115864
 弁理士 木越 力
 (74) 代理人 100121175
 弁理士 石井 たかし
 (74) 代理人 100134094
 弁理士 倉持 誠

最終頁に続く

(54) 【発明の名称】信号を復号する装置および方法

(57) 【特許請求の範囲】

【請求項1】

バイト・コード符号化プロセスを使用して符号化されたビットストリームを復号する方法であって、

バイト・コード符号化プロセスを使用して符号化された復調済みビットストリームを受信するステップと、

前記バイト・コード符号化プロセスに関連した復号プロセスに基づいて、前記復調済みビットストリームを複数のサブセットに配列するステップであって、該複数のサブセットの各々のサブセットが前記復調済みビットストリームの複数のビットを含み、前記復号プロセスが前記複数のビット間のパリティ関係を含む、該ステップと、

前記複数のサブセットの一つのサブセット中のシンボルのセットを特定するステップであって、該シンボルのセット中の各々のシンボルが前記複数のサブセットの前記サブセット中に少なくとも2つのビットを含み、前記シンボルのセットが前記復調済みビットストリームに対する変調フォーマットに関連する、該ステップと、

前記複数のサブセットの前記サブセット中の前記シンボルのセットを並べ替えるステップと、

前記シンボルのセット間のトレリス関係と、前記並べ替えたサブセット中の前記ビット間の前記パリティ関係に基づいて、並べ替えたサブセットの各々を復号するステップと、

を含む、前記方法。

10

20

【請求項 2】

前記パリティ関係が、パリティ関係のセットである、請求項 1 に記載の方法。

【請求項 3】

前記復号ステップが、畳み込み復号プロセスを含む、請求項 1 に記載の方法。

【請求項 4】

バイト・コード符号化プロセスを使用して符号化されたビットストリームを復号する装置であって、

バイト・コード符号化プロセスを使用して符号化された復調済みビットストリームを受信する手段と、

前記バイト・コード符号化プロセスに関連した復号プロセスに基づいて、前記復調済みビットストリームを複数のサブセットに配列する手段であって、該複数のサブセットの各々のサブセットが前記復調済みビットストリームの複数のビットを含み、前記復号プロセスが前記複数のビット間のパリティ関係を含む、該手段と、

前記複数のサブセットの一つのサブセット中のシンボルのセットを特定する手段であって、該シンボルのセット中の各々のシンボルが前記複数のサブセットの前記サブセット中に少なくとも 2 つのビットを含み、前記シンボルのセットが前記復調済みビットストリームに対する変調フォーマットに関連する、該手段と、

前記複数のサブセットの前記サブセット中の前記シンボルのセットを並べ替える手段と、

前記シンボルのセット間のトレリス関係と、前記並べ替えたサブセット中の前記ビット間の前記パリティ関係に基づいて、並べ替えたサブセットの各々を復号する手段と、
を備える、前記装置。

【請求項 5】

前記復号手段が、畳み込み復号プロセスを含む、請求項 4 に記載の装置。

【発明の詳細な説明】**【技術分野】****【0001】**

(関連出願の相互参照)

本願は、2008年3月28日出願の米国仮特許出願第61/072316号の米国特許法119条に基づく特典、および2008年8月7日出願の欧州特許出願E P 0 8 1 6 2 0 3 1号の米国特許法119条に基づく特典を請求するものである。

【0002】

本開示は、一般に、デジタル信号データ伝送システムの動作に関し、より詳細には、移動デバイス、ペデストリアン・デバイス (pedestrian device)、パーソナル・デバイスで使用される放送テレビジョン用データの復号に関する。

【背景技術】**【0003】**

最初に、以下に述べる本発明の様々な態様と関係がある可能性のある当技術分野の様々な態様を、読者に紹介しておく。ここで述べる内容は、本発明の様々な態様の理解を容易にする背景情報を読者に提供するのに役立つものと考えられるものである。つまり、以下の記述は、この点に鑑みて読まれるべきものであり、従来技術を承認するものではないことを理解されたい。

【0004】

世界中のテレビジョン放送システムが、アナログの音声信号および映像信号を送出するものから、最新のデジタル通信システムに移行している。例えば、米国では、ATSC (Advanced Television Systems Committee) が、「ATSC 標準：デジタル・テレビジョン標準 A / 53」(A53 標準) という標準を開発している。A53 標準は、デジタル・テレビジョン放送用のデータの符号化および復号の方法を規定するものである。さらに、米国連邦通信委員会 (FCC) により、電磁スペクトルの一部がテレビジョン放送に割り当てられている。FCC は、この割当て部

10

20

30

40

50

分の中から、連続する 6 MHz のチャネルを、地上波（すなわちケーブルや衛星でない）ディジタル・テレビジョン放送の伝送を行う各放送業者に割り当てている。A53 標準の符号化および変調のフォーマットに基づき、6 MHz チャネルそれぞれのチャネル容量は毎秒約 19 Mb である。さらに、FCC は、6 MHz チャネルを介した地上波ディジタル・テレビジョン・データの伝送は、A53 標準に準拠していかなければならないと定めている。

【0005】

A53 標準などのディジタル放送信号伝送標準は、ソース・データ（例えばディジタル音声データおよびディジタル映像データ）をどのように処理および変調して上記チャネルを介して伝送される信号にするかを規定している。この処理では、チャネルによって伝送信号に雑音およびマルチパス干渉が付加された場合でも、チャネルから信号を受信した受信側がソース・データを回復することができるよう、ソース・データに冗長情報を付加する。ソース・データに冗長情報を付加することにより、ソース・データを伝送する有効データ・レートは低下するが、伝送信号からソース・データをうまく回復できる可能性は高くなる。

10

【0006】

A53 標準の開発プロセスでは、高精細度テレビジョン（HDTV）および固定受信に焦点を当てていた。このシステムは、既に市場に出回り始めていた大型の高解像度テレビジョン画面用の映像ビット・レートを最大限に高めるように設計されていた。ATSC A53 標準または旧来の符号化 / 伝送標準によって放送される伝送信号は、移動受信機では問題を生じる。

20

【0007】

この点を踏まえ、ATSC は、2007 年に、放送業者が自分のディジタル放送信号を使ってテレビジョン・コンテンツおよびテレビジョン・データを移動デバイスおよびハンドヘルド・デバイスに配信できるようにする標準を開発するプロセスを立ち上げることを発表した。旧来の伝送標準からの変更点としては、さらなるデータ冗長性を導入する追加符号化方式がある。この追加符号化は、旧来の A53 標準との後方互換性を維持しながら、移動デバイス、ハンドヘルド・デバイス、およびペデストリアン・デバイスの最新の受信機でより良好に実行されるように適応されている。その提案された変更により、既存の受信機器に悪影響を与えることなく、同じ無線周波（RF）チャネルで既存の ATSC サービスを動作させることも可能になっている。

30

【0008】

しかし、現行の A53 標準の放送信号に導入された新たな符号化方式は何れも、ATSC M/H 受信機の復号プロセスをさらに複雑にするものである。例えば、旧来の動作で既に行われているトレリス復号およびリード・ソロモン復号に加えて、連結ブロック・コード化が追加されることにより、ブロック復号にしばしば使用される反復アポステリオリ型デコーダに関連する既知の順次入力ビット処理に基づく受信機における処理時間が大幅に増加することもある。復号処理の性能は、最適または所望の復号出力を得るために必要な反復の回数と直接関係があることが多い。デコーダにおける反復回数、すなわち効率は、デコーダのアーキテクチャと当該デコーダ・アーキテクチャが入来メッセージ信号を処理できる速度の組合せによって制限されることになる。さらに、デコーダの処理時間を短縮するために使用される大きな参照テーブルを使用することにより、デコーダ・アーキテクチャの物理的サイズに関する非効率性が生じる。従って、復号アーキテクチャを改善することによって、復号プロセスおよびデコーダ効率を改善することが望ましい。

40

【発明の概要】

【0009】

本発明の実施例の特徴によれば、バイト・コード符号化プロセスを用いて符号化された復調済みビットストリームを受信するステップと、前記復調済みビットストリームの一部分をビット・サブセットに配列するステップと、前記ビット・サブセットを並べ替えるステップと、前記並べ替えを行ったビット・サブセットおよび前記バイト・コード符号化プロ

50

ロセスの性質に基づいて前記ビット・サブセットを復号するステップとを含む、ビットストリームを復号する方法について述べる。

【0010】

本発明の実施例の別の特徴によれば、復調済みビットストリームを受信するステップと、前記復調済みビットストリームの一部分をビット・サブセットに配列するステップと、前記ビット・サブセット中のシンボルを特定するステップと、前記シンボルの以前の復号状態、および前記ビット・サブセット中の少なくとも2つのビットの間の関係に基づいて、前記シンボルの現在状態を復号するステップとを含む、ビットストリームを復号する方法について述べる。

【0011】

本発明の実施例の別の特徴によれば、バイト・コード符号化プロセスを用いて符号化された復調済みビットストリームを受信する手段と、前記復調済みビットストリームの一部分をビット・サブセットにグルーピ化する手段と、前記ビット・サブセットを並べ替える手段と、前記並べ替えを行ったビット・サブセットおよび前記バイト・コード符号化プロセスの性質に基づいて前記ビット・サブセットを復号する手段とを備える装置について述べる。

10

【0012】

本発明の実施例の別の特徴によれば、復調済みビットストリームを受信する手段と、前記復調済みビットストリームの一部分をビット・サブセットに配列する手段と、前記ビット・サブセット中のシンボルを特定する手段と、前記シンボルの以前の復号状態、および前記ビット・サブセット中の少なくとも2つのビットの間の関係に基づいて、前記シンボルの現在状態を復号する手段と、を備える装置について述べる。

20

【図面の簡単な説明】

【0013】

【図1】本開示のエンコーダの実施例を示すブロック図である。

【図2】本開示の連結バイト・コード符号化回路の実施例を示すブロック図である。

【図3】本開示の受信機で使用されるデコーダの実施例を示すブロック図である。

【図4】本開示の連結バイト・コード復号回路の実施例を示すブロック図である。

【図5】本開示の要素バイト・コード・デコーダの実施例を示すブロック図である。

【図6】本開示の要素バイト・コード・デコーダの別の実施例を示すブロック図である。

30

【図7】本開示のデコーダのトレリス・ツリーの実施例を示す図である。

【図8】本開示のデコーダのトレリス・ツリーの別の実施例を示す図である。

【図9】本開示のデコーダのトレリス・ツリーのさらに別の実施例を示す図である。

【図10】本開示のデコーダのトレリス・ツリーのまたさらに別の実施例を示す図である。

。

【図11A】本開示のデコーダのトレリス・ブロックの実施例を示すブロック図である。

【図11B】本開示のデコーダのトレリス・ブロックの実施例を示すブロック図である。

【図12A】本開示のデコーダのアポステリオリ(a-posteriori)計算ブロックの実施例を示すブロック図である。

【図12B】本開示のデコーダのアポステリオリ計算ブロックの実施例を示すブロック図である。

40

【図13】本開示のバイト・コード・デコーダの実施例を示すブロック図である。

【図14】本開示のバイト・コード・デコーダの別の実施例を示すブロック図である。

【図15】本開示のデコーダのタナー・グラフの実施例を示す図である。

【図16】本開示のバイト・コード・デコーダの別の実施例を示すブロック図である。

【図17】本開示の復号プロセスの実施例を示す流れ図である。

【図18】本開示の復号プロセスの別の実施例を示す流れ図である。

【0014】

本開示の特徴および利点は、例示を目的として与える以下の説明を読めば、さらに明らかになるであろう。

50

【発明を実施するための形態】**【0015】**

以下、本開示の1つまたは複数の具体的な実施例を説明する。これらの実施例の説明を簡潔にするために、本明細書では、実際の実施態様の全ての特性について述べているわけではない。他のエンジニアリングまたは設計プロジェクトと同様に、これらの実際の実施態様の開発においても、システム関係の制約およびビジネス関係の制約の遵守など、実施態様によって変わる可能性のある開発者の目的を達成するためには、実施態様に特有の決定を多数行わなければならないことを理解されたい。それでも、こうした開発努力は、本開示の恩恵を受ける当業者にとっては、日常的な設計、作製、および製造業務であることも理解されたい。

10

【0016】

以下は、テレビジョン放送信号、さらに具体的には、米国での使用のために規定された放送信号に関するシステムについて説明する。記載する実施例は、移動受信デバイス、ハンドヘルド受信デバイス、またはペデストリアン受信デバイスで使用することができる。使用されるデバイスの例としては、携帯電話機、インテリジェント電話機、携帯情報端末、ラップトップ・コンピュータ、携帯テレビジョン受信機などがあるが、これらに限定されるわけではない。その他のタイプの信号を送受信するために利用されるその他のシステムも、同様の構造およびプロセスを含むことがある。当業者なら、本明細書に記載する回路およびプロセスの実施例は、考えられる実施例をまとめた一例に過ぎないことを理解するであろう。一般に、A53標準などの放送および無線の標準に準拠する信号は、衛星リンク、同軸ケーブルまたは電話回線による伝送など、空気を介する以外の方法でも伝送することができることに留意されたい。従って、代替の実施例では、システムの構成要素を再配列する、または省略する、あるいは追加の構成要素を加えることもできる。例えば、小さな修正を加えることによって、記載のシステムを、世界の別の場所で使用されるサービスも含めて、その他の地上波放送サービス、衛星による映像および音声サービス、または電話データ・サービスに使用できるような構成にすることもできる。

20

【0017】

以下に述べる実施例は、主として信号の送受信に関係している。特定の制御信号や電源接続など(ただしこれらに限定されない)、実施例の特定の特徴については、説明または図示をしていないが、当業者なら容易に突きとめることができる。これらの実施例は、マイクロプロセッサとプログラム・コードまたはカスタム集積回路を使用するなど、ハードウェアまたはソフトウェアあるいはその両者の任意の組合せを用いて実施することができることに留意されたい。また、これらの実施例の多くは、当該実施例の様々な要素間の動作および接続を反復することを含むことにも留意されたい。本明細書に記載の反復動作実施例の代わりに、またはそれに加えて、同一の要素を直列に接続して繰り返し利用するパイプライン・アーキテクチャを使用して、代替の実施例とすることもある。

30

【0018】

図1は、エンコーダ100の1実施例を示すブロック図である。エンコーダ100は、A53伝送標準に関連するラギッド(rugged)またはロバストなデータ・ストリームを符号化し、伝送するのに特に適している。エンコーダ100は、MPEGトランスポート・ストリーム・ソース102を備える。MPEGトランスポート・ストリーム・ソース102は、いくつかの追加ブロックを含むATSC M/Hブロック110に接続される。ATSC M/Hブロック110に含まれるブロックは、入来データ・ストリームを処理し、移動デバイス、ペデストリアン・デバイス、およびハンドヘルド・デバイスでの受信および使用に適したラギッド・データ・ストリームを生成する。これらのブロックについては、後に詳細に述べる。ATSC M/Hブロック110は、mux130に接続される。mux130は、旧来のATSC A53のみの符号化で使用されるトランスポート・データ・コンテンツも受信する。mux130は、やはりいくつかの追加ブロックを含むATSC A53レガシー・ブロック150に接続する。ATSC A53レガシー・ブロック150内のブロックは、A53信号フォーマットの現行の放送信号を符号化

40

50

および伝送するために使用されるブロックを表すこともある。これらのブロックについても、後に詳細に述べる。制御装置 170 は、mux 130 および MPEG トランスポート・ストリーム・ソース 102 に接続される。制御装置 170 は、エンコーダ 100 内のその他のブロックに接続されることもある。

【0019】

ATSC M/H ブロック 110 内では、パケット・インターバル 112 が、パケット構成のデータ・ストリームを受信する。各パケットは、187 バイトであり、パケット識別に使用される 3 バイトのヘッダを含む。パケット・インターバル 112 の出力は、ガロア体 GF(256) 直列連結ブロック・コーダ (SCBC) 114 に送られる。GF(256) SCBC 114 の出力部は、パケット・ディンタリーバル 116 に接続される。パケット・ディンタリーバル 116 の出力部は、トランスポート・ストリーム・ヘッダ修正器 118 に接続される。トランスポート・ストリーム・ヘッダ修正器 118 の出力部は、アプリオリ・トランスポート・パケット挿入器 120 に接続される。アプリオリ・トランスポート・パケット挿入器 120 の出力部は、mux 130 に接続される。

【0020】

パケット・インターバル 112 は、通常は列として配列されるパケットの形で受信したデータを再配列して、各パケット列からバイトの縦列を作つてコードワードにする。パケット・インターバル 112 は、ある固定数の連続したパケットの各列から順番にバイトを取り出し、これらのバイトを縦列ごとに出力する。1 実施例では、パケット・インターバル 112 は、187 バイトのパケットを 12 列読み込み、12 バイトのコードワードを 187 列出力する。パケット・インタービングを行つた結果として、全ての第 1 のバイトがグループ化され、全ての第 2 のバイトがグループ化され、以下同様にグループ化される。パケット・インターバル 112 に読み込まれただけのパケットがソース・フレームとなり、その数は、GF(256) SCBC 114 での処理に必要なソース・コードワードまたはシンボルの数と等しい。パケット・インターバル 112 の大きさは、使用されるメモリのタイプおよびサイズによって変わることに留意されたい。

【0021】

GF(256) SCBC 114 は、バイト・コード・エンコーダの 1 実施例である。特に、GF(256) SCBC 114 は、ガロア体 (256) 空間上で短い線形ブロック・コードを用いて実施される。使用することができる要素ブロック・コードはいくつかある。例えば、レート 1/2 バイト・コード・エンコーダは、以下の生成行列を使用することができる。

【0022】

【数 1】

$$\mathbf{G} = \begin{pmatrix} 1 & 0 & 2 \end{pmatrix} \quad (1)$$

【0023】

レート 2/3 バイト・コード・エンコーダは、以下の生成行列を使用することができる。

【0024】

【数 2】

$$\mathbf{G} = \begin{pmatrix} 1 & 0 & 2 \\ 0 & 1 & 2 \end{pmatrix} \quad (2)$$

【0025】

この生成行列は、恒等行列と、上記の数式 1 および 2 の最後の列に値として示す b 個の要素からなる列行列とを用いて形成される。その他のコード・レートを使用することもできる。

【0026】

10

20

30

40

50

各要素コードの生成行列の係数は、ブロック・コード符号化と誤り訂正システム全体および変調プロセスとの関係に基づいて最適化されていることに留意されたい。その他の係数を使用することもできる。最適化では、特に A T S C 8 - V S B 変調におけるトレリス・コード化およびビット/シンボル・マッピングを考慮するが、これは、これらの特徴が、受信および復調プロセスで最初に遭遇する特徴であるからである。

【0027】

G F (2 5 6) S C B C 1 1 4 は、単純なブロック・コード・エンコーダであっても、連結ブロック・コード・エンコーダであってもよい。連結ブロック・コード・エンコーダは、インタリービングやパンクチャーリングなど、その他の機能を含むこともできる。連結ブロック・コード・エンコーダの 1 実施例については、以下でさらに詳細に述べる。G F (2 5 6) S C B C 1 1 4 は、複数の符号化レートで符号化を行うことができることもあり、また、レート・モード制御装置（図示せず）によって、レート・モードを切り換えることができることもある。好ましい実施例では、G F (2 5 6) S C B C 1 1 4 は、レート 1 / 2 要素コード、レート 1 2 / 2 6 連結コード、またはレート 2 4 / 2 0 8 連結コードの 1 つを用いて入来データ・ストリームを符号化するように適合することもできる。

【0028】

G F (2 5 6) S C B C 1 1 4 は、インタリーバ 1 1 2 から出力される列に沿ってバイトを符号化する。換言すれば、G F (2 5 6) S C B C 1 1 4 は、パケット・インタリーバ 1 1 2 の処理によってインタリーバ行列の第 2 の次元に従って符号化を行う。

【0029】

パケット・デインターバ 1 1 6 は、G F (2 5 6) S C B C 1 1 4 が生成した符号化コードワード・ストリームを受信して、再構成した 1 8 7 バイト・パケットの列を出力する。パケット・デインターバ 1 1 6 は、オリジナル・メッセージまたはシステムティック・バイトおよび G F (2 5 6) S C B C 1 1 4 の処理で追加された冗長または非システムティック・バイトの両方をそれぞれ含む列単位の順番で符号化コードワードを入力して、行単位の配列のバイトを出力する。このプロセスは、基本的には、パケット・インタリーバ 1 1 2 で述べたプロセスと逆のプロセスである。パケット・デインターバ 1 1 6 は、同じ列数のコードワードを入力し、各コードワードは、この時点では非システムティック・バイトの符号化セットを含む。出力における行の数は、符号化されたコードワードの長さに対応する。例えば、1 2 / 2 6 コード・レートでは、2 6 行のパケットが出力されることになる。

【0030】

M P E G トランスポート・ストリーム・ヘッダ修正器 1 1 8 は、システムティック・パケットおよび非システムティック・パケットのグループを複数含むデインタービングされた 1 8 7 バイト・パケットを受信し、各パケットに含まれる 3 バイト識別子ヘッダを修正する。この 3 バイトは、プログラム識別子 (P I D) 、ならびに当該パケットに関する情報を搬送するために使用されるその他のいくつかのビットまたはビット・グループを含む。旧来の、または A 5 3 放送信号を受信することはできるが A T S C M / H 符号化されたパケットの正しい復号および / または認識を行うことはできない受信機（例えば旧来の受信機）の最も効率的な動作を維持するために、A T S C M / H パケットの一部分のヘッダの特定のビットを修正してもよいことに留意されたい。

【0031】

アプリオリ・トラッキング・パケット挿入器 1 2 0 は、ラギッド・データ・ストリーム中に所定のトラッキング・パケットを配置することができる。これらの所定のパケットとは、移動デバイス、ペデストリアン・デバイスまたはハンドヘルド・デバイスで使用される受信機など、ラギッド・データ・ストリームを受信することができる受信機が完全に、または大部分を知っている情報のパケットである。これらの所定のパケットは、受信機において、信号符号化および伝送の旧来または現行の A 5 3 符号化部分の間に生じるトレリス状態の復号を補助するために使用される。これら所定のパケットは、受信機の等化器部分の収束も補助することができる。これら所定のパケットは、旧来の受信機の受信を改善

10

20

30

40

50

することを目的としたものではないが、潜在的に改善をもたらす可能性はあることに留意されたい。所定のトラッキング・パケットは、受信機に既知の疑似乱数生成器シーケンスなど、既知のトレーニング・シーケンス・プロセスを用いたいくつつかの方法で生成することができる。

【0032】

ATSC M/H ブロック 110 で生成されるラギッドまたはロバストなデータ・ストリームは、mux130 に供給される。mux130 は、図示しないデータ・ソースから旧来のデータ・ストリームも受信する。実施例によつては、旧来のデータ・ストリームが MPEG トランスポート・ストリーム・ソース 102 から供給されることもあることに留意されたい。mux130 は、入来するロバスト ATSC M/H データ・ストリームおよび旧来のデータ・ストリームの一部を記憶するために、バッファ・メモリを備えることもできる。mux130 は、ラギッド ATSC M/H データ・ストリームと旧来のデータ・ストリームの時間多重を生成し、この多重化ストリームを ATSC A53 レガシー・ブロック 150 に供給する。

【0033】

mux130 は、制御装置 170 によって制御される。制御装置 170 は、マイクロプロセッサまたはマイクロコントローラとして埋め込まれた別個の回路とすることができる。あるいは、制御装置 170 は、MPEG トランスポート・ストリーム・ソース 102 など、その他のブロックの 1 つに含めることもできる。また、制御装置 170 は、変調 / 伝送装置全体の動作を制御するために使用される別の制御装置に組み込むこともできる。

【0034】

レガシー ATSC エンコーダ 150 は、多重化データ・ストリームとして与えられたラギッド・パケットおよびレガシー・パケットを、旧来の A53 標準に従つて同じように符号化する。データ・ランダマイザ 152 は、パケットをランダム化し、当該パケットをリード・ソロモン・エンコーダ 154 に供給する。データのランダム化は、通常は、受信機に既知の乱数シーケンスでデータ・パケットを多重化することによって行われる。リード・ソロモン・エンコーダ 154 は、20 のパリティ・バイトを計算し、ランダム化データに連結して、207 バイトを有する R-S パケットを生成する。

【0035】

畳み込みインタリーバ 156 は、データをさらに時間的にランダム化するために、R-S パケットをインタリーピングする。トレリス・エンコーダ 158 は、インタリーピングされたパケットを符号化して、828 個の 3 ビット・シンボルのブロックを生成する。A53 標準では、12 個のトレリス・エンコーダを使用し、各トレリス・エンコーダは、インタリーピングされたパケット中の 2 ビットごとに 1 つの 3 ビット・シンボルを生成する 2/3 レート・トレリス・エンコーダとすると指定している。その結果、トレリス・エンコーダ 158 は、デマルチブレクサ、12 個の並列の 2/3 レート・トレリス・エンコーダ、およびマルチブレクサを含む。畳み込みインタリーバ 156 のデータは、逆多重化されて 12 個のトレリス・エンコーダに分配され、12 個のトレリス・エンコーダによって生成されたシンボルが多重化されて、シンボル・ストリームとなる。

【0036】

同期挿入器 160 は、4 つの既定のセグメント同期シンボルを、各 828 シンボル・ブロックの先頭に挿入して、832 シンボル・セグメントを生成する。さらに、同期挿入器 160 は、生成される 312 個のセグメントごとに、832 個のシンボルを含む同期フィールドを挿入する。詳細には、同期フィールドのシンボルは、312 個のセグメントの前に位置する。

【0037】

8-VSB 变调器 162 は、トレリス・エンコーダ 158 によって符号化されたデータ、セグメント付きシンボル、および同期フィールドを含む多重化シンボルを使用して、8-VSB (残留側波帶) 变调を用いて搬送波信号を变调する。詳細には、8-VSB 变调器 162 は、パルス振幅变调 (PAM) 信号を生成する。PAM 信号の振幅は、特定の 3

10

20

30

40

50

ビット・シンボルにそれぞれ対応する、8つの離散レベルのうちの1つとなる。P A M信号は、図示しない回路を用いて、ディジタル信号フォーマットからアナログ信号フォーマットに変換され、正しい信号パルス形状を生成するためにフィルタリングされ、無線周波数にアップコンバートされる。

【0038】

motion picture entertainment group (MPEG) トランスポート・ストリーム・ソース102やレガシー・コンテンツ用のソースなどの伝送ソースによって生成されたデータは、International Standards Organization / International Electrotechnical Commission (ISO / IEC) 13818 - 2 フォーマットと同等のMPEG2 フォーマットを用いて符号化されるソースである映像を含む。このデータは、Dolby Arc Consistency algorithm #3 (AC-3) を用いて符号化されたソースである音声データも含む。A53 標準では、プログラム・ガイド・データなど、その他のプログラム要素のメタデータを使用することもでき、これらのプログラム要素を、その他の方法を用いて符号化されたソースとすることもできる。さらに、A53 標準では、標準精細度インタレス方式のテレビジョン画質や、順次走査方式の大画面高精細度テレビジョン画質など（ただしこれらに限定されない）、様々な映像品質レベルおよび表示フォーマットの映像を伝送することができる。

【0039】

図2は、連結バイト・コード・エンコーダ200の1実施例を示すブロック図である。連結バイト・コード・エンコーダ200は、図1に示したGF(256)SCBC114の代わりに使用することができ、12/26コード・レートを用いたデータ・ストリーム中のコードワードの符号化を可能にする。連結バイト・コード・エンコーダ200は、パケットまたはコードワードを受信し、それらを第1の2/3レート・バイト・コード・エンコーダ202に供給する。第1の2/3レート・バイト・コード・エンコーダ202の出力は、インターバル204に供給される。インターバル204の出力は、第2の2/3レート・バイト・コード・エンコーダ206に供給される。第2の2/3レート・バイト・コード・エンコーダ206の出力は、バイト・パンクチャーリング・ブロック208に供給される。パンクチャーリング・ブロック208の出力は、データ・パケット化器210に供給される。データ・パケット化器210の出力は、さらなる処理（例えば図1で前述したレガシー伝送符号化など）に送ることもできる。

【0040】

第1の2/3レート・バイト・コード・エンコーダ202は、コンテンツ・データ・パケットの12バイトを受信し、その12バイトから、第1のバイト・コード符号化ストリームを生成する。12バイトのうちの2バイト、コンテンツ・データ・バイト M_A および M_B ごとに、第1のバイト・コード符号化ストリームは、バイト M_A および M_B の複製と、数式2の生成行列を用いて計算した冗長バイト M_{AB} とを含む。実施例によっては、コンテンツ・データ・バイト M_A および M_B は、データ生成器（例えば図1のデータ生成器102）によって生成される1つのコンテンツ・データ・パケットのバイトである。また、実施例によっては、第1の2/3レート・バイト・コード・エンコーダ202は、2つの異なるコンテンツ・データ・パケットAおよびBからコンテンツ・データ・バイト M_A および M_B をそれぞれ選択する。コンテンツ・データ12バイトごとに、18バイトが、第1のバイト・コード符号化出力ストリームの一部として出力される。

【0041】

第1のバイト・コード・エンコーダ202からのバイト・コード符号化ストリームを、インターバル204がインターリービングして、インターリープされた18バイトを含むインターリープされたストリームを生成する。インターバル204、ならびに後述するその他のインターバルは、当技術分野で既知の任意のインターリービング方法（例えば疑似乱数、行/列、コード最適化など）を使用することができる。さらに、インターバルは、インターバルのデータ長全体を記憶する記憶容量を有するメモリを備えることもできる。

10

20

30

40

50

【0042】

インタリープされたストリームは、第2の2/3レート・バイト・コード・エンコーダ206に供給される。第2の2/3レート・バイト・コード・エンコーダ206は、インタリープされたストリーム中のインタリープされた18バイトのグループを符号化して、27バイトのグループを含む第2のバイト・コード符号化ストリームを生成する。上述のように、インタリーバによって生成された2バイト M_A および M_B ごとに、第2の2/3レート・バイト・コード符号化ストリームは、2つのバイト M_A および M_B の複製と、生成された冗長バイト M_{AB} とを有する。バイト M_A は、データ生成器（例えば図1のデータ生成器102）によって生成されたコンテンツ・データのバイトの1つの複製であってもよいし、第1のバイト・コード・エンコーダ202によって冗長または非システムティック・バイトとして形成されたバイトであってもよいことは、明らかであろう。同様に、バイト M_B も、コンテンツ・データのバイトの複製であってもよいし、第1のバイト・コード・エンコーダ202によって冗長または非システムティック・バイトとして形成されたバイトであってもよい。

【0043】

バイト・パンクチャリング・ブロック208は、第2のバイト・コード符号化ストリーム中の27バイトのグループから1バイトを除去して、26バイトのグループを含むパンクチャリング済みストリームを生成する。バイト・パンクチャリングは、所与のコード化構造で供給され伝送されるバイト数を減少させることによってデータ効率を改善するために使用される。ただし、データ効率の改善と引き替えに、データ・ストリームから1つまたは複数の符号化バイトがなくなることにより、受信機の復号回路の性能が低下することになる。バイト・パンクチャリングを使用して、伝送フォーマットに好都合な符号化データのバイトまたはパケットのグループまたはブロックを生成することもできる。バイトまたはパケットの特定のグループ化に基づくコード化構造は、しばしばブロック・コードと呼ばれる。

【0044】

パケット化器210は、パンクチャリング済みストリームのバイトを結合し、グループ化して、187バイトの離散パケットにする。バイト・コード・エンコーダ200の構成要素によって生成されるラギッド・データ・ストリームは、12/26レート・データ・ストリームとなる。また、バイト・パンクチャリング・ブロック208を使用しない場合には、バイト・コード・エンコーダ200は、12/27レート・データ・ストリームを生成することができる。

【0045】

連結バイト・コード・エンコーダ600に似た連結バイト・コード・エンコーダを利用して、上述の12/27レートおよび12/26レートのラギッド・データ・ストリーム以外のラギッド・データ・ストリームを生成することもできる。例えば、要素バイト・コード・エンコーダ、インタリーバ、およびパンクチャリング・ブロックを様々な組合せにすることにより、17/26レートや12/52レートなどのコード・レートを有するデータ・ストリームを生成することもできる。同様に、その他のタイプまたは配列のインタリーバまたはパンクチャリング・ブロックを、記載の実施例で使用したものとの代わりに用いることもできる。

【0046】

図3は、受信機で使用されるデコーダ300の1実施例を示すブロック図である。デコーダ300は、空気中の電磁波などの伝送媒体を介した信号の伝送によって悪影響を受けた信号を受信し、復号する回路および処理を含む。デコーダ300は、ラギッド・データ・ストリームおよびレガシー・データ・ストリームの両方を復号することができる。例えば、デコーダ300は、ATSC M/H信号として伝送された信号を受信して復号することができる受信機に含めることができる。

【0047】

デコーダ300中では、入来信号は、初期処理の後で、等化器310に供給される。等

10

20

30

40

50

化器 310 は、トレリス・デコーダ 320 に接続され、トレリス・デコーダ 320 は、2 つの出力を提供する。トレリス・デコーダ 320 の第1の出力は、フィードバックを提供するものであり、等化器 310 にフィードバック入力として接続される。トレリス・デコーダ 320 の第2の出力部は、畳み込みディンタリーバ 330 に接続される。畳み込みディンタリーバ 330 は、デランダマイザ (de-randomizer) 340 に接続される。デランダマイザ 340 の出力部は、バイト・コード・デコーダ 350 に接続され、このバイト・コード・デコーダ 350 も、2 つの出力を提供する。バイト・コード・デコーダ 350 の第1の出力部は、畳み込みインタリーバ 360 およびランダマイザ 370 を介して、トレリス・デコーダ 320 にフィードバック入力として接続される。バイト・コード・デコーダ 350 の第2の出力部は、リード・ソロモン・デコーダ 380 に接続される。リード・ソロモン・デコーダ 380 の出力部は、データ・デコーダ 390 に接続される。ラギッド・ストリーム制御装置 395 は、バイト・コード・デコーダ 350 およびリード・ソロモン・デコーダ 380 に接続される。等化器 310、トレリス・デコーダ 320、畳み込みディンタリーバ、デランダマイザ 340、リード・ソロモン・デコーダ 380、およびデータ・デコーダ 390 は、ATSC A53 レガシー放送信号を受信するために使用される従来の受信機におけるそれらのブロックと同様に接続され、機能的に動作することに留意されたい。10

【0048】

受信機 (図示せず) のフロントエンド処理 (例えばアンテナ、チューナ、復調器、AD 变換器) からの入力信号は、等化器 310 に供給される。等化器 310 は、受信信号を回復するために、受信信号を処理して伝送チャネル効果を完全または部分的に除去する。当業者には様々な除去または等価方法が周知であり、本明細書ではそれらについては述べない。等化器 310 は、フィードフォワード等化器 (FFE) 部や判定帰還等化器 (DFE) 部など、複数の処理回路部を含むことができる。等化器 310 は、同期除去、タイミング、およびアプリオリ・トレーニング・パケット処理用の回路を含むことができる。20

【0049】

等化信号は、トレリス・デコーダ 320 に供給される。トレリス・デコーダ 320 は、1 つの出力として、等化器 310 の DFE 部に供給される判定値のセットを生成する。トレリス・デコーダ 320 は、やはり等化器 310 の DFE 部に供給される中間判定値を生成することもできる。DFE 部は、トレリス・デコーダ 320 からの判定値ならびに中間判定値を使用して、等化器 310 のフィルタ・タップの値を調節する。調節済みのフィルタ・タップ値は、受信信号中の干渉および信号反射を打ち消すものである。この反復プロセスによって、等化器 310 は、トレリス・デコーダ 320 からのフィードバックも援用して、時間とともに変化する可能性のある信号伝送環境条件に対して動的に合わせることができる。反復プロセスは、デジタル・テレビジョン放送信号の毎秒 19 Mb など、信号の入来データ・レートと同様のレートで行うことに留意されたい。反復プロセスは、入来データ・レートより高いレートで行ってもよい。30

【0050】

トレリス・デコーダ 320 は、また、トレリス復号データ・ストリームを畳み込みディンタリーバ 330 に供給する。畳み込みディンタリーバ 330 は、エンコーダにおいて畳み込みバイト・インタリーバ 156 などによって実行されたインタリービングを逆にした方法で、データ・パケット内で構成されたディンタリービング済みのバイトを生成する。ディンタリービング済みのパケットは、デランダマイザ 340 によってランダム化解除される。デランダマイザ 340 は、データ・ランダマイザ 152 などエンコーダのランダマイザで使用した複素数シーケンスの補数によってパケットを多重化することにより、エンコーダで付加されたランダム化コンテンツを除去する。ランダム化解除されたパケットは、バイト・コード・デコーダ 350 に供給される。バイト・コード・デコーダ 350 は、通常は、ラギッドまたはロバスト・データ・ストリームのパケットしか処理しない。そのため、ラギッド・データ・ストリームの一部でないパケットは、そのままバイト・コード・デコーダ 350 を通過して、リード・ソロモン・デコーダ 380 に渡される。デコーダ4050

300の残りのブロックに供給されるトレリス復号ストリームは、データ・ストリームに含まれる情報の確率または信頼度の形態であってもよいことに留意されたい。

【0051】

バイト・コード・デコーダ350およびトレリス・デコーダ320は、ターボ・デコーダと呼ばれる反復方式で動作して、ラギッド・データ・ストリームを復号する。詳細には、トレリス・デコーダ320は、デインタリービングおよびランダム化解除の後で、ラギッド・データ・ストリームに含まれるパケットの各バイトごとに、第1の軟判定ベクトルを、バイト・コード・デコーダ350に供給する。通常は、トレリス・デコーダ320は、確率値のベクトルとして軟判定を生成する。実施例によっては、ベクトル内の各確率値は、当該ベクトルと関連するバイトが有する可能性がある値と関連付けられる。また、実施例によっては、2/3レート・トレリス・デコーダは2ビット・シンボルを推定するので、システムティック・パケットに含まれる半ニブル（すなわち2ビット）ごとに確率値のベクトルを生成する。また、実施例によっては、トレリス・デコーダ320は、1バイトの4つの半ニブルに関連する4つの軟判定を組み合わせて、当該バイトが有する可能性のある値の確率のベクトルとなる1つの軟判定を生成する。これらの実施例では、当該バイトに対応する軟判定が、バイト・コード・デコーダ350に供給される。他の実施例では、バイト・コード・デコーダは、システムティック・パケットの1つのバイトに関連する軟判定を4つの軟判定ベクトルに分割し、4つの軟判定をそれぞれ当該バイトの半ニブルと関連付ける。

【0052】

バイト・コード・デコーダ350は、ラギッド・データ・ストリームのパケットを構成するバイトに関連する軟判定ベクトルを使用して、当該パケットを構成するバイトの第1の推定値を生成する。バイト・コード・デコーダ350は、システムティック・パケットおよび非システムティック・パケットの両方を使用して、当該ラギッド・ストリームを構成するパケットの各バイトの第2の軟判定ベクトルを生成し、畳み込みインタリーバ360による再インタリービングおよびランダマイザ370による再ランダム化の後で、この第2の軟判定ベクトルをトレリス・デコーダ320に供給する。畳み込みインタリーバ360およびランダマイザ370は、図1に示した畳み込みバイト・インタリーバ156およびデータ・ランダマイザ152と同じように機能的に動作することに留意されたい。その後、トレリス・デコーダ320は、第2の軟判定ベクトルを使用して、第1の判定ベクトルの反復をさらにを行い、これがバイト・コード・デコーダ350に供給される。トレリス・デコーダ320およびバイト・コード・デコーダ350は、トレリス・デコーダおよびバイト・コード・デコーダが生成した軟判定ベクトルが収束する、または所定回数の反復が行われるまで、このようにして反復を行う。その後、バイト・コード・デコーダ350は、システムティック・パケットの各バイトの軟判定ベクトルの確率値を使用して、システムティック・パケットの各バイトの硬判定を生成する。トレリス・デコーダ320は、最大アポステリオリ確率（MAP）デコーダを用いて実施することができ、バイトの軟判定を基に動作することも、半ニブル（シンボル）の軟判定を基に動作することもできる。

【0053】

ターボ復号では、通常、入来データ・レートより高い、ブロック間の判定データの受け渡しに関係する反復レートを利用することに留意されたい。可能な反復回数は、データ・レートと反復レートの比に制限される。その結果、実現可能な範囲で、ターボ・デコーダの反復レートが高い方が、一般に誤り訂正結果は良好である。1実施例では、入来データ・レートの8倍の反復レートを使用することができる。

【0054】

図3に示すような軟入力軟出力バイト・コード・デコーダは、ベクトル復号機能を備えることができる。ベクトル復号では、システムティック・バイトおよび非システムティック・バイトを含めて、データのバイトをグループ化する。例えば、レート1/2バイト・コード符号化ストリームでは、1つのシステムティック・バイトと1つの非システムティ

10

20

30

40

50

ック・バイトをグループ化する。この2バイトで、64000を超える値を取り得る。ベクトル・デコーダは、この2バイトが取り得る値のそれぞれの確率を決定または推定して、確率マップを作成する。軟判定は、一部または全ての可能性の確率の重み付け、および可能なコードワードまでのユークリッド距離に基づいて行われる。硬判定は、ユークリッド距離の誤差がしきい値未満であるときに行うことができる。

【0055】

バイト・コード・デコーダ350の硬出力（すなわちバイト・コード復号情報）は、リード・ソロモン・デコーダ380に供給される。リード・ソロモン・デコーダ380は、出力データを例えば207バイトのパケットの形態にする。リード・ソロモン・デコーダ380は、バイト・コード・デコーダ350によって生成される207バイトのシーケンスそれを1つまたは複数のリード・ソロモン・コードワードと見なして、当該コードワードまたはパケット内の任意のバイトが伝送中のエラーによって破損しているかどうかを判定する。この判定は、当該コードワードの1組のシンドロームまたはエラー・パターンを計算し、評価することによって行うことが多い。破損が検出された場合には、リード・ソロモン・デコーダ380は、パリティ・バイト中に符号化された情報を使用して、破損したバイトの回復を試みる。その結果得られた誤り訂正データ・ストリームは、その後、伝送中のコンテンツのタイプに応じてデータ・ストリームを復号するデータ・デコーダ390に供給される。10

【0056】

データ・デコーダ390は、復号されたパケットのヘッダ中のP I Dなどの識別子を使用して、パケット内で搬送される情報のタイプ、およびその情報を復号する方法を決定する。ヘッダ中のP I Dは、データ・ストリームの一部として定期的に伝送し、受信機で更新することができるプログラム・マップ・テーブル（P M T）中の情報と比較される。データ・デコーダ390は、認識されたタイプではないデータ・パケットのP I Dを有するパケットは全て無視する。20

【0057】

ラギッド・ストリーム制御装置395も、誤り訂正データ・ストリームを受信する。ラギッド・ストリーム制御装置395は、マイクロプロセッサまたはマイクロコントローラとして埋め込まれる別個の回路とすることができます。あるいは、ラギッド・ストリーム制御装置395は、バイト・コード・デコーダ350など、その他のブロックの1つに含めることもできる。また、ラギッド・ストリーム制御装置395は、受信装置全体の動作を制御するために使用される制御装置に組み込むこともできる。ラギッド・ストリーム制御装置395は、例えばラギッド・データ・ストリームに使用されるプリアンブルの形態のアリオリ・トランスポート・パケットが存在するかどうかを判定することができる。アリオリ・トランスポート・パケットが存在していれば、ラギッド・ストリーム制御装置395は、ラギッド・データ・ストリーム中の制御情報を識別し、復号する。30

【0058】

図3に示すようなデコーダは、単純なバイト・コード・エンコーダによる符号化も連結バイト・コード・エンコーダによる符号化も含めて、前述のバイト・コード・エンコーダによって符号化されているラギッド・データ・ストリームを復号することができる。図3のデコーダは、符号化ステップを1度しか行わない単純なバイト・コード・エンコーダまたは要素バイト・コード・エンコーダによって符号化されたラギッド・データ・ストリームを復号するものとして示してある。連結バイト・コード復号では、デインタリーピング、デパンクチャリング（de-puncturing）、再挿入などの中間処理に加えて、入来コードワードまたはバイトを複数の復号ステップで復号をすることを含む。40

【0059】

図4は、連結バイト・コード・デコーダ400の1実施例を示すブロック図である。連結バイト・コード・デコーダ400は、図3のバイト・コード・デコーダ350の代わりに使用することができる。連結バイト・コード・デコーダ400は、ターボ・デコーダ構成で動作するように構成することができる。連結バイト・コード・デコーダ400は、そ50

の内部で、反復プロセスを使用してラギッド・データ・ストリーム中の連結バイト・コード符号化パケットを復号するターボ・デコーダとして動作する。連結バイト・コード・デコーダ400は、レート12/26バイト・コード符号化信号ストリームを復号して、最初に符号化された26バイトから12バイトのデータを生成するように適合される。

【0060】

通常は26バイトの軟判定値を表す入来メッセージ・データ・ストリームは、バイト挿入ブロック402に供給される。バイト挿入ブロック402の出力部は、第1の2/3レート・バイト・コード・デコーダ404に接続される。第1の2/3レート・バイト・コード・デコーダ404は、2つの出力を提供する。第1の出力部は、パンクチャーリング・ブロック406に接続され、パンクチャーリング・ブロック406の出力部は、インタリーバを介してトレリス・デコーダにフィードバック入力として接続される。第1の2/3レート・バイト・コード・デコーダ404の第2の出力部は、デインタリーバ408に接続される。シンボル・デインタリーバ408の出力部は、第2の2/3レート・デコーダ410に接続され、第2の2/3レート・デコーダ410は、やはり2つの出力部を有する。第1の出力部は、インタリーバ412を介して第1の2/3レート・バイト・コード・デコーダ404にフィードバック入力として接続される。第2の出力部は、リード・ソロモン・デコーダなど、その他の処理ブロックに接続される。

【0061】

バイト挿入ブロック402への26バイト入力は、トレリス・デコーダによって生成される、データのシステムティック・バイトまたはシステムティック・パケットに関する第1の軟判定と、データの非システムティック・バイトまたは非システムティック・パケットに関する軟判定とを含む。データのシステムティック・バイトおよび非システムティック・バイトは、バイト・コード符号化されたパケットのバイトとすることができます。2/3レート・バイト・コード・デコーダは、2データ・バイトを復号するのに3バイト必要とする。しかし、元の連結符号化では、1バイト、好ましくは非システムティック・バイトを除去して、27バイトから26バイトにコードワードを短縮している。その結果として、符号化プロセスのパンクチャーリングで除去されたバイトの代わりとなる1バイトが必要となる。さらに、トレリス・デコーダへの入力ストリームは、パンクチャーリングされたバイトは含まないので、トレリス・デコーダは、データ・ストリーム中のパンクチャーリングされたバイトに関するいかなる軟判定も生成しない。その結果として、パンクチャーリングされたバイトの値の確率が等しいことを示す軟判定値が挿入される。バイト挿入ブロック402で挿入された軟判定値を含む第1の軟判定は、第1の2/3レート・バイト・コード・デコーダ404に供給される。第1の2/3レート・バイト・コード・デコーダ404は、第1の軟判定を使用して、システムティック・パケットおよび非システムティック・パケットのバイトの復号に基づく第2の軟判定を生成する。軟判定の生成では、例えば、1組のバイト・セットに、上記の式(2)および(3)に示すバイト・コード符号化パケットを形成するために使用した b_1 および b_2 要素の値の逆数をかける乗算を利用する。

【0062】

第1の2/3レート・バイト・コード・デコーダの27バイト軟出力は、パンクチャーリング・ブロック406に供給される。この27バイト軟出力は、第1の2/3レート・バイト・コード・デコーダで復号が行われた後の、システムティック・バイトおよび非システムティック・バイトの両方の軟判定値の更新済みセットを表す。パンクチャーリング・ブロック406は、バイト・フォーマットをトレリス・デコーダが最初に処理した26バイト・フォーマットに戻すために、以前に挿入された軟判定バイトを除去する。

【0063】

システムティック・バイトのみを表す第1の2/3レート・バイト・コード・デコーダの18バイト軟出力は、デインタリーバ408に供給される。デインタリーバ408は、2/3レート・バイト・コード符号化プロセスで行ったインタリービングを逆にした方法で、この18バイトのデータをデインタリービングする。デインタリーバ408は、エン

10

20

30

40

50

コードのインタリーピング・マップを正確に反転する。デインタリーピングされたバイトは、第2の2/3レート・バイト・コード・デコーダ410に供給される。第2の2/3レートバイト・コード・デコーダ410は、デインタリーピングされた軟判定システムティック・バイトを使用して、上述したのと同様の方法で、軟判定バイトの2つの追加出力を生成する。18バイト軟出力は、インタリーバ412に供給される。この18バイト軟出力は、第1の2/3レートバイト・コード・デコーダ404における復号によって得られたシステムティック・バイトおよび非システムティック・バイトの両方の軟判定値の更新済みセットを含むフィードバック・メッセージを表す。インタリーバ412は、デインタリーピング済みのバイトを第1の2/3レートバイト・コード・デコーダで使用したバイト・フォーマット中に配置するために、このデインタリーピング済みのバイトを再インタリーピングする。インタリーバ412は、図1のインタリーバ104など、エンコーダで使用するインタリーバと基本的には同じであり、18バイトの再インタリーピング済みのセットを第1の2/3レートバイト・コード・デコーダ404に供給する。18バイトの再インタリーピング済みのセットは、第1の2/3レートバイト・コード・デコーダ404が行う軟判定を改善するために使用される。
10

【0064】

第2の2/3レートバイト・コード・デコーダ410の12バイト出力は、システムティック・バイトを、12/26レート・バイト・コード符号化されたラギッド・データ・ストリームの完全に復号されたデータ出力として表す。好ましい実施例では、第2の2/3レートバイト・コード・デコーダ410によって生成された12個のシステムティック出力バイトの軟判定が決定的なものである、または正確なデータ値として決定的であるとする所定のしきい値以内である場合には、第2の2/3レート・バイト・コード・デコーダ410は、これらの軟判定を使用して、これら12個の出力バイトに関する硬判定を生成し、これら12個の出力バイトを、リード・ソロモン・デコーダなど後続の処理ブロックに供給する。しかし、第2の2/3レートバイト・コード・デコーダによって生成された軟判定が決定的なものでない場合には、直前の反復中に形成され、フィードバックされた軟情報を用いて、上記と同様にさらなる反復を行う。この追加の軟情報は、各軟デコーダに対し、その次のデコーダから供給される。すなわち、トレリス・デコーダは、パンクチャーリング・ブロック406を介して供給される第1の2/3レート・バイト・コード・デコーダ404からのフィードバック・メッセージ信号を使用し、第1の2/3レートバイト・コード・デコーダ404は、インタリーバ412を介して供給される第2の2/3レートバイト・コード・デコーダ410からのフィードバック・メッセージ信号を使用する。このような反復は、第2の2/3レートバイト・コード・デコーダ410が生成する軟判定が十分に収束するまで、または所定回数の反復が行われるまで続く。ターボ復号では、通常は、入来データ・レートより高い、ブロック間の判定データの受け渡しに関係する反復レートを利用する。
20
30

【0065】

図5は、要素バイト・コード・デコーダ500の1実施例を示すブロック図である。要素バイト・コード・デコーダ500は、図3に示すバイト・コード・デコーダ350として使用することも、図4に示すデコーダ404および410として使用することもできる。バイト・コード・デコーダ500は、2つの入力信号を受信する。第1の入力信号は、主にトレリス復号ブロックからの入来メッセージ信号である。第2の入力信号は、後続の復号ステージの出力からフィードバックされたフィードバック・メッセージ信号である。各入力部は、加算器510に接続される。加算器510の出力は、コア・ユニット520に供給される。コア・ユニット520内部で、加算器510の出力部は、エクストリンシック(extrinsic)計算ブロック522および加算器524の一方の入力部に接続される。エクストリンシック計算ブロック522の出力部は、加算器524の第2の入力部に接続される。加算器524の出力は、コア・ユニット520の出力を表し、加算器530および加算器540の一方の入力となる。オリジナルの入力メッセージの反転信号が、加算器530の第2の入力部に供給される。フィードバック・メッセージの反転信号
40
50

が、加算器 540 の第 2 の入力部に供給される。加算器 530 および加算器 540 の出力は、要素デコーダ 500 の出力を表すものであり、図 4 のデコーダ 404 およびデコーダ 410 について述べた出力と同様である。

【0066】

加算器 510 は、入来コード化メッセージ信号を未コード化フィードバック・メッセージと結合する。加算機能は、通常は、特定のビット、より詳細には、メッセージ信号中の各ビットの特定のビット信頼度に基づいて信号を結合するものである。コア・ユニット 520 は、結合メッセージ信号を受信し、エクストリンシック計算ブロック 522 において、加算器 510 から供給されるイントリンシック (inttrinsic) 信頼度情報を用いて入来ビットについてエクストリンシック情報を計算する。1 実施例では、各入来ビット信頼度は、上述のように、ユークリッド距離技術および生成行列の逆転値を用いて処理する。エクストリンシック計算ユニット 522 で計算されるエクストリンシック情報を、加算器 524 が、加算器 510 から入力されるイントリンシック情報と結合または加算して、アポステリオリ情報を作成する。コア・ユニット 520 によって生成されたアポステリオリ情報は、オリジナルの信号メッセージ、フィードバック・メッセージ、および計算したエクストリンシック情報の組合せまたは合計を表す。

【0067】

加算器 540 は、減算プロセスによって、入力部から供給されたフィードバック・メッセージ信号をアポステリオリ情報と結合する。好ましい実施例では、フィードバック・メッセージ信号は、加算器 540 に入力される前に反転される。その結果得られるメッセージ信号は、入力部からのオリジナルのコード化メッセージと、コア・ユニット 520 で計算され付加されたエクストリンシック情報を表す。情報メッセージ信号は、通常は、メッセージ中のシステムティックおよび非システムティックな情報の確率または信頼度のセットとして、要素バイト・コード・デコーダ 500 との間で搬送されることに留意されたい。1 つの好ましい実施例では、エクストリンシック計算ブロック 522 は、対数計算を実行し、その結果得られる加算器 540 の出力における信頼度は、対数尤度比で表される。入来メッセージが、対数尤度比のセットの形態で受信されることもある。メッセージ中のビットに基づく出力メッセージの信頼度は、連結バイト・コード・デコーダ中の後続のステージに供給されるか、あるいは、反復バイト・コード復号プロセスの最終出力を表すものとして、さらに別のデコーダに供給される。

【0068】

同様に、加算器 530 は、減算プロセスによって、入力メッセージ信号をアポステリオリ情報と結合する。好ましい実施例では、入力メッセージ信号は、加算器 530 に入力される前に反転される。その結果得られる信号は、フィードバック・メッセージ信号と、付加されたエクストリンシック情報を表す。上記と同様に、情報は、確率または信頼度のセットとして搬送される。コード化メッセージの信頼度のセットは、接続デコーダ内のそれより前のバイト・コード・デコーダにフィードバック信号として供給されるか、あるいは、反復復号をさらに改善するためにトレリス・デコーダなどのそれより前の復号ブロックにフィードバック信号として供給される。

【0069】

要素バイト・コード・デコーダ 500 は、ビットごと、半ニブルごと、またはバイトごとに適用されるバイト・コード符号化に基づいて、入力メッセージ信号を反復処理することができる。前述のように、反復の回数は、ビット値の信頼度を改善することを考慮したものである。反復プロセスの数は、ハードウェアのサイズまたはハードウェアの速度によって制限されることがある。従って、アーキテクチャおよびプロセスはより効率的であることが望ましい。上述の逐次直接復号プロセスの代わりにガロア体空間に関連した性質を利用すれば、さらに改良した復号アーキテクチャを利用することができる。要素バイト・コードは、ガロア体 GF(256) 上で定義された短い線形ブロック・コードであることに留意されたい。ガロア体 GF(256) は、GF(2) の拡大体であり、原始多項式によってさらに定義することができる。1 つの好ましい原始多項式は、以下のようなもので

10

20

30

40

50

ある。

【0070】

【数3】

$$P(x) = p_0 + p_1x + \dots + p_8x^8 = 1 + x^2 + x^3 + x^4 + x^8, \text{ with } p_i \in GF(2). \quad (3)$$

【0071】

伝送されるコード化メッセージは、以下のように定義することができる。

【0072】

【数4】

$$C = mG, \quad (4) \quad 10$$

ここで、Gは、GF(256)では、コード・レート1/2および2/3について数式(1)および(2)で記述したように定義することができる。ただし、生成行列は、GF(2)では、コード・レート1/2については、原始多項式に基づいて以下のように再定義することができる。

【0073】

【数5】

$$G = [I \quad S] \quad (5)$$

【0074】

20

数式5において、Iは、 8×8 の大きさの恒等行列であり、Sは、以下のようにGF(2)で定義される部分行列である。

【0075】

【数6】

$$S = \begin{bmatrix} 0 & 0 & 0 & 1 & 1 & 1 & 0 & 1 \\ 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \end{bmatrix}. \quad (6) \quad 30$$

【0076】

同様に、コード・レート2/3については、生成行列は、GF(2)では原始多項式に基づいて以下のように定義することができる。

【0077】

【数7】

40

$$G = \begin{bmatrix} I & 0 & S \\ 0 & I & S \end{bmatrix} \quad (7)$$

【0078】

上記に定義した行列方程式は、GF(2)内のパリティ・チェック行列の生成をさらに可能にして、コード化メッセージからオリジナルのメッセージを回復することができることもある。パリティ・チェック式は、以下のように書くことができる。

【0079】

【数8】

$$cH^T = 0 \quad (8)$$

【0080】

コード・レート1/2のパリティ・チェック行列は、以下のように定義することができる。

【0081】

【数9】

$$H = \begin{bmatrix} S^T & I \end{bmatrix} \quad (9)$$

10

【0082】

従って、Hは、以下のように行列形式で書くことができる。

【0083】

【数10】

$$H_{C=1/2} = \begin{bmatrix} 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 \end{bmatrix} \quad (10)$$

20

【0084】

同様に、コード・レート2/3のパリティ・チェック行列は、以下のように定義することができる。

【0085】

【数11】

30

$$H = \begin{bmatrix} S^T & S^T & I \end{bmatrix} \quad (11)$$

【0086】

従って、コード・レート2/3のHは、以下のように書くことができる。

【0087】

【数12】

$$H_{C=2/3} = \begin{bmatrix} 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 & 1 \end{bmatrix} \quad (12)$$

40

【0088】

パリティ・チェック行列は、行列式による処理のためにビットを配列またはグループ化

50

することにより、受信機で直接、入来バイト・コード・コード化メッセージに適用することができる。さらに、パリティ・チェック行列は、パリティ・チェック方程式としばしば呼ばれる1組の方程式のセットに変形することができる。各方程式は、入来メッセージのうちの特定のビットしか含まない。これらの方程式は、メッセージのグループまたはサブセット中のビットの最終的な値または尤度を求めるために、1組の連立方程式として処理し、解くことができる。入来ビットを配列してパリティ・チェック方程式またはパリティ・チェック行列にするデコーダ、特にバイト・コード・デコーダについては、以下で述べる実施例によりさらに明らかになるであろう。

【0089】

図6は、本開示の複数の特徴を使用する要素バイト・コード・デコーダ600の別の実施例を示すブロック図である。要素バイト・コード・デコーダ600は、図4のデコーダ404およびデコーダ410の代わりに使用することができる。2つの入力信号、すなわち入来メッセージ信号およびフィードバック・メッセージ信号が、入力として加算器605に供給される。加算器605の出力部は、入力ビット並べ替えブロック615に接続される。入力並べ替えブロック615の第1の出力部は、遅延バッファ620およびアルファ・トレリス・ブロック625に接続される。入力並べ替えブロック615の第2の出力部は、ベータ・トレリス・ブロック630に接続される。アルファ・トレリス・ブロック625の出力部は、メモリ・バッファ635に接続される。ベータ・トレリス・ブロック630の出力部は、メモリ・バッファ640に接続される。遅延バッファ620、メモリ・バッファ635、およびメモリ・バッファ640の出力部は全て、アポステリオリ・プロセッサ645に接続される。アポステリオリ・プロセッサ645の出力部は、出力並べ替えブロック650に接続される。出力並べ替えブロック650の出力部は、加算器655および加算器660それぞれの一方の入力部に接続される。コード化メッセージ信号は、遅延バッファ610にも接続される。遅延バッファ610の出力部は、反転され、加算器655のもう一方の入力部に接続される。フィードバック・メッセージ信号は、遅延バッファ612にも接続される。遅延バッファ612の出力部は、反転され、加算器660のもう一方の入力部に接続される。図5の要素バイト・コード・デコーダ500について述べたのと同様に、加算器655および加算器660の出力は、要素デコーダ600の出力を表す。

【0090】

加算器605は、2つの入力、すなわち入来メッセージ信号およびフィードバック・メッセージ信号を受信し、これらの信号の信頼度を結合または加算する。入力並べ替えブロック615は、結合されたメッセージ信号をビット・サブセットにグループ化し、信号中のビットの順序を変更し、並べ替えた入力信号をアルファ・トレリス・ブロック625およびベータ・トレリス・ブロック630に供給する。並べ替えは、デコーダの効率を改善するために行うこともでき、後に詳細に述べる。選択されるサブセットのサイズは、用いるパリティ・チェックプロセスによって決まることがある。好ましい実施例では、サブセット・サイズは16ビットであり、ベクトル $b = [b_0 \ b_1 \ b_2 \ b_3 \ b_4 \ b_5 \ b_6 \ b_7 \ b_8 \ b_9 \ b_{10} \ b_{11} \ b_{12} \ b_{13} \ b_{14} \ b_{15}]$ で特定される。入力並べ替えブロック615は、最初の並べ替えビットから最後の並べ替えビットまでの、順方向並べ替え出力を生成し、これがアルファ・トレリス・ブロック625およびバッファ620に供給される。バッファ620は、イントリンシック信号も表す順方向並べ替え出力のタイミング遅延を行なって、トレリス処理の後で再結合することができるようにする。入力並べ替えブロック615は、最後の並べ替えビットから最初の並べ替えビットまでの、逆順序信号も生成し、この信号をベータ・トレリス・ブロック630に供給する。

【0091】

アルファ・トレリス・ブロック625およびベータ・トレリス・ブロック630は、トレリス・ツリーまたはトレリス図と呼ばれる1組の計算の生成処理に基づいて、順方向メトリック値および逆方向メトリック値を計算する。トレリス・ツリーまたはトレリス図の詳細な実施態様およびアルファ・トレリス・ブロック625およびベータ・トレリス・ブ

10

20

30

40

50

ロック 630 の動作については、後に詳細に述べる。順方向バッファ 635 および逆方向バッファ 640 は、アルファ・トレリス・ブロック 625 およびベータ・トレリス・ブロック 630 の出力を受信する。順方向バッファ 635 および逆方向バッファ 640 は、再結合のタイミング遅延を供給する。さらに、逆方向バッファ 640 は、ベータ・トレリス・ブロック 630 の出力のビット順序を逆転させる。

【0092】

アルファ・トレリス・ブロック 625 およびベータ・トレリス・ブロック 630 からの順方向メトリック値および逆方向メトリック値は、アポステリオリ・ブロック 645 で、イントリンシック情報と結合される。アポステリオリ・ブロック 645 は、メッセージ・ストリーム中のビット・サブセットのアポステリオリ信頼度を計算する。出力並べ替えブロック 650 は、サブセットを元の順序に戻すために、サブセットのアポステリオリ信頼度情報を並べ替える。加算器 655 および 660 は、それぞれ減算のために反転されたフィードバック・メッセージと入力メッセージを、並べ替え済みのアポステリオリ・メッセージ信号と結合する。バッファ 610 および 612 は、出力されるアポステリオリ信頼度情報と適切に結合できるようにするために、入力メッセージおよびフィードバック・メッセージの必要なタイミング遅延を供給する。加算器 660 のフォワード出力および加算器 655 のコード化フィードバック出力は、フォワード出力値およびフィードバック出力値を表しており、図 5 の要素バイト・コード・デコーダ 500 について述べた出力と機能的には同じであることに留意されたい。

【0093】

要素バイト・コード・デコーダ 600 は、ログ・マップ・デコーダを用い、メッセージ中の並べ替え済みビット・サブセットのトレリス復号に基づいて、入来メッセージを復号する。1つの可能なトレリス・アルゴリズムでは、B C J R (B a h 1 - C o c k e - J e l i n e k - R a v i v) アルゴリズムを利用する。トレリス・マッピングを用いたログ・マップ復号を適用するために、前述のパリティ行列から形成した1組のパリティ方程式に基づいて、入来メッセージを等価なビット・トレリス・ツリーに変換する。コード・レート 1 / 2 では、番号をふった以下の方程式の組を使用することができる。

【0094】

【数 13】

- (1) $b_1 + b_8 = 0$
- (2) $b_2 + b_9 = 0$
- (3) $b_3 + b_{10} = 0$
- (4) $b_0 + b_4 + b_{11} = 0$
- (5) $b_0 + b_5 + b_{12} = 0$
- (6) $b_0 + b_6 + b_{13} = 0$
- (7) $b_7 + b_{14} = 0$
- (8) $b_0 + b_{15} = 0$

【0095】

ビット・ベースのトレリス・アルゴリズムでは、形成したトレリス・ツリーを左から右に見ていく深さが増していく任意の特定の順序でビットを処理することができる。所与の深さでビットが選択されると、当該ビットを含む全てのパリティ・チェック方程式がアクティブになる。所与のパリティ・チェック方程式の全てのビットが処理されると、当該パリティ・チェック方程式はアクティブではなくなる。所与の深さにおけるパリティ・チェック方程式の現在状態を連結して、n ビット状態を形成する。ここで、n は、アクティブなパリティ・チェック方程式の現在数である。アクティブなパリティ・チェック方程式の一部が理想的な状態にある可能性があるので、これらの方程式に対して1ビットだけよい。全ての深さにわたるときの方程式の最大数 n が可能な限り小さくなるようにビットを処理するビット順序を用いることで、効率的な復号が可能になる。好ましいビット・トレリス・ツリーを、図 7 に示す。

10

20

30

40

50

【0096】

図7において、下側の×軸は、入力ビット並べ替えブロック615で実装されるビット順序を示す。順方向順序は、この軸上の左から右に示す順序であり、逆方向順序は、右から左に示す順序である。上側の×軸は、各ビット遷移または状態変化において使用される方程式の数を示す。実線は、次のビットの値または確率値が0であるときの、直前のビットから次のビットへの遷移を示す。破線は、次のビットの値または確率値が1であるときの、直前のビットから次のビットへの遷移を示す。

【0097】

コード・レート2/3のビット・トレリス・ツリーも、サブセット・サイズを24ビットとして、以下の番号付きパリティ・チェック方程式のセットを用いて、同様に形成することができる。

【0098】

【数14】

- (1) $b_1 + b_9 + b_{16} = 0$
- (2) $b_2 + b_{10} + b_{17} = 0$
- (3) $b_3 + b_{11} + b_{18} = 0$
- (4) $b_0 + b_4 + b_8 + b_{12} + b_{19} = 0$
- (5) $b_0 + b_5 + b_8 + b_{13} + b_{20} = 0$
- (6) $b_0 + b_6 + b_8 + b_{14} + b_{21} = 0$
- (7) $b_7 + b_{15} + b_{22} = 0$
- (8) $b_0 + b_8 + b_{23} = 0$

10

20

【0099】

コード・レート2/3の好ましいトレリス・ツリーを、図8に示す。これは、図7に示すトレリス・ツリーと同様に説明することができる。

【0100】

上述の復号プロセスに対して、代替のパリティ・チェック配列を使用することもできることに留意されたい。例えば、さらに小さなビット・サブセットを使用することもできる。その結果として、さらに小さなビット・サブセットであれば、それらのビットのうちの2つの間の関係を1つ使用するだけで復号することができる可能性もある。小さなビット・サブセットとパリティ関係の形態の単一の関係とを繰り返し復号してもよいし、サブセットにビットを加えたりサブセットからビットを除去したりして、単一の関係として別のパリティ方程式を後の復号ステップにおいて使用してもよい。

30

【0101】

要素バイト・コード・デコーダ600では、その他の形でビットをグループ化することができることもある。例えば、16ビットまたは24ビットのサブセットを形成するグループ化に加えて、受信した伝送または変調シンボルとビットとの関係に基づいてビットをグループ化することによって第2のグループを形成することもできる。この追加のグループ化により、入来メッセージ中のビットに関連するイントリンシック情報が追加されるので、復号プロセスはさらに改善される。要素バイト・コード・デコーダは、メッセージの2ビットを含み、さらに4つの可能な値を表す各シンボルのコンスタレーション(`constellation`)値に基づいてメッセージ情報を受信し、処理する。1つのシンボル内の各ビットのコンスタレーション位置は、1つの信頼度値によって表される。従って、2ビットからなる1シンボルは、以下のように特定される4つの確率として表すことができる。

40

【0102】

【数15】

$$P(x_{symbol} = "00"), P(x_{symbol} = "01"), P(x_{symbol} = "10"), P(x_{symbol} = "11")$$

50

【0103】

ビットとシンボルの関係付けおよびマッピング、ならびに後のシンボル・メトリック値生成は、図3のトレリス・デコーダ320など、以前の処理ステージで行うことができることに留意されたい。シンボル・メトリック値およびシンボル・マップは、次いで、要素バイト・コード・デコーダ600の入力部に供給される。ビット・シンボル・マッピングおよびメトリック値生成は、加算器ブロック605や入力並べ替えブロック610などにおいてバイト・コード・デコーダ600の入力処理の一部として実行することもできるし、図示しない別個の処理ブロックにおいて実行することもできる。さらに、上述したメッセージにおけるビット確率と同様に、シンボル確率も、バイト・コード・デコーダ600で維持し、処理し、そこから出力することができる。

10

【0104】

対応するシンボル・トレリスは、中間遷移を考慮して同一シンボルのビットの深さを单一の深さにまとめるこによって形成される。シンボル s_n の2進表現が「 $b_{2n} b_{2n+1}$ 」であるとすると、例えば、シンボル $s_0 = 3 = '11'$ は、状態1を経由する状態0から状態3への遷移を引き起こし、シンボル $s_0 = 2 = '10'$ は、状態1を経由する状態0から状態2への遷移を引き起こし、シンボル $s_0 = 1 = '01'$ は、状態0を経由する状態0から状態1への遷移を引き起こし、シンボル $s_0 = 0 = '00'$ は、状態0を経由する状態0から状態0への遷移を引き起こす。このパターンが、全ての可能な状態のシンボル・トレリス全体が形成されるまで続く。

【0105】

20

図9は、コード・レート1/2のシンボル・ベースのトレリス復号の好ましいトレリス・ツリーを示す。図9において、下側軸は、並べ替え済みのシンボル s_0 から s_7 と、各シンボルに関連する対応するビットとを示す。上述のように、順方向順序は、左から右に示す順序であり、逆方向順序は、右から左に示す順序である。上側軸は、コード・レート1/2のビット・ベースのトレリス・ツリーに関して上述した、各シンボル遷移または状態変化で使用されるパリティ・チェック方程式の数を示す。実線は、次のシンボルの値または確率値が「01」であるときの、直前のシンボルから次のシンボルへの遷移を示す。破線は、次のシンボルの値または確率値が「00」であるときの、直前のシンボルから次のシンボルへの遷移を示す。点線は、次のシンボルの値または確率値が「10」であるときの、直前のシンボルから次のシンボルへの遷移を示す。最後に、一点鎖線は、次のシンボルの値または確率値が「11」であるときの、直前のシンボルから次のシンボルへの遷移を示す。

30

【0106】

同様に、図10は、24ビットのビット・グループ・サブセットを使用する、コード・レート2/3のシンボル・ベースのトレリス復号の好ましいトレリス・ツリーを示す。下側軸は、並べ替え済みのシンボル s_0 から s_{12} と、各シンボルに関連する対応するビットとを示す。上側軸は、コード・レート2/3のビット・ベースのトレリス・ツリーに関して上述した、各シンボル遷移または状態変化で使用されるパリティ・チェック方程式の数を示す。各線によって示す遷移は、図9と同様である。

【0107】

40

図11Aおよび図11Bは、本開示の特徴を用いた要素バイト・コード・デコーダで使用されるトレリス・ブロック1100の実施例を示すブロック図である。トレリス・ブロック1100を用いて、図6のアルファ・トレリス・ブロック625またはベータ・トレリス・ブロック630の何れを実施することもできる。アルファ・トレリス・ブロック625は、後述するように、ベータ・トレリス・ブロック630とは異なる制御シーケンスを使用することができる。さらに、後述するように、各ブロックは、トレリス・ツリーの評価において、異なるメトリック計算を実施することもできる。

【0108】

トレリス・ブロック1100において、トレリス・ブロック1100に供給されたメッセージ信号は、`input_select`ブロック1110に接続される。一連の加算器

50

1125a～pが、入力メッセージの選択部分（すなわちビットまたはシンボル）を、feed back_selectブロック1120を介して選択されたメトリック計算出力の一部分（すなわちビットまたはシンボル）と結合する。メトリック計算は、コア・プロセス・ユニット1130a～hおよび1135a～dで行われる。アルファ・トレリス・ブロック625およびベータ・トレリス・ブロック630で実施されるメトリック計算についても、後述する。

【0109】

コア・プロセス・ユニット1130a～hおよび1135a～dで計算された各メトリックは、output_mux1140に接続される。output_mux1140の出力は、D_buff1150a～hでバッファリングされる。D_buff1150a～hは、計算されたメトリック値を、feed back_selectブロック1120に供給する。

【0110】

input_selectブロック1110、feed back_selectブロック1120、およびoutput_mux1140によって実行される選択動作および多重化動作は、制御ブロック1170によって制御される。トレリス・ブロック1100は、同期クロック信号およびストローブ信号も含み、非使用時に非活動化されたブロックのためのディセーブルmux1160を備え、さらに制御ブロック1170に供給される復号コード・レートを選択するためのコード・レート・モード入力信号も含む。

【0111】

アルファ・トレリス・ブロック625によって生成される順方向メトリックは、トレリス・ツリーの左側から始まり、処理が進むにつれて右側に進む。アルファ・トレリス・ブロック625のトレリス・ツリーの順方向メトリック計算は、以下の式で表される。

【0112】

【数16】

$$\alpha_{n+1}^k = \log(e^{\alpha_n^i + L_n^j}) \quad (13)$$

【0113】

数式13において、

【0114】

【数17】

$$L_n^j$$

は、n番目のシンボルのブランチjのメトリックである。例えば、値「00」を有するシンボルnのメトリック計算は、

【0115】

【数18】

$$L_n^0$$

で表される。n番目のシンボルの状態kのメトリックは、

【0116】

【数19】

$$\alpha_n^k$$

で表される。図9を参照すると、トレリス・ツリーの順方向メトリックは、以下のように評価することができる。

【0117】

10

20

30

40

【数20】

$$\begin{aligned}
 \alpha_0^k &= 0 \forall k = 0, 1..3 \\
 \alpha_1^0 &= \log(e^{\alpha_0^0 + L_0^0}) \\
 \alpha_1^1 &= \log(e^{\alpha_0^0 + L_0^1}) \\
 \alpha_1^2 &= \log(e^{\alpha_0^0 + L_0^2}) \\
 \alpha_1^3 &= \log(e^{\alpha_0^0 + L_0^3}) \\
 \alpha_2^0 &= \log(e^{\alpha_1^0 + L_1^0} + e^{\alpha_1^1 + L_1^1} + e^{\alpha_1^2 + L_1^2} + e^{\alpha_1^3 + L_1^3}) \\
 \alpha_2^1 &= \log(e^{\alpha_1^0 + L_1^1} + e^{\alpha_1^1 + L_1^0} + e^{\alpha_1^2 + L_1^3} + e^{\alpha_1^3 + L_1^2}) \\
 \alpha_2^2 &= \log(e^{\alpha_1^0 + L_1^2} + e^{\alpha_1^1 + L_1^3} + e^{\alpha_1^2 + L_1^0} + e^{\alpha_1^3 + L_1^1}) \\
 \alpha_2^3 &= \log(e^{\alpha_1^0 + L_1^3} + e^{\alpha_1^1 + L_1^2} + e^{\alpha_1^2 + L_1^1} + e^{\alpha_1^3 + L_1^0}) \\
 &\vdots \\
 \alpha_{12}^0 &= \log(e^{\alpha_{11}^0 + L_{11}^0} + e^{\alpha_{11}^1 + L_{11}^1} + e^{\alpha_{11}^2 + L_{11}^2} + e^{\alpha_{11}^3 + L_{11}^3})
 \end{aligned} \tag{14}$$

10

【0118】

一般に、コア・プロセス・ユニットで実施されるコア計算は、以下のように評価することができる。

20

【0119】

【数21】

$$c = \log(e^a + e^b + e^c) \tag{15}$$

【0120】

数式15のa、b、およびcは指数係数を表し、コア・プロセス・ユニット1130a～hおよび1135a～dでは信号の標識として示される。計算速度を向上させるために、コア・プロセス・ユニット1130a～hおよび1135a～dは、以下のように計算を繰り返し実施する。

30

【0121】

【数22】

$$c = \log(e^{\log(e^a + e^b)} + e^c). \tag{16}$$

【0122】

上述のように、トレリス・ブロック1100のアーキテクチャを共有することができるが、アルファ・トレリス・ブロック625は、ベータ・トレリス・ブロック630とは異なる制御シーケンスを実施することができる。制御シーケンスは、トレリス・コードおよび使用するトレリス図から導出することができる。好ましい実施例では、アルファ・トレリス・ブロック625の一部として使用されるinput_selectブロック1110、feedback_selectブロック1120およびoutput_mux1140の制御シーケンスは、以下の表1に示すように実施することができる。

40

【0123】

【表1】

alpha_alpha_selected												alpha_alpha_max											
alpha_alpha_selected						alpha_alpha_max						alpha_alpha_selected						alpha_alpha_max					
alpha_0	alpha_1	alpha_2	alpha_3	alpha_4	alpha_5	alpha_6	alpha_7	alpha_8	alpha_9	alpha_10	alpha_11	alpha_0	alpha_1	alpha_2	alpha_3	alpha_4	alpha_5	alpha_6	alpha_7	alpha_8	alpha_9	alpha_10	alpha_11
1	0	1	2	3	0	1	2	3	0	1	2	0	1	2	3	1	0	2	3	0	1	3	0
2	1	0	1	2	3	0	1	2	3	0	1	2	0	1	3	1	0	2	3	0	1	3	0
3	2	0	1	0	1	2	3	2	3	2	3	3	0	2	1	3	2	0	1	3	2	0	1
4	3	0	1	0	1	2	3	4	5	6	7	4	0	1	2	3	1	0	3	2	0	1	3
5	4	0	1	2	3	0	1	2	3	4	5	6	7	2	0	2	1	3	0	2	1	3	0
6	2	0	1	0	1	2	3	2	3	2	3	3	3	0	2	1	3	2	0	1	3	2	0
7	3	0	1	0	1	2	3	4	5	6	7	2	3	2	3	3	2	0	1	3	2	0	1
8	4	0	1	2	3	0	1	2	3	4	5	6	7	1	0	1	2	3	1	0	3	2	1
9	2	0	1	0	1	2	3	2	3	2	3	3	3	0	2	1	3	2	0	1	3	2	0
10	3	0	1	0	1	2	3	4	5	6	7	4	5	6	7	1	0	1	2	3	1	0	2
11	4	0	1	2	3	0	1	2	3	4	5	6	7	6	0	2	1	3	1	0	3	2	1
12	5	0	1	2	3																		3
alpha_alpha_selected												alpha_alpha_max											
alpha_alpha_selected						alpha_alpha_max						alpha_alpha_selected						alpha_alpha_max					
1	2	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
2	3	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
3	4	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
4	5	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
5	6	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
6	7	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3
7	8	2	0	1	0	1	2	3	2	3	2	3	2	3	1	0	1	2	3	1	0	1	3

【 0 1 2 4 】

この表の各空きエントリに対して、ハードウェアに符号のない最大値を与えることができる。さらに、アルファ・トレリスで使用される制御シーケンスをプログラミングするコードの例示的な実施例は、以下のように表すことができる。

【 0 1 2 5 】

【数23】

Mode = 1 (C=2/3); Clock 2;

Alpha 0

CPU[0] Input A = alpha 0 + fw_modlogi 0
 CPU[0] Input B = alpha 1 + fw_modlogi 1
 CPU[1] Input A = alpha 2 + fw_modlogi 2
 CPU[1] Input B = alpha 3 + fw_modlogi 3
 (CPU[8] Input A = CPU[0]
 CPU[8] Input B = CPU[1])

Alpha 1 10

CPU[2] Input A = alpha 0 + fw_modlogi 1
 CPU[2] Input B = alpha 1 + fw_modlogi 0
 CPU[3] Input A = alpha 2 + fw_modlogi 3
 CPU[3] Input B = alpha 3 + fw_modlogi 2
 (CPU[9] Input A = CPU[2]
 CPU[9] Input B = CPU[3])

Alpha 2

CPU[4] Input A = alpha 0 + fw_modlogi 2
 CPU[4] Input B = alpha 1 + fw_modlogi 3
 CPU[5] Input A = alpha 2 + fw_modlogi 0
 CPU[5] Input B = alpha 3 + fw_modlogi 1 20
 (CPU[10] Input A = CPU[4]
 CPU[10] Input B = CPU[5])

Alpha 3

CPU[6] Input A = alpha 0 + fw_modlogi 3
 CPU[6] Input B = alpha 1 + fw_modlogi 2
 CPU[7] Input A = alpha 2 + fw_modlogi 1
 CPU[7] Input B = alpha 3 + fw_modlogi 0
 (CPU[11] Input A = CPU[6]
 CPU[11] Input B = CPU[7])

Alpha[7:0][..] = in[11:8][..] = CPU[11:8][..] 30

【0126】

アルファ・トレリス・ブロック625が生成する順方向メトリックとは異なり、ベータ・トレリス・ブロック630が生成する逆方向メトリックは、トレリス・ツリーの右側から始まり、処理が進むにつれて左側に進む。ベータ・トレリス・ブロック630のトレリス・ツリーの逆方向メトリック計算は、以下のように表される。

【0127】

【数24】

$$\beta_n^k = \log(e^{\beta_{n+1}^j + L_n^j}) \quad (17) \quad 40$$

【0128】

数式18において、

【0129】

【数25】

$$L_n^j$$

は、n番目のシンボルのブランチjのメトリックである。上述のように、2進値「00」を有するシンボルnのメトリックは、

【0130】

【数26】

 L_n^0

で表される。n番目のシンボルの状態kのメトリックは、

【0131】

【数27】

 β_n^k

で表される。図9を再度参照すると、逆方向メトリック計算は、以下の式を用いて評価される。

10

【0132】

【数28】

$$\beta_{12}^k = 0 \forall k = 0, 1..3$$

$$\beta_{11}^0 = \log\left(e^{\beta_{12}^0 + L_{11}^0}\right)$$

$$\beta_{11}^1 = \log\left(e^{\beta_{12}^1 + L_{11}^1}\right)$$

$$\beta_{11}^2 = \log\left(e^{\beta_{12}^2 + L_{11}^2}\right)$$

$$\beta_{11}^3 = \log\left(e^{\beta_{12}^3 + L_{11}^3}\right)$$

$$\beta_{10}^0 = \log\left(e^{\beta_{11}^0 + L_{10}^0} + e^{\beta_{11}^1 + L_{10}^1}\right)$$

$$\beta_{10}^1 = \log\left(e^{\beta_{11}^0 + L_{10}^1} + e^{\beta_{11}^1 + L_{10}^0}\right)$$

$$\beta_{10}^2 = \log\left(e^{\beta_{11}^0 + L_{10}^2} + e^{\beta_{11}^1 + L_{10}^3}\right)$$

$$\beta_{10}^3 = \log\left(e^{\beta_{11}^0 + L_{10}^3} + e^{\beta_{11}^1 + L_{10}^2}\right)$$

$$\beta_{10}^4 = \log\left(e^{\beta_{11}^2 + L_{10}^2} + e^{\beta_{11}^3 + L_{10}^3}\right)$$

$$\beta_{10}^5 = \log\left(e^{\beta_{11}^2 + L_{10}^3} + e^{\beta_{11}^3 + L_{10}^2}\right)$$

$$\beta_{10}^6 = \log\left(e^{\beta_{11}^2 + L_{10}^0} + e^{\beta_{11}^3 + L_{10}^1}\right)$$

$$\beta_{10}^7 = \log\left(e^{\beta_{11}^2 + L_{10}^1} + e^{\beta_{11}^3 + L_{10}^0}\right)$$

:

$$\beta_0^0 = \log\left(e^{\alpha_1^0 + L_1^0} + e^{\alpha_1^1 + L_1^1} + e^{\alpha_1^2 + L_1^2} + e^{\alpha_1^3 + L_1^3}\right)$$

(18)

20

【0133】

好みい実施例では、ベータ・トレリス・ブロック630の一部として使用される `in put_select` ブロック1110、`feedback_select` ブロック1120および`output_mux`1140の制御シーケンスは、以下の表2に示すように実施することができる。

【0134】

40

【表2】

図12Aおよび図12Bは、本開示の特徴を用いた要素バイト・コード・デコーダで使用されるアポステリオリ・ブロック1200の実施例を示すブロック図である。アポステリオリ・ブロック1200において、メッセージ信号は、`fwd_select`ブロック1210に接続される順方向メトリック、`rvs_select`ブロック1220に接続される逆方向メトリック、および`intrinsic_select`ブロック1230に接続されるイントリンシック・メトリックを表す。一連の加算器1235a～pおよび1240a～pが、順方向メトリック・メッセージ、逆方向メトリック・メッセージおよびイントリンシック・メッセージの選択部分（すなわちビットまたはシンボル）を結合する。この新たなメトリック計算は、コア・プロセス・ユニット1250a～hおよび1255a～dで行われる。

10

【0136】

コア・プロセス・ユニット1250a～hおよび1255a～dで計算された各メトリックは、`post_mux`1260に接続される。`post_mux`1260の出力は、`D_buff`1270a～dでバッファリングされる。`D_buff`1270a～dは、計算されたメトリック値を、出力としてアポステリオリ・ブロック1200に供給する。

【0137】

`fwd_select`ブロック1210、`rvs_select`ブロック1220、`intrinsic_select`ブロック1230および`post_mux`1260によって実行される選択動作および多重化動作は、制御ブロック1280によって制御される。アポステリオリ・ブロック1200は、`D_buff`1275a～bを介してさらに接続される同期クロック信号およびストローブ信号、ならびに制御ブロック1280に供給される復号コード・レートを選択するためのコード・レート・モード入力信号も含む。

20

【0138】

アポステリオリ・ブロック1200は、以下の数式を用いてアポステリオリ・メトリックを計算する。

【0139】

【数29】

$$\gamma_0^0 = \log\left(e^{\alpha_0^0 + \beta_1^0 + L_0^0}\right)$$

$$\gamma_0^1 = \log\left(e^{\alpha_0^0 + \beta_1^1 + L_0^1}\right)$$

$$\gamma_0^2 = \log\left(e^{\alpha_0^0 + \beta_1^2 + L_0^2}\right)$$

$$\gamma_0^3 = \log\left(e^{\alpha_0^0 + \beta_1^3 + L_0^3}\right)$$

:

(19)

30

$$\gamma_{11}^0 = \log\left(e^{\alpha_{11}^0 + \beta_{12}^0 + L_{11}^0}\right)$$

$$\gamma_{11}^1 = \log\left(e^{\alpha_{11}^1 + \beta_{12}^0 + L_{11}^1}\right)$$

$$\gamma_{11}^2 = \log\left(e^{\alpha_{11}^1 + \beta_{12}^1 + L_{11}^2}\right)$$

$$\gamma_{11}^3 = \log\left(e^{\alpha_{11}^1 + \beta_{12}^2 + L_{11}^3}\right)$$

40

【0140】

好ましい実施例では、アポステリオリ・ブロック1200の一部として使用される`fwd_select`ブロック1210、`rvs_select`ブロック1220、`intrinsic_select`ブロック1230、および`post_mux`1260の制御シーケンスは、以下の表3に示すように実施することができる。

【0141】

【表3】

【 0 1 4 2 】

図13は、本開示の特徴を用いたバイト・コード・デコーダ1300の実施例を示すブロック図である。バイト・コード・デコーダ1300は、上述のバイト・コード符号化プロセスとパリティ行列の関係に基づいて代替の復号プロセスを利用するため、入来情報

のグループ化および並べ替えを利用する。入力コード化メッセージは、入力制御ブロック 1310 に供給される。入力制御ブロックの出力は、信号マルチプレクサ 1320 の一方の入力部に供給される。信号マルチプレクサ 1320 の出力部は、アポステリオリ・メモリ 1330 に接続される。アポステリオリ・メモリ 1330 の出力部は、加算器 1340 の一方の入力部に接続される。加算器の出力部は、遅延バッファ 1350 およびエクストリンシック計算プロセッサ 1360 に接続される。エクストリンシック計算プロセッサ 1360 の出力部は、エクストリンシック・メモリ 1370 に接続される。エクストリンシック・メモリ 1370 の出力部は、反転されて加算器 1340 の第 2 の入力部に接続され、加算器が減算機能を実施する。エクストリンシック計算プロセッサ 1360 および遅延バッファ 1350 の出力部は、加算器 1380 に接続される。加算器 1380 の出力部は、入力マルチプレクサ 1320 の第 2 の入力部に供給される。アポステリオリ・メモリ 1330 の出力は、反復復号プロセスの後で、バイト・コード・デコーダ 1300 の出力となる。

【 0143 】

入力制御ブロック 1310 は、入来メッセージを受信し、入来メッセージの一部分をグループ化してビット・サブセットにする。このサブセットは、入力メッセージとなるが、これは通常は、当該サブセット内の各ビットの確率、例えば L L R 値などからなる。また、入力制御ブロック 1310 は、mux 1320 への入力メッセージの送達の制御またはゲートを行い、mux 1320 の入力切替を制御することもできる。デコーダ 1300 の反復動作は、mux 1320 によって制御される。mux 1320 は、初期復号の復号プロセス中の第 1 の反復時に入力メッセージ・ストリームを出力する、あるいは復号プロセス中の後の反復において加算器 1380 から供給される新たに計算されたフィードバック・メッセージを出力する。

【 0144 】

mux 1320 の選択出力は、アポステリオリ・メモリ 1330 に供給される。アポステリオリ・メモリ 1330 は、mux 1320 から受信した情報を記憶し、配列する。好みの実施例では、アポステリオリ・メモリ 1330 は、復号プロセスの第 1 の反復中に、ビット信頼度として受信した入来ビット・サブセットを並べ替える。前述のように、並べ替えにより、パリティ・チェック行列を含む復号プロセスを改善することができることもある。アポステリオリ・メモリ 1330 は、並べ替えされた情報メッセージを、ビット・サブセットまたはビット信頼度として、結合器 1340 に供給する。

【 0145 】

結合器 1340 は、並べ替えされた情報メッセージを、エクストリンシック・メモリ 1370 から供給されるエクストリンシック情報メッセージと結合する。エクストリンシック・メモリ 1370 は、エクストリンシック計算ブロック 1360 で計算されたエクストリンシック情報メッセージのエクストリンシック情報値を記憶する。好みの実施例では、結合器 1340 は、並べ替えされた情報メッセージ値からエクストリンシック情報メッセージ値を減算し、結合した情報メッセージ値をエクストリンシック計算ブロック 1360 に出力する。

【 0146 】

エクストリンシック計算ブロック 1360 は、結合器 1340 から受け取った結合情報メッセージを処理する。エクストリンシック計算ブロック 1360 の機能については、後にさらに述べる。結合器 1340 からの結合情報メッセージは、バッファ 1350 にも供給される。バッファ 1350 は、結合器 1380 におけるエクストリンシック計算ブロック 1360 の出力との再結合を適切に行うことができるようするために、結合情報メッセージを遅延させるために使用される。結合器 1380 は、この遅延された結合情報メッセージを、エクストリンシック計算ブロック 1360 から出力されるエクストリンシック情報と結合する。結合器 1380 は、アポステリオリ情報メッセージ値を含む信号を出力し、この信号を、反復復号プロセスの中で使用されるように mux 1320 に供給する。

【 0147 】

10

20

30

40

50

要素復号プロセスおよび連結復号プロセスは両方とも、1つのパリティ・チェック行列を用いて記述することができ、バイト・コード・デコーダ1300など単一のデコーダで処理することができることに留意されたい。連結復号プロセスでは、各要素復号プロセスを、それぞれのパリティ・チェック行列で定義することができる。両復号プロセス、従つて両パリティ行列は、図4に示すようにインタリーバおよびデインタリーバを介して結合される。それらのパリティ・チェック行列を結合して、連結復号プロセスにおける両プロセスに使用できる単一のパリティ・チェック行列を形成することができる。インターリービング・ステップで、結合パリティ・チェック行列の非ゼロ要素の位置を規定する。

【0148】

別々に接続された要素デコーダのパリティ・チェック行列を結合することにより、バイト・コード・デコーダ1300は、全ての可能なバイト・コード・コード・レート構成を復号することができる。入来メッセージの当該部分のLLR値はアポステリオリ・メモリに保存され、必要に応じて並べ替えられる。エクストリンシック情報は、アポステリオリ信頼度から減算される。その結果得られたイントリンシック情報が、バッファ1350およびエクストリンシック計算ブロック1360に送られる。計算したエクストリンシック情報は、エクストリンシック・メモリ1370に戻されて保存される。さらに、計算したエクストリンシック情報は、直前のイントリンシック情報にも付加され、アポステリオリ・メモリ1330に戻されて保存される。この計算プロセスは、各反復復号ステップについて繰り返される。反復復号は、情報メッセージのアポステリオリ信頼度値が信頼度しきい値を超えるまで、または割り当てられた復号時間が満了するまで、継続される。

10

【0149】

図14は、本発明の特徴を用いたバイト・コード・デコーダ1400の別の実施例を示すブロック図である。バイト・コード・デコーダ1400は、低密度パリティ・チェック(LDPC)復号と呼ばれる特定のパリティ・チェック復号プロセスを実施するように構成することができる。

20

【0150】

情報メッセージのビットの確率を表す8つの入力LLR値のシーケンスの形態をした入力メッセージが、パミュータ(permutter)1410の入力部に供給される。パミュータ1410は、アプリオリな(すなわち第1の反復の)、またはアポステリオリのLLR値を順次受信する。パミュータ1410は、単純なシフト・レジスタであり、入来LLR値を加算器1420a～hおよび1440a～cに直接接続することを可能にする。また、パミュータ1410により、入来値を右に1つ巡回桁送りすることが可能になることもある。パミュータ1410からの8つの出力部はそれぞれ、加算器1420a～hの一方の入力部に接続される。さらに、L3、L4およびL5で示されるパミュータ1410の3つの出力は、それぞれ第2のセットの加算器1440a～cの一方の入力部に供給される。

30

【0151】

計算したエクストリンシック情報は、エッジ先入れ先出し(FIFO)バッファ1470およびエッジFIFOバッファ1472を介して、さらに乗算器1430および1450によって符号が反転されて、加算器1420a～hおよび1440a～cの第2の入力部に接続される。計算したエクストリンシック情報は、入来値から減算される。その結果得られる、加算器1420a～hの出力におけるイントリンシック情報が、検査プロセス更新ユニット(CPU)1465a～hおよびFIFOバッファ1460a～hに供給される。CPU1465a～hからの計算したエクストリンシック情報は、加算器1420a～hおよび1440a～cに供給されるだけでなく、FIFOバッファ1460a～hにバッファリングされたイントリンシック情報と結合される。その結果得られる新たなアポステリオリ情報であるビットのLLR値は、必要に応じてパミュータ1495で元の位置にシフトバックされ、この新たなアポステリオリLLR値が、図13に示すアポステリオリ・メモリ1330などのメモリに戻されて保存される。

40

50

【0152】

CPU1465d、1465eおよび1465fは、2つのエクストリンシック情報値を計算することができる。CPU1465d、1465eおよび1465fは、第2の入力を、 $m \times 1445a \sim c$ を介して加算器1440a～cから受信する。 FIFOバッファ1462a～cは、直前に計算したエクストリンシック値を加算器1485a～eに供給し、CPU1465d、1465eおよび1465fから供給される1組の新たに計算されたエクストリンシック値と結合されるようにする。

【0153】

バイト・コード・デコーダ1400で使用される復号プロセスは、2進LDPCh復号プロセスと見なすことができる。各パリティ・チェック方程式は、低密度パリティ・チェックコードと解釈される。バイト・コード・デコーダ1400の処理並列度は8である。すなわち、バイト・コード・デコーダ1400は、8の方程式を1組として1度に処理することができる。

【0154】

CPU1465a～hは、ビット・ベースのLDPChアルゴリズムを使用してエクストリンシック情報を計算する。好ましい実施例では、LDPChアルゴリズムの方程式は、以下のように表すことができる。

【0155】

【数30】

$$R_{m,n} = 2 \tanh^{-1} \left(\prod_{i \in C(m) \setminus n} \tanh(Q_{m,i}/2) \right) \stackrel{\text{def}}{=} L \left(\sum_{i \in C(m) \setminus n} \oplus Q_{m,i} \right). \quad (20)$$

20

【0156】

上記の方程式で、

【0157】

【数31】

$$Q_{m,i_j}$$

は、CPU1465a～hへの入力である、パリティ・チェック方程式mおよびビット i_j の計算したイントリンシック値を表す。

30

【0158】

【数32】

$$R_{m,i_j}$$

は、CPU1465a～hによって計算された新たなエクストリンシック値を表す。 $C(m) = \{ n : H_m, n = 1 \}$ は、検査方程式に接続される入力値の組を表す。LDPCh復号プロセスでは、恒等行列Iおよび数式6の生成行列Sの両方に基づいてエクストリンシック値を計算する。恒等行列の復号中には、修正CPUユニットの第2の入力は使用されない。この入力は、 $m \times 1445a \sim c$ を介して最大の正のLLR値を供給することによって簡単にディセーブルされる。S行列の復号中には、イントリンシック情報を計算し、これを第2の入力部に供給する。

40

【0159】

S行列の第1列には、値が1である位置が複数ある。当該列の対応するアポステリオリ値は、当該列の各方程式の全てのエクストリンシック情報の和である。この加算は、加算器1485fおよび $m \times 1492$ を用いて行われる。CPU1465hおよび加算器1480hの新たなアポステリオリ値を計算するために、CPU1465d、1465eおよび1465fでエクストリンシック値を計算し、加算器1480hからのアポステリオリ値を加算器1485の出力で結合する。

【0160】

上述のバイト・コード・デコーダ1400では、その他のビットのグループ化が可能で

50

あることもある。例えば、2進L D P C復号プロセスで使用される8ビット以上のサブセットを形成するためのグループ化に加えて、当該サブセット内のビットをさらにグループ化してL D P Cシンボルと呼ばれるシンボルを形成することにより、第2のグループを形成することもできる。この追加のグループ化により、L D P C復号プロセスを使用したときの復号時間が短縮されるので、復号プロセスはさらに改善される。

【0161】

ビットの代わりにL D P Cシンボルを使用してエクストリンシック確率値およびアポステリオリ確率値を計算する復号アルゴリズムは、一般に、非2進L D P Cコードと呼ばれ、ガロア体空間の性質を用いて定義することができる。好ましい実施例では、G F (8)で、原始多項式は、以下のように定義することができる。

【0162】

【数33】

$$p(x) = 1 + x + x^3 \quad (21)$$

【0163】

受信したコード化メッセージは、システムティック・ビット情報および非システムティック・ビット情報を含む3つのメッセージ・ビットを含むシンボルとして表すことができる。

【0164】

その結果として、各受信シンボルは、以下の8つの確率として表すことができる。

【0165】

【数34】

$$P(x_{symbol} = "000"), P(x_{symbol} = "001"), P(x_{symbol} = "010"), P(x_{symbol} = "011"), \\ P(x_{symbol} = "100"), P(x_{symbol} = "101"), P(x_{symbol} = "110"), P(x_{symbol} = "111")$$

【0166】

L D P Cシンボルを復号するために、以下のようにパリティ・チェック方程式を使用することができる。

【0167】

【数35】

$$cH^T = 3c_2 + 2c_1 + c_0 = 0, \quad c_i \in GF(8) \quad (22)$$

【0168】

数式22において、各シンボル c_i は、8つの異なるビット・コンスタレーションまたはビット確率を表す。方程式全体では、512(すなわち $8 \times 8 \times 8$)の異なる可能なビット・コンスタレーションを含むことになる。これらのコンスタレーション確率を入来情報に畳み込むことにより、新たなコンスタレーション確率を計算する。例えば、 $c_0 = 0$ に対して可能なビット・コンスタレーションは、以下のように表すことができる。

【0169】

【数36】

$$r_{0,0}^0 = \sum_{x: x_0=0} \text{Prob}[z_0 | x] \prod_{j \in N(0) \setminus 0} q_{0,j}^{x_j} \quad (23) \\ = q_{0,2}^0 q_{0,1}^0 + q_{0,2}^1 q_{0,1}^4 + q_{0,2}^2 q_{0,1}^3 + q_{0,2}^3 q_{0,1}^7 + q_{0,2}^5 q_{0,1}^6 + q_{0,2}^5 q_{0,1}^2 + q_{0,2}^6 q_{0,1}^5 + q_{0,2}^7 q_{0,1}^1$$

数式23において、値 $q_{\times j}$ は、可能なコンスタレーション値のそれについての現在の確率を表し、 $r_{\times m}$ は、可能なコンスタレーション値のそれについて新たに計算した確率を表す。

【0170】

10

20

30

40

【数37】

 r_{00}^i

のそれぞれに対して、 $2^p = 8$ の異なる可能性がある。

【0171】

【数38】

$$\begin{aligned} r_{00,0}^1 &= \sum_{x: x_0=1} \text{Prob}[z_0 | x] \prod_{j \in N(0) \setminus 0} q_{0,j}^{x_j} \\ &= q_{0,2}^0 q_{0,1}^5 + q_{0,2}^1 q_{0,1}^1 + q_{0,2}^2 q_{0,1}^6 + q_{0,2}^3 q_{0,1}^2 + q_{0,2}^4 q_{0,1}^3 + q_{0,2}^5 q_{0,1}^7 + q_{0,2}^6 q_{0,1}^0 + q_{0,2}^7 q_{0,1}^4 \end{aligned} \quad (24)$$

$$\begin{aligned} r_{0,0}^2 &= q_{0,2}^0 q_{0,1}^1 + q_{0,2}^1 q_{0,1}^5 + q_{0,2}^2 q_{0,1}^2 + q_{0,2}^3 q_{0,1}^6 + q_{0,2}^4 q_{0,1}^7 + q_{0,2}^5 q_{0,1}^3 + q_{0,2}^6 q_{0,1}^4 + q_{0,2}^7 q_{0,1}^0 \\ r_{0,0}^3 &= q_{0,2}^0 q_{0,1}^4 + q_{0,2}^1 q_{0,1}^0 + q_{0,2}^2 q_{0,1}^7 + q_{0,2}^3 q_{0,1}^3 + q_{0,2}^4 q_{0,1}^2 + q_{0,2}^5 q_{0,1}^6 + q_{0,2}^6 q_{0,1}^1 + q_{0,2}^7 q_{0,1}^5 \\ r_{0,0}^4 &= q_{0,2}^0 q_{0,1}^2 + q_{0,2}^1 q_{0,1}^6 + q_{0,2}^2 q_{0,1}^1 + q_{0,2}^3 q_{0,1}^5 + q_{0,2}^4 q_{0,1}^4 + q_{0,2}^5 q_{0,1}^0 + q_{0,2}^6 q_{0,1}^7 + q_{0,2}^7 q_{0,1}^3 \\ r_{0,0}^5 &= q_{0,2}^0 q_{0,1}^7 + q_{0,2}^1 q_{0,1}^3 + q_{0,2}^2 q_{0,1}^4 + q_{0,2}^3 q_{0,1}^0 + q_{0,2}^4 q_{0,1}^1 + q_{0,2}^5 q_{0,1}^5 + q_{0,2}^6 q_{0,1}^2 + q_{0,2}^7 q_{0,1}^6 \\ r_{0,0}^6 &= q_{0,2}^0 q_{0,1}^3 + q_{0,2}^1 q_{0,1}^7 + q_{0,2}^2 q_{0,1}^0 + q_{0,2}^3 q_{0,1}^4 + q_{0,2}^4 q_{0,1}^5 + q_{0,2}^5 q_{0,1}^1 + q_{0,2}^6 q_{0,1}^6 + q_{0,2}^7 q_{0,1}^2 \\ r_{0,0}^7 &= q_{0,2}^0 q_{0,1}^6 + q_{0,2}^1 q_{0,1}^2 + q_{0,2}^2 q_{0,1}^5 + q_{0,2}^3 q_{0,1}^1 + q_{0,2}^4 q_{0,1}^0 + q_{0,2}^5 q_{0,1}^4 + q_{0,2}^6 q_{0,1}^3 + q_{0,2}^7 q_{0,1}^7 \end{aligned} \quad (25)$$

【0172】

図15は、方程式25をタナー・グラフで表したものである。タナー・グラフは、非2進L D P C復号に含まれる複雑な数学的相互作用を图形的に表現するためにしばしば使用されるものである。図15は、ベクトル畳み込み関数による再配列した任意の値を含む値 q^x_j のそれぞれの初期処理、およびベクトル畳み込み後に得られる出力値 r^n_m を示す。

【0173】

畳み込み関数、特に複雑なベクトル畳み込み関数の実施には、大量の計算が必要となる。ベクトルで表される r^n_m 値および q^x_j 値に変換関数を適用すれば、単純化することができる。変換関数を適用することにより、変換後の r^n_m 値および q^x_j 値のベクトル乗算を簡単にすることができます。ベクトル乗算後に、その結果得られた出力値に、逆変換関数を適用する。好ましい実施例では、フーリエ変換関数を使用することができ、これをさらに、より簡単な高速フーリエ変換(FFT)としてハードウェアに実装することができる。FFTでは、乗算ステップではなく加算ステップで変換および逆変換を計算できるようにする、効率的なバタフライ演算技術をしばしば利用する。アダマール変換や離散コサイン変換など(ただしこれらに限定されない)、その他の変換関数を使用することもできることに留意されたい。

【0174】

図16は、本発明の特徴を用いたバイト・コード・デコーダ1600の別の実施例を示すブロック図である。バイト・コード・デコーダ1600は、図13のデコーダ1300および図14のデコーダ1400について述べたのと同様の方法で、入来情報メッセージの一部分のグルーピングおよび並べ替えに関連する性質、ならびにバイト・コード符号化プロセスに関連するパリティ・チェック行列を利用する。

【0175】

バイト・コード・デコーダ1600において、入力メッセージは、入力制御ブロック1610に供給される。入力制御ブロックの出力は、信号マルチプレクサ1620の一方の入力部に供給される。信号マルチプレクサ1620の出力は、アポステリオリ・メモリ1630に接続される。アポステリオリ・メモリ1630の出力部は、加算器1635の一方の入力部に接続される。加算器の出力部は、遅延バッファ1640および尤度計算プロ

10

20

30

40

50

セッサ 1642 に接続される。尤度計算プロセッサ 1642 の出力部は、直列に、パミュータ 1644、高速フーリエ変換プロセッサ (FFT) 1646、乗算器 1648、逆 FFT 1650、パミュータ 1652、および対数尤度計算プロセッサ 1654 に順次接続される。対数尤度計算プロセッサ 1654 の出力部は、エクストリンシック・メモリ 1670 および加算器 1660 の一方の入力部に接続される。エクストリンシック・メモリ 1670 の出力部は、加算器 1635 の第 2 の入力部に接続される。バッファ 1640 の出力部は、加算器 1660 の第 2 の入力部に接続される。加算器 1660 の出力部は、入力マルチプレクサ 1620 の第 2 の入力部に供給される。アポステリオリ・メモリ 1630 の出力は、反復復号プロセスの後で、バイト・コード・デコーダ 1600 の出力となる。入力制御装置 / 挿入器 1610、mux 1620、アポステリオリ・メモリ 1630、エクストリンシック・メモリ 1670、加算器 1635、バッファ 1640 および加算器 1660 が、バイト・コード・デコーダ 1300 について述べたそれぞれ同じブロックと同様に接続され、同じ機能を有することは重要であり、必要な場合を除き、以下ではこれ以上説明しないことに留意されたい。

【0176】

尤度計算プロセッサ 1642 は、加算器 1635 からイントリンシック情報メッセージを受信し、イントリンシック情報のビットの L L R 値を線形確率または尤度確率に変換する。尤度計算プロセッサ 1642 は、非 2 進 L D P C 復号プロセスのシンボル・グループ化の追加ビットに基づいて L D P C シンボルの尤度値を再計算することもできる。パミュータ 1644 は、尤度計算プロセッサから L D P C シンボルの尤度値を受信し、非 2 進 L D P C 復号プロセスに必要な L D P C シンボルの任意の並べ替えまたは再配列を行う。パミュータ 1644 は、L D P C シンボルのどの組を FFT 1646 に供給するかをも制御する。

【0177】

FFT 1646、乗算器 1648 および逆 FFT 1650 は、非 2 進 L D P C アルゴリズムと併せて、上述の畳み込み関数を実行する。FFT 1646 は、入来する時間領域ベースの L D P C シンボルを、等価な周波数領域シンボルに変換する。周波数領域 L D P C シンボルは、乗算器 1648 でベクトル乗算される。新たに計算された周波数領域 L D P C シンボルは、逆 FFT 1650 で変換されて、時間領域 L D P C シンボルに戻される。この新たに計算された時間領域 L D P C シンボルは、パミュータ 1652 に供給される。パミュータ 1652 は、パミュータ 1644 が実行した任意の並べ替えおよび再配列を元に戻す。

【0178】

対数尤度計算プロセッサ 1654 は、L D P C シンボルに関連する線形尤度確率値を L L R 値に変換する。対数尤度計算プロセッサ 1654 は、L D P C シンボル内のビットの L L R 値を再計算することもできる。L D P C シンボルではなくビットの L L R 値を変換することは、図 3 のトレリス・デコーダ 320 やリード・ソロモン・デコーダ 380 などのデコーダ内に以前または後続のブロックに新たな L L R 値を供給するために必要になることがある。

【0179】

図 17 は、本発明の特徴を用いたバイト・コード符号化信号を復号するプロセスの実施例を示す流れ図である。プロセス 1700 は、主に要素バイト・コード・デコーダ 1300 に関連して説明する。ただし、プロセス 1700 は、要素バイト・コード・デコーダ 600 などその他のバイト・コード・デコーダにも適用可能であり、デコーダ 300 など複数のデコーダを含むさらに大きなプロセスの一部として使用することもできることに留意されたい。

【0180】

プロセス 1700 は、最初に、ステップ 1710 で、システムティック・バイト・コード符号化データおよび非システムティック・バイト・コード符号化データのパケットまたはバイトを含むビットストリームとして、バイト・コード符号化メッセージを受信する。

10

20

30

40

50

受信したメッセージ・ビットストリームは、図1のG F (2 5 6) S C B C 1 1 4について述べたプロセスなど、線形ブロック符号化プロセスを用いた信号の符号化および伝送中に、バイト・コード符号化される。メッセージ・ビットストリームは、メッセージ中の各ビットのビット値を含む、あるいは好ましくは、ビット値の確率もしくは信頼度、またはシンボルなどのビット・グループの値の確率を含むことができる。

【0181】

次に、ステップ1720で、入来メッセージをサブセットに配列する。入来メッセージ中のビットをサブセットにする配列は、主に使用する復号プロセスに基づいて決定することができる。前述のように、バイト・コード復号では、通常、ビット連続評価プロセスを行う。復号プロセスは、反復評価によって改善することができる。バイト・コード符号化信号の復号は、さらにガロア体の性質に基づいてバイト・コード符号化プロセスに関連する性質を利用することにより、さらに改善することができる。好ましい実施例では、入来メッセージを、L D P C パリティ・チェックプロセスを用いたパリティ・チェック行列の一部として処理される8ビットのサブセットに配列する。この配列は、パリティ・チェックプロセスにおける必要に応じて、サブセット中のビットの並べ替えまたは再配列をさらに含むこともあることに留意されたい。

10

【0182】

次に、ステップ1730で、選択したサブセットの性質およびバイト・コード符号化プロセスの性質に基づいて選択した復号プロセスを用いて、これらのサブセットを復号する。好ましい実施例では、原始多項式およびG F (2) のパリティ行列の生成に基づいて、L D P C パリティ・チェック復号プロセスが選択される。復号効率を向上させるために、生成行列値の逆行列を用いてG F (2 5 6) 空間で入来メッセージを復号するのではなく、G F (2) におけるL D P C パリティ・チェック復号プロセスを使用する。この復号ステップ1730は、サブセット中のメッセージ・ビットの現状態の信頼度のセットを計算することを含むこともある。メッセージ中のコード化冗長ビットについても確率を求め、これらを、復号ステップ1730で使用する別のパリティ・チェックプロセスなどのそれ以前の復号プロセス、またはそれ以前のトレリス復号プロセスにおいてフィードバック信号として使用できるようにする。

20

【0183】

次に、ステップ1740で、復号プロセスが適切にメッセージを決定し、復号したかどうかを判定する。この判定は、計算した確率を、所定のしきい値のセットと突き合わせて比較することを含む。ステップ1740で復号プロセスが完了していない場合には、プロセスはステップ1730に戻り、もう一度復号ステップを行う。ステップ1740で復号プロセスが完了している場合には、ステップ1750で、この最終値を復号プロセスから出力する。好ましい実施例では、最終値は、要素バイト・コード・デコーダ1300の出力となる。最終値は、硬判定の値またはビット値として出力することもできるし、軟判定の確率値として出力することもできる。これらの出力を、別のバイト・コード・デコーダやリード・ソロモン・デコーダなど、さらに別のデコーダに供給することもできる。これらの出力は、トレリス復号をさらに改善するために、トレリス・デコーダなどの以前の復号ステージに戻すことができる。ステップ1750は、出力メッセージ中のビットの適切な順序を回復するために、サブセット中のビットの並べ替えまたは再配列を含むことができる。ステップ1730からステップ1740のプロセスは、復号が完了するまで、または復号ステップを完了するために割り当てられた特定の時間を超えるまで、反復することができることに留意されたい。

30

【0184】

図18は、別の実施例として、本発明の特徴を用いたバイト・コード符号化信号を復号するプロセス1800を示す流れ図である。プロセス1800は、主に図6の要素バイト・コード・デコーダ600に関連して説明する。ただし、プロセス1800は、他のバイト・コード・デコーダにも適用可能であり、図3のデコーダ300など複数のデコーダを含むさらに大きなプロセスの一部として使用することもできることに留意されたい。

40

50

【0185】

プロセス1800では、最初に、ステップ1810で、システムティック情報および非システムティック情報を含むビットストリームとして符号化メッセージを受信する。メッセージ・ビットストリームは、メッセージ中の各ビットのビット値を含む、あるいは好ましくは、ビット値の確率もしくは信頼度、またはシンボルなどのビット・グループの値の確率を含むことができる。メッセージは、受信したトレリス変調シンボル、およびシンボルとビットストリーム中のビットとの関係についての情報を含むこともできる。

【0186】

次に、ステップ1820で、入来メッセージ・ストリームをサブセットに配列する。前述のように、バイト・コード符号化メッセージなどのブロック符号化メッセージの復号では、通常は、ビット連続評価プロセスを行う。復号プロセスは、反復評価によってしばしば改善することができる。バイト・コード符号化信号の復号は、符号化プロセスに関連する性質を利用することにより、さらに改善することができる。好ましい実施例では、入来メッセージを、16ビットのサブセットに配列し、BCJRアルゴリズムなどの反復トレリス・ツリーに基づくアルゴリズムを用いて復号する。

10

【0187】

次に、ステップ1830で、識別されたシンボル関係に基づいてビット・サブセットをさらにグループ化する。固有の伝送シンボルの関係に基づくビットのグループ化により、復号プロセスをさらに改善するために使用することができる追加のイントリンシック情報が得られる。ステップ1840で、トレリス復号プロセスを最適化するために、シンボルと、その元になったビットとを並べ替える。可能なシンボル並べ替えは、前述の図9および図10に示してある。

20

【0188】

次に、ステップ1850で、前述のBCJRアルゴリズムなどのシンボル・ベースのトレリス復号アルゴリズムを用い、さらに選択したサブセットの性質および符号化プロセスの性質に基づいて選択した1組のパリティ方程式のうちの1つまたは複数のパリティ方程式を用いて、サブセット中のシンボルを復号する。好ましい実施例では、パリティ・チェック方程式の組は、GF(2)のパリティ行列を用いて生成される。前述のように、復号中には、さらに小さく、場合によっては変化するビット・サブセットと、1つのパリティ方程式とを1度に使用することができることもある。復号ステップ1850は、サブセット中のメッセージ・ビットの1組の信頼度を計算することを含むこともある。メッセージ中のコード化冗長ビットについても確率を求め、これらを、それ以前の復号プロセスにおいてフィードバック信号として使用できるようにする。

30

【0189】

次に、ステップ1860で、復号プロセスが適切にメッセージを決定し、復号したかどうかを判定する。この判定は、計算した確率を、所定のしきい値のセットと突き合わせて比較することを含む。ステップ1860で復号プロセスが完了していない場合には、プロセスはステップ1850に戻り、もう一度復号ステップを行う。ステップ1860で復号プロセスが完了している場合には、ステップ1870で、この最終値を復号プロセスから出力する。好ましい実施例では、最終値は、要素バイト・コード・デコーダ600の出力となる。最終値は、硬判定の値またはビット値として出力することもできるし、軟判定の確率値として出力することもできる。これらの出力を、別のバイト・コード・デコーダやリード・ソロモン・デコーダなど、さらに別のデコーダに供給することもできる。これらの出力を、図3のトレリス・デコーダ320などの以前の復号ステージに戻して、復号プロセスをさらに改善することもできる。ステップ1870は、出力メッセージ中のビットの適切な順序を回復するために、サブセット中のビットの並べ替えまたは再配列を含むこともできる。ステップ1850からステップ1860のプロセスは、復号プロセスが完了するまで反復することもできるし、割り当てられた特定の復号完了時間に基づいて打ち切ることもできる。

40

【0190】

50

主にシンボル・ベースのトレリス復号プロセスに関するプロセス 1800について述べたが、プロセス 1800を使用して、ビット・ベースのトレリス復号プロセスを実施することもできる。ビット・ベースのトレリス復号プロセスを用いてプロセス 1800を実施する場合には、例えば、シンボルとビットの関係の特定に関するステップ 1830を省略することができる。

【 0 1 9 1 】


本開示では、コード・レート $1/2$ または $2/3$ の要素コード・レートを有する特定の直列連結ブロック・コードについて述べている。本開示では、デコーダの効率および性能を向上させるために、非隣接のビットであってもよい入来ビットのグループ化を用いてコードを復号することができるという、特別な要素コード構造の性質を利用している。本開示では、2進LDPCプロセス、非2進LDPCプロセス、ビット・トレリス・マッピング・プロセス、および変調シンボル・トレリス・マッピング・プロセスなど、いくつかの可能なビット・グループ化の手法について述べている。

10


〔 0 1 9 2 〕

実施例は、様々な修正を加えることが可能であり、また様々な代替形態を持つことも可能であるが、例示を目的として、具体的な実施例を図面に示し、本明細書で詳細に説明した。ただし、本開示は、開示した特定の形態に限定されるものではないことを理解されたい。また、本開示は、以下の添付の特許請求の範囲によって定義される本開示の趣旨および範囲に含まれる全ての修正形態、均等物、および代替物を含むものとする。


(1)




〔 図 2 〕




【 四 3 】




【 义 5 】




【 义 4 】




【 义 6 】




【圖 7】




【図9】




【 义 8 】




【 図 1 0 】




【図 1 1 A】




【図 1 1 B】




【図 1 2 A】




【図 1 2 B】




【図13】




【図15】




【図14】




【図16】



【図17】



【図18】



フロントページの続き

(74)代理人 100123629
弁理士 吹田 礼子

(72)発明者 ミュラー, シュテファン
ドイツ国 78048 フィーリンゲン - シュベニンゲン フォルツハイマー・シュトラッセ 15
/ 1

(72)発明者 クラフチエンコ, アレクサンダー
ドイツ国 78056 フィーリンゲン - シュベニンゲン ドイテンベルグリング 146

(72)発明者 クリンケ, シュタニスロウ
ポーランド国 78052 タンハイム イム・ホールヴィンケル 7

(72)発明者 ロプレスト, スコット
アメリカ合衆国 イリノイ州 シカゴ オークリー・ブルバード アパートメント #1 13
29 エヌ

審査官 岡 裕之

(56)参考文献 特開2007-228588 (JP, A)
特開2007-006494 (JP, A)
特表2010-527560 (JP, A)
特開2003-258776 (JP, A)
米国特許第7266749 (US, B1)
Sheng Tong et al., On short forward error-correcting codes for wireless communication systems, Faculty of Engineering and Information Sciences Papers, University of Wollongong, 2007
Sheng Tong et al., On the Performance of Short Forward Error-Correcting Codes, IEEE Communications Letters, 2007年11月, Vol.11, No.11, pp.880-882
Young Ho Oh et al., A Recursive Trellis Decoder to Approach The Shannon Capacity in A TSC DTV Receivers, Consumer Electronics, 2008. ICCE 2008. Digest of Technical Papers. International Conference on, 2008年 1月 13日
ATSC Digital Television Standard Part 2 - RF/Transmission System Characteristics, Advanced Television Systems Committee, 2007年 1月 3日
伊藤 修郎 外2名, 誤り訂正能力を付加した直流成分抑圧方式, テレビジョン学会技術報告, 1995年12月 8日, Vol.19, No.71, pp.59-66, VIR95-100
北神 正人 外2名, バイト誤り訂正符号における並列復号法, 1995年電子情報通信学会基礎・境界ソサイエティ大会講演論文集, 1995年 8月 15日, p.117, A-114
松岡 秀浩 外3名, デジタル移動通信における連接符号化適応変調システムの伝送特性解析, 電子情報通信学会技術研究報告, 1996年 2月 26日, Vol.95, No.535, pp.85-90, RCS95-155
Rong Zhou et al., Reliable transmission with low complexity Reed-Solomon block turbo codes, Wireless Communication Systems, 2004, 1st International Symposium on, 2004年 9月 22日, pp.193-197

(58)調査した分野(Int.Cl., DB名)

H 03 M 13 / 11

H 03 M 13 / 25

I E E E X p l o r e

C i N i i