

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2006年4月20日 (20.04.2006)

PCT


(10) 国際公開番号
WO 2006/041005 A1

- (51) 国際特許分類:
H02P 6/16 (2006.01)
- (21) 国際出願番号: PCT/JP2005/018532
- (22) 国際出願日: 2005年10月6日 (06.10.2005)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2004-302311
2004年10月15日 (15.10.2004) JP
- (71) 出願人 (米国を除く全ての指定国について): ローム株式会社 (ROHM CO., LTD.) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町2-1番地 Kyoto (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 藤村 高志 (FUJIMURA, Takashi) [JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP).
- (74) 代理人: 深見 久郎, 外 (FUKAMI, Hisao et al.); 〒5300005 大阪府大阪市北区中之島二丁目2番7号 中之島セントラルタワー22階 深見特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC,

/ 続葉有 /

(54) Title: CHATTERING PREVENTING CIRCUIT, WAVEFORM SHAPING CIRCUIT PROVIDED WITH CHATTERING PREVENTING CIRCUIT AND THREE-PHASE MOTOR DRIVE CONTROL CIRCUIT PROVIDED WITH WAVEFORM SHAPING CIRCUIT

(54) 発明の名称: チャタリング防止回路、及び、チャタリング防止回路を備える波形整形回路、及び、波形整形回路を備える3相モータ駆動制御回路



- 9 POWER DRIVER CONTROL CIRCUIT
3 POWER DRIVER
17 REVOLUTION PULSE SIGNAL GENERATING CIRCUIT

(57) Abstract: A chattering preventing circuit provides an FG signal having no noise due to chattering without using a hysteresis comparator. A waveform shaping circuit and a motor drive control circuit provided with the chattering preventing circuit or the waveform shaping circuit are also provided.

(57) 要約:

本願発明は、ヒステリシスコンパレータを使用しないで、チャタリングによるノイズのないFG信号を得るチャタリング防止回路、波形成形回路及び前記チャタリング防止回路又は波形成形回路を備えたモータ駆動制御回路を提供することを目的としている。



SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ,
UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML,
MR, NE, SN, TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR),

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

チャタリング防止回路、及び、チャタリング防止回路を備える波形整形回路、及び、波形整形回路を備える3相モータ駆動制御回路

技術分野

[0001] 本発明は、チャタリングを防止するチャタリング防止回路、及び、そのチャタリング防止回路を用い、モータの回転位置信号を波形整形するのに好適な波形整形回路、及び、その波形整形回路を用いて回転数を検出する3相モータ駆動制御回路に関するものである。

背景技術

[0002] ホール素子付きの3相モータ駆動制御回路は、ホール素子に生じるモータの回転位置信号に基づいてモータ駆動のタイミングを制御する。また、この3相モータ駆動制御回路は、回転位置信号から回転数を示す回転数パルス信号、いわゆるFG信号、を生成し、FG信号により得られた回転数情報を用いてモータ駆動のタイミングを調整するものも多い(例えば特開平6-169586号公報(特許文献1)参照)。図6は、従来のモータ駆動制御回路を備えるモータ装置の回路図である。図6ではこのようなモータ駆動制御回路102を備えたモータ装置101が示される。

[0003] このモータ装置101は、モータの回転子の位置を検出して回転位置信号を出力するホール素子HU、HV、HWと、これらの回転位置信号とモータ制御指令部(図示せず)の指令とに基づいて制御信号を出力するモータ駆動制御回路102と、モータ駆動制御回路102からの制御信号に応じて駆動電流をモータのコイルLU、LV、LWに供給するパワードライバ103と、を有して成る。なお、回転位置信号は、ホール素子HUが出力する差動のU相回転位置信号 HU^+ 及び HU^- と、ホール素子HVが出力する差動のV相回転位置信号 HV^+ 及び HV^- と、ホール素子HWが出力する差動のW相回転位置信号 HW^+ 及び HW^- と、からなる3相の正弦波信号である。また、各相の間の位相差は 120° である。

[0004] モータ駆動制御回路102は、パワードライバ制御回路109と、回転数パルス信号生成回路117と、回転数パルス信号生成回路117の前段に設けられるU相、V相、W

相のコンパレータ111, 112, 113からなる波形整形回路110と、を有する。パワードライバ制御回路109は、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- 、モータ制御指令部(図示せず)の指令信号、および、後述する回転数パルス信号生成回路117の回転数パルス信号FGを受け、パワードライバ103への制御信号を出力する。モータ制御指令部の指令信号は入力端子TOを介してパワードライバ制御回路109に入力される。U相のコンパレータ111は差動のU相回転位置信号 HU^+ 及び HU^- を比較してその比較結果であるパルス信号HU2を出力する。V相のコンパレータ112は差動のV相回転位置信号 HV^+ 及び HV^- を比較してその比較結果であるパルス信号HV2を出力する。W相のコンパレータ113は差動のW相回転位置信号 HW^+ 及び HW^- を比較してその比較結果であるパルス信号HW2を出力する。前述した回転数パルス信号生成回路117は、パルス信号HU2, HV2, HW2を合成して回転数パルス信号FGを生成し、その回転数パルス信号FGをパワードライバ制御回路109に出力するのである。

- [0005] ここで、U相、V相、W相のコンパレータ111, 112, 113はヒステリシスを有し、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- に重畳したノイズは、所定電圧幅、すなわちヒステリシス幅以内の大きさならば除去される。こうして、コンパレータ111, 112, 113の出力がハイレベルからローレベル又はローレベルからハイレベルに切り換わるときに不安定になって細かいパルスが発生する現象、すなわちチャタリングがある程度防止され、もって、それらが入力される回転数パルス信号生成回路117において、誤った回転数パルス信号FGが生成されるのを抑制することができる。

特許文献1:特開平6-169586号公報

発明の開示

発明が解決しようとする課題

- [0006] しかしながら、このヒステリシス幅は、それぞれの製品間のばらつきや温度による変動が有るため、想定されるノイズに対して余裕を持たせるよう大きく設定する必要があった。一方、回転位置信号の振幅は、モータの回転速度が低くなるにつれて小さくなりヒステリシス幅に接近する。従って、適用可能な回転速度が低くなればなる程、適切なヒステリシス幅を設定することは困難になってくる。例えば、今日、光ディスク装置の

スピンドルモータを超低速(例えば50rpm)で回転させる場合も考えられており、この非常に小さな振幅の回転位置信号に重畳するノイズに対して実効の有るヒステリシス幅を設定することは困難であった。

[0007] そのため、回転位置信号を伝達するラインにフィルタ素子を付加してノイズ自体を小さくする手段が考えられる。しかし、この手段では、回転位置信号が遅延してしまい、モータを最適のタイミングで駆動する精度が低下し、また、コストも上がる。

[0008] 本発明は、係る事由に鑑みてなされたものであり、その目的はモータの回転速度が低くなっても、回転位置信号を遅延させることなく一定範囲のノイズによるチャタリングを防止することにより、誤った回転数パルス信号が生成されるのを抑制することができるモータ駆動制御回路を提供することにある。

課題を解決するための手段

[0009] 本発明は要約すれば、チャタリング防止回路であって、同一周波数の第1および第2のパルス信号が入力される。チャタリング防止回路は、第2のパルス信号のレベルが所定レベルのとき、第1のパルス信号の最初の立ち上がりに応じて変化させた出力のレベルを保持し、第2のパルス信号のレベルが所定レベルの反対のレベルのとき、第1のパルス信号の最初の立ち下がりに応じて再度変化させた出力のレベルを保持する。これによりチャタリング防止回路は出力のチャタリングを防止する。

[0010] 本発明の他の局面に従うと、波形整形回路であって、第1相の正弦波信号から第1のパルス信号を生成して出力する第1のコンパレータと、第2相の正弦波信号から第2のパルス信号を生成して出力する第2のコンパレータと、第1および第2のパルス信号が入力され、出力のチャタリングを防止するチャタリング防止回路とを備える。チャタリング防止回路は、第2のパルス信号のレベルが所定レベルのとき、第1のパルス信号の最初の立ち上がりに応じて変化させた出力のレベルを保持し、第2のパルス信号のレベルが所定レベルの反対のレベルのとき、第1のパルス信号の最初の立ち下がりに応じて再度変化させた出力のレベルを保持することで、出力のチャタリングを防止する。

[0011] 本発明のさらに他の局面に従うと、波形整形回路であって、第1相の回転位置信号から第1のパルス信号を生成して出力する第1のコンパレータと、第2相の回転位置

信号から第2のパルス信号を生成して出力する第2のコンパレータと、第1および第2のパルス信号が入力され、第1の出力のチャタリングを防止する第1のチャタリング防止回路とを備える。第1のチャタリング防止回路は、第2のパルス信号のレベルが所定レベルのとき、第1のパルス信号の最初の立ち上がりに応じて変化させた第1の出力のレベルを保持し、第2のパルス信号のレベルが所定レベルの反対のレベルのとき、第1のパルス信号の最初の立ち下がりに応じて再度変化させた第1の出力のレベルを保持する。

[0012] 好ましくは、波形整形回路は、第3のコンパレータと、第2のチャタリング防止回路と、第3のチャタリング防止回路とをさらに備える。第3のコンパレータは第3相の回転位置信号から第3のパルス信号を生成して出力する。第2のチャタリング防止回路は、第3のパルス信号のレベルが所定レベルのとき、第2のパルス信号の最初の立ち上がりに応じて変化させた第2の出力のレベルを保持し、第3のパルス信号のレベルが所定レベルの反対のレベルのとき、第2のパルス信号の最初の立ち下がりに応じて再度変化させた第2の出力のレベルを保持する。第3のチャタリング防止回路は、第2のパルス信号が所定レベルのとき、第3のパルス信号の最初の立ち上がりに応じて変化させた第3の出力のレベルを保持し、第2のパルス信号が所定レベルの反対のレベルのとき、第3のパルス信号の最初の立ち下がりに応じて再度変化させた第3の出力のレベルを保持する。

[0013] 本発明のさらに他の局面に従うと、3相モータ駆動制御回路であって、パワードライバ制御回路と、波形整形回路とを備える。パワードライバ制御回路は、3相モータの第1相、第2相および第3相の回転位置信号と、指令信号と、回転数を示す回転数パルス信号と、が入力され、モータ駆動の制御信号を出力する。波形整形回路は、第1相、第2相および第3相の回転位置信号の波形を整形する。波形整形回路は、第1のコンパレータと、第2のコンパレータと、第1のチャタリング防止回路とを含む。第1のコンパレータは、第1相の回転位置信号から第1のパルス信号を生成して出力する。第2のコンパレータは、第2相の回転位置信号から第2のパルス信号を生成して出力する。第1のチャタリング防止回路は、第1および第2のパルス信号が入力され、第1の出力信号のチャタリングを防止する。第1のチャタリング防止回路は、第2のパル

ス信号のレベルが所定レベルのとき、第1のパルス信号の最初の立ち上がりに応じて変化させた第1の出力信号のレベルを保持し、第2のパルス信号のレベルが所定レベルの反対のレベルのとき、第1のパルス信号の最初の立ち下がりに応じて再度変化させた第1の出力信号のレベルを保持する。3相モータ駆動制御回路は、回転数パルス信号生成回路をさらに備える。回転数パルス信号生成回路は、第1のチャタリング防止回路の第1の出力信号から回転数パルス信号を生成してパワードライバ制御回路に出力する。

[0014] 好ましくは、波形整形回路は、第3のコンパレータと、第2のチャタリング防止回路と、第3のチャタリング防止回路とをさらに含む。第3のコンパレータは、第3相の回転位置信号から第3のパルス信号を生成して出力する。第2のチャタリング防止回路は、第3のパルス信号のレベルが所定レベルのとき、第2のパルス信号の最初の立ち上がりに応じて変化させた第2の出力信号のレベルを保持し、第3のパルス信号のレベルが所定レベルの反対のレベルのとき、第2のパルス信号の最初の立ち下がりに応じて再度変化させた第2の出力信号のレベルを保持する。第3のチャタリング防止回路は、第2のパルス信号が所定レベルのとき、第3のパルス信号の最初の立ち上がりに応じて変化させた第3の出力信号のレベルを保持し、第2のパルス信号が所定レベルの反対のレベルのとき、第3のパルス信号の最初の立ち下がりに応じて再度変化させた第3の出力信号のレベルを保持する。

[0015] より好ましくは、回転数パルス信号生成回路は、さらに、第2および第3の出力信号を用いて回転数パルス信号を生成する。

[0016] さらに好ましくは、第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子がそれぞれ出力する信号である。

[0017] さらに好ましくは、3相モータ駆動制御回路は、少なくとも第1および第2の出力信号からモータの回転方向を示す回転方向信号を生成する回転方向信号生成回路をさらに備える。

[0018] さらに好ましくは、3相モータ駆動制御回路は、少なくとも第1および第2の出力信号からモータの回転方向を示す回転方向信号を生成する回転方向信号生成回路をさらに備える。

- [0019] より好ましくは、第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子がそれぞれ出力する信号である。
- [0020] さらに好ましくは、3相モータ駆動制御回路は、少なくとも第1および第2の出力信号からモータの回転方向を示す回転方向信号を生成する回転方向信号生成回路をさらに備える。
- [0021] より好ましくは、3相モータ駆動制御回路は、少なくとも第1および第2の出力信号からモータの回転方向を示す回転方向信号を生成する回転方向信号生成回路をさらに備える。
- [0022] 好ましくは、第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子がそれぞれ出力する信号である。

発明の効果

- [0023] 本発明に係るチャタリング防止回路、及び、そのチャタリング防止回路を備えた波形整形回路は、振幅の $1/2$ よりも小さいノイズが正弦波信号(回転位置信号)に重畳しても、それぞれの製品間のばらつきや温度による影響を受けることなく、確実にチャタリングが防止できる。本発明に係る3相モータ駆動制御回路は、この波形整形回路を備えるので、誤った回転数を示す回転数パルス信号の生成が抑制される。

図面の簡単な説明

- [0024] [図1]本発明の実施形態に係るモータ駆動制御回路2を備えたモータ装置の回路図である。
- [図2]回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- にノイズが重畳していない場合の各信号の波形を示す図である。
- [図3]回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- に振幅の $1/2$ に近いノイズが重畳した場合の各信号の波形を示す図である。
- [図4]図2の場合と逆方向にモータが回転したときにおいて、ノイズの重畳がない回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- の波形を示す図である。
- [図5A]図2に示すモータの回転時におけるチャタリング防止回路の動作を説明する波形図である。
- [図5B]図4に示すモータの回転時におけるチャタリング防止回路の動作を説明する

波形図である。

[図6]従来のモータ駆動制御回路を備えるモータ装置の回路図である。

[図7]回転方向信号生成回路を備えるモータ駆動制御回路を示す回路図である。

符号の説明

- [0025] 2 3相モータ駆動制御回路、9 パワードライバ制御回路、10 波形整形回路、11 U相のコンパレータ、12 V相のコンパレータ、13 W相のコンパレータ、14 U相のチャタリング防止回路、15 V相のチャタリング防止回路、16 W相のチャタリング防止回路、17 回転数パルス信号生成回路、 HU^+ 正のU相回転位置信号、 HU^- 負のU相回転位置信号、 HV^+ 正のV相回転位置信号、 HV^- 負のV相回転位置信号、 HW^+ 正のW相回転位置信号、 HW^- 負のW相回転位置信号、 $HU2$ U相のパルス信号、 $HV2$ V相のパルス信号、 $HW2$ W相のパルス信号、FG 回転数パルス信号、TO 入力端子。

発明を実施するための最良の形態

- [0026] 以下、本発明を実施するための最良の形態を図面に基づいて説明する。図1は本発明の実施形態に係るモータ駆動制御回路2を備えたモータ装置の回路図である。このモータ装置1は、モータMの回転子の位置を検出して回転位置信号を出力するホール素子HU、HV、HWと、これらの回転位置信号とモータ制御指令部(図示せず)の指令とに基づいて制御信号を出力するモータ駆動制御回路2と、モータ駆動制御回路2からの制御信号に応じて駆動電流をモータMのコイルLU、LV、LWに供給するパワードライバ3と、を有して成る。なお、回転位置信号は、ホール素子HUが出力する差動の信号である正のU相回転位置信号 HU^+ 及び負のU相回転位置信号 HU^- と、ホール素子HVが出力する差動の信号である正のV相回転位置信号 HV^+ 及び負のV相回転位置信号 HV^- と、ホール素子HWが出力する差動の信号である正のW相回転位置信号 HW^+ 及び負のW相回転位置信号 HW^- と、からなる3相の正弦波信号である。また、各相の間の位相差は 120° である。
- [0027] 以下、具体的にモータ駆動制御回路2を説明する。モータ駆動制御回路2は、パワードライバ制御回路9と、回転数パルス信号生成回路17と、回転数パルス信号生成回路17の前段に設けられるU相、V相、W相のコンパレータ11、12、13を含む波形

整形回路10と、を有する。パワードライバ制御回路9は、前述した回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- 、モータ制御指令部(図示せず)の指令信号、後述する回転数パルス信号生成回路17の回転数パルス信号FGを受け、パワードライバ3への制御信号を出力する。モータ制御指令部の指令信号は入力端子TOを介してパワードライバ制御回路9に入力される。この構成は、背景技術の図6に示すものと実質的に同様である。このモータ駆動制御回路2の特徴は、波形整形回路10においてU相、V相、W相のコンパレータ11、12、13の後段に、後に詳述するチャタリング防止回路14、15、16を設けたことにある。更に詳しくは、パワードライバ制御回路9の制御信号は、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- に基づき、パワードライバ3を介してモータ駆動のタイミングを制御し、モータ制御指令部の指令信号に基づき、パワードライバ3を介して駆動電流の供給量を制御するものである。また、モータ駆動のタイミングは回転数パルス信号FGにより調整される。

[0028] U相のコンパレータ11は、差動のU相回転位置信号 HU^+ , HU^- を比較し、ハイレベル又はローレベルのU相のパルス信号HU2を出力する。V相のコンパレータ12は、差動のV相回転位置信号 HV^+ , HV^- を比較し、ハイレベル又はローレベルのV相のパルス信号HV2を出力する。W相のコンパレータ13は、差動のW相回転位置信号 HW^+ , HW^- を比較し、ハイレベル又はローレベルのW相のパルス信号HW2を出力する。なお、これらのコンパレータ11、12、13はヒステリシスを有さない。

[0029] U相のチャタリング防止回路14は、U相のパルス信号HU2とW相のパルス信号HW2とそれらの反転信号とが入力され、出力信号HU3を出力する。出力信号HU3はW相のパルス信号HW2がローレベルのとき、U相のパルス信号HU2の立ち上がりに応じてハイレベルに変化する。その後出力信号HU3のレベルはハイレベルに保持される。出力信号HU3はW相のパルス信号HW2がハイレベルのとき、U相のパルス信号HU2の立ち下がりに応じてローレベルに変化する。その後出力信号HU3のレベルはローレベルに保持される。V相のチャタリング防止回路15は、V相のパルス信号HV2とU相のパルス信号HU2とそれらの反転信号とが入力され、出力信号HV3を出力する。出力信号HV3はU相のパルス信号HU2がローレベルのとき、V相のパルス信号HV2の立ち上がりに応じてハイレベルに変化する。その後出力信号H

V3のレベルはハイレベルに保持される。出力信号HV3はU相のパルス信号HU2がハイレベルのとき、V相のパルス信号HV2の立ち下がりに応じてローレベルに変化する。その後出力信号HV3のレベルはローレベルに保持される。W相のチャタリング防止回路16は、W相のパルス信号HW2とV相のパルス信号HV2とそれらの反転信号とが入力され、出力信号HW3を出力する。出力信号HW3はV相のパルス信号HV2がローレベルのとき、W相のパルス信号HW2の立ち上がりに応じてハイレベルに変化する。その後出力信号HW3のレベルはハイレベルに保持される。出力信号HW3はV相のパルス信号HV2がハイレベルのとき、W相のパルス信号HW2の立下りに応じてローレベルに変化する。その後出力信号HW3のレベルはローレベルに保持される。これら3相のチャタリング防止回路14, 15, 16の具体的な回路構成は後に詳述する。

[0030] 回転数パルス信号生成回路17は、3相のチャタリング防止回路14, 15, 16のそれぞれの出力信号HU3, HV3, HW3が入力されて回転数パルス信号FGを生成する。回転数パルス信号FGは、信号HU3, HV3, HW3のいずれかの立ち上がりに同期して立ち上がり、立ち下りに同期して立ち下がる。回転数パルス信号FGは前述のパワードライバ制御回路9に入力される。

[0031] 次に、3相のコンパレータ11, 12, 13、3相のチャタリング防止回路14, 15, 16、及び、回転数パルス信号生成回路17の動作について説明する。図2は、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- にノイズが重畳していない場合の各信号の波形を示している。差動のU相回転位置信号 HU^+ , HU^- のクロスポイント、差動のV相回転位置信号 HV^+ , HV^- のクロスポイント、差動のW相回転位置信号 HW^+ , HW^- のクロスポイント、にそれぞれ同期してパルス信号HU2, HV2, HW2が立ち上がりあるいは立ち下がる。そして、3相のチャタリング防止回路14, 15, 16の出力信号HU3, HV3, HW3はそれぞれパルス信号HU2, HV2, HW2と実質的に同一波形となる。

[0032] 図3は、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- に振幅の1/2に近いノイズが重畳した場合の各信号の波形を示している。まず着目すべきは、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- の振幅の1/2よりも小さいノイズ

は、それぞれのクロスポイントから前後電気角 30° の範囲のみに影響を及ぼすことである。すなわち、3相のコンパレータ11, 12, 13のそれぞれの出力であるパルス信号HU2, HV2, HW2には、クロスポイントから電気角 30° 近く前に進んだ又は後に遅れたポイントまでチャタリングパルスが生じる可能性がある。

[0033] U相のチャタリング防止回路14は、差動のU相回転位置信号 HU^+ , HU^- のクロスポイントから前後電気角 30° の範囲において、パルス信号HU2の最初の立ち上がり又は最初の立ち下がりのみ検出する。以下、具体的に説明する。U相のチャタリング防止回路14は、パルス信号HW2がローレベルの状態ではパルス信号HU2が立ち上がると、パルス信号HU3を立ち上がらせて、パルス信号HU3のレベルをハイレベルに維持する。その後、パルス信号HW2がハイレベルの状態ではパルス信号HU2が立ち下がると、U相のチャタリング防止回路14は、パルス信号HU3を立ち下がらせ、パルス信号HU3のレベルをローレベルに維持する。この動作は、パルス信号HU2の立ち上がり又は立ち下がりが、差動のU相回転位置信号 HU^+ , HU^- のクロスポイントによるものかチャタリングパルスによるものかに係わらない。また、パルス信号HU2が立ち上がる時又は立ち下がる時には、パルス信号HW2は差動のW相回転位置信号 HW^+ , HW^- のクロスポイントから電気角 30° 以上離れているので、確実にローレベル又はハイレベルになっている、すなわち安定している。こうすることで、U相のチャタリング防止回路14は、差動のU相回転位置信号 HU^+ , HU^- のクロスポイントから前後電気角 30° の範囲で立ち上がるか、又は立ち下がる信号HU3を出力するのである。この出力信号HU3は、U相回転位置信号 HU^+ , HU^- の周波数と同一の周波数となる。V相、W相のチャタリング防止回路15, 16についても同様である。

[0034] 回転数パルス信号FGは、3相のチャタリング防止回路14, 15, 16の出力信号HU3, HV3, HW3のいずれかの立ち上がりに同期して立ち上がり、立ち下りに同期して立ち下がる。従って、回転数パルス信号FGは、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- にそれらの振幅の $1/2$ に近いノイズが重畳していても、それらの3倍の周波数になる。そして、パワードライバ制御回路9において、この回転数パルス信号FGに基づいてモータ駆動のタイミングが調整される。

[0035] なお、回転数が変化した場合の応答は遅くなるが、回転数パルス信号生成回路17

において、出力信号HU3, HV3, HW3のいずれかをそのまま回転数パルス信号FGとして出力することも可能である。この場合、3相のコンパレータ11, 12, 13のうち1個(例えばV相のコンパレータ12)、3相のチャタリング防止回路14, 15, 16のうち2個(例えばV相, W相のチャタリング防止回路15, 16)を省略することが可能である。

[0036] 次に、3相のチャタリング防止回路14, 15, 16の具体的な回路構成を説明する。3相のチャタリング防止回路14, 15, 16の各々は、具体的には、図1に示したようにNOR回路を組み合わせて構成することができる。U相のチャタリング防止回路14において、節点Aはパルス信号HU2の反転信号とパルス信号HW2とのNOR演算結果が入力される節点であり、節点Bはパルス信号HU2とパルス信号HW2の反転信号とのNOR演算結果が入力される節点である。節点Cは節点Aの入力と出力信号HU3とのNONOR演算結果が入力される節点である。出力信号HU3は節点Bの入力と節点Cの入力とのNOR演算結果である。すなわち、図5Aに示すように、節点Aの電圧はパルス信号HW2がローレベルのとき、パルス信号HU2が立ち上がるとハイレベルに変化し、節点Bの電圧はパルス信号HW2がハイレベルのとき、パルス信号HU2が立ち下がるとハイレベルに変化する。また、節点Aの電圧のハイレベル期間と節点Bの電圧のハイレベル期間との間には、電気角 60° のローレベルの期間が設けられている。節点Bの電圧がハイレベルに変化すると出力信号HU3はローレベルに変化する。また、出力信号HU3がローレベルに変化すると節点Cの電圧がハイレベルに変化するから出力信号HU3のレベルはローレベルに維持される。節点Aの電圧がハイレベルに変化すると、このときの節点Bの電圧はローレベルであるから出力信号HU3はハイレベルに変化し、また、出力信号HU3がハイレベルに変化すると節点Cの電圧がローレベルに変化するので出力信号HU3のレベルはハイレベルに維持される。従って、出力信号HU3は、回転位置信号にノイズが重畳していない場合は図2に示すような波形となり、振幅の $1/2$ に近いノイズが回転位置信号に重畳した場合は図3に示すような波形となる。V相, W相のチャタリング防止回路15, 16についても同様である。

[0037] なお、3相のチャタリング防止回路14, 15, 16は、同様な論理を別の回路で実現できることは勿論であり、その出力信号HU3, HV3, HW3の位相を必要に応じて進

めさせたり遅れさせたり、また、反転させたりすることも可能である。また、U相のチャタリング防止回路14に、W相のパルス信号HW2に代え、差動のU相回転位置信号 HU^+ 、 HU^- のクロスポイントから電気角 60° 以上離れたポイントで立ち上がるかまたは立ち下がる信号を入力することもできる。例えば、U相のチャタリング防止回路14は、V相のパルス信号HV2がハイレベルのとき、U相のパルス信号HU2の立ち上がりに応じて出力信号HU3をハイレベルに変化させ、その後出力信号HU3のレベルをハイレベルに保持し、V相のパルス信号HV2がローレベルのとき、U相のパルス信号HU2の立ち下がりに応じて出力信号HU3をローレベルに変化させ、その後出力信号HU3のレベルをローレベルに保持するように構成することも可能である。V相、W相のチャタリング防止回路15、16の回路構成についても同様である。

[0038] 以上のように、3相のチャタリング防止回路14、15、16により、回転位置信号の振幅に係わらずその振幅の $1/2$ よりも小さいノイズが回転位置信号に重畳しても確実にチャタリングが防止される。よって、それぞれの製品間のばらつきや温度による影響を受け易いヒステリシスを3相のコンパレータ11、12、13が有する必要はない。このため、本実施の形態によれば誤った回転数を示す回転数パルス信号が生成されることが抑制される。なお、モータ装置によっては回転位置信号の振幅の $1/2$ よりも大きいノイズが回転位置信号に重畳する場合も考えられる。この場合には、回転位置信号を伝達するラインにフィルタ素子を付加してノイズ自体を小さくする方法などを併用する。この場合でも、このモータ駆動制御回路2を用いるとフィルタ素子の時定数を小さくできるので、回転位置信号の遅延を最小限に留め、モータ駆動の精度低下を抑制することができる。

[0039] 次に、これらの3相のチャタリング防止回路14、15、16は、図2の場合と逆方向にモータが回転しているときでも適用可能であることを説明する。図4は、図2の場合と逆方向にモータが回転したときにおいて、ノイズの重畳がない回転位置信号 HU^+ 、 HU^- 、 HV^+ 、 HV^- 、 HW^+ 、 HW^- の波形を示している。ここで、3相のチャタリング防止回路14、15、16のそれぞれの出力信号HU3、HV3、HW3はパルス信号HW2、HU2、HV2のそれぞれの反転信号と実質的に同一波形となる。言い換えれば、出力信号HU3、HV3、HW3はそれぞれパルス信号HU2、HV2、HW2から電気角6

0° 遅れた波形となる。なお、3相のチャタリング防止回路14, 15, 16の内部動作の詳細な説明は省略するが、例えば、U相のチャタリング防止回路14の内部動作は図5Bに示すものとなる。

[0040] また、回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- の振幅の1/2に近いノイズが重畳した場合の各部の波形は特に図に示さない。ただし、図3に基づいて説明したのと同様に、3相のチャタリング防止回路14, 15, 16のそれぞれの出力信号 $HU3$, $HV3$, $HW3$ は回転位置信号 HU^+ , HU^- , HV^+ , HV^- , HW^+ , HW^- と周波数が同一になる。その結果、誤った回転数を示す回転数パルス信号が生成されることが抑制される。

[0041] また、図7に示すように、チャタリング防止回路14, 15, 16のそれぞれの出力信号 $HU3$, $HV3$, $HW3$ からモータMの回転方向を示す回転方向信号を生成する回転方向信号生成回路18を3相モータ駆動制御回路2に設けることも可能である。例えば、出力信号 $HU3$ の立ち上がり時、図2において出力信号 $HV3$ はハイレベルであり、図4において出力信号 $HV3$ はローレベルである。よって、出力信号 $HU3$ の立ち上がりに応じて出力信号 $HV3$ のレベルを保持するよう回転方向信号生成回路18を構成すれば、モータMの回転方向を示す回転方向信号を生成することができる。なお、この他にも様々な回路構成が可能である。

[0042] 以上、本発明の実施形態であるモータ駆動制御回路について説明したが、本発明は、実施形態に記載したものに限られることなく、請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、3相のコンパレータ11, 12, 13のそれぞれを正の回転位置信号 HU^+ , HV^+ , HW^+ と所定の基準電圧とを比較する回路とすることも可能である。また、本発明の実施形態であるチャタリング防止回路及びそれを備えた波形整形回路は、モータ駆動制御回路に限らず、位相差が60°以上の少なくとも2相の正弦波信号を入力する制御回路に用いることが可能である。

[0043] また、本発明における第1、第2、第3のコンパレータは実施形態における3相のコンパレータ11, 12, 13のいずれかに相当し、第1、第2、第3のチャタリング防止回路は3相のチャタリング防止回路14, 15, 16のいずれかに相当する。例えば、第1のコンパレータはU相のコンパレータ11であり、第2のコンパレータはW相のコンパレータ1

3であり、第3のコンパレータはV相のコンパレータ12である。また、第1のチャタリング防止回路はU相のチャタリング防止回路14であり、第2のチャタリング防止回路はW相のチャタリング防止回路16であり、第3のチャタリング防止回路はV相のチャタリング防止回路15である。この場合、第1相の回転位置信号は正のU相回転位置信号 HU^+ 又は負のU相回転位置信号 HU^- となり、第2相の回転位置信号は正のW相回転位置信号 HW^+ 又は負のW相回転位置信号 HW^- となり、第3相の回転位置信号は正のV相回転位置信号 HV^+ 又は負のV相回転位置信号 HV^- 、となる。また、第1のパルス信号はU相のパルス信号となり、第2のパルス信号はW相のパルス信号となり、第3のパルス信号はV相のパルス信号、となる。

[0044] 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

請求の範囲

- [1] 第1および第2のパルス信号が入力され、前記第2のパルス信号のレベルが所定レベルのとき、前記第1のパルス信号の最初の立ち上がりに応じて変化させた出力のレベルを保持し、前記第2のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第1のパルス信号の最初の立ち下がりに応じて再度変化させた前記出力のレベルを保持することで、前記出力のチャタリングを防止する、チャタリング防止回路。
- [2] 第1相の正弦波信号から第1のパルス信号を生成して出力する第1のコンパレータ(11)と、
第2相の正弦波信号から第2のパルス信号を生成して出力する第2のコンパレータ(13)と、
前記第1および第2のパルス信号が入力され、出力のチャタリングを防止するチャタリング防止回路(14)とを備え、
前記チャタリング防止回路(14)は、前記第2のパルス信号のレベルが所定レベルのとき、前記第1のパルス信号の最初の立ち上がりに応じて変化させた出力のレベルを保持し、前記第2のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第1のパルス信号の最初の立ち下がりに応じて再度変化させた前記出力のレベルを保持することで、前記出力のチャタリングを防止する、波形整形回路。
- [3] 第1相の回転位置信号から第1のパルス信号を生成して出力する第1のコンパレータ(11)と、
第2相の回転位置信号から第2のパルス信号を生成して出力する第2のコンパレータ(13)と、
前記第1および第2のパルス信号が入力され、第1の出力のチャタリングを防止する第1のチャタリング防止回路(14)とを備え、
前記第1のチャタリング防止回路(14)は、前記第2のパルス信号のレベルが所定レベルのとき、前記第1のパルス信号の最初の立ち上がりに応じて変化させた前記第1の出力のレベルを保持し、前記第2のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第1のパルス信号の最初の立ち下がりに応じて再度変化させた

前記第1の出力のレベルを保持する、波形整形回路。

[4] 前記波形整形回路(10)は、

第3相の回転位置信号から第3のパルス信号を生成して出力する第3のコンパレータ(12)と、

前記第3のパルス信号のレベルが前記所定レベルのとき、前記第2のパルス信号の最初の立ち上がりに応じて変化させた第2の出力のレベルを保持し、前記第3のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第2のパルス信号の最初の立ち下がりに応じて再度変化させた前記第2の出力のレベルを保持する第2のチャタリング防止回路(16)と、

前記第2のパルス信号が前記所定レベルのとき、前記第3のパルス信号の最初の立ち上がりに応じて変化させた第3の出力のレベルを保持し、前記第2のパルス信号が前記所定レベルの反対のレベルのとき、前記第3のパルス信号の最初の立ち下がりに応じて再度変化させた前記第3の出力のレベルを保持する第3のチャタリング防止回路(15)とをさらに備える、請求項3に記載の波形整形回路。

[5] 3相モータ(M)の第1相、第2相および第3相の回転位置信号と、指令信号と、回転数を示す回転数パルス信号と、が入力され、モータ駆動の制御信号を出力するパワードライバ制御回路(9)と、

前記第1相、第2相および第3相の回転位置信号の波形を整形する波形整形回路(10)とを備え、

前記波形整形回路(10)は、

前記第1相の回転位置信号から第1のパルス信号を生成して出力する第1のコンパレータ(11)と、

前記第2相の回転位置信号から第2のパルス信号を生成して出力する第2のコンパレータ(13)と、

前記第1および第2のパルス信号が入力され、第1の出力信号のチャタリングを防止する第1のチャタリング防止回路(14)とを含み、

前記第1のチャタリング防止回路(14)は、前記第2のパルス信号のレベルが所定レベルのとき、前記第1のパルス信号の最初の立ち上がりに応じて変化させた前記第1

の出力信号のレベルを保持し、前記第2のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第1のパルス信号の最初の立ち下がりに応じて再度変化させた前記第1の出力信号のレベルを保持し、

前記第1のチャタリング防止回路(14)の前記第1の出力信号から回転数パルス信号を生成して前記パワードライバ制御回路(9)に出力する回転数パルス信号生成回路(17)をさらに備える、3相モータ駆動制御回路。

[6] 前記波形整形回路(10)は、

前記第3相の回転位置信号から第3のパルス信号を生成して出力する第3のコンパレータ(12)と、

前記第3のパルス信号のレベルが前記所定レベルのとき、前記第2のパルス信号の最初の立ち上がりに応じて変化させた第2の出力信号のレベルを保持し、前記第3のパルス信号のレベルが前記所定レベルの反対のレベルのとき、前記第2のパルス信号の最初の立ち下がりに応じて再度変化させた前記第2の出力信号のレベルを保持する第2のチャタリング防止回路(16)と、

前記第2のパルス信号が前記所定レベルのとき、前記第3のパルス信号の最初の立ち上がりに応じて変化させた第3の出力信号のレベルを保持し、前記第2のパルス信号が前記所定レベルの反対のレベルのとき、前記第3のパルス信号の最初の立ち下がりに応じて再度変化させた前記第3の出力信号のレベルを保持する第3のチャタリング防止回路(15)とをさらに含む、請求項5に記載の3相モータ駆動制御回路。


[7] 前記回転数パルス信号生成回路(17)は、さらに、前記第2および第3の出力信号を用いて前記回転数パルス信号を生成する、請求項6に記載の3相モータ駆動制御回路。

[8] 前記第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子(HU, HV, HW)がそれぞれ出力する信号である、請求項7に記載の3相モータ駆動制御回路。


[9] 少なくとも前記第1および第2の出力信号から前記モータ(M)の回転方向を示す回転方向信号を生成する回転方向信号生成回路(18)をさらに備える、請求項8に記載の3相モータ駆動制御回路。

- [10] 少なくとも前記第1および第2の出力信号から前記モータ(M)の回転方向を示す回転方向信号を生成する回転方向信号生成回路(18)をさらに備える、請求項7に記載の3相モータ駆動制御回路。
- [11] 前記第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子(HU, HV, HW)がそれぞれ出力する信号である、請求項6に記載の3相モータ駆動制御回路。
- [12] 少なくとも前記第1および第2の出力信号から前記モータ(M)の回転方向を示す回転方向信号を生成する回転方向信号生成回路(18)をさらに備える、請求項11に記載の3相モータ駆動制御回路。
- [13] 少なくとも前記第1および第2の出力信号から前記モータ(M)の回転方向を示す回転方向信号を生成する回転方向信号生成回路(18)をさらに備える、請求項6に記載の3相モータ駆動制御回路。
- [14] 前記第1相、第2相および第3相の回転位置信号は、第1、第2および第3のホール素子(HU, HV, HW)がそれぞれ出力する信号である、請求項5に記載の3相モータ駆動制御回路。


[図1]




[図2]



[図3]




[図4]




The timing diagram shows the relationship between the inputs and outputs of the 74154 decoder. The inputs HU2, HW2, A, and B are active-low, while the outputs HU3 and C are active-high. The diagram is divided into 16 time slots by vertical dashed lines. The inputs HU2 and HW2 are high for the first 4 slots and low for the next 12 slots. The inputs A and B are high for the first 4 slots and low for the next 12 slots. The outputs HU3 and C are high for the first 4 slots and low for the next 12 slots.

[illegible]

[図6]



[図7]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/018532

A. CLASSIFICATION OF SUBJECT MATTER

H02P6/16 (2006.01)

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02P6/16 (2006.01)

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Toroku Jitsuyo Shinan Koho	1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 5-176585 A (Matsushita Electric Industrial Co., Ltd.), 13 July, 1993 (13.07.93), Par. Nos. [0013] to [0021]; Fig. 2 (Family: none)	1 2-14
Y	JP 2002-10676 A (Sanyo Electric Co., Ltd.), 11 January, 2002 (11.01.02), Figs. 1, 3 (Family: none)	2-14
Y	JP 6-169586 A (Sanyo Electric Co., Ltd.), 14 June, 1994 (14.06.94), (Family: none)	5-14

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
20 December, 2005 (20.12.05)Date of mailing of the international search report
27 December, 2005 (27.12.05)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/018532

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 9-247948 A (Hitachi, Ltd.), 19 September, 1997 (19.09.97), Par. Nos. [0030] to [0032]; Fig. 4 (Family: none)	9-14

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl. **H02P6/16** (2006.01)

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl. **H02P6/16** (2006.01)

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	J P 5 - 1 7 6 5 8 5 A (松下電器産業株式会社)	1
Y	13. 07. 1993、段落【0013】 - 【0021】及び第2 図 (ファミリーなし)	2-14
Y	J P 2 0 0 2 - 1 0 6 7 6 A (三洋電機株式会社) 11. 01. 2002、図1及び図3 (ファミリーなし)	2-14
Y	J P 6 - 1 6 9 5 8 6 A (三洋電機株式会社) 14. 06. 1994 (ファミリーなし)	5-14
Y	J P 9 - 2 4 7 9 4 8 A (株式会社日立製作所) 19. 09. 1997、段落【0030】 - 【0032】及び第4	9-14

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

20. 12. 2005

国際調査報告の発送日

27. 12. 2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
郵便番号 100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

櫻田 正紀

3 V

3519

電話番号 03-3581-1101 内線 3358

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
	図 (ファミリーなし)	