

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-137776

(P2009-137776A)

(43) 公開日 平成21年6月25日(2009.6.25)

| (51) Int.Cl. | F I | テーマコード (参考) |
|------------------------------|------------------|-------------|
| C30B 29/42 (2006.01) | C30B 29/42 | 4G077 |
| C30B 33/10 (2006.01) | C30B 33/10 | 4K030 |
| C23C 16/30 (2006.01) | C23C 16/30 | 5F041 |
| H01L 33/00 (2006.01) | H01L 33/00 B | 5F157 |
| H01L 21/304 (2006.01) | H01L 21/304 647Z | |

審査請求 有 請求項の数 9 O L (全 15 頁)

(21) 出願番号 特願2007-313286 (P2007-313286)
 (22) 出願日 平成19年12月4日 (2007.12.4)

(71) 出願人 000002130
 住友電気工業株式会社
 大阪府大阪市中央区北浜四丁目5番33号
 (74) 代理人 100064746
 弁理士 深見 久郎
 (74) 代理人 100085132
 弁理士 森田 俊雄
 (74) 代理人 100083703
 弁理士 仲村 義平
 (74) 代理人 100096781
 弁理士 堀井 豊
 (74) 代理人 100098316
 弁理士 野田 久登
 (74) 代理人 100109162
 弁理士 酒井 将行

最終頁に続く


(54) 【発明の名称】 GaAs 半導体基板およびその製造方法、ならびに III-V 族化合物半導体デバイスおよびその製造方法

(57) 【要約】 (修正有)

【課題】主表面上に少なくとも1層の3種類以上の元素を含む III-V 族化合物半導体層を成長させても高い特性を有する III-V 族化合物半導体デバイスが得られる GaAs 半導体基板およびその製造方法を提供する。

【解決手段】 GaAs 半導体基板 10 は、主表面 10m が (100) 面 10a に対して 6 ~ 16 ° の傾斜角を有し、主表面 10m における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下である。また、GaAs 半導体基板 10 の製造方法は、GaAs 半導体ウエハを研磨する研磨工程と、研磨された GaAs 半導体ウエハを洗浄する 1 次洗浄工程と、1 次洗浄後の GaAs 半導体ウエハの厚さおよび主表面 10m の粗さを検査する検査工程と、検査後の GaAs 半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する 2 次洗浄工程と、を備える。

【選択図】 図 1



【特許請求の範囲】

【請求項 1】

主表面が(100)面に対して6～16°の傾斜角を有し、前記主表面における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下であるGaAs半導体基板。

【請求項 2】

前記主表面における前記塩素原子濃度が $3 \times 10^{12} \text{ cm}^{-2}$ 以下である請求項1に記載のGaAs半導体基板。

【請求項 3】

請求項1または請求項2のGaAs半導体基板の製造方法であって、

GaAs半導体ウエハを研磨する研磨工程と、研磨された前記GaAs半導体ウエハを洗浄する1次洗浄工程と、1次洗浄後の前記GaAs半導体ウエハの厚さおよび主表面の粗さを検査する検査工程と、検査後の前記GaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程と、を備えるGaAs半導体基板の製造方法。

10

【請求項 4】

前記1次洗浄工程は、研磨された前記GaAs半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程を含む請求項3に記載のGaAs半導体基板の製造方法。

【請求項 5】

前記1次洗浄工程、前記検査工程および前記2次洗浄工程は、クリーン室内で行われ、

前記クリーン室内では、室外から純水の霧中を通過して空気が導入され、導入された前記空気は前記活性炭を含んだフィルタを通過して循環される請求項3または請求項4に記載のGaAs半導体基板の製造方法。

20

【請求項 6】

前記2次洗浄後における前記クリーン室内の塩素原子含有濃度は、 $1500 \text{ ng} \cdot \text{m}^{-3}$ 以下である請求項5に記載のGaAs半導体基板の製造方法。

【請求項 7】

前記2次洗浄後における前記クリーン室内の塩素原子含有濃度は、 $400 \text{ ng} \cdot \text{m}^{-3}$ 以下である請求項5に記載のGaAs半導体基板の製造方法。

【請求項 8】

請求項1または請求項2のGaAs半導体基板と、前記GaAs半導体基板の前記主表面上に形成されている少なくとも1層の3種類以上の元素を含むIII-V族化合物半導体層と、を備えるIII-V族化合物半導体デバイス。

30

【請求項 9】

請求項8のIII-V族化合物半導体デバイスの製造方法であって、

前記GaAs半導体基板を準備する工程と、前記GaAs半導体基板の前記主表面上に少なくとも1層の3種類以上の元素を含むIII-V族化合物半導体層を成長させる工程と、を備えるIII-V族化合物半導体デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、III-V族化合物半導体デバイスの基板として好適に用いられるGaAs半導体基板およびその製造方法、ならびにそのGaAs半導体基板を含むIII-V族化合物半導体デバイスおよびその製造方法に関する。

40

【背景技術】

【0002】

GaAs半導体基板は、LED(発光ダイオード)、LD(レーザダイオード)などに用いられるIII-V族化合物半導体デバイスの基板として広く用いられている。ここで、III-V族化合物半導体デバイスは、GaAs半導体基板の主表面上に1層以上のIII-V族化合物半導体層を形成することにより得られる。

【0003】

50

G a A s 半導体基板の主表面に不純物たる酸性物質が多く存在すると、その主表面が荒れる。この G a A s 半導体基板の荒れた主表面上に形成される I I I - V 族化合物半導体層には形状欠陥が発生する。このため、I I I - V 族化合物半導体デバイスの歩留まりが低下する。

【0004】

このため、I I I - V 族化合物半導体デバイスの歩留まりを高めるため、たとえば、研磨および洗浄後の表面において 1 cm^2 当たりの酸性物質の原子の個数が 5×10^{12} 以下である I I I - V 族化合物半導体ウエハおよびその製造方法が提案されている（特許文献 1 を参照）。

【特許文献 1】特許第 3 4 8 0 4 1 1 号明細書

10

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかし、主表面における塩素原子濃度が高い G a A s 半導体基板のその主表面上に少なくとも 1 層の I I I - V 族化合物半導体層を成長させて I I I - V 族化合物半導体デバイスを作製すると、半導体デバイスの歩留まりの低下だけでなく、半導体デバイスの特性が低下することが見出された。特に、3 種類以上の元素を含む I I I - V 族化合物半導体層を成長させる場合に得られる半導体デバイスについて、その特性の低下が大きいことが見出された。

【0006】

20

そこで、本発明は、その主表面上に少なくとも 1 層の 3 種類以上の元素を含む I I I - V 族化合物半導体層を成長させても高い特性を有する I I I - V 族化合物半導体デバイスが得られる G a A s 半導体基板およびその製造方法を提案することを目的とする。

【課題を解決するための手段】

【0007】

本発明は、主表面が (1 0 0) 面に対して $6 \sim 16^\circ$ の傾斜角を有し、主表面における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下である G a A s 半導体基板である。ここで、主表面における塩素原子濃度は $3 \times 10^{12} \text{ cm}^{-2}$ 以下が好ましい。

【0008】

また、本発明は、上記の G a A s 半導体基板の製造方法であって、G a A s 半導体ウエハを研磨する研磨工程と、研磨された G a A s 半導体ウエハを洗浄する 1 次洗浄工程と、1 次洗浄後の G a A s 半導体ウエハの厚さおよび主表面の粗さを検査する検査工程と、検査後の G a A s 半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する 2 次洗浄工程と、を備える G a A s 半導体基板の製造方法である。

30

【0009】

本発明にかかる G a A s 半導体基板の製造方法において、1 次洗浄工程は、研磨された G a A s 半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程を含むことができる。

【0010】

また、本発明にかかる G a A s 半導体基板の製造方法において、1 次洗浄工程、検査工程および 2 次洗浄工程はクリーン室内で行われ、クリーン室内では、室外から純水の霧中を通過して空気が導入され、導入された前記空気は前記活性炭を含んだフィルタを通過して循環され得る。ここで、2 次洗浄後におけるクリーン室内の塩素原子含有濃度を、 $1500 \text{ ng} \cdot \text{m}^{-3}$ 以下、さらに、 $400 \text{ ng} \cdot \text{m}^{-3}$ 以下とすることができる。

40

【0011】

また、本発明は、上記の G a A s 半導体基板と、G a A s 半導体基板の主表面上に形成されている少なくとも 1 層の 3 種類以上の元素を含む I I I - V 族化合物半導体層と、を備える I I I - V 族化合物半導体デバイスである。

【0012】

また、本発明は、上記の I I I - V 族化合物半導体デバイスの製造方法であって、G a A s 半導体基板を準備する工程と、G a A s 半導体基板の主表面上に少なくとも 1 層の 3

50

種類以上の元素を含むⅢⅢⅢ-V族化合物半導体層を成長させる工程と、を備えるⅢⅢⅢ-V族化合物半導体デバイスの製造方法である。

【発明の効果】

【0013】

本発明によれば、その主表面上に少なくとも1層の3種類以上の元素を含むⅢⅢⅢ-V族化合物半導体層を成長させても高い特性を有するⅢⅢⅢ-V族化合物半導体デバイスが得られるGaAs半導体基板およびその製造方法が提供される。

【発明を実施するための最良の形態】

【0014】

(実施形態1)

本発明にかかるGaAs半導体基板の一実施形態は、図1を参照して、主表面10mが(100)面10aに対して6~16°の傾斜角を有し、主表面10mにおける塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下である。かかるGaAs半導体基板の主表面上に少なくとも1層の3種類以上の元素を含むⅢⅢⅢ-V族化合物半導体層を成長させても高い特性を有するⅢⅢⅢ-V族化合物半導体デバイスが得られる。

【0015】

本実施形態のGaAs半導体基板10は、その主表面10mが(100)面10aに対して有する傾斜角が6~16°であることから、この主表面上に3種類以上の元素を含むⅢⅢⅢ-V族化合物半導体層を結晶性よくかつ容易に成長させることができる。傾斜角が6°より小さいと、または、傾斜角が16°より大きいと、半導体層の結晶性が低下し、ⅢⅢⅢ-V族化合物半導体デバイスの特性が低下する。

【0016】

また、本実施形態のGaAs半導体基板10は、その主表面10mにおける塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下であることから、その主表面10m上に3種類以上の元素を含むⅢⅢⅢ-V族化合物半導体層を1層以上成長させても高い特性を有するⅢⅢⅢ-V族化合物半導体デバイスが得られる。

【0017】

ここで、3種類以上の元素を含むⅢⅢⅢ-V族窒化物化合物半導体層とは、ⅢⅢⅢ-V族化合物半導体層であって、ⅢⅢⅢ族元素およびV族元素から3種類以上の元素を含む層(ⅢⅢⅢ-V族多元素化合物半導体層)をいい、特に制限はないが、たとえば、Al、GaおよびAsの3種類の元素を含む $\text{Al}_x\text{Ga}_{1-x}\text{As}$ ($0 < x < 1$)半導体層、Al、Ga、InおよびPの4種類の元素を含む $\text{Al}_x\text{Ga}_y\text{In}_{1-x-y}\text{P}$ ($0 < x$ 、 $0 < y$ 、 $x + y < 1$)半導体層などが挙げられる。

【0018】

主表面10mにおける塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ より高いと、3種類以上の元素を含むⅢⅢⅢ-V族窒化物化合物半導体層に塩素原子が取り込まれやすくなり、ⅢⅢⅢ-V族化合物半導体デバイスの特性が低下する。ここで、GaAs半導体基板10の主表面10mにおける塩素原子濃度は、TXRF(全反射蛍光X線分析)によって測定することができる。さらに、本実施形態において、主表面10mにおける塩素原子濃度は、 $3 \times 10^{13} \text{ cm}^{-2}$ であることが、特性の高いⅢⅢⅢ-V族化合物半導体デバイスが得られる観点から好ましい。

【0019】

(実施形態2)

本発明にかかるGaAs半導体基板の製造方法の一実施形態は、図2を参照して、実施形態1のGaAs半導体基板の製造方法であって、GaAs半導体ウエハを研磨する研磨工程S1と、研磨されたGaAs半導体ウエハを洗浄する1次洗浄工程S2と、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面の粗さを検査する検査工程S3と、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程S4とを備える。かかる製造方法によって、実施形態1のGaAs半導体基板を製造することが可能となる。

10

20

30

40

50

【0020】

本実施形態のGaAs半導体基板は、図2を参照して、具体的には以下のようにして製造される。まず、GaAs半導体ウエハを準備する。GaAs半導体ウエハは、GaAs半導体結晶インゴットを(100)面に対して6~16°の傾斜角を有する互いに平行な面でスライスして、その外周を研削して外形を整え、その表面部の加工変質層をエッチングにより除去することにより得られる。ここで、GaAs半導体結晶インゴットを成長させる方法には、特に制限はなく、HB(水平ブリッジマン)法、LEC(液体封止型チョクラスキー)法、VB(垂直ブリッジマン)法などの各種方法によって成長させることができる。

【0021】

次に、上記のようにして得られたGaAs半導体ウエハを研磨する(研磨工程S1)。研磨工程には、1以上のサブ工程が含まれ得る。ウエハの研磨効率を高めるため、ラッピング、粗(ラフ)ポリシング、微細(ファイン)ポリシングの3つのサブ工程が含まれることが好ましい。ここで、ラッピングにおいては、平均粒径が2μm~10μm程度の酸化セリウム砥粒または酸化アルミニウム砥粒が好ましく用いられる。また、粗ポリシングにおいては、コロイダルシリカと塩素系研磨剤との混合物が好ましく用いられる。また、微細ポリシングにおいては、塩素系研磨剤が好ましく用いられる。

【0022】

次に、研磨されたGaAs半導体ウエハを1次洗浄する(1次洗浄工程S2)。1次洗浄工程には、1以上のサブ洗浄工程が含まれ得る。ウエハの洗浄効率を高めるために、有機溶剤洗浄、酸およびアルカリのいずれかによる洗浄、純水洗浄などのサブ工程が含まれることが好ましい。また、洗浄剤を除去するために、1次洗浄工程の最終サブ工程として、純水洗浄が好ましく行なわれる。

【0023】

ここで、GaAs半導体ウエハの主表面の粗さを低減する観点から、1次洗浄工程S2はGaAs半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程S2aを含むことが好ましい。しかし、塩酸洗浄サブ工程S2a後のGaAs半導体ウエハの主表面には $5 \times 10^{12} \text{ cm}^{-2}$ 程度の濃度の塩素原子が残存するため、そのサブ工程後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄することが好ましい。

【0024】

次いで、1次洗浄されたGaAs半導体ウエハを乾燥させる。かかる乾燥工程には、1以上のサブ工程が含まれ得る。ウエハの乾燥効率を高めるために、アルコール蒸気乾燥(たとえばイソプロピルアルコール蒸気乾燥)、スピン乾燥、マランゴニ乾燥、ロタゴニ乾燥などのサブ工程が含まれることが好ましい。

【0025】

次に、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面の平坦度を検査する(検査工程S3)。ここで、主表面の平坦度とは、ウエハの厚さバラツキ(TTV:Total Thickness Variation)、そり(Warp)などウエハ全面に渡る平面の形状精度をいい、フィゾー干渉計などにより測定される。ウエハの厚さはウエハの機械的強度に関わる。また、ウエハの主表面の平坦度は、その主表面上に形成されるIII-V族化合物半導体層上にパターンを形成してIII-V族化合物半導体デバイスを製造する場合に、そのパターンの精度を左右する。したがって、半導体ウエハの厚さおよび主表面の平坦度は、III-V族化合物半導体デバイスの特性に関わる重要な検査項目である。

【0026】

次に、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する(2次洗浄工程S4)。上記の検査工程S3においても、ウエハの主表面に塩素原子が付着する場合があるからである。ウエハの主表面に存在する塩素原子は、Ga、In、As、Pまたは主表面上に存在するアンモニアなどのアルカリと反応して塩化物を形成する。かかる塩化物は、塩酸以外の酸およびアルカリのいずれかによる洗浄により容易に除去される。塩酸以外の酸およびアルカリのいずれかにより洗浄されたGaAs半導体

10

20

30

40

50

ウエハは、その後、純水洗浄され、次いで乾燥される。ここで、乾燥方法は、1次洗浄後の乾燥と同様の方法が行なわれる。

【0027】

次に、2次洗浄されたGaAs半導体ウエハ（これをGaAs半導体基板いう）を、必要最小限の表面検査を行なった後、PP（ポリプロピレン）、PC（ポリカーボネート）、PBT（ポリブチルテレフタレート）などの材質で形成された容器に入れ、その容器を酸素バリア性の高いアルミニウム箔をラミネートしたPE（ポリエチレン）などの材質で形成された袋に入れて、その袋内を665Pa（5 Torr）以下の真空とした後、窒素ガスを入れて、その袋をシールすることにより、ウエハを窒素ガス雰囲気内に封入する。

【0028】

または、上記表面検査後のGaAs半導体基板を入れた上記容器を酸素透過度が $0.5 \text{ ml} \cdot \text{m}^{-2} \cdot \text{day}^{-1} \cdot \text{atm}^{-1}$ 以上の第1の樹脂袋に入れて、第1の樹脂袋をシール（1次シール）する。次いで、1次シールされた第1の樹脂袋を、脱酸素剤とともに、酸素透過度が $0.5 \text{ ml} \cdot \text{m}^{-2} \cdot \text{day}^{-1} \cdot \text{atm}^{-1}$ 未満の第2の樹脂袋に入れて、第2の樹脂袋をシールする。ここで、脱酸素剤として脱水作用をも有するもの（たとえば、鉄粉末、二酸化チタン粉末など）を用いることにより、上記容器内部の水分も低減することができる。

【0029】

ここで、図3を参照して、本実施形態のGaAs半導体基板の製造方法において、1次洗浄工程、検査工程および2次洗浄工程はクリーン室1内で行われ、クリーン室1内では、室外から純水の霧2w中を通過して空気が導入され、導入された空気は活性炭を含んだフィルタ4fを通過して循環されることが好ましい。クリーン室1内の空気が循環の際にフィルタ4fを通過することに加えて、室外の空気がクリーン室1内に導入される際に純水の霧2w中を通過することにより、クリーン室1内の塩素原子含有濃度を効率よく低減し、低く維持することができる。このクリーン室内で、GaAs半導体ウエハの1次洗浄工程、検査工程および2次洗浄工程を行なうことにより、2次洗浄工程後のGaAs半導体基板の主表面における塩素原子濃度を低く維持することができる。

【0030】

図3を参照して、室外からクリーン室内への空気の導入は、たとえば以下のようにして行なわれる。ここで、図3の矢印は空気ライン6における空気の流れを示す。まず、室外の空気は空気ライン6aを通して純水スクラバ室2内に導入される。純水スクラバ室2内では純水の霧2wが形成されており、空気は純水の霧2w中を通過することにより、空気中の塩素原子含有濃度が低減される。純水の霧2w中を通過した空気は、空気ライン6bを通して除湿室3に導入され、空気中の湿度が低減される。除湿室3内を通過した空気は、空気ライン6cを通してフィルタ室4に導入される。フィルタ室4には活性炭を含んだフィルタ4fが配置されており、空気は活性炭を含んだフィルタ4fを通過することにより、空気中の塩素原子含有濃度がさらに低減される。こうして、空気は活性炭を含んだフィルタ4fを通過した塩素原子含有濃度が極めて低減した空気が、空気ライン6dを通してクリーン室1内に導入される。

【0031】

また、クリーン室内の空気の循環は、たとえば空気ライン6eに設置された空気循環装置7により、以下のようにして行なわれる。クリーン室1内の空気は、負圧バッファ室5を経由して空気ライン6eおよび6fを通してフィルタ室4内に流れる。空気はフィルタ4室内の活性炭を含んだフィルタ4fを通過することにより、クリーン室1の微小な隙間などからクリーン室1内に侵入した塩素原子、室内で発生した塩素原子などが効率的に除去され、空気中の塩素原子含有濃度がさらに低減され低く維持される。この塩素原子含有濃度がさらに低減され低く維持された空気が、空気ライン6dを通してクリーン室1内に戻る。ここで、空気循環装置7としては、循環ファン、循環ポンプなどが用いられる。

【0032】

このようにして、塩素原子含有濃度が低減かつ維持されたクリーン室1が得られ、かか

10

20

30

40

50

るクリーン室 1 内で GaAs 半導体ウエハの 1 次洗浄工程、検査工程および 2 次洗浄工程を行なうことにより、主表面における塩素原子濃度が低減した GaAs 半導体基板が得られる。ここで、主表面における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下の GaAs 半導体基板を得る観点から、2 次洗浄後におけるクリーン室内の塩素原子含有濃度は、 $1500 \text{ ng} \cdot \text{m}^{-3}$ 以下であることが好ましい。また、主表面における塩素原子濃度が $3 \times 10^{12} \text{ cm}^{-2}$ 以下の GaAs 半導体基板を得る観点から、2 次洗浄後におけるクリーン室内の塩素原子含有濃度は、 $400 \text{ ng} \cdot \text{m}^{-3}$ 以下であることがより好ましい。

【0033】

(実施形態 3)

本発明にかかる III-V 族化合物半導体デバイスの一実施形態は、図 4 を参照して、主表面 10m が (100) 面 10a に対して $6 \sim 16^\circ$ の傾斜角を有し主表面 10m における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下である GaAs 半導体基板 10 と、GaAs 半導体基板 10 の主表面 10m 上に形成されている少なくとも 1 層の 3 種類以上の元素を含む III-V 族化合物半導体層 20 と、を備える。かかる半導体デバイスは、GaAs 半導体基板の主表面における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下であるため、III-V 族化合物半導体層への塩素原子の取り込みが少なく、半導体デバイスの特性が高くなる。

10

【0034】

本実施形態の III-V 族化合物半導体デバイスは、たとえば、図 4 を参照して、GaAs 半導体基板 10 である n 型 GaAs 半導体基板と、GaAs 半導体基板 10 の主表面 10m 上に形成されている少なくとも 1 層の 3 種類以上の元素を含む III-V 族化合物半導体層 20 として n 型 $\text{Al}_{x1}\text{Ga}_{y1}\text{In}_{1-x1-y1}\text{P}$ ($0 < x1, 0 < y1, x1 + y1 < 1$) 半導体層 21、5 対の井戸層 ($\text{Ga}_{y3}\text{In}_{1-y3}\text{P}$ ($0 < y3 < 1$) 層) と障壁層 ($\text{Al}_{x4}\text{Ga}_{y4}\text{In}_{1-x4-y4}\text{P}$ ($0 < x4, 0 < y4, x4 + y4 < 1$) 層) で形成される多重量子井戸構造の発光層 22 および p 型 $\text{Al}_{x2}\text{Ga}_{y2}\text{In}_{1-x2-y2}\text{P}$ ($0 < x2, 0 < y2, x2 + y2 < 1$) 半導体層 23 とを備える LED である。

20

【0035】

また、本実施形態の LED は、3 種類以上の元素を含む III-V 族化合物半導体層 20 の最上層である p 型 $\text{Al}_{x2}\text{Ga}_{y2}\text{In}_{1-x2-y2}\text{P}$ ($0 < x2, 0 < y2, x2 + y2 < 1$) 半導体層 23 上に p 型 GaAs コンタクト層 25 が形成され、この p 型 GaAs コンタクト層 25 上に p 側電極 30 として Au-Zn 電極を備え、n 型 GaAs 半導体基板 (GaAs 半導体基板 10) の III-V 族化合物半導体層 20 が形成されていない主表面上に n 側電極 40 として Au-Ge 電極を備える。

30

【0036】

本実施形態の LED は、GaAs 半導体基板 10 の主表面 10m における塩素原子濃度が $1 \times 10^{13} \text{ cm}^{-2}$ 以下であるため、III-V 族化合物半導体層 20 への塩素原子の取り込みが少ないため、発光層 22 からの発光が阻害されないため、高い発光強度が得られる。

【0037】

(実施形態 4)

本発明にかかる III-V 族化合物半導体デバイスの製造方法の一実施形態は、図 4 を参照して、実施形態 3 の III-V 族化合物半導体デバイスの製造方法であって、GaAs 半導体基板 10 を準備する工程と、GaAs 半導体基板 10 の主表面 10m 上に少なくとも 1 層の 3 種類以上の元素を含む III-V 族化合物半導体層 20 を成長させる工程とを備える。かかる製造方法により、高い特性を有する III-V 族化合物半導体デバイスが容易に得られる。

40

【0038】

ここで、GaAs 半導体基板 10 を準備する工程において、たとえば、実施形態 2 の製造方法により得られる GaAs 半導体基板を準備することができる。

【0039】

50

また、図4を参照して、GaAs半導体基板10の主表面10m上に少なくとも1層の3種類以上の元素を含むIII-V族化合物半導体層20を成長させる工程において、たとえば、GaAs半導体基板10であるn型GaAs半導体基板の主表面上に、MOVPE（有機金属気相成長）法により、少なくとも1層の3種類以上の元素を含むIII-V族化合物半導体層20として、n型 $Al_{x1}Ga_{y1}In_{1-x1-y1}P$ （ $0 < x1, 0 < y1, x1 + y1 < 1$ ）半導体層21、5対の井戸層（ $Ga_{y3}In_{1-y3}P$ （ $0 < y3 < 1$ ）層）と障壁層（ $Al_{x4}Ga_{y4}In_{1-x4-y4}P$ （ $0 < x4, 0 < y4, x4 + y4 < 1$ ）層）で形成される多重量子井戸構造の発光層22およびp型 $Al_{x2}Ga_{y2}In_{1-x2-y2}P$ （ $0 < x2, 0 < y2, x2 + y2 < 1$ ）半導体層23を順次成長させる。

【0040】

次に、III-V族化合物半導体層20の最上層であるp型 $Al_{x2}Ga_{y2}In_{1-x2-y2}P$ （ $0 < x2, 0 < y2, x2 + y2 < 1$ ）半導体層23上に、MOVPE（有機金属気相成長）法により、p型GaAsコンタクト層25を成長させる。

【0041】

次に、p型GaAsコンタクト層25上に、真空蒸着法により、p側電極30としてAu-Zn電極を形成し、n型GaAs半導体基板（GaAs半導体基板10）のIII-V族化合物半導体層20が形成されていない主表面上に、真空蒸着法により、n側電極40としてAu-Ge電極を形成する。

【実施例】

【0042】

（実施例1）

1. GaAs半導体ウエハの準備

縦型ポート（垂直ブリッジマン）法により成長させたGaAs半導体インゴットを、（100）面から[011]方向に15°傾いた面に平行にワイヤーソーでスライスして、GaAs半導体ウエハを得た。このGaAs半導体ウエハの主表面は、（100）面から[011]方向に15°傾いた面に対して0.1°以下の面である。このGaAs半導体ウエハの外周部分をダイヤモンド砥石で研削し、外形を整えた。外形を整えたGaAs半導体ウエハの加工変質層を除去するため、その主表面をアンモニアおよび過酸化水素を含む水溶液（アンモニア濃度4質量%、過酸化水素濃度4質量%）でエッチングした。

【0043】

2. 研磨工程（S1）

GaAs半導体ウエハの研磨する主表面と反対側の主表面（主裏面）にワックスを塗布して加熱したセラミック板に接着した。このセラミック板を冷却した後、以下の手順でGaAs半導体ウエハの主表面のラッピング、粗ポリッシュ、微細ポリッシュを実施した。まず、平均粒径が6μmのSiC砥粒あるいは酸化アルミニウム砥粒を用いて、ラッピングを実施した。次いで、平均粒径0.03μmのコロイダルシリカと塩素系研磨剤（フジミンコーポレーテッド社製INSEC NIB）の混合物を用いて、粗ポリッシングを実施した。次いで、塩素系研磨剤（フジミ研磨剤社製INSEC NIB）を用いて、微細ポリッシュを実施した。

【0044】

3. 1次洗浄工程（S2）

上記研磨後に、GaAs半導体ウエハを超純水（本願においては、比抵抗10M・cm以上に精製された純水をいう。以下同じ。）で洗浄して、ウエハをセラミック板から分離した。次に、上記研磨後のGaAs半導体ウエハを、クリーン室内に移動して、クリーン室内において以下の有機溶剤洗浄、酸およびアルカリのいずれかによる洗浄、純水洗浄を実施した。まず、ウエハの主裏面のワックスをイソプロピルアルコールで有機溶剤洗浄を実施した。次いで、1質量%の塩酸および0.5質量%のTMAH（テトラメチルアンモニウムハイドロオキシド）のいずれかによる洗浄を実施した。次いで、超純水で純水洗浄した。次いで、クリーン室内で、1次洗浄後のGaAs半導体ウエハをイソプロピルアルコールでアルコール蒸気乾燥を行なった。

10

20

30

40

50

【0045】

4. 検査工程 (S3)

次に、クリーン室内で、乾燥後のGaAs半導体ウエハの厚さおよび主表面の粗さを検査した。検査方法には、特に制限はないが、ウエハの厚さは非接触厚さ計などにより検査し、主表面の平坦度はフィゾー干渉計などにより検査した。

【0046】

5. 2次洗浄工程 (S4)

次に、クリーン室内で、検査後のGaAs半導体ウエハについて、以下の手順で塩酸以外の酸およびアルカリのいずれかによる洗浄、純水洗浄を実施した。まず、1質量%の硝酸および0.5質量%のアンモニアのいずれかによる洗浄を実施した。次いで、超純水で純水洗浄を実施した。次いで、2次洗浄後のGaAs半導体ウエハをイソプロピルアルコールでアルコール蒸気乾燥を実施した。

【0047】

図3を参照して、上記1次洗浄工程、検査工程および2次洗浄工程が行なわれるクリーン室1は、室外から純水の霧2w中を通過して空気が導入され、導入された空気は活性炭を含んだフィルタ4fを通過して循環させた。このため、クリーン室内の塩素原子含有濃度は低く維持されており、上記2次洗浄後のクリーン室内の塩素原子含有濃度は $120 \text{ ng} \cdot \text{cm}^{-3}$ であった。

【0048】

上記の工程を経た後のGaAs半導体ウエハ(すなわちGaAs半導体基板)を、表面検査をして、クリーン室内に2時間置いた。このときのGaAs半導体基板の主表面における塩素原子濃度は、TXRFにより測定したところ、 $167 \times 10^{10} \text{ cm}^{-2}$ であった。結果を表1にまとめた。

【0049】

6. $\text{Al}_x\text{Ga}_y\text{In}_{1-x-y}\text{P}$ ($0 < x, 0 < y, x+y < 1$) エピタキシャル層の成長

次に、図GaAs半導体基板の主表面上に、少なくとも1層の3種類以上の元素を含むIII-V族化合物半導体層20として、OMVPE(有機金属気相成長)法により、厚さ $1 \mu\text{m}$ のn型 $\text{Al}_{x1}\text{Ga}_{y1}\text{In}_{1-x1-y1}\text{P}$ ($x1 = 0.25, y1 = 0.25$)半導体層21、5対の厚さ 10 nm の井戸層($\text{Ga}_{y3}\text{In}_{1-y3}\text{P}$ ($y3 = 0.5$)半導体層)と厚さ 10 nm の障壁層($\text{Al}_{x4}\text{Ga}_{y4}\text{In}_{1-x4-y4}\text{P}$ ($x4 = 0.25, y4 = 0.25$)半導体層)で形成される多重量子井戸構造の発光層22およびp型 $\text{Ga}_{y3}\text{In}_{1-y3}\text{P}$ ($y3 = 0.5$)半導体層23を順にエピタキシャル成長させた。こうして得られる複数のエピタキシャル成長層をAlGaInPエピタキシャル層と呼ぶ。

【0050】

こうして得られたAlGaInPエピタキシャル層のPL(フォトルミネッセンス)強度を以下のようにして測定した。励起光としてArレーザをAlGaInPエピタキシャル層に照射して、AlGaInPエピタキシャル層から放出されるPL光として波長が 600 nm 以上 700 nm 以下の範囲の光を分光して、フォトマルで検出してPL強度を算出した。本実施例におけるAlGaInPエピタキシャル層のPL強度は、 70 AU (任意単位)であった。結果を表1にまとめた。

【0051】

(実施例2)

2次洗浄後のクリーン室内の塩素原子含有濃度Xが $750 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、実施例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本実施例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、 $668 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本実施例におけるAlGaInPエピタキシャル層のPL強度Zは、 64 AU であった。結果を表1にまとめた。

【0052】

10

20

30

40

50

(比較例 1)

1次洗浄工程、検査工程および2次洗浄工程を上記クリーン室で行なうことなく、2次洗浄後の基板の周りの雰囲気塩素原子濃度 X が $1514 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、実施例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度 Y は、 $1302 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度 Z は、60AUであった。結果を表1にまとめた。

【0053】

10

(比較例 2)

2次洗浄後の基板の周りの雰囲気塩素原子濃度 X が $5387 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度 Y は、 $2299 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度 Z は、53AUであった。

【0054】

20

(比較例 3)

2次洗浄後の基板の周りの雰囲気塩素原子濃度 X が $2471 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度 Y は、 $2413 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度 Z は、51AUであった。

【0055】

(比較例 4)

2次洗浄後の基板の周りの雰囲気塩素原子濃度 X が $5700 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度 Y は、 $4421 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度 Z は、38AUであった。

【0056】

30

(比較例 5)

2次洗浄後の基板の周りの雰囲気塩素原子濃度 X が $6800 \text{ ng} \cdot \text{cm}^{-3}$ であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度 Y は、 $4895 \times 10^{10} \text{ cm}^{-2}$ であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度 Z は、32AUであった。結果を表1にまとめた。

【0057】

40

【表 1】

| | 実施例 1 | 実施例 2 | 比較例 1 | 比較例 2 | 比較例 3 | 比較例 4 | 比較例 5 |
|--|-------|-------|-------|-------|-------|-------|-------|
| 2 次洗浄後の雰囲気塩素原子含有濃度 $X(\text{ng}\cdot\text{m}^{-3})$ | 120 | 750 | 1514 | 5387 | 2471 | 5700 | 6800 |
| 基板の主表面における塩素原子濃度 $Y(\times 10^{10}\text{cm}^{-2})$ | 167 | 668 | 1302 | 2299 | 2413 | 4421 | 4895 |
| AlGaInP エピタキシャル層の PL 強度 $Z(\text{AU})$ | 70 | 64 | 60 | 53 | 51 | 38 | 32 |

10

【0058】

ここで、実施例 1, 2 および比較例 1 ~ 5 のそれぞれにおける 2 次洗浄後の基板の周りの雰囲気塩素原子含有濃度（実施例 1, 2 においては、クリーン室内の塩素原子含有濃度 X （単位： $\text{ng}\cdot\text{m}^{-3}$ ）と基板の主表面における塩素原子濃度 Y （単位： $\times 10^{10}\text{cm}^{-2}$ ）との関係を、それぞれ A 点 ~ G 点として、図 6 のグラフにプロットした。さらに、他の実施例および比較例における上記関係を図 6 のグラフにプロットした。

【0059】

図 6 から明らかなように、2 次洗浄後の基板の周りの雰囲気塩素原子含有濃度 X （単位： $\text{ng}\cdot\text{m}^{-3}$ ）と基板の主表面における塩素原子濃度 Y （単位： $\times 10^{10}\text{cm}^{-2}$ ）の間には、相関係数 $r = 0.8709$ の強さで、式（1）

$$Y = 1.3066 X^{0.9261} \quad (1)$$

の相関関係が認められる。なお、両対数目盛りである図 6 において、（1）式は、 $\log Y = 0.9261 \log X + 1.3066$ と表わされる。

20

【0060】

式（1）から、2 次洗浄後のクリーン室内の塩素含有濃度 X を $1500\text{ng}\cdot\text{m}^{-3}$ 以下とすることにより主表面における塩素原子濃度 Y が $1 \times 10^{13}\text{cm}^{-2}$ 以下の GaAs 半導体基板が得られ、2 次洗浄後のクリーン室内の塩素含有濃度 X を $400\text{ng}\cdot\text{m}^{-3}$ 以下とすることにより主表面における塩素原子濃度 Y が $3 \times 10^{12}\text{cm}^{-2}$ 以下の GaAs 半導体基板が得られることがわかる。

30

【0061】

また、実施例 1, 2 および比較例 1 ~ 5 のそれぞれにおける基板の主表面における塩素原子濃度 Y （単位： $\times 10^{10}\text{cm}^{-2}$ ）とその基板の主表面上に形成した AlGaInN エピタキシャル層の PL 強度 Z （単位：AU（任意単位））との関係を、それぞれ A 点 ~ G 点として、図 7 のグラフにプロットした。

【0062】

図 7 から明らかなように、基板の主表面における塩素原子濃度 Y （単位： $\times 10^{10}\text{cm}^{-2}$ ）と基板の主表面上に形成された AlGaInP エピタキシャル層の PL 強度 Z （単位：AU）の間には、相関係数 $r = 0.9972$ の強さで、式（2）

$$Z = -0.0075 Y + 69.792 \quad (2)$$

の相関関係が認められる。

40

【0063】

式（2）から、主表面における塩素原子濃度 Y が $1 \times 10^{13}\text{cm}^{-2}$ 以下の GaAs 半導体基板の主表面上に 62AU 以上の高い PL 強度を有する AlGaInP エピタキシャル層が形成され、主表面における塩素原子濃度 Y が $3 \times 10^{12}\text{cm}^{-2}$ 以下の GaAs 半導体基板の主表面上に 69AU 以上のさらに高い PL 強度を有する AlGaInP エピタキシャル層が形成されることがわかる。ここで、PL 強度が高い AlGaInP エピタキシャル層を有する半導体デバイスほど発光が強く閾値が下がり高性能となる。

50

【0064】

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

【図面の簡単な説明】

【0065】

【図1】本発明にかかるGaAs半導体基板の一実施形態を示す概略断面図である。

【図2】本発明にかかるGaAs半導体基板の製造方法の一実施形態を示すフローチャートである。

【図3】本発明にかかるGaAs半導体基板の製造方法において用いられるクリーン室の一実施形態を示す概略図である。

【図4】本発明にかかるIII-V族化合物半導体デバイスの一実施形態を示す概略断面図である。

【図5】エピタキシャル層の構造の一例を示す概略断面図である。

【図6】2次洗浄後の基板の周りの雰囲気塩素原子含有濃度と基板の主表面における塩素原子濃度との関係を示すグラフである。

【図7】基板の主表面における塩素原子濃度と基板の主表面上に形成されたAlGaInPエピタキシャル層のPL強度との関係を示すグラフである。

【符号の説明】


【0066】

1 クリーン室、2 純水スクラバ室、2w 純水の霧、3 除湿室、4 フィルタ室、4f フィルタ4、5 負圧パuffア室、5d ダンパー、6, 6a, 6b, 6c, 6d, 6e, 6f 空気ライン、7 空気循環装置、10 GaAs半導体基板、10a (100)面、10m 主表面、20 III-V族化合物半導体層、21 n型 $Al_{x1}Ga_{y1}In_{1-x1-y1}$ P半導体層、22 発光層、23 p型 $Al_{x2}Ga_{y2}In_{1-x2-y2}$ P半導体層、25 p型GaAsコンタクト層、30 p側電極、40 n側電極、S1 研磨工程、S2 1次洗浄工程、S3 検査工程、S4 2次洗浄工程。


10

20


【図1】




【図2】




【図3】




【図5】




【図4】



【 図 6 】



【 図 7 】



フロントページの続き

(74)代理人 100111246

弁理士 荒川 伸夫

(72)発明者 西浦 隆幸

兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社伊丹製作所内

Fターム(参考) 4G077 AA02 AB01 AB02 BE46 CD02 FG16 FJ01 FJ06 FK20 GA01
GA10 HA02 HA06 HA12
4K030 AA11 BA35 BB02 BB12 CA04 CA12 DA03 LA14
5F041 AA44 CA05 CA37 CA77 CA85
5F157 AA23 AA34 AA36 AA62 AA70 BE32 BE42 BE44 BH21 CB03
CB11 CB13 CB14 CB32 CE76 CE78 CF18 CF74 CF94