

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成26年12月18日(2014.12.18)

【公開番号】特開2013-219167(P2013-219167A)

【公開日】平成25年10月24日(2013.10.24)

【年通号数】公開・登録公報2013-058

【出願番号】特願2012-88287(P2012-88287)

【国際特許分類】

H 01 L 33/48 (2010.01)

H 01 L 33/00 (2010.01)

【F I】

H 01 L 33/00 4 0 0

H 01 L 33/00 J

【手続補正書】

【提出日】平成26年10月30日(2014.10.30)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

回路基板上に複数のLEDダイを実装したLEDモジュールにおいて、

少なくとも前記LEDダイの実装領域の中央部において前記LEDダイがひし形の格子状に配列し、

前記LEDダイの実装領域及び前記実装領域を囲むダム材が略円形であり、

前記LEDダイが直列接続し一本のLED列を形成し、

前記LED列が第1部分LED列と第2部分LED列からなり、

前記第1部分LED列と前記第2部分LED列の接続点にバイパス回路が接続し、

前記実装領域には前記第2部分LED列の一部が実装される実装部と、前記第2部分LED列の他の一部が実装される実装部があり、

前記第2部分LED列の二つの実装部で前記第1部分LED列の実装部を挟み込んでいる

ことを特徴とするLEDモジュール。

【請求項2】

前記バイパス回路が第1電流入力端子と第2電流入力端子を備え、前記第1部分LED列と前記第2部分LED列の接続点に前記第1電流入力端子が接続し、前記第2部分LED列を流れる電流が前記第2電流入力端子に入力し、前記バイパス回路が前記第2電流入力端子に入力する電流により前記第1電流入力端子に入力する電流を制限していることを特徴とする請求項1に記載のLEDモジュール。

【請求項3】

前記バイパス回路は、ディプレッション型のFETと抵抗からなり、前記第1電流入力端子には前記FETのドレインが接続し、前記第2電流入力端子には前記FETのソースと前記抵抗の一端が接続し、前記FETのゲートと前記抵抗の他端の接続部から電流が流出することを特徴とする請求項2に記載のLEDモジュール。

【請求項4】

前記バイパス回路に含まれる前記FETがペアチップであり、前記回路基板にダイボンディングされていることを特徴とする請求項3に記載のLEDモジュール。

**【請求項 5】**

前記 L E D 列に全波整流波形を印加することを特徴とする請求項 1 から 4 のいずれか一項に記載の L E D モジュール。

**【手続補正 2】**

【補正対象書類名】明細書

【補正対象項目名】0 0 0 8

【補正方法】変更

【補正の内容】

**【0 0 0 8】**

本発明の L E D モジュールは、回路基板上に複数の L E D ダイを実装した L E D モジュールにおいて、

少なくとも前記 L E D ダイの実装領域の中央部において前記 L E D ダイがひし形の格子状に配列し、

前記 L E D ダイの実装領域及び前記実装領域を囲むダム材が略円形であり、

前記 L E D ダイが直列接続し一本の L E D 列を形成し、

前記 L E D 列が第 1 部分 L E D 列と第 2 部分 L E D 列からなり、

前記第 1 部分 L E D 列と前記第 2 部分 L E D 列の接続点にバイパス回路が接続し、

前記実装領域には前記第 2 部分 L E D 列の一部が実装される実装部と、前記第 2 部分 L E D 列の他の一部が実装される実装部があり、

前記第 2 部分 L E D 列の二つの実装部で前記第 1 部分 L E D 列の実装部を挟み込んでい  
る

ことを特徴とする。

**【手続補正 3】**

【補正対象書類名】明細書

【補正対象項目名】0 0 1 1

【補正方法】削除

【補正の内容】

**【手続補正 4】**

【補正対象書類名】明細書

【補正対象項目名】0 0 1 6

【補正方法】変更

【補正の内容】

**【0 0 1 6】**

前記 L E D 列に全波整流波形を印加しても良い。