(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。Int. Cl.[6]
H04B 1/69

(45) 공고일자 2005년06월16일
(11) 등록번호 10-0488134
(24) 등록일자 2005년04월28일

(21) 출원번호 10-1998-0062581
(22) 출원일자 1998년12월30일
(65) 공개번호 10-2000-0004892
(43) 공개일자 2000년01월25일

(30) 우선권주장 09/098,896 1998년06월17일 미국(US)

(73) 특허권자 라디오 프리켄씨 시스템즈, 인코포레이티드
미국 07746-1899 뉴저지주 말보로 리안 로드 2

(72) 발명자 라킨 로버트 에스.
미국 97330 오레건주 코발리스 엔. 더블유. 아카시아 플레이스 2982

(74) 대리인 주성민
안국찬

심사관 : 정재우

(54) 전력분배증폭기시스템

요약

본 발명은 N×N 변환 매트릭스 회로, N개의 증폭기 및 N×N 역 변환 매트릭스 회로를 구비하는 전력 분배 증폭기 시스템을 제공한다. N×N 변환 매트릭스 회로는 M개의 입력 신호에 응답하여 N 변환 매트릭스 입력 신호(M은 N 미만임)를 제공하는N개의 입력 포트를 구비한다. N×N 변환 매트릭스 회로는 입력 신호를 수신하지 않고 그 대신 접지에 결합되는 적어도 하나의 입력 포트를 구비하는 것을 특징으로 한다. N개의 증폭기는 변환 매트릭스 입력 신호에 응답하여 N개의 증폭된 변환 매트릭스 입력 신호를 제공한다. N×N 역변환 매트릭스 회로는 N개의 증폭된 변환 매트릭스 입력 신호에 응답하여 N 역변환 매트릭스 증폭된 출력 신호를 출력 포트에 제공한다. 또한, N×N 역 변환 매트릭스 회로는 접지에 결합된 적어도 하나의 출력 소산 포트를 구비하여 이것에 포함되어 있는 상호 변조 승적을 소산시키는 것을 특징으로 한다. 본 발명의 전력 분배 증폭기 시스템에서, M 및 N은 각각 1 및 2 이상의 정수이고, M은 N 미만이며, M은 6은 아니며, N은 8은 아니다.

대표도

도 2a

명세서

도면의 간단한 설명

도 1a는 각 송신기가 독립된 선형 증폭기에 의해 각각 증폭되는 다수의 신호들을 발생시키는 3개의 섹터를 포함한 표준 셀룰러 구성의 블럭 다이어그램.

도 1b 및 도 1c는 미국 특허원 제08/683,735호에서 도시 및 기술된 것과 유사한 4×4 셀룰러 구성 및 8×8 셀룰러 구성의 블럭 다이어그램.

도 1d는 도 1c에서 도시된 8×8 셀룰러 구성에서의 각 출력 포트에 대한 각 입력 포트의 맵핑(mapping)을 도시한 도면.

도 1e는 도 1c에서 도시된 8×8 개선된 셀룰러 구성에 있어서의 8차수 변환 매트릭스 또는 8차수 역변환 매트릭스에 대한 입력 포트 1 내지 8에서 출력 포트 A 내지 H로의 위상 시프트의 차트.

도 2a는 본 발명의 요지인 2×3 전력 분배 증폭기 시스템의 블럭 다이어그램.

도 2b는 3차수 변환 회로망의 개략 다이어그램.

도 2c는 도 2b에서 도시된 3차수 변환 매트릭스 회로망에 대한 필요한 120도 위상 시프트수의 테이블도.

도 3은 본 발명의 일 실시예인 3×4 셀룰러 구성의 블럭 다이어그램.

도 4a는 4차수 변환 매트릭스의 다이어그램.

도 4b는 도 1b의 4×4 셀룰러 구성에서의 입력 대 출력의 테이블도.

도 4c는 도 4a에서 도시된 4차수 변환 매트릭스에 대한 입력/출력 대 증폭기의 함수로서 90도 위상 시프트수의 테이블도.

도 5는 도 3에서 도시된 3 × 4 증폭기 시스템에서의, 4개의 증폭기의 한 포트에 대한 출력 스펙트럼의 시뮬레이션 그래프도.

도 6a 내지 도 6d는 X 축을 따라 주파수로 측정된 도 3에서 도시된 3 × 4 증폭기 시스템의 출력 1 내지 4의 전력 스펙트럼 밀도 대 Y 축을 따라 dB로 측정된 출력 전력에 대한 시뮬레이션 그래프도.

도 7은 3개의 입력 포트, 도 4a의 4-웨이 변환 매트릭스, 4개의 증폭기, 3개의 출력 포트 및 접지에 결합되어 상호 변조 승적을 소산시키는 출력 소산 포트로 이루어진 도 3의 증폭기 시스템을 사용하여 도 4a에서 도시된 4-웨이 변환 매트릭스에 대한 신호와 3차수 상호 변조 승적의 출력 맵의 테이블도.

도 8은 본 발명의 다른 실시예인 6 × 8 셀룰러 구성의 블럭도.

도 9는 도 8에서 도시된 6 × 8 셀룰러 구성의 출력 맵을 도시한 도면.

도 10a 및 도 10b는 본 발명의 다른 개략적인 다이어그램.

도 11a 및 도 11b는 도 8에서 도시된 6 × 8 셀룰러 구성과 유사한 실험적인 2 × 8 셀룰러 구성에서의 2개의 증폭기로부터의 실제 증폭기 출력 신호에 대한 측정의 플롯.

도 12a 및 도 12b는 도 8에서 도시된 6 × 8 셀룰러 구성과 유사한 실험적인 2 × 8 셀룰러 구성에서의 실제 두 출력 신호에 대한 측정 그래프.

도 13a 및 도 13b는 도 12a 및 도 12b의 실험적인 2 × 8 셀룰러 구성에서의 두 출력에 대한 시뮬레이션 그래프.

<도면의 주요 부분에 대한 부호의 설명>

82, 108, 201, 400, 500: 전력 분배 증폭기 시스템

I1, I2, I3; 132, 134, 136, 138; 250, 252, 254, 256, 258, 260, 262, 264;

1, 2, 3, 4: 입력 포트

84, 120, 230, 300, 402, 502: N×N 변환 매트릭스 회로

88, 130, 248, 412, 512: N×N 역 변환 매트릭스 회로

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 일반적으로 증폭기에 관한 것으로, 보다 상세하게는 육상 중심의 이동 무선 시스템(land based mobile radio systems)을 위한 전력 분배 증폭기 시스템(power sharing amplifier system)에 관한 것이다.

T. Ha, Solid State Microwave Amplifier design, John Wiley and Sons, 1981, pages 268-269에서는 도 6.33에서 단일 신호를 증폭시키기 위한 1×2 평형 증폭기(balanced amplifier)에 대해 도시 및 기술되어 있다. 또한, 종래 기술에서는 단일 신호를 증폭하기 위한 1×N(여기서, N은 2보다 큼) 평형 증폭기가 공지되어 있다. 예를 들어, 공지된 1×N 평형 증폭기는 변환 매트릭스(transform matrix), N개의 공유(shared) 증폭기, 및 역(inverse) 변환 매트릭스를 포함한다. 변환 매트릭스는 N 입력 포트를 가지고, 여기서 한 입력 포트는 증폭되어질 신호 또는 신호들을 수신하고, 나머지 모든 입력 포트

들은 종단 저항을 통해 접지되고 역 변환 매트릭스는 신호 또는 신호들을 단일 출력 포트에 결합시키고 나머지 출력 포트들은 종단 저항을 통해 접지된다. 종래 기술에서, 둘 이상의 신호들을 증폭해야 할 경우, 대응하는 둘 이상의 1×N 평형 증폭기가 요구되고 사용된다. 이 종래 기술의 경우, 다수의 입력/출력 신호 경로들은 사용되지 않는다. 이와 같은 방법에 있어서의 한 가지 단점은 각 입력/출력 신호 경로마다 개별의 1×N 평형 증폭기 및 개별의 N개의 공유 증폭기가 요구되고 사용되므로 다수의 신호를 증폭할 경우 비용이 상당히 증가한다는 것이다.

또한, 도 1a는 3개의 독립된 저 전력 송신기(22, 24, 26), 3개의 독립된 증폭기(28, 30, 32) 및 독립된 3개의 안테나(34, 36, 38)를 포함하여 참조 부호(20)로 전체적으로 표시된 육상 이동 무선 시스템에서 3개의 셀룰러 섹터에 대한 공지의 셀룰러 구성을 도시한다. 표준 셀룰러 구성(20)에 있어서의 주 단점은 증폭기가 실패할 경우 전체 섹터는 이 증폭기가 교정이나 교체될 때까지는 섹터 내의 임의 이동 가입자와 통신을 할 수 없게 된다는 점이다. 이러한 점에서, 표준 셀룰러 구성(20)은 전형적으로 독립된 각각의 3개의 안테나(34, 36, 38) 마다 각각의 여분의 증폭기(도시 안됨)를 포함할 것이다. 따라서, 6개의 증폭기를 사용해야 한다. 증폭기는 고가이므로, 이와 같은 방식에서는 표준 셀룰러 구성(20)의 비용이 상승한다.

도 1b는 본원에서 전반적으로 참조 문헌으로서 인용하는 미국 특허원 제08/683,735호에 도시 및 기술된 것과 유사한 일반적으로 참조 부호(40)로 표시된 4×4 셀룰러 구성을 도시한다. 상기 미국 특허원은 본 출원인에 의해 출원되었다. 4×4 셀룰러 구성(40)은 4개의 독립된 저 전력 송신기(42, 44, 46, 48), 4차수 변환 매트릭스 회로(50), 4개의 독립된 전력 분배 증폭기(52, 54, 56, 58), 4차수 역 변환 매트릭스 회로(60), 및 4개의 안테나(62, 64, 66, 68)를 포함한다. 4차수 변환 매트릭스 회로(50)는 4개의 독립된 저 전력 송신기(42, 44, 46, 48)로부터의 상이한 4개의 입력 신호에 응답하는 4개의 입력 포트(50a, 50b, 50c, 50d)를 포함하여 4개의 변환 매트릭스 입력 신호를 공급한다. 4개의 독립된 전력 분배 증폭기(52, 54, 56, 58)는 4개의 변환 매트릭스 입력 신호에 응답하여 분배된 4개의 선형 전력 증폭된 변환 매트릭스 신호를 공급한다. 4차수 역 변환 매트릭스 회로(60)는 분배된 4개의 선형 전력 증폭된 변환 매트릭스 신호에 응답하여 출력 포트(60a, 60b, 60c, 60d)에 4개의 역 변환 매트릭스 증폭 출력 신호를 공급한다. 실제로, 4×4 셀룰러 구성(40)은 각 신호의 위상 시프트부가 각 증폭기(52, 54, 56, 58)에 제공되기 때문에 모든 증폭기에서 임의의 입력으로부터의 동일한 진폭 레벨을 갖는다는 특징을 갖고 있다. 4×4 셀룰러 구성(40)에서 사용되는 증폭 분배 기술의 경우, 각 증폭기(52, 54, 56, 58)는 실제로 동일하게 각 입력 신호의 증폭을 분배한다. 이 때문에, 각 분배 증폭기(52, 54, 56, 58)는 도 1a에서 도시된 표준 셀룰러 구성에서 사용된 증폭기보다 4배 정도 전력이 감소될 수 있다.

도 1c는 상기 미국 특허원에서 도시 및 기술된 것과 유사한 일반적으로 참조 부호(70)로 표시되는 8×8 셀룰러 구성을 도시한다. 8×8 셀룰러 구성(70)은 참조 부호(72)로 전체적으로 표시한 8개의 독립된 저 전력 송신기, 8차수 변환 매트릭스 회로(74), 전체적으로 참조 부호(76)로 표시한 8개의 증폭기, 8×8 역 변환 매트릭스 회로(78) 및 전체적으로 참조 부호(80)로 표시한 8개의 안테나를 포함한다. 도 1d는 8차수 셀룰러 구성에서 각 출력 포트에 대한 각 입력 포트의 사상(mapping)을 도시한다. 도 1e는 8×8 셀룰러 구성에서 8차수 변환 매트릭스 회로(74) 및 8차수 역 변환 매트릭스 회로(78)에 대한 위상 시프트의 차트를 도시한다.

4×4 셀룰러 구성(40) 및 8×8 셀룰러 구성(70)에 대한 보다 상세한 것을 알고자 할 경우에는 상기 미국 특허원을 참조하기 바람.

4×4 셀룰러 구성(40) 및 8×8 셀룰러 구성(70)에서 사용된 증폭 분배 기술은 표준 셀룰러 구성(20)의 증폭 기술에 비해 몇 가지 중요한 장점을 제공한다. 예를 들어, 4×4 셀룰러 구성(40)에서는, 4개의 개별 증폭기(52, 54, 56, 58)는 모든 입력 신호의 증폭을 효과적으로 분배하여, 입력 신호의 전체 증폭에 고유한 리던던시(redundancy)를 제공한다. 따라서, 만일 어느 한 증폭기가 고장나더라도, 모든 섹터는 여전히 동작하여 가입자와 육상 이동 무선 시스템 간에서의 통신이 유지된다. 이 경우, 4×4 셀룰러 구성(40)은 덜 바람직한 동작 모드로 동작은 하지만, 여전히 동작하여 고장난 증폭기가 수리 또는 교체될 시간을 허용한다. 더욱이, 4×4 셀룰러 구성(40)은 각 섹터마다 여분의 증폭기를 보유할 경우 표준 셀룰러 구성(20)보다 적은 수의 증폭기를 사용한다. 이러한 장점들 때문에 개선된 셀룰러 구성(40)은 표준 셀룰러 구성(20) 보다 경제적이고 고신뢰성을 갖는다.

그러나, 도 1b 및 도 1c에서 도시된 4×4 셀룰러 구성(40) 및 8×8 셀룰러 구성(70)의 한 단점은 안테나(62, 64, 66, 68, 80)로 전송되어 이들 안테나에 의해 송신되는 증폭된 RF 출력 신호를 왜곡시키는 여러 증폭기에 입력되는 다수의 입력 신호들 간에서 상호 변조 승적(intermodulation products, IM)이 발생한다는 것이다. 본 발명은 4×4 셀룰러 구성(40) 및 8×8 셀룰러 구성(70) 뿐 아니라, 다른 전력 분배 증폭 시스템에서 발생하는 상호 변조 승적의 바람직하지 않은 효과를 극소화시키는 새롭고 고유한 방법을 제공한다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 광범위하게는, N×N 변환 매트릭스 회로, N 전력 분배 증폭기, 및 N×N 역 변환 매트릭스 회로를 포함한 전력 분배 증폭 시스템을 제공한다. N×N 변환 매트릭스 회로는 N 입력 포트를 포함하고 M 입력 신호에 응답하여 N 변환 매트릭스 입력 신호를 공급하며, 여기서 M은 N보다 작다. N×N 변환 매트릭스 회로는 입력 신호를 수신하지 않는 적어도 하나의 입력 포트를 포함한다. N 전력 분배 증폭기는 N 변환 매트릭스 입력 신호에 응답하여 N 증폭된 변환 신호를 공급한다. N×N 역 변환 매트릭스 회로는 N 증폭된 변환 신호에 응답하여 N개 이상의 출력 포트에 M 역 변환 증폭된 출력 신호를 공급한다. N×N 역변환 매트릭스 회로는 출력 신호를 안테나에 제공하지는 않지만 상호 변조 승적의 소산을 위한 출력은 제공하는 적어도 하나의 출력 포트를 포함한다. 본 발명의 전력 분배 증폭기 시스템에 있어서는, M 및 N은 각각 1 및 2보다 큰 정수이고, M은 N보다 작고, M은 6과 동일하지 않고, N은 8과 동일하지 않다. (셀룰러 통신 시스템에서 M이 6이고 N이 8인 전력 분배 증폭기 시스템에 대해서는 본 출원인에 의해 본 출원과 동시에 출원된 계류중인 특허원에 도시, 기술 및 청구되어 있다).

일 실시예의 경우, 입력 신호를 수신하지 않는 N×N 변환 매트릭스 회로의 적어도 한 입력 포트는 매칭 저항을 통해 접지에 결합되고, N×N 역 변환 매트릭스 회로 중 적어도 한 출력 소산 포트는 대응하는 매칭 저항을 통해 접지에 결합되어 상호 변조 승적을 소산시킨다.

이하에서는 2×3 증폭기 시스템으로 칭하는 두 신호 입력을 갖는 3차수 변환 매트릭스, 3개의 분배 증폭기, 및 두 출력 신호를 갖는 3차수 역 변환 매트릭스로 이루어진 시스템과; 3×4 전력 분배 증폭기 시스템(3 입력 및 4 증폭기)을 포함하는 여러 실시예를 도시 및 기술하기로 한다. 또한 M×5 증폭기 시스템, M×8 증폭기 시스템, 및 다른 관련 특허원에서 청구한 6×8 전력 증폭기 시스템(6 신호 및 8 증폭기)을 포함하여 다른 M×N 증폭기 시스템에 대한 실시예도 기술하기로 한다.

일반적으로, 전력 분배 증폭기는 특정의 상호 변조 승적을 특정의 출력 포트로 "스티어링"하고 상호 변조 전력 대부분을 비사용 출력 포트 또는 포트들의 저항성 종단부에서 소산하도록 입력 및 출력에서 적당한 회로망으로 구성된다.

본 발명의 중요한 한 장점은 다수의 신호들을 동일한 N 분배 증폭기를 사용하는 단일의 M×N 전력 분배 증폭기 시스템으로 증폭하는 것이다. 예를 들어, 둘 이상의 신호들을 증폭해야 할 경우, 단일의 M×N 전력 분배 증폭기 시스템은 둘 이상의 모든 신호에 대한 증폭을 제공한다. 본 발명의 중요한 한 장점은 다수의 신호를 증폭하는 비용을 상당히 절감시키는데, 단일의 M×N 전력 분배 증폭기 시스템을 사용함으로써 다수의 신호를 증폭할 경우, 특히 셀룰러 전화 응용시에 비용을 상당히 절감시킬 수 있다.

본 발명의 다른 목적은 이하에서 부분적으로 명백해 질 것이다.

따라서, 본 발명은 구성 상의 특징, 소자의 결합 및 이하에서 설명될 구성에서 예시될 부분들의 장치를 포함하고, 본 발명의 사상은 청구 범위에서 기재될 것이다.

본 발명의 본질을 충분히 이해하기 위해, 일정한 비율로 도시되지 않은 도 1 내지 도 16을 포함한 첨부된 도면을 참조하여 이하에서 기술한 상세한 설명을 참조하기로 한다.

발명의 구성 및 작용

도 2a 내지 도 2c에서 도시된 2×3 전력 분배 증폭기 시스템도 2a는 모든 본 발명의 요지가 되는 3차수 변환 매트릭스 회로망(84), 전체적으로 참조 부호(86)로 표시한 증폭기 및 3차수 역 변환 매트릭스 회로망(88)을 포함하는 전체적으로 참조 부호(82)로 표시한 전력 분배 증폭기 시스템을 도시한다.

3차수 변환 매트릭스 회로망(84)은 I1 및 I2로 표시된 입력 포트를 포함하고 입력 신호에 응답하여 변환된 입력 신호를 출력 포트 A, B, C에 공급한다. 3차수 변환 매트릭스 회로망(84)은 입력 신호를 수신하지 않는 적어도 하나의 입력 포트 I3을 포함한다. 3차수 변환 매트릭스 회로망(84)은 본 기술 분야에 공지되어 있는 것으로 도 2b에서 개략적인 다이어그램으로서 보다 상세히 도시되어 있다.

증폭기(86)는 3차수 변환 매트릭스 회로망(84)의 출력 포트 A, B, C로부터의 변환된 입력 신호에 응답하여 증폭 변환된 신호를 공급한다. 도시된 바와 같이, 증폭기(86)는 3개의 증폭기(86a, 86b, 86c)를 포함한다. 증폭기(86a, 86b, 86c)는 본 기술 분야에서 공지된 것이다.

역 변환 매트릭스 회로망(88)은 증폭기(86a, 86b, 86c)로부터의 증폭 변환된 신호에 응답하는 입력 포트 A, B, C를 포함하여 출력 포트 O2, O3에 역 변환 증폭된 출력 신호를 공급한다. 이 역 변환 매트릭스 회로망(88)은 출력 신호를 안테나에 공급하지 않지만 그 대신 상호 변조 승적을 소산시키기 위한 출력을 공급하는 한 출력 소산 포트 O1을 포함한다. 역 변환 매트릭스 회로망(88)은 본 기술 분야에서 공지된 것으로 도 2b에서 도시된 것에 대한 동일한 역 변환된 매트릭스일 수 있다.

도시된 바와 같이, 3차수 변환 매트릭스 회로망(84)은 입력 신호를 수신하지 않는 한 입력 포트 I3를 포함하고, 이 입력 포트는 매칭 저항 R_{I3}을 통해 접지에 결합될 수 있다. 한 출력 소산 포트 O1은 대응하는 매칭 저항 R_{O1}을 통해 접지에 결합되어 상호 변조 승적을 소산시킬 수 있다.

도시된 바와 같이, 도 2b에서 도시된 회로망은 도 2a에서 도시된 2×3 전력 분배 증폭기 시스템을 구성하는 데 사용되는 한 소자(element)이다. 2×3 전력 분배 증폭기 시스템은 두 입력 신호, 3개의 분배 증폭기, 및 두 출력 신호를 포함한다. 도 2c에서 도시된 바와 같이, 위상 배수(phase multiple)는 120도이다. 이 회로망은 N=3 이산 푸리에 변환(Discrete fourier Transform)의 물리적 구현으로서 이는 이하에서 상세히 기술될 것이다. 이 회로망은 Matlab 컴퓨터 시뮬레이션 프로그램으로 분석한 바 다음과 같은 출력이 발생하는 것으로 밝혀졌다.

입력 1 --> 출력 2

입력 2 --> 출력 3

3차수 IM --> 출력 1

즉, 모든 3차 상호 변조(2 승적)는 종단 포트로 진행하여 증폭기에 다수의 신호들이 존재하기 때문에 증폭된 신호들은 열화되지 않는다.

2×3 전력 분배 증폭기 시스템의 중요한 한 장점은 원치 않는 모든 상호 변조 승적이 역 변환 매트릭스 회로망(88)의 출력 소산 포트 O1로 전달되어 소산된다는 것이다. 이 때문에, 본 발명의 2×3 전력 분배 증폭기 시스템(82)은 고 신뢰성 및 감소된 상호 변조 왜곡을 달성한다.

2×3 전력 분배 증폭기 시스템에 의해 증폭되는 각 신호가 일정한 포락선(envelope)을 이루면, 부하 공유(loading sharing) 및 신뢰성의 점에서 이점이 있다. (일반적으로, "신호"란 용어를 본원에서 사용할 경우, 본 발명은 AM, FM, 시분할 다중 접속(TDMA) 및 코드 분할 다중 접속(CDMA) 신호와 같은 디지탈 신호, 또는 이들 신호 중 둘 이상의 합 등의 합성 파형의 용어인 것으로 기술할 수 있다). 각 증폭기에서 일정치 않은 포락선의 신호에 대한 이익은 훨씬 더 크다. 도 2a에서 도시된 2×3 전력 분배 증폭기 시스템(82)의 입력 중 한 입력에 인가되는 신호는 두 정현파의 합으로 이루어지는 것으로 고려된다. 이것은 일반적인 일정치 않은 포락선 신호의 대표이다. 2×3 전력 분배 증폭기 시스템(82)에서는 동작 중 이중 정현파로 인해 상호 변조 왜곡이 발생하였다. 각 증폭기(86a, 86b, 86c)에서의 입력 레벨은 변환 매트릭스로의 입력에서의 신호 레벨에 비해 10 * log(3) = 4.77 dB 감소한 것으로 판정되었다. 통상의 전력 계열(power series) 상호 변조 분석에서는 3차수 상호 변조는 2 * 4.77 = 9.54 dB만큼 강하될 것으로 보여진다. 이들 각 신호가 2×3 전력 분배 증폭기 시스템에서 증폭기(86,a, 86b, 86c) 각각의 전력 능력(즉, 동일한 전체 증폭기 전력 능력)의 3/2인 단일 증폭기를 통해 위치된다면, 각 증폭기에서의 신호 레벨은 4.77 dB 높게 될 것이다. 그러나, 인터셉트 지점은 단지 10 * log(1.5) = 1.76 dB 크게 될 것이고 상호 변조는 2 * (4.77 - 1.76) = 6.0 dB 높게 될 것이다. 이와 같이, 포트 1 또는 포트 2로 진행하는 신호에 바로 관련되는 상호 변조는 2×3 전력 분배 증폭기 시스템(82)을 다중 선형 증폭기로서 사용함으로써 사실상 이익을 보게 된다. 이러한 개선은 이러한 것이 다른 입력에서 제2 신호와 함께 동시에 발생하도록 고려할 경우 현행 기술에서는 매우 진정하고 상당한 기여이다. 이 모든 것은 두 입력 신호 간에 3차수 상호 변조없이 발생된다.

이러한 개선에 대한 제한이 있다는 것이 밝혀졌다. 예를 들어, 신호들은 적당한 전력 능력이 이용가능하도록 충분히 낮아야 하거나, 또는 압축 효과가 우세해야 할 것이다. 또한, 3×3 변환 매트릭스 회로망은 상호 변조 승적의 상쇄를 제한시키는 위상 및 진폭 결함(imperfections)을 가질 것이다.

본 발명의 범주는 단지 2×3 전력 분배 증폭기에만 한정되는 것은 아니다. 예를 들어, 상술된 개선은 임의 M 및 N에 적용될 수 있지만, 2×3 전력 분배 증폭기 시스템을 사용할 때 보여지는 장점들과 정확히 동일한 장점을 달성할 수 없을 수 있다.

본원에서 기술된 신호 분석은 신호의 전체적 조화(ensemble)가 이들이 옥타브 미만을 점유하는 방향으로 협대역인 것으로 한 것을 지적하는 것이 중요하다. $2f_1 + f_2$ 등의 신호 상호 변조 승적을 검사하는 동안, 신호 분석에서는 옥타브 이상을 점유할 경우 관련되는 대역에 있을 수 있는 주파수 $2f_1 + f_2$의 승적 효과를 무시하였다. 또한, 120도 위상 시프터 등은 협대역 원리에 기초하여 구성하기에는 단순하지만 옥타브에서는 그렇지 않다. 이러한 가설은 전형적으로 900 ㎒에서 30 ㎒ 대역을 점유하는 대부분의 통신 시스템에서는 매우 유효하다.

도 3에서 도시된 3×4 셀룰러 구성도 3에서는 전체적으로 참조 부호(100)으로 표시한 본 발명의 3×4 셀룰러 구성인 본 발명의 다른 실시예를 도시한다.

도시된 바와 같이, 셀룰러 구성(100)은 3개의 저 전력 송신기(102, 104, 106), 전체적으로 참조 부호(108)로 표시한 전력 분배 증폭기 시스템, 및 3개의 안테나(110, 112, 114)를 포함한다.

저 전력 송신기(102, 104, 106)는 전력 분배 증폭기 시스템(108)에 3개의 RF 입력 신호를 공급한다. 저 전력 송신기(102, 104, 106)는 본 기술 분야에서는 공지되어 있는 것으로, 본 발명의 범주는 특정의 임의 형태의 저 전력 송신기에만 한정되는 것은 아니다.

전력 분배 증폭기 시스템(108)은 4-웨이 변환 매트릭스 회로(120), 4개의 증폭기(122, 124, 126, 128) 및 4-웨이 역 변환 매트릭스 회로(130)를 포함한다. 4-웨이 변환 매트릭스 회로(120) 및 4-웨이 역 변환 매트릭스 회로(130) 또한 4개의 증폭기 결합 회로망으로서 공지된 것이다.

변환 매트릭스 회로(120)는 저 전력 송신기(102, 104, 106)로부터의 3개의 RF 입력 신호에 각각 응답하는 3개의 입력 포트(132, 134, 136)를 포함하고 4개의 출력 포트(140, 142, 144, 146)에 4개의 변환된 RF 입력 신호를 공급한다. 도시된 바와 같이, 본 발명의 전력 분배 증폭기 시스템(108)에서 변환 매트릭스 회로(120)는 저 전력 송신기로부터 RF 입력 신호를 수신하지 않지만 대신에 저항 R_I를 통해 접지에 결합되는 입력 포트(138)를 포함한다.

4개의 증폭기(122, 124, 126, 128)는 변환 매트릭스 회로(120)의 출력 포트(140, 142, 144, 146)로부터의 변환된 RF 입력 신호에 응답하여 역 변환 매트릭스 회로(130)의 입력 포트(150, 152, 154, 156)에 증폭 변환된 4개의 RF 입력 신호를 공급한다. 미국 특허원 제08/683,735호를 참조하면 분배 선형 전력 증폭기로서의 4개의 증폭기(122, 124, 126, 128)에 대해 보다 상세히 도시 및 기술되어 있다. 다른 종류의 증폭기를 사용하는 실시예를 구현할 수 있고, 본 발명의 범주는 임의 특정 종류의 증폭기에만 한정되는 것은 아니다.

역 변환 매트릭스 회로(130)는 입력 포트(150, 152, 154, 156)에 의해 수신된 증폭 변환된 4개의 RF 입력 신호에 응답하여 3개의 출력 포트(160, 164, 166)에 3개의 역 변환 증폭된 RF 출력 신호를 공급한다. 도시된 바와 같이, 본 발명의 전력 분배 증폭기 시스템(108)에 있어서는 역 변환 매트릭스 회로(130)는 역 변환 증폭된 RF 출력 신호를 공급하지 않지만, 대신에 저항 Ro를 통해 접지에 결합되어 상호 변조 승적을 소산시키는 출력 소산 포트(162)를 구비하는 것에 특징이 있다.

여기서, 미국 특허원 제08/683,735호를 참조하면, N×N 푸리에 변환 매트릭스 회로로서의 변환 매트릭스 회로(120)에 대해 보다 상세히 도시 및 기술되어 있고, N×N 역 푸리에 변환 매트릭스 회로로서의 역 변환 매트릭스 회로(130)에 대해 보다 상세히 도시 및 기술되어 있다. 도 3에서는 N=4인 경우를 도시한 것이다. 다른 종류의 변환 매트릭스 회로 또는 역 변환 매트릭스 회로를 사용하는 실시예도 가능하여, 본 발명의 범주는 임의 특정 종류의 변환 매트릭스 회로 또는 역 변환 매트릭스 회로에만 한정되는 것은 아니다.

<u>도 3에서 도시된 3×4 셀룰러 시스템에 대한 컴퓨터 모델링</u>

3×4 전력 분배 증폭기 시스템에는 충분한 출력 포트/주파수 결합이 존재하여 출력 맵 상의 단일 위치에서 하나 이상의 승적을 결코 가질 수 없다. 보다 중요하게는, 3개의 입력 전부에 존재하는 3개의 큰 3-신호 IM 승적은 사용할 필요가 없는 단일 출력 포트로 스티어링되어 이들 신호들은 결코 방출되지 않는다.

도 4a에서는 가능한 한 구현과 함께 연구되어진 3×4 전력 분배 증폭기 시스템에서 사용하기 위한 전체적으로 참조 부호(300)로 표시한 4차수 변환 회로망이 도시되어 있다. 도 4a에서, 4차수 변환 회로망(300)은 전체적으로 참조 부호(302, 304, 306, 308)로 표시한 4개의 3 dB 직각 커플러(quadrature couplers)를 사용함으로써 상술된 바와 같이 90도 위상 시프트의 배수와 함께 모든 증폭기에서 동일한 진폭을 발생시킬 것이다.

도 5에서는 입력 포트 번호 1, 2, 및 3에 대해 3개의 -9.03 dBW 신호를 갖는 증폭기 A의 출력을 도시한 것이다. 도 6a, 도 6c, 도 6d에서는 희망 신호가 출력 포트 번호 1, 3, 및 4에서 나타나는 출력을 도시하고 있다. 이들 출력 포트 각각은 또한 두 상호 변조 승적을 갖는 한편, 도 6b에서는 출력 포트 2가 각각이 6 dB 더 높은 3개의 승적을 갖는 것을 도시한 것에 주목할 필요가 있다.

6 dB 더 높은 승적은 $f_c + f_d - f_e$ 타입의 3-신호 승적이다. 이들은 모두 소산 포트 번호 2로 스티어링되었다. 한편, 희망 신호에 남아 있는 승적은 $2 * f_a - f_b$ 타입의 두 신호 전부이다. 이 결과와 실행 중의 모든 신호를 전력 능력이 4배인 단일 증폭기를 통해 비교를 행함에 있어서, 제1 외측 주파수에서의 상호 변조 전력은 1/(1 + 4) 또는 7 dB 만큼 감소되었고, 증폭기의 3차수 상호 변조 인터셉트 점(intercept point)은 3.5 dB 만큼 증가하였다. 또한, 여기서는 상호 변조 승적의 합이 존재하는 출력 포트/주파수 결합은 존재하지 않는다. 이로써 동상을 가산하는 두 상호 변조 승적으로 인해 코히어런트 피킹(coherent peaking)의 가능성은 배제된다. 도 7에서는 약 1 dB에서 출력 희망 신호를 공급하는 시뮬레이션 주파수 21, 23, 및 25 ㎐에서 3 입력 포트에 대한 주파수/포트 출력 맵을 통해 IM 승적의 분포를 요약한 것이다. 여기서는, 실제 무선 주파수에서 발생하는 모두 동일한 전기적 효과들이 존재하기 때문에 시뮬레이션 상의 편의를 위해 약 25 ㎐의 주파수를 사용하였다. 도시된 바와 같이, 도 7에서는 약 -43 dB에서 최악의 모든 상호 변조 승적이 출력 소산 포트 2로 분로(shunt)된다.

상호 변조 분류(sorting) 및 3개의 채널의 결합은 3개의 송신 증폭기 및 관련된 안테나를 사용 중인 섹터 분할되어진 사이트(sectorized sites)에서의 응용을 제안할 수 있다. 부하 공유 및 개선된 신뢰성의 점에서 3×4 시스템의 장점은 후술될 바와 같이 6×8 시스템에서의 장점보다 훨씬 더 양호하다.

3×4 시스템에서 5차수 승적에 대해 간략히 조사해 보기로 한다. 명백하게도, 분류 특성이 존재하였다. 실행 중의 작은 샘플에서는 또한 출력 소산 포트로 진행하는 최강의 승적을 나타내었다. 5차수 승적의 수는 전력 레벨을 정확히 판정하기 위해 몬테 카를로 실행(Monte Carlo run)을 필요로 할 정도로 충분히 많다.

이러한 이유로서, 본 발명은 보다 높은 신뢰성 및 감소된 상호 변조 왜곡을 달성한다.

M×5 전력 분배 증폭기 시스템

5개의 증폭기 회로망을 이산 푸리에 변환 형태로 실현할 수 있다. 이러한 증폭기에서, 필요로 되는 위상 시프트는 72도의 모든 정수배이다. 회로망은 상술된 바와 같이 동일하게 전력 분할기 및 위상 시프터로 구성될 수 있다. 이 회로망을 분석하지는 않았지만 당업자라면 2, 3, 4, 및 8 입력 전력 분배 증폭기 회로망에서 이루어진 바와 같이 상호 변조 스티어링의 발생을 예기해야 한다.

도 8에서 도시된 6×8 셀룰러 구성

도 8에서는 6개의 저 전력 송신기(202, 204, 206, 208, 210, 212)와 6개의 안테나(214, 216, 218, 220, 222, 224) 사이에 전력 분배 증폭기 시스템(201)이 결합되어 있는 전체적으로 참조 부호(200)로 표시한 6×8 셀룰러 구성을 도시한다.

전력 분배 증폭기 시스템(201)은 8차수 변환 매트릭스 회로(230), 8개의 증폭기(232, 234, 236, 238, 240, 242, 244, 246), 및 8차수 역 변환 매트릭스 회로(248)를 포함한다.

8차수 변환 매트릭스 회로(230)는 6개의 저 전력 송신기(202, 204, 206, 208, 210, 212)로부터의

6개의 RF 입력 신호에 각각 응답하는 참조 부호(250, 252, 254, 256, 258, 260)로 표시된 6개의 입력 포트 번호 1 내지 8을 포함한다. 도시된 바와 같이, 본 발명에서 8차수 변환 매트릭스 회로(230)는 RF 입력 신호를 수신하지 않지만 대신에 각각 저항 RI1, RI2를 통해 접지에 결합되는 두 입력 포트(262, 264)를 특징으로 한다. 8차수 변환 매트릭스 회로(230)는 8개의 출력 포트 A, B, C, D, E, F, G, H를 포함하여 8개의 증폭기(232, 234, 236, 238, 240, 242, 244, 246)에 변환된 8개의 RF 입력 신호를 공급한다. 도 8에서 도시된 바와 같이, 8차수 변환 매트릭스 회로(230)는 도 1e에서 도시된 위상 시프트를 갖는 8×8 푸리에 변환 매트릭스이다.

8개의 증폭기(232, 234, 236, 238, 240, 242, 244, 246)는 변환된 8개의 RF 입력 신호에 각각 응답하여 8개의 분배된 전력 증폭 변환된 RF 입력 신호를 공급하는 분배 선형 전력 증폭기(shared linear power amplifier)이다.

8차수 역 변환 매트릭스 회로(248)는 8개의 분배된 전력 증폭 변환된 RF 입력 신호에 응답하여 참조 부호(270, 272, 274, 276, 278, 280)로 표시된 6개의 출력 포트 번호 1 내지 6에 역 변환 증폭된 6개의 RF 출력 신호를 공급한다. 8차수

역 변환 매트릭스 회로(248)는 역 변환 증폭된 RF 출력 신호를 수신하지 않지만 대신에 각각의 저항 R_{O1}, R_{O2}를 통해 접지에 각각 결합되어 상호 변조 승적을 소산시키는 참조 부호(274, 276)로 표시된 두 출력 소산 포트 번호 3 및 4를 포함한다. 도 8에서 도시된 바와 같이, 8차수 역 변환 매트릭스 회로(248)는 8차수 푸리에 역 변환 매트릭스이다.

동작 중, RF 신호 포트로서 6개의 입력 신호를 이용하면, 빔 로딩의 분포에 관계없이 전력 분배 증폭기 시스템(201)을 사용하여 증폭기의 전력을 분배함으로써 시스템의 동작을 개선시킬 수 있을 뿐 아니라 임의 증폭기 결합 시스템에 관련된 신뢰성을 개선시킬 수 있다. 이하에서 상세히 기술될 시뮬레이션 및 실제 실험 측정에 기초한 바, 다수의 신호에 대해 증폭기에서 발생하는 상호 변조 승적은 사실상 두 출력 소산 포트로 전달되어 이에 따라 신호 경로에서의 상호 변조 레벨이 감소된다.

전력 분배 증폭기 시스템(201)의 중요한 한 장점은 6개의 빔을 RF 신호 입력 포트로서 이용하면 빔 로딩의 분포에 관계없이 6×8 셀룰러 구성을 사용하여 증폭기의 전력을 분배함으로써 시스템의 동작을 개선시킬 수 있을 뿐 아니라 임의 증폭기 결합 시스템에 관련된 신뢰성을 개선시킬 수 있다. 실험 측정에 기초한 바, 다수의 신호에 대해 증폭기에서 발생하는 상호 변조 승적은 사실상 두 출력 소산 포트로 전달되어 이에 따라 신호 경로에서의 상호 변조 레벨이 감소된다.

도 8에서 도시된 것과 같은 전력 분배 증폭기 시스템(201)에 대해 도 3에서 도시된 것과 같은 3×4 전력 분배 증폭기 시스템의 컴퓨터 모델링을 행함으로써 C/NL2(매사츄세츠 보스턴 소재의 Artech House로부터 구매가능한 컴퓨터 프로그램)로 검증을 행하였다.

M×8 전력 분배 증폭기 시스템

6×8 시스템에 대해 상술하였고, 도 9의 출력 맵은 여러 주파수 및 포트에서 발생하는 레벨을 도시한다. 이로 부터, 고레벨의 승적을 제거시키기 위해서는 M이 6 미만이도록 선택할 수 있다. 예를 들어, 출력 포트 3 및 4는 두개의 -52.2 dB 대역외(out-of band) 승적을 갖는다. 대부분의 시스템의 경우, 이들 두 출력에 관련된 입력을 제거함으로써 6 미만의 M을 개시하는 것이 바람직할 수 있다. 점유 대역 이하에서의 상호 변조를 감소시키는 것과 같은 다른 목표는 상이한 결론에 이를 수 있다. 상호 변조 스티어링 특성은 증폭기 분할 회로망을 최적화시키기 위한 설계 도구(design tool)를 제공한다.

일반적 M×N 전력 분배 증폭기 시스템이하의 기술은 상기 실시예에 관련되므로 당 분야의 숙련자라면 일반적으로 이해할 수 있는 N차수 변환 회로망에 대해 간략히 기술한 것이다.

3×4 시스템 및 6×8 시스템에서의 적합한 입력 또는 출력 회로망의 일반적인 특성은 다음과 같다. 즉

(1) 증폭기의 부하를 등가화시키기 위한 거의 동일한 진폭, 또는 어떠한 이유로서 증폭기가 상이한 사이즈가 되도록 선택될 경우에는 동일하지 않은 진폭.

(2) 신호의 스티어링 및 상호 변조 승적을 제공하기 위한 90도 위상 시프트 차의 배수.

(3) 상기의 회로망 변환 매트릭스의 행 및 열의 단순한 재배열인 다른 회로망.

(4) 입력 또는 출력에 위상 시프트를 가산한 결과인 다른 회로망.

상기 요건들을 충족시키는 회로망 중 하나는 서로에 대해 역으로 되어 있는 입력 및 출력 회로망에 대해 이산 푸리에 변환으로 구성된다. 이것은 일반적으로 푸리에 변환 및 역 푸리에 변환으로서 참조된다. 푸리에 변환의 통상적인 정의는 위상 수열(phase progression)의 부호 및 역 변환에서 스케일링 계수 1/N의 존재에 의해 역 변환과 식별된다. (Brigham, E.O. "The Fast Fourier Transform" Prentice-hall 1974, pages 91-99 참조). + 또는 -인 위상 수열은 단지 포트의 번호를 다시 매긴 것으로 중요한 것은 아니다. 그러나, 1/N 계수는 손실이 있는 회로망을 정의한 반면, 프리-스케일링이 없는 회로망은 이득을 필요로 하므로 패시브(passive)는 아니다. 무손실 패시브인 경우, 푸리에 변환 및 역 푸리에 변환은 1/(스퀘어 루트(N)) 계수를 가져야 한다. 본원에서 기술된 모든 사항은 이 스케일링 계수가 회로망 방정식에 존재하는 것으로 가정한다.

구현시에는 직각 하이브리드(quadrature hybrid)에서 "고속 푸리에 버터플라이(fast Fourier Transfer Butterfly)"와 물리적 구현 간의 필적하는 것(parallels)을 사용하였다. 이것은 기본적인 고속-푸리에 변환을 사용한 경우, 즉 N이 2의 제곱인 경우와 유사하다.

상술된 것과 일치하여, 일반적인 이산 푸리에 변환을 사용하여 M × N 전력 분배 증폭기 시스템을 구성하는 데 사용할 수 있는 임의 N값에 대해 신호 및 상호 변조가 스티어링되는 증폭기 시스템을 구축할 수 있다. 이로써 N-웨이 전력 분할기와 각 분할기의 출력 포트 상의 위상 시프터로 이루어지는 물리적 회로망이 생성된다. 위상 시프터는 360/N도의 정수배이다. 입력 및 출력 회로망 각각 마다, 이들 전력 분할기/위상 시프터 패턴은 N회 반복된다. N=3에 대한 일례가 도 2b에서 도시된다.

필요한 N-웨이 분할기의 전체 수는 4 * N이다. 이것은 큰 값의 N을 보다 복잡하게 만든다. 또한, 상이한 3차수 상호 변조 승적의 수는 일반적 레이트의 N^2로 증가하는 한편 포트의 수는 N이다. 이와 같이 스티어링 승적의 이득은 "어느 곳에서나 승적"이 존재하는 경우에 근접하기 때문에 N이 증가함에 따라 강하(drop off)된다. 아마도 가장 관심 있는 경우는 상술된 바와 같이 N=2, 3, 4, 5 및 8이다. N=2는 표준 직각-결합된 평형 증폭기이고, 사용할 경우 두 입력으로 두개의 3차수 상호 변조 승적 중 하나가 신호와 함께 두 출력 포트 각각으로 스티어링될 것이다.

일반적으로, M×N 증폭기 시스템을 입력보다 많거나 적은 출력을 갖도록 확장시킬 수 있다. 가장 단순한 형태로서 이것은 예를 들어, 다수의 출력이 단일 안테나에 인가될 수 있도록 출력 상에서 전력 결합기로 구성될 것이다.

도 10a는 두 출력 신호를 안테나(도시 안됨)에 공급하기 위한 3개의 입력 신호를 갖는 전체적으로 참조 부호(400)로 표시한 3×4 전력 분배 증폭기 시스템을 도시한다. 도 10a에서, 전력 분배 증폭기 시스템(400)은 4차수 변환 매트릭스 회로망(402), 4개의 증폭기(404, 406, 408, 410), 4차수 변환 매트릭스 회로망(412), 및 2-웨이 전력 결합기(414)를 포함한다. 4차수 변환 매트릭스 회로망(402)은 1, 2, 및 3으로 표시된 입력 포트에서 3개의 입력 신호를 수신한다. 4로 표시된 입력 포트는 매칭 저항(403)을 통해 접지에 결합된다. 도시된 바와 같이, 4차수 역 변환 매트릭스 회로망(412)은 1 및 3으로 표시된 출력 포트로부터의 두 출력 신호를 2-웨이 전력 결합기(414)에 공급한다. 4차수 변환 매트릭스 회로망(412)은 4로 표시된 출력 포트로부터의 한 출력 신호를 안테나(도시 안됨)에 공급한다. 2-웨이 전력 결합기(414)는 포트(416)로부터의 다른 출력 신호를 안테나(도시 안됨)에 공급한다. 2로 표시된 출력 포트는 참조 부호(418)로 표시된 매칭 저항 R_O를 통해 접지에 접속된다.

도 10b는 M= 3, N = 4 및 P = 2인 경우에 대해, 도 10a에서 결합되어 있는 두 출력 회로망의 결과인 전체적으로 참조 부호(500)로 표시된 M×N×P 전력 분배 증폭기 시스템을 도시한다. 도시된 바와 같이, M×N×P 전력 분배 증폭기 시스템(500)은 4차수 변환 매트릭스 회로망(502), 4개의 증폭기(504, 506, 508, 510), 및 결합된 4차수 변환 매트릭스 및 전력 결합기 회로망(512)을 포함한다. 4차수 변환 매트릭스 회로망(502)은 1, 2, 및 3으로 표시된 입력 포트에서 3개의 입력 신호를 수신한다. 4로 표시된 입력 포트는 참조 부호(503)로 표시된 매칭 저항 R_I를 통해 접지에 결합된다. 도시된 바와 같이, 결합된 4차수 변환 매트릭스 및 전력 결합기 회로망(512)은 1' 및 4로 표시된 출력 포트로부터의 두 출력 신호를 안테나(도시 안됨)에 공급한다. 2로 표시된 출력 포트는 매칭 저항(514)을 통해 접지에 결합된다.

본 발명이 동작하는 방법변환 승적을 분류하기 위한 2-신호의 두 비선형 디바이스 시스템의 능력을 단일 측파대 생성의 페이징 시스템으로서 수년간 사용하여 왔다. Norgaard, D.E., The Phase Shift Method of Single Sideband Generation", Proc. IRE, pp 1718-1735, December 1956을 참조. 이 시스템은 두 신호의 2차수 혼합 승적을 선택하기 위해 90도 위상 시프트 회로망들의 결합을 사용한다. 3차수 승적에 대해 이와 같은 동일한 선택을 행하는 유사한 회로망의 능력은 다음의 분석에서 증명되었다.

비선형 증폭기는 다음식을 사용하여 전력 계열로 기술된다.

$$e_0 = c_1 * e_i + c_3 * e_i^3$$

전력 계열은 다음식을 사용하여 두 정현파의 합으로 구동된다.

$$e_i = a_1 * \cos(w_1*t+p_1) + a_2 * \cos(w_2*t+p_2)$$

이로써 3차수 상호 변조에 대해 잘 알려진 결과는 입력 신호와 2-신호 상호 변조 승적 간의 상대적인 위상 시프트 관계를 나타내도록 변형될 수 있다. 항들이 승산되어 주파수 성분에 의해 분리된 후, $2 * w_1 - w_2$ 승적은 다음식으로 정해지는 것으로 발견되었다.

$$(3 * c_3 * a_1^2 * a_2/4) * \cos(2 * w_1 * t - w_2 * t + 2 * p_1 - p_2)$$

마찬가지로, $2 * w_2 - w_1$ 승적은 다음식으로 정해진다.

$$(3 * c_3 * a_1 * a_2^2 / 4) * \cos(2 * w_2 * t - w_1 * t + 2 * p_2 - p_1)$$

물론 진폭 계수는 전통적인 인터셉트 점 분석으로부터의 계수와 동일하다. 위상 시프트는 단순한 패턴으로 입력 위상 시프트를 따르고, 승산기는 승적을 기술하는 것과 동일하다. 다음의 표에서 요약을 하자면,

〈표〉

신호 주파수	신호 타입	위상 시프트
W_1	희망 신호	P_1
W_2	희망 신호	P_2
$2W_1 - W_2$	3차수 IM	$2p_1 - P_2$
$2W_2 - W_1$	3차수 IM	$2p_2 - p_1$

중요한 항목은 다수의 신호 경로에서 신호 및 여러 상호 변조 승적의 위상 시프트는 동일하지 않다는 것이다. 이로써, 출력 회로망에서 각종 승적들이 가산 또는 상쇄(cancel)되어진다. 경로 길이를 정확하게 선택함으로써, 저항성 종단부로 진행하는 출력 포트에 상호 변조 승적의 일부 또는 전부를 "스티어"할 수 있다.

위상 시프트 회로망에서의 이러한 스티어링 능력은 대형 회로망까지 확장될 수 있다. 회로망이 증가하면 자유도의 수가 비례적으로 증가하여 보다 많은 수의 신호 및 승적들이 바람직하게 스티어될 수 있다. 또한 승적의 수는 회로망 자유도보다 훨씬 빠르게 증가하지만, 대형의 회로망에서는 임의 출력 포트로 강제적으로 제공될 다수의 승적이 존재한다.

본 발명의 전력 분배 증폭기 시스템의 모델링 및 실험에 대한 전반적인 기술일반적으로, 본 발명의 전력 분배 증폭기 시스템은 상술된 푸리에 변환 매트릭스를 사용하며, 부하 또는 밸런싱 저항을 사용하는 것과 같은 등의 의도한 손실이 없는 것을 의미하는 무손실 회로망이다. 다수의 90도 위상 시프트 중 특정의 하나를 선택함으로써 단일 경로의 특성이 주어진다. 무손실 특성에 의해 전압 가산으로서의 단순 모델링이 가능하고, 이 때문에 Matlab TM 시뮬레이션 프로그램(The Mathworks, Natick, MA)을 사용하여 본 발명자는 분석을 행하였다. 이하에서는 6×8 증폭기 시스템의 시뮬레이션에 대해 상세히 기술하기로 한다.

진폭은 동일하지만 랜덤 위상을 갖는 신호들을 6개의 여현파로서 생성하였다. 랜덤 위상은 (0, 2*pi)에 대해 균일하게 분포되었다. 시뮬레이션에서는 스펙트럼 스미어링(spectral smearing)을 피하기 위해 주파수 21, 23, 25, 27, 29 및 31㎐를 선택하였다. 모델링을 편리하게 하기 위해 25㎐ 근방의 주파수들을 선택하였다. 물론 무선 시스템은 900㎒와 같은 훨씬 더 높은 주파수를 사용할 수 있을 것이다. 본 발명은 어느 특정의 주파수 선택에만 한정되는 것은 아니다.

동상 성분들은 다음과 같다. 즉

$sij = a1 * \cos(ph_j + kf_j * t)$ j=1 내지 6인 경우,

여기서,

a1 = 최대 정현파 진폭

$kf_j = 2*pi * (21.0 + 2 * j)$

$ph_j = pi2 * rand(0,2 * pi)$

이로써 힐버트(Hilbert) 변환을 사용함으로써 최대 상대 진폭 오차가 10-5 정도가 되도록 선택된 6개의 직각 신호들이 형성된다.

$sq_j = Hil(si_j)$

증폭기들은 a에서 h까지의 문자로 표시되고 그들의 입력들은 다음의 방정식을 사용하는 입력 매트릭스에 의해 정의된다.

$sia = sqr(1/8) * (si_1+si_2+si_3+si_4+si_5+si_6)$

$sib = sqr(1/8) * (sq_1+sq_2+sq_3+sq_4-sq_5-sq_6)$

$sic = sqr(1/8) * (sq_1+sq_2-sq_3-sq_4-sq_5-sq_6)$

$sid = sqr(1/8) * (-si_1-si_2+si_3+si_4-si_5-si_6)$

$sie = sqr(1/8) * (-si_1+si_2+si_3-si_4+si_5-si_6)$

$sif = sqr(1/8) * (-sq_1+sq_2+sq_3-sq_4-sq_5+sq_6)$

$sig = sqr(1/8) * (sq_1-sq_2+sq_3-sq_4+sq_5-sq_6)$

$sih = sqr(1/8) * (-si_1+si_2-si_3+si_4+si_5-si_6)$

증폭기들은 계수 c1 및 c3로 특징되는 선형 플러스 3차항인 무기억 장치(linear plus cubic term, memoryless devices) 장치들이다. 1 Ohm 시스템을 취하는 증폭기의 3차수 인터셉트 점(IP), IP3는 다음식에 의해 결정된다. 즉

$$IP3 = 10.0 * \log10(-2 * c1^3 / 3 * c3)$$

이 식에서는 다음의 계수

c1 = 1.0

c3 = -0.1

를 사용하여 8.24 dBW의 3차수 인터셉트 점이 얻어졌다.

이와 같이 증폭기 출력들, soia 내지 soih는 다음식으로 결정된다. 즉

$$soia = c1 * sia + c3 * sia^3$$

$$...$$

$$soih = c1 * sih + c3 * sih^3$$

이로써 필요할 경우 힐버트 변환에 의해 증폭기 출력 신호, soqa 내지 soqh의 직각 변형이 얻어진다. 동상 및 직각 신호들이 가산되어 8차수 변환 매트릭스를 나타내는 다음식으로 결정된 8개의 출력이 생성된다.

$$so_1 = sqr(1/8)*(soia+soqb+soqc-soid-soie-soqf+soqg-soih)$$

$$so_2 = sqr(1/8)*(soia+soqb+soqc-soid+soie+soqf-soqg+soih)$$

$$so_3 = sqr(1/8)*(soia+soqb-soqc+soid+soie+soqf+soqg-soih)$$

$$so_4 = sqr(1/8)*(soia+soqb-soqc+soid-soie-soqf-soqg+soih)$$

$$so_5 = sqr(1/8)*(soia-soqb-soqc-soid+soie-soqf+soqg+soih)$$

$$so_6 = sqr(1/8)*(soia-soqb-soqc-soid-soie+soqf-soqg-soih)$$

$$so_7 = sqr(1/8)*(soia-soqb+soqc+soid+soie+soqf+soqg+soih)$$

$$so_8 = sqr(1/8)*(soia-soqb+soqc+soid+soie-soqf-soqg-soih)$$

시뮬레이션에서, 이들 8개의 출력을 고속 푸리에 변환(FFT)으로 검사하여 각 신호 및 상호 변조 성분에서의 전력을 결정한다. 일부 출력들은 단일 주파수에서 다수의 상호 변조 신호를 갖는다. 일부 출력들은 단일 주파수에서 다수의 상호 변조 신호를 갖는다. 이 때문에, 각 주파수에서 다수의 시뮬레이션을 실행하여 평균 전력을 취할 필요가 있다.

도 9에서는 1 Ohm 시스템에서 0.5 볼트 피크 또는 -9.03 dBW를 갖는 시스템의 시뮬레이션에 대한 주파수/출력-채널 맵을 도시한다. 선택된 6개의 입력 신호는 주파수 21, 23, 25, 27 29 및 31㎐에 존재한다. 21㎐ 이하이고 31㎐ 이상의 신호들은 대역외에 있는 것으로 고려된다. 도 8에서 도시된 바와 같이, 128개의 가능 맵 로케이션(map locations)의 절반 이상이 "체커보드(checkerboard)" 패턴에서는 0(zero)이다. 다른 로케이션은 특정의 상호 변조 승적이나, 일부 경우에는 상호 변조 승적의 합에 대응하는 출력을 갖는다. 이들은 평균 전력에 따라 다음과 같이 분류된다. 즉

-61.6 dBW 2-신호 3차수 승적, $2*f_a-f_b$

-55.6 dBW 3-신호 3차수 승적, $f_c+f_d-f_e$

-54.8 dBW 두 2-신호 3차수 승적, $2*f_a-f_b$ 플러스 하나의 3-신호 승적, $f_c+f_d-f_e$

-52.2 dBW 두개의 3-신호 3차수 승적

-9.3 dBW 압축된 희망 신호. (승적 타입 및 그들의 상대 진폭에 대한 설명에 대해서는 IEEE Vehicular Technology Conference, 1991, Larkin, R. S.의 "Mutiple-Signal Intermodulation and Stability Considerations in the Use of Linear Repeaters"를 참조).

넘버(numbers)는 이득 압축 및 두 랜덤 위상의 정현파의 합의 유한 샘플로 인해 단순 전력 법칙 모델(simple power law model)과는 수 십 dB만큼 다르다. 도시된 바와 같이, 각 상호 변조 승적은 8개의 출력 포트 중 단지 한 출력 포트로만 전달된다. 각 출력에서의 특정 포트는 입력의 상대 위상에 결합되지 않는다.

이 결과를 해석하기 위해 참조 경우를 이용한다. 한 방법은 IM 레벨을 6개의 모든 신호들이 단일 증폭기의 8배의 인터셉트 점을 갖는 증폭기를 통과할 경우 나타날 수 있는 레벨과 비교하는 것이다. 이 경우, 최악의 경우, 즉 제1 외측 채널은

n2 - 3n/2 = 36 - 3*6/2 = 27 또는 14.3dB의 두 신호에 의해 발생된 상호 변조에 비해 전력이 증강된다. 1991, VTC, Larkin, R. S.의 "Multiple-Signal Intermodulation and Stability Considerations in the Use of Linear Repeaters"를 참조. 이것은 -61.6 + -14.3 = 47.3 dBW의 레벨을 발생시킬 수 있다. 이득 압축으로 이 레벨은 수 십 dBW 작은 아마도 -47.8 dBW일 수 있다. 최악의 경우에서의 출력은 -52.2 dBW로서 4.4 dB 개선되는 데, 즉 단일의 ×8 증폭기에 비해 2.2 dB의 인터셉트 점이 증가되는 것과 등가이다.

모든 출력이 임의 주파수에서 이중의 3-신호 승적을 갖는 것에 주목할 필요가 있다. 이들 중 일부가 대역내(in-band)이더라도, 임의 응용에서는 손상을 덜 발생시키는 것으로 고려할 수 있다. 따라서, 입력 6, 1 및 3에 대응하는 출력 1, 6 및 8은 다른 출력보다 약 2.5 dB 낮은 대역외(out-of-band) IM을 갖는다.

또한, 전체 상호 변조 전력은 보다 파워풀한 증폭기의 출력이 모두 8개인 경우 하나의 파워풀한 증폭기의 8배와 동일하다. 이것은 제1 외측 주파수에서 상세히 체크되며, 여기서 결과들이 쉽게 계산된다. 이득 압축을 허용하기 위해, 모든 출력을 고려하는 것으로 보여진다.

검증

시뮬레이션 결과들을 두 방식으로 검증하였다.

제1 검증으로서는, 도 8의 시스템과 동일한 2×8 전력 분배 시스템에 대해 2-신호 측정을 행하였다. 입력 5 및 8에 신호를 공급하여 출력 2 및 3을 관찰하였다. 다른 모든 입력 및 출력 포트는 종단시켰다. 도 11a 및 도 11b는 전력 분배 및 상호 변조를 도시하는 전형적인 두 증폭기의 출력에 대한 측정을 도시한 것이다. 도 11a 및 도 11b에서, 희망 입력 신호는 약 -9 dB의 출력 신호를 가지며, 3차수 상호 변조 승적은 희망 출력 신호 이하의 약 -21 dB 또는 32 dB에서 도시된다. 다른 6개의 증폭기에 대한 출력 분배는 실제로 동일하다. Matlab^{TM} 시뮬레이션은 출력 2에서 나타나는 하부 상호 변조(IM) 승적 및 출력 3에서 나타나는 상부 상호 변조 승적을 예측하였다. 도 12a 및 도 12b는 도 13a 및 도 13b에서 도시된 Matlab 시뮬레이션에 따라 측정된 데이타를 도시한 것이다. 상호 변조 승적의 억제는 증폭기(도 11a 및 도 11b 참조)의 것과 동일한 32 dB이지만, 상호 변조 승적은 출력 포트에 의해 분류(sort)된다. 측정된 데이타에서 나타난 여분의 신호는 매트릭스의 유한 밸런스로 인해 틀린 출력으로 누설되는 다른 입력으로부터 나온다. 도 12a 및 도 12b에서의 모든 신호 레벨은 도 11a 및 도 11b의 레벨보다 약 9 dB 높은 데, 이것은 8차수 변환 매트릭스 회로의 결합 작용으로 인한 것이기 때문이다.

제2 검증으로서는, C/NL2 Volterra 시리즈 시뮬레이션을 사용하였다. 매사추세츠 보스턴 아테크 하우스(Artech House)의 Maas, Stephen에 의한 "C/NL2 - Linear and Nonlinear Microwave Circuit Analysis and Optimization"을 참조. 이 프로그램은 단지 3 입력만을 처리할 수 있어 연구가 3 신호 및 4 증폭기로 감소되었다. Matlab^{TM} 시뮬레이션 결과와 C/NL2로부터의 결과들 간의 일치(agreement)는 C/NL2가 아닌 Matlab 결과에서 도시된 약간의 이득 압축에 의해서만 제한되었다.

가능 회로망의 범위

수학적으로는, 다수의 증폭기로의 입력 신호들을 분할시키는 임의 입력 회로망을 선택한 후 이 회로망 변환 매트릭스의 역(inverse)이 존재하면 출력 회로망을 기술하는 변환 매트릭스의 역을 사용하여 신호들을 단일 포트에 스티어링하는 적절한 회로망을 구성할 수 있다. 즉, 입력 변환 매트릭스 × 그 역이 단위 매트릭스이다. 그러나, 여러 문제가 남아 있다. 역이 실현되지 않을 수 있고/또는 패시브(passive)가 아닐 수 있다. 또한, 일반적으로는 상호변조 성능에 대해 유용한 동작을 갖지 않을 것이다.

상술된 모든 N-웨이 변환 매트릭스는 이들이 포트를 반전시켜 출력 상에서 사용될 수 있는 특성을 갖는다. 즉, 변환 매트릭스의 전치(transpose)를 취하는 것과 등가이고 변환 매트릭스가 장방형(square)인 것을 필요로 한다. A가 N 입력 전압 벡터 E_1에 대해 N 증폭기의 전압 벡터 EA를(여기서 $E_A = AE_1$) 기술하는 변환 매트릭스인 경우,

사용된 회로망의 해는

$AA^T = U$ 이거나

$A^T = A^{-1}$

입력 매트릭스는 각 증폭기에 동일한 신호가 배치되어 가능해지도록 제한될 수 있다. 이것은 아래식 등의 매트릭스 형태를 설정한다.

$$\mathbf{A} = \begin{bmatrix} e^{j\varphi 11} & e^{j\varphi 12} & \cdots & e^{j\varphi 1n} \\ e^{j\varphi 21} & e^{j\varphi 22} & \cdots & e^{j\varphi 2n} \\ & & \cdots & \\ e^{j\varphi n1} & e^{j\varphi n2} & \cdots & e^{j\varphi nn} \end{bmatrix}$$

여기서, pij는 입력 i 및 출력 j에 대한 위상 시프트이다. 이것은 구할 수 있는 초월한 방정식 그룹을 생성하는 $AA^T = U$에서 종료된다. 불행하게도, 전치 요건을 충족시키지 않는 유용한 스티어링 특성을 갖는 다른 회로망이 여전히 존재한다. 이것은 출력 회로망의 출력 포트로의 가산 위상 시프트가 위상 이외에 임의의 신호 스티어링 또는 상호변조 특성을 변경시키지 않는 것을 관찰함으로써 쉽게 나타난다.

또한, 공지 해법의 행 및 열에서의 단순한 시프트인 전체 시리즈의 다른 회로망이 있다. 이들은 충실한 교호 해(truly alternate solutions)보다는 콕스 코넥터(coax connector)의 단순한 리넘버링이 존재한다.

발명의 효과

본 발명의 중요한 한 장점은 다수의 신호들을 동일한 N 분배 증폭기를 사용하는 단일의 M×N 전력 분배 증폭기 시스템으로 증폭하는 것이다. 예를 들어, 둘 이상의 신호들을 증폭해야 할 경우, 단일의 M×N 전력 분배 증폭기 시스템은 둘 이상의 모든 신호에 대한 증폭을 제공한다. 본 발명의 중요한 한 장점은 다수의 신호를 증폭하는 비용을 상당히 절감시키는데, 단일의 M×N 전력 분배 증폭기 시스템을 사용함으로써 다수의 신호를 증폭할 경우, 특히 셀룰러 전화 응용시에 비용을 상당히 절감시킬 수 있다.

비록 본 발명을 상기 실시예에 대해서만 기술 및 도시하였지만, 본 발명의 사상 및 범주를 벗어나지 않는 한 여러 변형 및 수정 실시예를 사용할 수 있다.

(57) 청구의 범위

청구항 1.

전력 분배 증폭기 시스템에 있어서,

M개의 입력 신호에 응답하여 N개의 변환된 입력 신호를 제공하는 M개의 입력 포트를 포함하는 N×N 변환 매트릭스 회로 - 상기 N×N 변환 매트릭스 회로는 입력 신호를 수신하지 않는 적어도 두개의 입력 포트를 가짐 -

상기 N개의 변환된 입력 신호에 응답하여 N개의 증폭 변환된 신호를 제공하는 N개의 증폭기, 및

상기 N개의 증폭 변환된 신호에 응답하여 M개의 출력 포트에 M개의 역 변환 증폭된 출력 신호를 제공하는 N×N 역 변환 매트릭스 회로 - 상기 N×N 역 변환 매트릭스 회로는 출력 신호를 안테나에 제공하지는 않지만 상호 변조 승적(intermodulation products)의 소산(dissipation)을 위한 출력을 제공하는 적어도 2개의 출력 소산 포트를 가짐 -

를 포함하고,

여기서, M 및 N은 각각 2보다 큰 정수이고, M은 N보다 작고,

M은 6은 아니고,

N은 8은 아닌

전력 분배 증폭기 시스템.

청구항 2.

제1항에 있어서,

상기 상호 변조 승적을 소산하기 위한 상기 적어도 두 개의 출력 소산 포트 각각은 각각의 저항을 통해 접지에 결합되는

전력 분배 증폭기 시스템.

청구항 3.

제1항에 있어서,

상기 적어도 두 개의 입력 포트 각각은 각각의 저항을 통해 접지에 결합되는

전력 분배 증폭기 시스템.

청구항 4.

제1항에 있어서,

상기 적어도 두 개의 출력 소산 포트는 각각의 매칭 저항을 통해 접지에 결합되고,

상기 적어도 두 개의 입력 포트는 또 다른 각각의 매칭 저항을 통해 접지에 결합되는

전력 분배 증폭기 시스템.

청구항 5.

제1항에 있어서,

상기 상호 변조 승적은 3-신호 3차수(three-signal third order) 상호 변조 승적을 포함하는

전력 분배 증폭기 시스템.

청구항 6.

제1항에 있어서,

상기 N×N 변환 매트릭스 회로는 N×N 푸리에 변환 매트릭스 회로이고,

상기 N×N 역 변환 매트릭스 회로는 N×N 역 푸리에 변환 매트릭스 회로인

전력 분배 증폭기 시스템.

청구항 7.

제1항에 있어서,

상기 N개의 증폭기는 전력 증폭기인

전력 분배 증폭기 시스템.

청구항 8.

제1항에 있어서,

상기 N×N 변환 매트릭스 회로는 각 입력 신호에 각각 응답하는 두 입력 포트와, 저항을 통해 접지에 결합된 입력 포트와, 변환된 3개의 입력 신호를 제공하기 위한 3개의 출력 포트를 포함하고,

상기 N개의 증폭기는 상기 변환된 3개의 입력 신호에 각각 응답하여 분배된 3개의 선형 전력 증폭 변환된 신호를 제공하는 3개의 분배된 선형 전력 증폭기를 포함하고,

상기 N×N 역 변환 매트릭스 회로는 상기 분배된 3개의 선형 전력 증폭 변환된 신호에 각각 응답하는 3개의 입력 포트와, 2개의 역 변환 및 증폭된 출력 신호를 제공하기 위한 2개의 출력 포트와, 출력 신호를 제공하지 않지만 저항을 통해 접지에 결합되어 상기 상호 변조 승적을 소산시키는 출력 소산 포트를 포함하는

전력 분배 증폭기 시스템.

청구항 9.

제8항에 있어서,

상기 각 입력 신호는 일정한 포락선(constant envelope)을 갖는

전력 분배 증폭기 시스템.

청구항 10.

제9항에 있어서,

하나의 입력 신호는 합산된 신호이고,

또 다른 신호는 상기 합산된 신호와는 상이한 신호인

전력 분배 증폭기 시스템.

청구항 11.

제10항에 있어서,

상기 합산된 신호는 두 정현파의 합인

전력 분배 증폭기 시스템.

청구항 12.

제10항에 있어서,

상기 합산된 신호는 일정치 않은 포락선을 갖는

전력 분배 증폭기 시스템.

청구항 13.

제1항에 있어서,

상기 N×N 변환 매트릭스 회로는 RF 입력 신호들에 각각 응답하는 3개의 입력 포트와, 저항을 통해 접지에 결합되는 입력 포트와, 변환된 4개의 RF 입력 신호를 제공하기 위한 4개의 출력 포트를 포함하고,

상기 N개의 증폭기는 상기 변환된 4개의 입력 신호에 각각 응답하여 분배된 4개의 선형 전력 증폭 변환된 신호를 제공하는 분배된 4개의 선형 전력 증폭기를 포함하고,

상기 N×N 역 변환 매트릭스 회로는 상기 분배된 4개의 선형 전력 증폭 변환된 신호에 각각 응답하는 4개의 입력 포트와, 3개의 역 변환 및 증폭된 RF 출력 신호를 제공하기 위한 3개의 출력 포트와, RF 출력 신호를 제공하지 않지만 저항을 통해 접지에 결합되어 상기 상호 변조 승적을 소산시키는 출력 소산 포트를 포함하는

전력 분배 증폭기 시스템.

청구항 14.

제1항에 있어서,

상기 M개의 역 변환 증폭된 출력 신호 중 적어도 2개에 응답하여 2-웨이 전력 결합기(two-way power combiner) 신호를 제공하는 2-웨이 전력 결합기를 더 포함하는

전력 분배 증폭기 시스템.

청구항 15.

제1항에 있어서,

상기 N×N 역 변환 매트릭스 회로는 전력 결합기를 포함하여 결합된 4차수 변환 매트릭스 및 전력 결합기 회로망을 형성하는

전력 분배 증폭기 시스템.

청구항 16.

제1항에 있어서,

상기 M개의 입력 신호는 AM, FM, 시분할 다중 접속(TDMA) 및 코드 분할 다중 접속(CDMA) 신호들과 같은 디지탈 신호 등의 복합 파형들을 갖는 신호, 또는 복합 파형들을 갖는 상기 신호들 중 둘 이상의 합산 신호를 포함하는

전력 분배 증폭기 시스템.

청구항 17.

제1항에 있어서,

상기 M개의 입력 신호는 적어도 하나의 반송파 신호를 포함하는

전력 분배 증폭기 시스템.

도면

도면1a



도면1b



도면1c



도면1d

입력	출력
1	6
2	5
3	8
4	7
5	2
6	1
7	4
8	3

8×8 셸룰러 구성에 관한 입력으로부터 출력으로의 신호 경로들의 맵핑

도면1e

	A	B	C	D	E	F	G	H
1	0	3	3	2	2	1	3	2
2	0	3	3	2	0	3	1	0
3	0	3	1	0	0	3	3	2
4	0	3	1	0	2	1	1	0
5	0	1	1	2	0	1	3	0
6	0	1	1	2	2	3	1	2
7	0	1	3	0	2	3	3	0
8	0	1	3	0	0	1	1	2

8차수 변환 매트릭스에 관한 포트들 1-8과 포트들 A-H 사이의 90°의 배수에서의 위상 시프트

도면2a



2×3 증폭기 시스템

도면2b



도면2c

	A	B	C
1	0	1	2
2	0	2	1
3	0	0	0

요구되는 120° 위상 시프트의 수

도면3



도면4a



도면4b

입력	출력
1	3
2	4
3	1
4	2

도면4c

증폭기

입력/출력	A	B	C	D
1	0	3	3	2
2	0	3	1	0
3	0	1	1	2
4	0	1	3	0

90° 위상 시프트의 수

도면5



도면6a



도면6b



도면6c



도면6d



도면7

3 입력 4 증폭기의
출력 맵 3차수 상호 변조

	출력 포트 1	2	3	4
17 Hz	-49			
19 Hz		-43		-49
21 Hz	-49		1	
23 Hz		-43		1
25 Hz	1		-49	
27 Hz		-43		-49
29 Hz			-49	

3개의 입력을 갖는 4개의 포트들의 출력에서 평균 전력 dBW을 도시하는 맵.
대역의 신호들 및 원하는 신호들(1dBW)은 굵게 도시된다. 모든 IM 승적은 독립이다.
입력들은 포트 1=2Hz, 포트 2=23Hz, 및 포트 3=25Hz이다. 블랭크 영역은
네트워크 밸런스에 의해 제한되는 저전력이다. 전력은 1dBW 입력과 IP3=+20dB에
대해 계산된다. -49dBW 레벨은 IP3=+26 증폭기로부터의 2개의 신호 IM3에 대응한다

도면8



도면9

6 입력 8 증폭기의 출력 맵

	출력 포트 1	2	3	4	5	6	7	8
11 Hz	-61.6							
13 Hz		-54.8						
15 Hz	-54.8		-55.6				-61.6	
17 Hz		-61.6		-52.2				-54.8
19 Hz	-61.6		-52.2		-52.2		-54.8	
21 Hz		-54.8		-55.6		-9.3		-61.6
23 Hz	-54.8		-55.6		-9.3		-52.2	
25 Hz		-61.6		-52.2		-52.2		-9.3
27 Hz	-52.2		-52.2		-61.6		-9.3	
29 Hz		-9.3		-55.6		-54.8		-52.2
31 Hz	-9.3		-55.6		-54.8		-61.6	
33 Hz		-52.2		-52.2		-61.6		-54.8
35 Hz			-52.2		-61.6		-54.8	
37 Hz				-55.6		-54.8		-61.6
39 Hz					-54.8			
41 Hz						-61.6		

6개의 입력을 갖는 8 포트의 출력에서의 평균 전력을 도시하는 맵.
대역의 신호들 및 원하는 신호들(-9.3)은 굵게 도시된다.
-54.8 및 -52.2 레벨들은 합계된 다수의 IM 승적들로부터의 것이다.
입력들은 포트 1=21Hz, 포트 2=23Hz 등이다. 블랭크 영역은 네트워크 밸런스에 의해 제한되는 저전력이다.

도면10a



도면10b



M×N×P 부하 공유 증폭기 시스템

도면11a



도면11b



도면12a



도면12b



도면13a


전력 스펙트럼 밀도, 출력 3
0
-20
-40
-60
-80
-100
-120
-140
0
20
40
60
80
100
주파수 (Hz)

도면13b


전력 스펙트럼 밀도, 출력 2
0
-20
-40
-60
-80
-100
-120
-140
0
20
40
60
80
100
주파수 (Hz)