



(12) 发明专利

(10) 授权公告号 CN 111884496 B

(45) 授权公告日 2021.07.13

(21) 申请号 202010816478.7

(56) 对比文件

(22) 申请日 2020.08.14

CN 106602501 A, 2017.04.26

(65) 同一申请的已公布的文献号

审查员 魏小凤

申请公布号 CN 111884496 A

(43) 申请公布日 2020.11.03

(73) 专利权人 电子科技大学中山学院

地址 528402 广东省中山市石岐区学院路1号

(72) 发明人 吕焱 李文生 叶立威

(74) 专利代理机构 中山市粤捷信知识产权代理
事务所(普通合伙) 44583

代理人 张谦

(51) Int. Cl.

H02M 1/34 (2007.01)

H02M 3/158 (2006.01)


权利要求书1页 说明书3页 附图1页

(54) 发明名称

一种遵循AISG3.0协议的ALD上电电路

(57) 摘要

本发明公开了一种遵循AISG-V3协议的ALD上电电路,包括限流电路、限流电阻旁路电路以及开启电路,所述限流电路是ALD内部的一部分,限流电路的输入端连接外部直流电源输出端,所述限流电路的输出点连接ALD内部电源模块的输入端,所述限流电阻旁路电路设置在限流电路上以用于将限流电路进行旁路处理,所述开启电路用于开启或关闭限流电阻旁路电路。本发明通过设置限流电路,对ALD内部电源模块中储能电容的充电电流进行限流,到达AISG-V3协议的规定时间,且储能电容充电完毕后,所述开启电路将限流电阻旁路,限流电路无效,ALD进入正常工作状态。系统发生掉电时,所述开启电路能够立即恢复限流电路功能,保证反复上电、掉电过程中,上电电流仍能满足AISG-V3协议要求。



1. 一种遵循AISG3.0协议的ALD上电电路,其特征在于,包括限流电路、限流电阻旁路电路以及开启电路,所述限流电路的输入端连接外部直流电源输出端,所述限流电路的输出点连接ALD内部电源模块的输入端,所述限流电阻旁路电路设置在限流电路上以用于将限流电路进行旁路处理,所述开启电路用于开启或关闭限流电阻旁路电路,

所述限流电路包括电阻R6、电阻R7、限流电阻R9、三极管Q6以及MOS管Q2,所述限流电阻R9 一端连接外部直流电源输入端、另一端与MOS管Q2的漏极电性连接,所述MOS管Q2的源极与ALD内部电源模块的输入端电性连接,所述三极管Q6的发射极与限流电阻R9一端电性连接,三极管Q6的基极与限流电阻R9的另一端电性连接,所述三极管Q6的集电极分别与MOS管Q2的栅极、电阻R6的一端、电阻R7的一端电性连接,所述电阻R6的另一端与MOS管Q2的漏极电性连接,电阻R7的另一端接地。

2. 根据权利要求1所述的一种遵循AISG3.0协议的ALD上电电路,其特征在于:

所述限流电阻旁路电路包括MOS管Q3、电阻R10、电阻R11以及三极管Q1,所述MOS管Q3的漏极与限流电阻R9的一端电性连接,所述MOS管Q3的源极与限流电阻R9的另一端电性连接,所述MOS管的栅极与电阻R11的一端电性连接,所述电阻R11的另一端与三极管Q1的集电极电性连接,三极管Q1的发射极接地,三极管Q1的基极与限流电阻R9的一端电性连接,所述电阻R10连接于MOS管Q3的漏极和MOS管Q3的栅极之间。

3. 根据权利要求2所述的一种遵循AISG3.0协议的ALD上电电路,其特征在于:

所述开启电路包括电阻R1、电阻R2、电阻R4、电阻R5、电阻R12、二极管D1、三极管Q4、三极管Q5、比较器U1以及电容C1,所述电阻R4一端与外部直流电源输出端电性连接、另一端分别与三极管Q4的基极、电阻R5的一端电性连接,电阻R5的另一端、三极管Q4的集电极接地,所述三极管Q4的发射极与比较器U1的正向输入端电性连接,所述比较器U1的输出端分别与三极管Q1的基极、电阻R12的一端、三极管Q5的集电极电性连接,所述比较器U1的反向输入端连接于电阻R6与电阻R7之间,所述比较器U1的正向输入端连接于电阻R1与电阻R2之间,所述电阻R1一端连接于限流电阻R9与MOS管Q2之间、另一端与电阻R2的一端电性连接,所述电阻R2的另一端接地,所述电容C1与电阻R2并联连接,所述二极管D1一端分别与所述电阻R12的另一端电性连接,所述二极管D1的另一端与外部直流电源输出端电性连接,所述三极管Q5的基极接入控制信号,所述三极管Q5的发射极接地。

一种遵循AISG3.0协议的ALD上电电路

技术领域

[0001] 本发明涉及AISG3.0协议技术领域,特别是一种遵循AISG3.0协议的ALD上电电路。

背景技术

[0002] 如图1所示,AISG3.0协议规定:(1)上电后从0.2ms到50ms内,ALD的峰值电流消耗应小于或等于稳态功率模式下消耗的额定功率除以30伏电压;(2)从50ms到10s内,ALD的峰值电流消耗应小于或等于稳态功率模式下消耗的额定功率除以ALD实际电压。而ALD上电瞬间,由于要对其内部电源模块中的储能电容充电,会产生较大的充电电流。因此为了满足上述协议规定,如何降低在通电的瞬间对高峰电流进行限流,且在规定的时间内取消限流,使产品正常上电是需要解决的技术问题。

发明内容

[0003] 针对现有技术中存在的问题,本发明的目的在于提供一种遵循AISG3.0协议的ALD上电电路。

[0004] 为解决上述问题,本发明采用如下的技术方案。

[0005] 一种遵循AISG3.0协议的ALD上电电路,包括限流电路、限流电阻旁路电路以及开启电路,所述限流电路的输入端连接外部直流电源输出端,所述限流电路的输出点连接ALD内部电源模块的输入端,所述限流电阻旁路电路设置在限流电路上以用于将限流电路进行旁路处理,所述开启电路用于开启或关闭限流电阻旁路电路。

[0006] 作为本发明的进一步改进,所述限流电路包括电阻R6、电阻R7、电阻R8、限流电阻R9、三极管Q6以及MOS管Q2,所述限流电阻一端连接外部直流电源输入端、另一端与MOS管Q2的漏极电性连接,所述MOS管Q2的源极与ALD内部电源模块的输入端电性连接,所述三极管Q6的发射极与限流电阻R9一端电性连接,三极管Q6的基极与限流电阻R9的另一端电性连接,所述三极管Q6的集电极分别与MOS管Q2的栅极、电阻R6的一端、电阻R7的一端电性连接,所述电阻R6的另一端与MOS管Q2的漏极电性连接,电阻R7的另一端接地。

[0007] 作为本发明的进一步改进,所述限流电阻旁路电路包括MOS管Q3、电阻R10、电阻R11以及三极管Q1,所述MOS管Q3的漏极与限流电阻R9的一端电性连接,所述MOS管Q3的源极与限流电阻R9的另一端电性连接,所述MOS管的栅极与电阻R11的一端电性连接,所述电阻R11的另一端与三极管Q1的集电极电性连接,三极管Q1的发射极接地,三极管Q1的基极与限流电阻R9的一端电性连接,所述电阻R10连接于MOS管Q3的漏极和MOS管Q3的栅极之间。

[0008] 作为本发明的进一步改进,所述开启电路包括电阻R1、电阻R2、电阻R4、电阻R5、电阻R12、电阻R3、电阻R13、二极管D1、三极管Q4、三极管Q5、比较器U1以及电容C1,所述电阻R4一端与外部直流电源输出端电性连接、另一端分别与三极管Q4的基极、电阻R5的一端电性连接,电阻R5的另一端、三极管Q4的集电极接地,所述三极管Q4的发射极与比较器U1的正向输入端电性连接,所述比较器U1的输出端分别与三极管Q1的基极、电阻R12的一端、三极管Q5的集电极电性连接,所述比较器U1的反向输入端连接于电阻R6与电阻R7之间,所述比较

器U1的正向输入端连接于电阻R1与电阻R2之间,所述电阻R1一端连接于限流电阻R9与MOS管Q2之间、另一端与电阻R2的一端电性连接,所述电阻R2的另一端接地,所述电容C1与电阻R2并联连接,所述二极管D1一端分别与所述电阻R12的另一端电性连接,所述二极管D1的另一端与外部直流电源输出端电性连接,所述三极管Q5的基极接入控制信号,所述三极管Q5的发射极接地。

[0009] 本发明的有益效果

[0010] 相比于现有技术,本发明的优点在于:

[0011] 本发明通过设置限流电路对刚通电的高峰电流进行限流处理,当限流完毕后,限流电阻旁路电路开启,取消限流,使产品正常上电,同时还设置开启电路对限流电阻旁路电路的开启或关闭进行控制,使产品能够在满足AISG3.0协议下正常工作。

附图说明

[0012] 图1为现有技术中AISG3.0协议中规定的输入的电流大小和时间的关系图。

[0013] 图2为本发明的电路示意图。

具体实施方式

[0014] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述;显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0015] 请参阅图2,一种遵循AISG3.0协议的ALD上电电路,包括限流电路、限流电阻旁路电路以及开启电路,所述限流电路的输入端连接外部直流电源输出端,所述限流电路的输出点连接ALD内部电源模块的输入端,所述限流电阻旁路电路设置在限流电路上以用于将限流电路进行旁路处理,所述开启电路用于开启或关闭限流电阻旁路电路。

[0016] 具体的,所述限流电路是ALD内部的一部分,所述限流电路包括电阻R6、电阻R7、电阻R8、限流电阻R9、三极管Q6以及MOS管Q2,所述限流电阻一端连接外部直流电源输入端、另一端与MOS管Q2的漏极电性连接,所述MOS管Q2的源极与ALD内部电源模块的输入端电性连接,所述三极管Q6的发射极与限流电阻R9一端电性连接,三极管Q6的基极与限流电阻R9的另一端电性连接,所述三极管Q6的集电极分别与MOS管Q2的栅极、电阻R6的一端、电阻R7的一端电性连接,所述电阻R6的另一端与MOS管Q2的漏极电性连接,电阻R7的另一端接地。该设计保证了在限流电路工作过程中,ALD设备的输入电流不超过由限流电阻R9阻值决定的电流设定值。工作原理:限流电阻R9和三极管Q6构成电流负反馈电路,当电流超过的 $0.7V/R9$ 时,MOS管Q2的门极电压升高,MOS管Q2的源极到门极的电压减小,MOS管Q2的源漏极之间的电压增加,使得流过限流电阻R9的电流减小。当电流小于 $0.7V/R9$ 时,MOS管Q2的门极电压降低,MOS管Q2的源极到门极的电压增加,MOS管Q2的源漏极之间的电压减小,使得流过限流电阻R9的电流增大。

[0017] 具体的,所述限流电阻旁路电路包括MOS管Q3、电阻R10、电阻R11以及三极管Q1,所述MOS管Q3的漏极与限流电阻R9的一端电性连接,所述MOS管Q3的源极与限流电阻R9的另一端电性连接,所述MOS管的栅极与电阻R11的一端电性连接,所述电阻R11的另一端与三极管

Q1的集电极电性连接,三极管Q1的发射极接地,三极管Q1的基极与限流电阻R9的一端电性连接,所述电阻R10连接于MOS管Q3的漏极和MOS管Q3的栅极之间。当三极管Q1的基极为高电平时,三极管Q1导通,MOS管Q3的源极和门极电压为1/2的输入电压,MOS管Q3导通,限流电路中的限流电阻R9被旁路,限流电路不工作。

[0018] 具体的,所述开启电路包括电阻R1、电阻R2、电阻R4、电阻R5、电阻R12、电阻R3、电阻R13、二极管D1、三极管Q4、三极管Q5、比较器U1以及电容C1,所述电阻R4一端与外部直流电源输出端电性连接、另一端分别与三极管Q4的基极、电阻R5的一端电性连接,电阻R5的另一端、三极管Q4的集电极接地,所述三极管Q4的发射极与比较器U1的正向输入端电性连接,所述比较器U1的输出端分别与三极管Q1的基极、电阻R12的一端、三极管Q5的集电极电性连接,所述比较器U1的反向输入端连接于电阻R6与电阻R7之间,所述比较器U1的正向输入端连接于电阻R1与电阻R2之间,所述电阻R1一端连接于限流电阻R9与MOS管Q2之间、另一端与电阻R2的一端电性连接,所述电阻R2的另一端接地,所述电容C1与电阻R2并联连接,所述二极管D1一端分别与所述电阻R12的另一端电性连接,所述二极管D1的另一端与外部直流电源输出端电性连接,所述三极管Q5的基极接入控制信号,所述三极管Q5的发射极接地。具体的工作原理是:图中MCU_CTRL为单片机控制信号,单片机上电之初MCU_CTRL为高阻状态,比较器U1为开漏输出的比较器。限流电阻旁路电路开启条件有两个,当两个条件同时满足时,限流电阻旁路电路开启。第一个条件为限流电路工作完毕,代表着ALD设备的输入电容充电完毕,当限流电路工作过程中,由于三极管Q6的导通作用,V1电位高于V2电位,比较器U1输出低电平,当ALD输入电容充电完毕后,电流I小于限流电路工作电流,三极管Q6不导通,由于电阻设定的原因,V1电位小于V2,U1输出为悬浮状态。第二个条件为单片机启动后50ms延时时间到,MCU启动后在MCU_CTRL输出高电平,延时50ms后,输出低电平。所以,当MCU输出低电平,且U1输出为悬浮状态时,三极管Q1在上拉电阻R12的作用下饱和导通,三极管Q1导通,旁路电路开启工作。电阻R4、电阻R5、二极管D1和三极管Q4实现了反复上电过程中保持限流电阻旁路电路处于关闭状态。工作原理为当系统掉电瞬间,虽然ALD内部储能电容中仍存储一定量的电荷,但由于二极管D1的阻隔作用,V3电压为低电平,三极管Q4立即导通,电容C1中的电荷被迅速释放,使得比较器U1输出低电平,开启电路被关闭,限流电路生效,保证了在系统反复上电过程中工作电流仍然被限制在P/30V的状态。

[0019] 单片机端工作过程:单片机上电后首先将MCU_CTRL配置为高电平,然后不启动其余任何外设的情况下工作在低功耗模式,启动50ms定时器,当50ms定时器溢出后,MCU_CTRL输出低电平,然后启动其他单片机外设,进入全速运行状态。

[0020] 以上所述,仅为本发明较佳的具体实施方式;但本发明的保护范围并不局限于此。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其改进构思加以等同替换或改变,都应涵盖在本发明的保护范围内。




图1




图2