

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/20 (2006.01)

H01L 29/778 (2006.01)

H01S 5/00 (2006.01)



[12] 发明专利说明书

专利号 ZL 200580002968.7

[45] 授权公告日 2009 年 8 月 19 日

[11] 授权公告号 CN 100530544C

[22] 申请日 2005.1.14

[21] 申请号 200580002968.7

[30] 优先权

[32] 2004.1.22 [33] US [31] 10/707,898

[86] 国际申请 PCT/US2005/002221 2005.1.14

[87] 国际公布 WO2005/074013 英 2005.8.11

[85] 进入国家阶段日期 2006.7.21

[73] 专利权人 克里公司

地址 美国北卡罗莱纳

[72] 发明人 亚当·W·萨克斯勒

[56] 参考文献

CN1467862A 2004.1.14

US2004/0009649A1 2004.1.15

US2003/0219959A1 2003.11.27

US6583454B2 2003.6.24

US6497763B2 2002.12.24

审查员 刘深亮

[74] 专利代理机构 中国国际贸易促进委员会专利
商标事务所

代理人 王永刚


权利要求书 2 页 说明书 14 页 附图 3 页

[54] 发明名称

在宽带隙材料中制作高功率器件的方法

[57] 摘要

本申请公开了一种在宽带隙半导体材料中制作高功率、高频率器件的方法，在工作期间具有降低的结温度、更高的功率密度和在额定功率密度下具有提高的可靠性，以及所得到的半导体结构和器件。该方法包括向碳化硅晶片附加一层金刚石以提高所得到的复合晶片的热传导率，其后减小该复合晶片的碳化硅部分的厚度，同时保持足够厚的碳化硅以支撑其上的外延生长，准备该复合晶片的碳化硅表面用于其上的外延生长，以及向该晶片的所准备的碳化硅面附加 III 族氮化物异质结构。



1. 一种在宽带隙材料中制作高功率器件的方法，所述高功率器件在工作期间具有降低的结温度、更高的功率密度以及在额定功率密度下具有提高的可靠性，该方法包括：

向较低导热率材料的晶片附加较高导热率材料层，从而提高所得的复合晶片的导热率，其中较低导热率材料与III族氮化物的晶体点阵匹配比较高导热率材料与III族氮化物的晶体点阵匹配更好；

随后减小复合晶片的较低导热率部分的厚度，同时保持较低导热率部分的厚度足以支持在其上的外延生长；

准备复合晶片的较低导热率表面用于在其上的外延生长；以及

向复合晶片的所准备的较低导热率表面附加至少一个III族氮化物外延层。

2. 如权利要求1的方法，包括附加选自由金属、氮化硼和金刚石构成的组的较高导热率材料。

3. 如权利要求1的方法，其中所述较低导热率材料选自由硅、氮化镓、氮化铝、铝镓氮、氧化锌、铝酸锂、镓酸锂、氧化镁、铝酸镁、铝酸镍和蓝宝石构成的组。

4. 如权利要求1的方法，其中所述附加至少一个III族氮化物外延层的步骤包括附加至少一个III族氮化物异质结构。

5. 如权利要求2的方法，其中所述较高导热率材料是金刚石，该方法包括附加厚度在100至300微米之间的金刚石层。

6. 如权利要求1的方法，其中所述减小较低导热率部分的厚度的步骤包括对该较低导热率部分研磨和抛光。

7. 如权利要求1的方法，其中所述较高导热率材料是金刚石，所述减小较低导热率部分的厚度的步骤包括：

在沉积金刚石的步骤之前，对较低导热率部分注入至较低导热率部分中的预定深度，从而在较低导热率部分中形成注入层；

其后沉积金刚石；以及

其后通过在注入层处分离该较低导热率部分而减小较低导热率部分的厚度。

8. 如权利要求7的方法，包括采用氧或氢对所述较低导热率部分注入，从而形成注入层，其后在注入层处分离该较低导热率部分。

9. 如权利要求1的方法，其中所述较高导热率材料是金刚石，该方法包括通过化学气相沉积在所述较低导热率部分上沉积金刚石。

10. 如权利要求1的方法，其中所述附加较高导热率材料的步骤包括附加选自镍、钨、钼及其合金构成的组的金属。

11. 如权利要求1的方法，其中所述较高导热率材料是金刚石，所述较低导热率材料是碳化硅，该方法包括：

向碳化硅晶片附加金刚石层以提高所得到的复合晶片的导热率；
其后减小复合晶片的碳化硅部分的厚度，同时保持所述碳化硅部分的厚度足以支持在其上的外延生长；

准备复合晶片的碳化硅表面用于在其上的外延生长；以及

向所述复合晶片的所准备的碳化硅表面附加III族氮化物外延层。

12. 如权利要求11的方法，包括在碳化硅晶片的C面上生长金刚石层，并向所述碳化硅晶片的Si面附加异质结构。

13. 如权利要求11的方法，其中所述准备碳化硅表面的步骤包括对碳化硅表面抛光。

14. 如权利要求11的方法，其中所述减小碳化硅部分的厚度的步骤包括对该碳化硅部分研磨和抛光。

15. 如权利要求11的方法，其中所述碳化硅晶片是半绝缘碳化硅层，所述金刚石层是半绝缘金刚石层，该方法包括：

在半绝缘碳化硅层上沉积半绝缘金刚石层，从而为高频器件提供半绝缘衬底；

其后在半绝缘碳化硅层上沉积第二层金刚石，从而提供在晶片处理期间的额外的机械稳定性。

16. 如权利要求11的方法，包括与碳化硅部分相反地向金刚石层附加不同于金刚石的第二材料层。

在宽带隙材料中制作高功率器件的方法

技术领域

本申请涉及一种半导体器件，更具体地，涉及一种适合于高功率、高温和高频应用的材料制成的半导体器件及其制造方法。

背景技术

本发明涉及由使之适合于高功率、高温和高频应用的材料制成的半导体器件。正如熟悉半导体的人们已知的那样，对于较低的功率和（就Si来说）较低频率的应用，诸如硅（Si）和砷化镓（GaAs）的材料已经在半导体器件方面获得广泛应用。然而，由于相对小的带隙（例如，在室温下对于Si为1.12 eV，对于GaAs为1.42 eV）和相对小的击穿电压，这些半导体材料还不能在所需的程度上进入高功率高频应用。

因此，对高功率高温和高频应用及器件的兴趣已经转向宽带隙半导体材料如碳化硅（在室温下对于 α SiC为2.996 eV）和III族氮化物（例如，在室温下对于氮化镓为3.36 eV）。与砷化镓和硅相比，这些材料具有更高的电场击穿强度和更高的电子饱和速度。

因为其宽的和直接的带隙特性，III族氮化物半导体对于许多应用而言是候选者，包括太阳盲区光电探测器、蓝光发射和激光二极管和高温及高功率电子装置。因为其在工作在高功率和高温下的高迁移率晶体管中的应用潜力，氮化镓-铝镓氮（GaN / AlGaN）异质结构已经引起特殊的兴趣。

除其他的好处之外，氮化镓晶体管与砷化镓相比可以在理论上或在现实中证明数倍功率密度。这种更高的功率密度允许更小的芯片处理相同大小的功率，反过来又提供了减小芯片尺寸并提高每块晶片的芯片数目、并因此降低每芯片成本的机会。换句话说，类似尺寸的器件可以处理更高的功率，从而提供了在需要或必要时尺寸减小的优点。

作为对高频高功率器件的示例性的推动力，移动电话设备正迅速地成为半导体的大市场，甚至有潜力超过个人计算机。这种增长推动

了对于支持基础的相应需求，以提供更大的容量和性能。所期望的变化包括使用越来越高的频率以获得适当的频谱空间，例如，从900MHz到更高的频率，包括2.1GHz。这种更高的频率信号相应地要求更高的功率水平。

特别感兴趣的一种高频高功率器件是高电子迁移率晶体管（高电子迁移率晶体管HEMT），以及相关的器件如调制掺杂场效应晶体管（MODFET），或异质结构场效应晶体管（HFET）。由于在具有不同的带隙能的两种不同的半导体材料的异质结构处形成二维电子气（2DEG），并且其中较小带隙的材料具有较高的电子亲和势，这些器件在许多情形下提供了工作的优点。2DEG是未掺杂的较小带隙材料中的蓄积层，并包含很高的表面电子浓度，数量级为每平方厘米（ cm^{-2} ） 10^{12} 至 10^{13} 载流子。另外，源自掺杂的较宽带隙材料的电子转移到2DEG，由于减小的电离杂质散射而允许高电子迁移率。在示例性的III族氮化物HEMTs中，二维电子气停留在氮化镓/铝镓氮异质结构的界面处。

对于高频应用，高载流子浓度和高载流子迁移率的结合使得HEMT具有很高的跨导和强于金属-半导体场效应晶体管（MESFETs）的性能优点。在氮化镓/铝镓氮（GaN/AlGaN）材料系统中制造的高电子迁移率晶体管有可能产生大量的RF功率，因为其独特的材料特性组合，包括前述的高击穿场、宽带隙、高导带偏移和高饱和电子漂移速度。

对该领域的最近进展的描述包括但不限于美国专利6,586,781、6,548,333和6,316,793，以及公开的申请20020167023和20030102482，各文献的内容以引用的方式全文结合在本文中。相关的出版物包括Pribble等人的Applications of SiC MESFETs and GaN HEMTs in Power Amplifier Design, International Microwave Symposium Digest, 30:1819 - 1822 (2002)。

这种类型的高功率半导体器件工作在微波频率范围，并被用于RF通信网络和雷达应用，并如上所述，提供了大大地降低复杂性并因此降低移动电话基站发射机的成本的潜力。高功率微波半导体器件的其它潜在的应用包括替换传统的微波炉中的较昂贵的微波管和变压器、

提高卫星发射机的寿命和提高个人通信系统基站发射机的效率。

由于这些器件的输出功率和工作频率持续提高，从器件以及随后从多个器件芯片和电路产生的相应量的热已经并将持续增加。另外，这种器件的设计和市场目标包括这种电子元件的尺寸和重量的持续减小。所以，封装密度已经提高并且将持续提高。结果，必须包括一些空间以带走过量的热，或者缓和热对工作中的器件的作用。

过热可以引起几个问题。在较高的温度下导电率降低，同时最大频率和最大功率二者都降低。更高的温度也允许降低器件性能的更严重的隧穿和漏电，并加速退化和器件失效。更正面地说，改进的热管理（thermal management）可以在额定器件寿命期间提供更高的频率工作和更高的功率密度。

由于几个与晶体生长相关的原因，块材（即合理大的尺寸）的单晶III族氮化物实际上不可获得。因此，III族氮化物器件典型地被制作在其它块材衬底材料上，最典型地在蓝宝石（ Al_2O_3 ）和碳化硅（ SiC ）上。蓝宝石相对便宜并容易获得，但却是不良的导热体，因此不适合用于高功率工作。另外，在一些器件中，优选导电衬底，而蓝宝石缺乏被导电掺杂的能力。

碳化硅具有比蓝宝石更好的导热率、与III族氮化物更好的点阵匹配（因此促进更高质量的外延层），并且可以被导电掺杂，同时也非常昂贵。此外，尽管在设计和说明碳化硅上的 GaN/AlGaN HEMTs方面已经取得进展（例如，上述的专利和出版公开），在额定的性能参数下缺乏一致的可靠性继续限制商业开发。

因此，需要继续改善基于高频高功率半导体基的微波器件。

发明内容

在一方面，本发明是一种在宽带隙半导体材料中制作高功率、高频率器件的方法，在工作期间具有降低的结温度、更高的功率密度，或在额定功率密度下具有提高的可靠性，或这些优点的任何组合。在这方面，本发明包括向碳化硅晶片附加一层金刚石以提高所得到的复合晶片的热传导率，其后减小该复合晶片的碳化硅部分的厚度，同时保持足够厚的碳化硅以支撑其上的外延生长，准备该复合晶片的碳化硅表面用于其上的外延生长，以及向该晶片的所准备的碳化硅面附

加III族氮化物异质结构。

在另一方面，本发明是在工作期间表现降低的结温度和更高的功率密度以及在额定功率密度下提高的可靠性的高功率、宽带隙器件。在这方面，本发明包括具有比碳化硅导热率更高的用于提供热沉的金刚石衬底、在金刚石衬底上的单晶碳化硅层、以及在单晶碳化硅层上用于提供器件特性的III族氮化物异质结构，所述单晶碳化硅层比金刚石的晶体点阵匹配更好并用于为宽带隙材料结构提供支持晶体点阵匹配。

在又另一个方面，本发明是宽带隙高电子迁移率晶体管（HEMT），包括具有比等量的碳化硅的导热率更高的导热率的用于提供热沉的金刚石衬底、在金刚石衬底上用于为III族氮化物外延层提供良好的晶体生长表面的半绝缘碳化硅单晶层（术语“外延的层”和“外延层”在本文中可互换使用）、在碳化硅衬底上的第一III族氮化物的第一外延层、在第一外延层上用于与所述第一外延层形成异质结的不同III族氮化物的第二外延层、以及至第二外延III族氮化外延层的各源和漏接触，所述第二外延层的III族氮化物具有比第一外延层的III族氮化物更宽的带隙，用于在第一和第二外延层的界面处于第一外延层中产生二维电子气（2DEG），所述源和漏接触用于在源和漏之间提供受施加到栅的电压控制的电子流动。所述第一外延层可以包括氮化镓。所述第二外延层可以包括掺杂的铝镓氮层和未掺杂的铝镓氮层，所述未掺杂的铝镓氮层邻近所述未掺杂的氮化镓层。或者，所述第二外延层可以包括铝镓氮层和未掺杂的氮化铝层，而所述未掺杂的氮化铝层邻近所述未掺杂的氮化镓层。

在又另一个方面，本发明是用于半导体器件的晶片前体，包括直径至少2英寸的单晶碳化硅衬底、在碳化硅衬底第一面上的金刚石层、以及为生长III族氮化物外延层或有源结构而准备的第二面。

在又另一个方面，本发明是半导体激光器，包括金刚石衬底、在金刚石衬底上的单晶碳化硅层、在碳化硅层上的至少第一覆层、III族氮化物有源部分、以及在有源部分上的至少第二覆层。

基于以及结合附图的详细描述，本发明的前述和其它目的和优点以及实现的方式将更清楚。

附图说明

图1是说明本发明的方法的一系列步骤的示意性截面视图。

图2是根据本发明的器件结构的截面示意图。

图3是根据本发明的另一器件的另一截面视图。

图4是根据本发明的晶片前体的截面视图。

图5是根据本发明的激光器结构的主要部分的示意性截面视图。

具体实施方式

应当理解，本文中描述的本发明的优点既非彼此排他的，也非累加的。因此，通过降低结温度，可以在给出的额定可靠性下实现更高的功率密度，或者在以前可获得的额定功率密度下可以提高可靠性，或者可以实现这些（和其它）优点的一些组合。

在第一方面，本发明是在宽带隙材料中制作高功率器件的方法，所述高功率器件在工作期间具有降低的结温度、更高的功率密度以及在额定功率密度下具有提高的可靠性。在图1中示意性地说明了该方法，图1包括子图（A）至（E）。图1说明碳化硅晶片10。在优选的并且对于器件结构最有用的实施方式中，碳化硅晶片或衬底10是提供对于III族氮化物外延层和所得到的器件高度合适的衬底的单晶层，所得到的器件是本发明的重要目的之一。术语“晶片”在本文中以广义的方式使用并且不限于普通的形状和尺寸。

图1（C）说明在本发明的方法中的下一步骤，即向碳化硅衬底10附加金刚石层11的步骤。金刚石部分11增加所得到的复合晶片的导热率，因为金刚石的导热率（20瓦每厘米每开尔文（W/cm-K））大约是碳化硅（4.9 W/cm-K）的四倍。在优选的实施方式中，通过化学机械抛光步骤（CMP）准备碳化硅，用于金刚石沉积。这可以帮助改善所生长的金刚石的表面形态，并最优选地在SiC的C面进行。

图1（D）说明下一步骤，即减小复合晶片的碳化硅部分的厚度的步骤，现在将其概括地表示为12。保持碳化硅的足够厚度以支持在碳化硅上的外延生长，同时保持碳化硅的所需点阵匹配特性。优选地，尽可能减小即最小化该厚度，同时保持足够的厚度从而为氮化物外延

层提供所需的点阵匹配。正如本领域的那些相关的("普通的")技术人员认识到的那样,碳化硅的点阵常数不必与III族氧化物的点阵常数相等,而是要比金刚石的点阵常数更接近III族氧化物的点阵常数。换句话说,并且如上所述,从实际的观点上看,目前不能获得大尺寸的III族氮化物单晶衬底。因此,典型地,一些其它的材料被用作衬底,并且由于许多理由,优选碳化硅,并且从点阵常数匹配的观点看,碳化硅比金刚石更好。因此,熟悉在碳化硅上生长III族氮化物外延层的那些技术人员将认识到点阵常数不必相等地匹配,只需要有利地足够接近以促进所希望的高质量单晶生长。

图1(B)说明用于减小碳化硅部分的厚度的方法之一。在优选的实施方式中,对碳化硅衬底10在碳化硅中的预定深度处注入氧,以形成标示为虚线13的二氧化硅(SiO_2)层。在该技术中,随后如前面参看图1(C)所描述的那样附加金刚石层11。在已经沉积金刚石之后,通过在二氧化硅层处分离碳化硅而减小碳化硅部分10的厚度。这导致图13所说明的结构。该技术也称作"SIMOX"("通过注入氧而分离"),并且可以包括加热步骤以进一步促进由注入的氧产生 SiO_2 。

或者,减小碳化硅部分的厚度的步骤可以包括传统的研磨和抛光步骤。然而,正如熟悉该技术的人们认识到的那样,减少SiC的步骤(或多个步骤)需要与该器件制造步骤的其余步骤相容。因此,优选地,避免将损伤或挫伤金刚石层或所得到的器件的目的的过度机械步骤。

在注入的材料处分离之后使用其它元素或离子(例如 H^+)的离子注入在本领域是公知的,并且已经被称作"灵巧切割"("Smart Cut")工艺,该工艺最初被开发用于获得绝缘体上硅材料。有关该技术的背景来源可由以下提出的最近讨论获得: Moriceau等人, "New Layer Transfers Obtained by the Smart Cut Process", *Journal Of Electronic Materials*, Vol. 32, No. 8, 第829 - 835页, (2003), 以及Celler等人, "Frontiers of Silicon - on - Insulator", *Journal of Applied Physics*, Vol. 93, No. 9第4955ff页, (2003)。应当理解以示例性而非限制性的目的包括这些文献。

或者,可以采用热应力技术进行分离,其中已经经受注入以及随后的金刚石生长的晶片按足以在注入部分处分离晶片的速率、但小于晶片将粉碎的冷却速率而冷却。如果希望或必要,也可在金刚石生长步骤之间进行该分离。

在优选的实施方式中,金刚石层被附加到碳化硅晶片的碳面上,并且为准备复合晶片12的碳化硅表面的步骤预留硅面,用于在向晶片的准备的碳化硅面附加III族氮化物异质结构的步骤之后外延生长。因此,异质结构被附加到复合晶片的硅面。在图1(E)中说明了该步骤,其中在图1(D)和(E)之间金刚石部分11的取向和减小厚度的碳化硅10已经被翻转,使得金刚石11变成具有位于其上的碳化硅层10的衬底。图1(E)也说明了由两个不同的III族氮化物形成的异质结构(其标示为顶部14)和下部15。图1也说明了在大多数实施方式中,在碳化硅层10和异质结构层14及15之间将包括缓冲层16。作为典型但非排他性的实例,异质结构层由铝镓氮(顶层14)和氮化镓(中间层15)形成,氮化铝被选作缓冲层16。例如,在上述的专利以及与本发明共同受让的美国专利5,393,993、5,210,051和5,523,589中提出了合适的缓冲层、异质结构、生长方法和其它相关的信息,通过引用将这些文献全文结合在本文中。

然而,作为额外的考虑,应当选择用于制作缓冲层(如果有的话)以及异质结构层的各种CVD源气体和设备使之与金刚石相容。换句话说,应当选择该源气体、设备和相关的细节以避免与金刚石的任何不希望的反应或对金刚石的影响。

如果希望,该金刚石可以被退火以提高其绝缘特性。可以在生长III族氮化物外延层之前在炉内或在金刚石沉积室内,或者在外延生长之前或在外延层生长期间在外延层反应器内进行退火。当在退火期间使用氨(NH_3)、氢(H_2)和氮(N_2)作为环境气体时,已经观察到改善的结果。这种改善的原因仍不清楚,因此本发明人不希望在这方面受任何特定理论的限制。

在一些实施方式中,金刚石层可以被粘结到碳化硅上,这些技术

通常在本领域是公知的。简要地总结，典型地，粘结包括在施加压力和热的同时将所希望的材料放置成彼此接触。然而，在更优选的实施方式中，通过化学气相沉积金刚石被沉积在碳化硅上。近年来，金刚石的化学气相沉积已经变得越来越容易地可在市场上获得，从诸如PI Diamond Inc. of Santa Clara, California或Delaware Diamond Knives ("DDK") of Wilmington, Delaware的来源可获得示例性的服务和设备。因为包含金刚石是由于其热性能，并且因为碳化硅提供了晶格匹配，金刚石可以沉积为多晶形式。尽管单晶金刚石将提供某种程度上更好的热管理益处，像所有的单晶一样，通常它与多晶材料相比制作更难或更复杂。因此，使用多晶金刚石在某种程度上更便于执行。正如本领域的技术人员公知的那样，金刚石的化学气相沉积典型地是通过激发氢和碳氢化合物气体的混合物而产生的，在沉积反应器内有热或电能。能量、源材料和相关的参数都可以按照合适的或希望的方式调节，例如www.pldiamond.com和www.ddk.com。在任何可能的情况下，与包含大约百分之一 ^{13}C 的自然界存在的同位素分布相比，优选同位素纯金刚石（即全部为 ^{12}C ）。

此外，金刚石/SiC界面应当具有最小的热阻，因而在使用诸如粘结的工艺时，应当最小化或消除金刚石和SiC之间的任何孔隙。

金刚石被沉积到足以支持附加的异质结构的厚度，同时避免不能提供进一步的功能方面的益处的附加材料。换句话说，一旦已经包括了足够数量的金刚石从而为特定的晶片或器件提供所需要的或所希望的热特性和机械支持，仅仅附加金刚石不提供进一步的优点或功能方面的益处。在优选实施方式中，对于本发明尤其适用的那类异质结构III族氮化物器件，合适的金刚石层厚度在大约100至300微米之间（B5m）。

然而，因为典型地器件按多步骤的工艺制造，本发明可以进一步包括沉积性能彼此不同的两层（或更多层）金刚石层（或一层金刚石和另一第二材料层）。添加附加层（或多层）的目的是为最终的器件提供具有导热率特性的层，同时为制造目的而存在的附加（即使临时

性的)层可以随后被去除。因此,在这方面,本方法包括在半绝缘的碳化硅上沉积一层半绝缘的金刚石从而为高频器件提供半绝缘的衬底。随后,在半绝缘层上沉积第二层金刚石(或其它材料)从而在晶片处理期间提供额外的机械稳定性。为机械稳定性而添加的该附加部分不必是半绝缘的,因为在这方面本方法包括采用第二金刚石(或其它材料)层进一步处理晶片(例如任何合适的或普通的步骤),并随后在器件完成时去除第二层的一部分(或全部)。例如,可以添加第二层从而在处理和得到异质结器件的多个外延生长步骤期间提供机械稳定性,然后,可以在开出穿过晶片或器件的通路孔的步骤之前去除该第二层。

所沉积的第二层可以包括为补偿目的而选择的其它材料。例如,只要不与其它的方法步骤或所得的器件工作抵触,可以选择较廉价的材料。或者,可以选择一定程度上较容易去除的材料,例如二氧化硅、氮化硅、多晶的氮化铝、或者碳化硅。

在金刚石层处于原位的情形下,本方法其次包括为其上的外延生长准备复合晶片的相反碳化硅表面,然后向准备的面(当已经在C面上沉积金刚石时将是Si面)上添加包括异质结的III族氮化物外延层(典型地为几层)。优选地,该SiC表面通过另一个CMP步骤来准备。

图2和3说明有利地包含本发明的器件。只要可能在图2和3中与图1中对应的元素有着相同的参考数字。因此,图2说明在工作期间表现出降低的结温度和更高的功率密度以及在额定功率密度下提高的可靠性的高功率、高频率的宽带隙器件,概括地标示为20。在这些方面,本发明包括用于提供热沉的金刚石衬底11,金刚石衬底导热率比碳化硅大并且因而带走比等量的SiC更多的热量。单晶碳化硅层10位于金刚石衬底11上,用于提供与宽带隙材料结构的晶体点阵匹配,该单晶碳化硅层比金刚石的晶体匹配更好。由括号21表示的III族氮化物异质结构位于单晶碳化硅层上,用于提供器件特性。图2也说明了优选地被结合到本发明的结构中的氮化铝缓冲层16。因此,应当理解,当各层被称作位于另一层"上",该术语可包括两层地直接接触和位于另一层的上

方并且之间具有中间层的情形。

按照与图1(E)类似的方式,异质结构21的最基本形式是由诸如铝镓氮层14和氮化镓层15的两个不同的III族氮化物层形成。然而,本领域的技术人员应当理解,图2和3本质上是示意性的,可以按希望或必要结合更多的复杂的结构,包括双异质结、势垒HEMTs(barrier HEMTs)、多量子阱(MQWs)和超晶格结构。同样,应当理解当单个术语"层"被用于描述III族氮化物器件的一部分时,它可以包括通常包括在该器件中用于制造和工作目的二者的多层。

此外,熟悉III族氮化物的技术人员将认识到诸如AlGa_N的三元化合物可以更描述性地表示成Al_xGa_{1-x}N,其中 $0 < x < 1$,并且铝和镓的各自摩尔百分数(由 x 和 $1-x$ 表示)可以被调节以提供希望的或必要的性能。三元的III族氮化物可以按相同的方式表示,例如In_xAl_yGa_{1-x-y}N,其中 $0 < x+y < 1$ 。由这些材料中的任何材料形成的多层、结和器件可利用本发明提供的益处。当目的是表示较大范围的可能性时,这些分子式也可以被写成"大于或等于"的形式($0 \leq x \leq 1$),例如Al_xGa_{1-x}N,其中($0 \leq x \leq 1$)可以表示AlN或Ga_N或AlGa_N,这取决于 x 的值。

在优选实施方式中,金刚石衬底11可以是多晶的,因为这通常提供了较廉价和低消耗的制造,并因而有助于提高生产效率和降低生产成本。

因为许多高频器件要求半绝缘衬底,在这些实施方式中碳化硅层10是半绝缘的,并且如果必要,取决于综合特性,金刚石衬底11也可以是半绝缘的。半绝缘碳化硅的本质及使用在共同受让的美国专利6,218,680、6,403,982、6,396,080、6,639,247、和6,507,046中以示意性的(而非限制性的)方式提出,各文献的内容以引用的方式全文结合在本文中。

典型地,碳化硅具有选自3C、4H、6H和15R多型碳化硅的多型,因为这些最容易获得并适合于电子器件。合适的衬底可从Cree公司,Durham, NC (www.cree.com)在市场上购得。

通过向异质结构21添加欧姆接触24及26和肖特基接触25(图2),

可以制作场效应晶体管。特别是，通过控制形成异质结构21的外延层的成分和掺杂，可以制作高频率高电子迁移率晶体管（HEMT）。

因为器件20的金刚石衬底11提供了高导热率，该器件可以被有利地封装在高导热率材料中（即与之一一起或相邻）。正如本文中使用的，术语“封装”按其通常含义来使用，指其中包含独立的半导体器件以将其结合在较大的电路或最终用途的器件中的容器或结构。实际上，因为器件的热膨胀受金刚石的热膨胀系数控制，在希望或必要时封装可以进一步地包括或由金刚石形成，以最小化或消除来自热膨胀不匹配的材料应力，并利用器件的导热率优点。

在这点上，HEMTs和相关器件的沟道，尤其在栅区，趋于产生工作期间的绝大部分热量。因此，本发明在从沟道散热和用作热沉两方面尤其有用。

图3在一定程度上更详细地说明高电子迁移率晶体管（HEMT），并概括地表示为30。如上所述，晶体管30由金刚石衬底11形成，用于提供热沉（或散热器）。半绝缘碳化硅层10位于金刚石衬底11上，用于为III族氮化物外延层提供有利的晶体生长表面。典型地或优选地由诸如氮化铝的其它III族氮化物形成的缓冲层16位于碳化硅层10上，并提供从碳化硅向异质结构的晶体过渡。异质结构由位于缓冲层16上的第一外延层15和位于第一外延层15上由括号31表示的第二外延层（或多层）形成，用于在外延层15和31之间形成异质结。在该实施方式中，第二外延层31的III族氮化物具有比第一外延层15的第一III族氮化物更宽的带隙，用于在第一和第二外延层15和31的界面处在第一外延层中产生二维电子气（2DEG）。各个源34、栅35和漏36接触提供了受施加到栅接触35的电压控制的、在源34和漏36之间的电子流。

在某些实施方式中，第一外延层15包括氮化镓，而第二外延层31包括铝镓氮。更优选的，氮化镓层15是未掺杂的，而铝镓氮层31例如采用硅（Si）掺杂成n型。如图3中进一步说明的那样，第二外延层31包括两个、更优选地三个铝镓氮层，分别以40、41和42说明。因此，在更优选的实施方式中，第二外延层31包括铝镓氮的掺杂层41和铝镓氮

的未掺杂层40,未掺杂层40邻近氮化镓的未掺杂层15。在又一个实施方式中,在掺杂的AlGaIn层41顶部提供另一个AlGaIn的未掺杂层42。这种结构在美国专利6,583,454中提出及描述,该专利与本发明共同受让并以引用的方式全文结合在本文中。在氮化镓层和掺杂的铝镓氮层之间使用未掺杂的铝镓氮层被称作调制掺杂的异质结构,并通过使铝镓氮层中的掺杂剂物理地隔离于未掺杂的氮化镓层,提高二维电子气中的电子迁移率。

正如美国专利6,583,454中提出的那样,也已经发现当钝化层43被包含在由层15和31形成的异质结构的上方时,晶体管30工作更高效。正如在"454专利"中提出的那样,钝化材料可以是二氧化硅(SiO_2)或氮化硅(Si_3N_4),只要它具有相关的钝化特性。

正如之前包含的公开的申请20020167023中提出的那样,在利用本发明的同时,晶体管也可包含势垒层用于在所得到的器件中减小栅漏(gate leakage),或者用于所希望的目的的其它层(例如改善对p型材料的接触性能的层)。

正如参照图2的实施方式,图3的晶体管30可以被封装在高导热率材料中,可能包括金刚石或含金刚石的封装。

尽管此处具体地按照高电子迁移率晶体管进行讨论,但本发明在其它的器件中也提供了优点,对此,改善的热管理提供了优点。这类其它的器件可包括激光器,其中之一在图5中以45示意性说明。半导体激光器的一般理论和工作对于本领域的那些合理的("普通")技术人员而言是公知的,不需要在此详细讨论,除了应注意所述激光器典型地由以各个包覆层47和50为界的有源层46形成。优选地选择用于包覆层的材料特性,尤其是其带隙和折射率,使得有源层在包覆层之间形成势阱。此外,为了共振的目的,包覆层47及50的折射率优选地使得它们促进光被限制在有源层中。正如在前述的实施方式中那样,金刚石衬底以11说明,碳化硅层以10说明,并且在必要时包括合适的缓冲层16。通常,但不一定排他地,激光器和发光二极管(LEDs)更可能包括更复杂的结构,诸如多量子阱和超晶格结构。

图4是根据本发明的晶片前体的示意图。该晶片前体概括地以52标示并被包括在此处，因为碳化硅中的大单晶衬底晶片，即2英寸或3英寸或100毫米直径（或等价的公制尺寸）的单晶衬底晶片的可得性也为利用本发明的方法而获得该尺寸的金剛石层用于此处描述的热沉提供了之前不能获得的机会。在这方面，本发明是直径至少2英寸的单晶碳化硅衬底53。金剛石层54位于碳化硅衬底53的一面上，而以概括55示出的III族氮化物有源结构位于晶片53的相反面上。衬底碳化硅晶片53优选地直径至少约2英寸（5厘米（cm）），更优选地直径至少3英寸（7.5cm），最优先地直径至少4英寸（10cm）。正如参照本发明的其它实施方式提出的那样，III族氮化物有源结构55包括至少一个异质结构，并且晶片前体52也可在碳化硅衬底之间和在衬底和异质结构55之间包括合适的缓冲层。为了简明，没有在图4中单独地说明缓冲层。正如在之前的实施方式中那样，碳化硅可以具有选自3C、4H、6H和15R碳化硅多型的多型。

在最优选的实施方式中，晶片在碳化硅衬底上包括多个独立的有源结构。

此处对于使用金剛石作为热沉材料和使用碳化硅作为衬底材料已经基本上描述了本发明。然而，也可以在更宽的方面理解本发明，其中结合使用较高导热率材料层和具有与III族氮化物更好的晶体点阵匹配的较低导热率材料，以产生最终的复合晶片。在这方面较高导热率的材料可包括金属和诸如氮化硼（BN），尤其是立方氮化硼（cBN）的半导体，而更优选的晶体衬底材料可以选自由硅、氮化镓、氮化铝、铝镓氮、氧化镁（MgO）、铝酸镁（ $MgAl_2O_4$ ）、镓酸锂（ $LiGaO_2$ ）、铝酸锂（ $LiAlO_2$ ）、氧化锌（ZnO）、铝酸镍（ $NiAl_2O_4$ ）和蓝宝石构成的组，AlGaN是更优选的。正如在前述的实施方式中那样，较高导热率的材料作为衬底晶片的一部分有利地提高了最终的复合晶片的导热率。

立方氮化硼（"cBN"）有望在其可被制成半绝缘的能力方面、以及由于按类似于金剛石的方式处理以用于本发明而具有优点。氮化硼

也具有比碳化硅更高的导热率 ($13 \text{ W/cm} \cdot \text{K}$)。

对于诸如激光器和LEDs的器件，金属热沉由于反射和光提取 (light-extraction) 的目的而是有利的。合适的候选金属料包括Ni、Cr、Mn、W、Pt和这些金属的相关合金。正如上述对于金刚石热沉注意到的那样，使用这些金属或合金的任一种或更多种应当与最终器件的总体制造、结构和工作相容。

正如前述的实施方式中那样，在这种复合晶片中制作器件的方法包括减小复合晶片的较低导热率部分的厚度，同时维持较低导热率部分的足够厚度以支持在其上的所希望的外延生长。较低导热率表面也被准备用于外延生长，随后，合适的III族氮化物外延层，并且典型地为异质结构被附加到晶片较低导热率部分的所准备的面上。

在附图和说明书中，已经提出了本发明的优选实施方式，尽管已经采用了特定术语，但它们只是按照一般和描述性的含义而使用的，而非为了限制，本发明的范围在权利要求书中限定。




图1




图 2




图 3




图 4




图 5