(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年2月15日(15.02.2024)

WIPO | PCT

(10) 国際公開番号
WO 2024/033977 A1

(51) 国際特許分類:
H02M 9/04 (2006.01) *H02M 1/08* (2006.01)

(21) 国際出願番号： PCT/JP2022/030295

(22) 国際出願日： 2022年8月8日(08.08.2022)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(71) 出願人:三菱電機株式会社(**MITSUBISHI ELECTRIC CORPORATION**) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).

(72) 発明者:津田 真吾(**TSUDA, Shingo**); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 東田 旺大 (**HIGASHIDA, Akihiro**); 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).


(74) 代理人:高村 順(**TAKAMURA, Jun**); 〒1000013 東京都千代田区霞が関3丁目8番1号 虎の門三井ビルディング 弁理士法人酒井国際特許事務所 Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT,

(54) **Title:** PULSE POWER SUPPLY DEVICE

(54) 発明の名称： パルス電源装置



10 Gate power supply unit
20 Gate control unit
30 Marx circuit
100 Pulse power supply device

(57) **Abstract:** This pulse power supply device (100) comprises: capacitors (C1-C4); a DC power supply (VDC); insulating inductors (L1-L4); semiconductor switches (Q1-Q4) which are arranged so as to connect the capacitors (C1-C4) in series when in a conducting state and are capable of controlling capacitors (C1-C4) to be discharged; gate drive circuits (GATE1-GATE4); a gate control unit (20) which generates drive signals; and a gate power supply unit (10) which generates a gate power supply, wherein the gate power supply unit (10) comprises a multi-output transformer with which the capacitors (C1-C4) are in multi-parallel for the number of stages, and a gate voltage control unit which is connected to a secondary side of the multi-output transformer and controls a first power consumption in a non-conducting state of the semiconductor switches (Q1-Q4) such that the difference between the first power consumption and a second power consumption in a conducting state of the semiconductor switches (Q1-Q4) is in a specified range.

WO 2024/033977 A1

[続葉有]

LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS,
SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM,
GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類：

一　国際調査報告（条約第21条(3)）

(57) 要約：パルス電源装置（１００）は、コンデンサ（Ｃ１～Ｃ４）と、直流電源（ＶＤＣ）と、絶縁用インダクタ（Ｌ１～Ｌ４）と、導通状態のときにコンデンサ（Ｃ１～Ｃ４）を直列接続するように配置され、放電するコンデンサ（Ｃ１～Ｃ４）を制御可能な半導体スイッチ（Ｑ１～Ｑ４）と、ゲートドライブ回路（ＧＡＴＥ１～ＧＡＴＥ４）と、駆動信号を生成するゲート制御部（２０）と、ゲート電源を生成するゲート電源部（１０）と、を備え、ゲート電源部（１０）は、コンデンサ（Ｃ１～Ｃ４）の段数分多並列化された多出力トランスと、多出力トランスの２次側に接続され、半導体スイッチ（Ｑ１～Ｑ４）の非導通時の第１の電力消費量と、半導体スイッチ（Ｑ１～Ｑ４）の導通時の第２の電力消費量との差分が規定された範囲内になるように、第１の電力消費量を制御するゲート電圧制御部と、を備える。

明　細　書

発明の名称 ： パルス電源装置

技術分野

[0001] 本開示は、マルクス回路を用いたパルス電源装置に関する。

背景技術

[0002] 高電圧パルスを発生させる電源装置は、放電を利用した殺菌装置、水処理装置、レーザ発振器、排気ガス浄化装置、オゾン発生機、極端紫外光すなわちＥＵＶ（Extreme Ultra Violet）光源などに使用される。これらの装置は、電気エネルギーを極めて短い時間の間に放出し、瞬間的に極めて高いパルス電力、いわゆるパルスパワーを発生する。従来、パルスパワー電源に用いられていた気体放電スイッチは、寿命が短く、安定性が低いという課題があった。近年、パルスパワー電源は、半導体デバイスを用いたスイッチング回路である半導体スイッチング素子を使用することで、パルス波形を時間圧縮する圧縮回路を用いることなく短いパルス幅の高電圧パルスを実現できるようになり、電源の高周波化が可能となっている。

[0003] 例えば、特許文献１には、並列接続された多数のコンデンサを高電圧充電した後、半導体スイッチの動作によって前述のコンデンサを直列に接続して放電することで、充電電圧に対して直列接続されたコンデンサの数の分だけ高い電圧を発生することができるマルクス回路を用いた高電圧パルス発生装置についての技術が開示されている。特許文献１に記載の高電圧パルス発生装置は、各半導体スイッチを駆動するため、各半導体スイッチに対してゲート駆動用の絶縁されたスイッチング電源を備えている。

先行技術文献

特許文献

[0004] 特許文献1：特開２０２１－０３５１５９号公報

発明の概要

発明が解決しようとする課題

[0005] しかしながら、上記従来の技術によれば、スイッチング動作の有無によって、各半導体スイッチに流れるゲート電流が異なる。各ゲート駆動回路で必要な電圧が異なることで、スイッチング電源において電圧アンバランスが生じる。そのため、スイッチング電源が各ゲート駆動回路に供給する電圧を一定に制御することができずにゲート駆動回路に対して耐圧を超える電圧を印加してしまうと、ゲート駆動回路は故障してしまう可能性がある、という問題があった。

[0006] 本開示は、上記に鑑みてなされたものであって、マルクス回路の複数の半導体スイッチの駆動用に供給する電圧のアンバランスを抑制可能なパルス電源装置を得ることを目的とする。

課題を解決するための手段

[0007] 上述した課題を解決し、目的を達成するために、本開示のパルス電源装置は、複数のコンデンサと、複数のコンデンサを充電する直流電源と、直流電源と複数のコンデンサとを絶縁する複数の絶縁用インダクタと、導通状態のときに複数のコンデンサを直列接続するように配置され、放電するコンデンサを制御可能な複数の半導体スイッチと、複数の半導体スイッチを駆動する複数のゲートドライブ回路と、複数のゲートドライブ回路の動作を制御するための駆動信号を生成するゲート制御部と、複数のゲートドライブ回路に対して絶縁されたゲート電源を生成するゲート電源部と、を備える。ゲート電源部は、１次側が交流電源に接続され、２次側が複数のコンデンサの段数分多並列化された多出力トランスと、多出力トランスの２次側に接続され、半導体スイッチの非導通時の第１の電力消費量と、半導体スイッチの導通時の第２の電力消費量との差分が規定された範囲内になるように、第１の電力消費量を制御するゲート電圧制御部と、を備えることを特徴とする。

発明の効果

[0008] 本開示のパルス電源装置は、マルクス回路の複数の半導体スイッチの駆動用に供給する電圧のアンバランスを抑制可能である、という効果を奏する。

図面の簡単な説明

[0009] [図1]実施の形態１に係るパルス電源装置の構成例を示す図

[図2]実施の形態１に係るパルス電源装置のマルクス回路における半導体スイッチの動作タイミングと出力電圧波形との関係を示す図

[図3]実施の形態１に係るパルス電源装置が備えるゲート電源部の構成例を示す図

[図4]実施の形態１に係るパルス電源装置が備えるゲート電源部の多出力トランスの構成例を示す図

[図5]実施の形態１に係るパルス電源装置が備えるゲート電源部のゲート電圧制御部が備える電圧制御部の構成例を示す図

[図6]実施の形態１に係るパルス電源装置のマルクス回路における半導体スイッチの動作タイミングとゲート電源部のゲート電圧制御部における各電圧制御部のトランジスタの動作タイミングとの関係を示す図

[図7]実施の形態２に係るパルス電源装置が備えるゲート電源部のゲート電圧制御部が備える電圧制御部の構成例を示す図

発明を実施するための形態

[0010] 以下に、本開示の実施の形態に係るパルス電源装置を図面に基づいて詳細に説明する。

[0011] 実施の形態１.

図１は、実施の形態１に係るパルス電源装置１００の構成例を示す図である。パルス電源装置１００は、ゲート電源部１０と、ゲート制御部２０と、マルクス回路３０と、負荷Ｒ１と、を備える。マルクス回路３０は、直流電源ＶＤＣと、絶縁用インダクタＬ１～Ｌ４と、コンデンサＣ１～Ｃ４と、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４と、半導体スイッチＱ１～Ｑ４と、ダイオードＤ１～Ｄ４と、を備える。

[0012] ゲート電源部１０は、マルクス回路３０が備えるゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に対して半導体スイッチＱ１～Ｑ４を駆動するための駆動電源であるゲート電源を生成し、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に供給する。ゲート電源部１０は、ゲートドライブ回路ＧＡＴＥ１～Ｇ

ＡＴＥ４に対して絶縁されたゲート電源を生成する。ゲート電源部１０の詳細な構成および動作については後述する。

[0013] ゲート制御部２０は、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４の動作を制御するための駆動信号を生成する。ゲート制御部２０は、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に対する駆動信号を生成することによって、半導体スイッチＱ１～Ｑ４のオンオフを制御する。ゲート制御部２０は、制御部ＯＰＴ１～ＯＰＴ４を備える。ゲート制御部２０では、図１に示すように、制御部ＯＰＴ１がゲートドライブ回路ＧＡＴＥ１に対する駆動信号を生成し、制御部ＯＰＴ２がゲートドライブ回路ＧＡＴＥ２に対する駆動信号を生成し、制御部ＯＰＴ３がゲートドライブ回路ＧＡＴＥ３に対する駆動信号を生成し、制御部ＯＰＴ４がゲートドライブ回路ＧＡＴＥ４に対する駆動信号を生成する。

[0014] マルクス回路３０は、図１に示すように、直流電源ＶＤＣが複数の絶縁用インダクタＬ１～Ｌ４を通して複数のコンデンサＣ１～Ｃ４を並列に充電し、複数の半導体スイッチＱ１～Ｑ４を同期させて導通状態にすることで、全てのコンデンサＣ１～Ｃ４を直列に放電させ、負荷Ｒ１に対して高電圧を発生させる回路である。絶縁用インダクタＬ１～Ｌ４は、直流電源ＶＤＣとコンデンサＣ１～Ｃ４とを絶縁する。ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４は、ゲート制御部２０からの駆動信号に基づいて、ゲート電源部１０から供給されるゲート電源を用いて、半導体スイッチＱ１～Ｑ４を駆動する。半導体スイッチＱ１～Ｑ４は、マルクス回路３０において、導通状態のときにコンデンサＣ１～Ｃ４を直列接続するように配置され、放電するコンデンサＣ１～Ｃ４を制御可能である。

[0015] マルクス回路３０の段数は、図１の例では４段構成になっているが、段数は４段に限定されない。マルクス回路３０は、絶縁用インダクタＬｎ、コンデンサＣｎ、ゲートドライブ回路ＧＡＴＥｎ、半導体スイッチＱｎ、およびダイオードＤｎを一組としたモジュールを多段に接続することで、所望の高い電圧のパルスを発生させることが可能である。コンデンサＣｎなどの「ｎ

」は、マルクス回路３０の段数を最大値とする正の整数である。

[0016] パルス電源装置１００は、マルクス回路３０が備える全ての半導体スイッチＱ１～Ｑ４を同時に動作させる必要はなく、図２に示すように半導体スイッチＱ１～Ｑ４の動作タイミングを変えることで、所望の出力電圧波形に変えることが可能である。半導体スイッチＱ１～Ｑ４を動作させるとは、半導体スイッチＱ１～Ｑ４をオンすることであり、半導体スイッチＱ１～Ｑ４を導通させることである。図２は、実施の形態１に係るパルス電源装置１００のマルクス回路３０における半導体スイッチＱ１～Ｑ４の動作タイミングと出力電圧波形との関係を示す図である。図２において、上図は、半導体スイッチＱ１～Ｑ４のオンのタイミング、すなわちゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４が半導体スイッチＱ１～Ｑ４に対してオン、すなわち導通のゲート信号を出力したタイミングを示している。また、図２において、下図は、負荷Ｒ１にかかる電圧、すなわちマルクス回路３０からの出力電圧ｖを示している。図２に示すように、マルクス回路３０では、半導体スイッチＱ１～Ｑ４のうち、オン、すなわち導通した段数分だけ出力電圧ｖが加算される。マルクス回路３０は、例えば、半導体スイッチＱ１～Ｑ４のオンのタイミングを一定時間ずつ遅らせることで、階段状の電圧波形を発生させることができる。

[0017] なお、マルクス回路３０は、半導体スイッチＱｎがオフ、すなわち非導通の段ではダイオードＤｎが導通している。従って、マルクス回路３０は、半導体スイッチＱｎの誤動作が起こった場合でも、半導体スイッチＱｎが故障しづらいという特徴がある。

[0018] 半導体スイッチＱ１～Ｑ４は、ゲート制御部２０によって駆動信号が生成され、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４によって駆動される。ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４のゲート電源は、ゲート電源部１０によって生成される。半導体スイッチＱ１～Ｑ４は、高速化、低損失化、高電圧化などの需要により、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Tran

sistor）などが使用される。また、半導体スイッチＱ１～Ｑ４は、半導体材料を従来のＳｉ（Silicon）から、ＳｉＣ（Silicon Carbide）、ＧａＮ（Gallium Nitride）などに変更することによって、より高速化、低損失化、高電圧化などが可能となる。半導体スイッチＱ１～Ｑ４は、ＭＯＳＦＥＴが使用される場合、ＭＯＳＦＥＴがゲート電圧駆動型デバイスであるので、スイッチをオン、すなわち導通状態にするには、ソース電位に対してゲート電位をゲート閾値電圧以上にする必要がある。

[0019] マルクス回路３０では、半導体スイッチＱ１～Ｑ４がオン、すなわち導通した場合、半導体スイッチＱ１～Ｑ４のソース電位はそれぞれ異なり、対地アースであるＧＮＤからは高電圧となる。したがって、ゲート電源部１０は、対地アースであるＧＮＤから高耐圧で絶縁、すなわちフローティングされた電源がマルクス回路３０の段数分必要となる。

[0020] つぎに、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４にゲート電源を供給するゲート電源部１０の詳細な構成および動作について説明する。図３は、実施の形態１に係るパルス電源装置１００が備えるゲート電源部１０の構成例を示す図である。ゲート電源部１０は、インバータ回路１１と、多出力トランス１２と、ゲート電圧制御部１３と、を備える。

[0021] インバータ回路１１は、直流電源Ｖｇａｔｅと、スイッチング素子Ｑａ～Ｑｄと、を備える。インバータ回路１１は、直流電源Ｖｇａｔｅから出力される直流電圧を、スイッチング素子Ｑａ～Ｑｄのスイッチング動作によって交流電圧に変換する。なお、ゲート電源部１０において、インバータ回路１１の構成は図３の例に限定されない。インバータ回路１１は、交流電圧を出力可能であれば、図３とは異なる構成であってもよい。インバータ回路１１は、例えば、１００ｋＨｚ程度の高周波の交流電圧を多出力トランス１２に出力する交流電源である。

[0022] 多出力トランス１２は、１次側が共通でインバータ回路１１に接続され、２次側がマルクス回路３０の各段に対して独立したゲート電源を生成するトランスＴＲ１～ＴＲ４を備える。多出力トランス１２の１次側は、インバー

タ回路１１によって駆動される。多出力トランス１２の２次側は、マルクス回路３０の段数分並列化された構成になっている。多出力トランス１２は、１次側と２次側とが絶縁された構成であり、インバータ回路１１から出力される高周波の交流電圧から、マルクス回路３０の各段に対するゲート電源を生成する。多出力トランス１２は、インバータ回路１１が１００ｋＨｚ程度の高周波で交流電圧を出力することで、磁性体コアの小型化が可能である。多出力トランス１２は、小型の磁性体コアを使用することで、多出力トランス１２自体を小型化することができ、この結果、１次側と２次側との間の浮遊容量を低減することが可能である。

[0023] 多出力トランス１２は、１次側の１次巻線と２次側の２次巻線との距離を離して設置し、磁界でカップリングさせて電力を供給する。図４は、実施の形態１に係るパルス電源装置１００が備えるゲート電源部１０の多出力トランス１２の構成例を示す図である。多出力トランス１２は、図４に示すように、磁性体コア６２にはトロイダル形状のものを使用し、磁性体コア６２の中心部に１次側の１次巻線６３を通すことで、磁性体コア６２に巻き付けられた２次側の２次巻線６４との絶縁距離を取ることができる。なお、図４において、基板６１は磁性体コア６２などが実装されたものであり、多出力トランス１２は、マルクス回路３０の段数分の基板６１を備える。すなわち、多出力トランス１２は、トロイダル形状の磁性体コア６２および磁性体コア６２に巻き付けられた２次側の２次巻線６４が実装された基板６１を、マルクス回路３０の複数のコンデンサＣ１～Ｃ４の段数分備える。各基板６１の磁性体コア６２の貫通部分に１次側の１次巻線６３が通されている。また、多出力トランス１２は、１次巻線６３を１ターンまたは２ターン程度にして意図的に磁気結合を悪くすることで、１次側と２次側との間の浮遊容量を低減することが可能である。すなわち、多出力トランス１２において、１次側の１次巻線６３のターン数は１または２である。多出力トランス１２は、浮遊容量を下げることで、１次側と２次側との間でコモンモードノイズの伝搬がしにくくなる。

[0024] ゲート電圧制御部１３が備える電圧制御部１４～１７は、多出力トランス１２の２次側の出力端に接続される。図３の例では、電圧制御部１４は多出力トランス１２のトランスＴＲ１に接続され、電圧制御部１５は多出力トランス１２のトランスＴＲ２に接続され、電圧制御部１６は多出力トランス１２のトランスＴＲ３に接続され、電圧制御部１７は多出力トランス１２のトランスＴＲ４に接続されている。つぎに、ゲート電圧制御部１３が備える電圧制御部１４～１７の構成について説明する。電圧制御部１４～１７は同様の構成のため、ここでは、電圧制御部１４を例にして説明する。図５は、実施の形態１に係るパルス電源装置１００が備えるゲート電源部１０のゲート電圧制御部１３が備える電圧制御部１４の構成例を示す図である。電圧制御部１４は、ダイオードブリッジＤＢ１と、コンデンサＣ１１，Ｃ１２と、トランジスタＴ１１，Ｔ１２と、抵抗Ｒ１１，Ｒ１２と、ゲート電圧指令部５１と、論理反転部５２と、オペアンプＯＰ１と、を備える。

[0025] ダイオードブリッジＤＢ１は、多出力トランス１２のトランスＴＲ１から出力される交流電圧を整流する。コンデンサＣ１１は、ダイオードブリッジＤＢ１で整流後の整流後電圧を平滑する。

[0026] コンデンサＣ１１で平滑された平滑後電圧は、ダイオードブリッジＤＢ１から出力された整流後電圧よりも脈動分が低減されているが、まだ脈動分が含まれ、不安定である。そのため、電圧制御部１４は、トランジスタＴ１１のベース電流を、抵抗Ｒ１１，Ｒ１２およびオペアンプＯＰ１を用いてゲート電圧指令部５１によって指令された電圧に制御する出力電圧フィードバックを行う。これにより、電圧制御部１４は、安定したゲート電圧、すなわちゲート電源を生成する。電圧制御部１４は、ゲート電源のゲート電圧を、例えば、ゲートドライブ回路ＧＡＴＥ１が半導体スイッチＱ１を駆動するために必要な１５Ｖになるように制御する。電圧制御部１４は、トランジスタＴ１１を通過後にコンデンサＣ１２に蓄えられた電圧であるコンデンサＣ１２の両端電圧、すわなちトランジスタＴ１２の両端電圧を、ゲート電源としてマルクス回路３０のゲートドライブ回路ＧＡＴＥ１に供給する。

[0027] ここで、マルクス回路３０の一部の半導体スイッチＱｎが動作する、すなわちオンになると、ゲート電源部１０では、半導体スイッチＱｎがオンしている段の出力端のみに負荷がかかり、半導体スイッチＱｎがオフしている段の出力端の負荷は０である。ゲート電源部１０の出力端とは、図３に示すゲート電圧制御部１３が備える電圧制御部１４～１７の出力端、すなわち図３に示す出力電圧Ｖ１～Ｖ４の部分である。ゲート電源部１０は、多出力トランス１２の２次側の出力電圧、すなわちトランスＴＲ１～ＴＲ４の出力電圧がアンバランスになるので、上記のような制御だけでは、マルクス回路３０の各段に出力するゲート電源の出力を同じ電圧にできない。ゲート電源部１０は、上記のような制御だけでは、半導体スイッチＱｎのオンする段数に応じて出力電圧が異なるため、安定したゲート電圧、すなわちゲート電源を供給することが困難となる。

[0028] マルクス回路３０の段数が多くなるほどアンバランスの電圧傾斜が大きくなるので、パルス電源装置１００では、ゲート電源部１０からマルクス回路３０のゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に過電圧が印加されると、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４が故障に至る可能性がある。そのため、本実施の形態では、ゲート電圧制御部１３が備える電圧制御部１４～１７の出力端の負荷、すなわちゲート電源部１０の出力端の負荷を、マルクス回路３０の各段の半導体スイッチＱｎの動作によって制御する。ゲート電圧制御部１３は、多出力トランス１２の２次側に接続され、半導体スイッチＱｎの非導通時のゲート電圧制御部１３での第１の電力消費量と、半導体スイッチＱｎの導通時の半導体スイッチＱｎに起因するマルクス回路３０での第２の電力消費量との差分が規定された範囲内になるように、第１の電力消費量を制御する。すなわち、ゲート電圧制御部１３は、半導体スイッチＱ１～Ｑ４のオンオフに基づいて、マルクス回路３０の各段について、マルクス回路３０で電力が消費されないときは対応する電圧制御部１４～１７で電力を消費し、マルクス回路３０で電力が消費されるときは対応する電圧制御部１４～１７で電力を消費しないように制御する。

[0029] ゲート電圧制御部１３は、半導体スイッチＱ１～Ｑ４に対する駆動信号を生成するゲート制御部２０から、半導体スイッチＱ１～Ｑ４に対する駆動信号を取得する。ゲート電圧制御部１３は、取得した半導体スイッチＱ１～Ｑ４に対する各駆動信号を、対応する電圧制御部１４～１７に出力する。すなわち、電圧制御部１４～１７は、対応する半導体スイッチＱ１～Ｑ４に対する駆動信号をゲート制御部２０から取得する。

[0030] 例えば、電圧制御部１４は、ゲート制御部２０からゲートドライブ回路ＧＡＴＥ１に対するオフの駆動信号を取得すると、オフの駆動信号に応じて、論理反転部５２がトランジスタＴ１２をオンする制御信号をトランジスタＴ１２に出力する。論理反転部５２は、ゲートドライブ回路ＧＡＴＥ１がオフ、すなわち半導体スイッチＱ１のオフのタイミングに合わせて、トランジスタＴ１２の負荷抵抗が、半導体スイッチＱ１がオンのときのマルクス回路３０の負荷抵抗と同程度になるように、トランジスタＴ１２のベース電流を制御する。電圧制御部１４において、トランジスタＴ１２は、半導体スイッチＱ１がオフの場合、ダミー抵抗のようにふるまうことになる。

[0031] 一方、電圧制御部１４は、ゲート制御部２０からゲートドライブ回路ＧＡＴＥ１に対するオンの駆動信号を取得すると、オンの駆動信号に応じて、論理反転部５２がトランジスタＴ１２をオフする制御信号をトランジスタＴ１２に出力する。電圧制御部１４において、トランジスタＴ１２は、ゲートドライブ回路ＧＡＴＥ１がオン、すなわち半導体スイッチＱ１がオンの場合、ダミー抵抗のようにふるまう必要はない。そのため、論理反転部５２は、半導体スイッチＱ１のオンのタイミングに合わせて、トランジスタＴ１２の負荷抵抗が小さく、すなわち０に近くなるように、トランジスタＴ１２のベース電流を制御する。

[0032] なお、電圧制御部１４のトランジスタＴ１２のベース電流の制御方法については、トランジスタＴ１２での電力消費量とマルクス回路３０の半導体スイッチＱ１を駆動する際に生じる電力消費量とが同等になるようにトランジスタＴ１２によるダミー抵抗の抵抗値を調整する。トランジスタＴ１２の抵

抗値が大き過ぎると、ゲート電圧制御部１３での電力損失が大きくなって好ましくない。そのため、電圧制御部１４は、半導体スイッチＱ１が駆動していないときはトランジスタＴ１２のベース電流を下げて、トランジスタＴ１２をオフにする。

[0033] これにより、パルス電源装置１００のゲート電源部１０は、多出力トランス１２の２次側の多出力電圧、すなわちトランスＴＲ１～ＴＲ４の出力電圧がアンバランスすることなく安定するため、結果として、マルクス回路３０の各段に安定したゲート電源を供給することができる。

[0034] このように、ゲート電圧制御部１３は、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に対するゲート電源の出力端ごとにダミー抵抗の役割を担うことが可能なトランジスタＴ１２を有する。ゲート電圧制御部１３は、ゲート制御部２０から取得した駆動信号に基づいてトランジスタＴ１２に供給するベース電流を制御する。すなわち、ゲート電圧制御部１３は、駆動信号によって半導体スイッチＱｎを導通させるゲートドライブ回路ＧＡＴＥｎに対応する出力端のトランジスタＴ１２をオフにする。また、ゲート電圧制御部１３は、駆動信号によって半導体スイッチＱｎを非導通にするゲートドライブ回路ＧＡＴＥｎに対応する出力端のトランジスタＴ１２をオンにしてダミー抵抗となるトランジスタＴ１２の抵抗値を制御する。

[0035] 図６は、実施の形態１に係るパルス電源装置１００のマルクス回路３０における半導体スイッチＱ１～Ｑ４の動作タイミングとゲート電源部１０のゲート電圧制御部１３における各電圧制御部１４～１７のトランジスタＴ１２の動作タイミングとの関係を示す図である。図６は、ゲート電圧制御部１３の電圧制御部１４～１７が、マルクス回路３０において対応する半導体スイッチＱ１～Ｑ４がオフのときにトランジスタＴ１２をオンにし、マルクス回路３０において対応する半導体スイッチＱ１～Ｑ４がオンのときにトランジスタＴ１２をオフにする状態を示している。

[0036] 以上説明したように、本実施の形態によれば、パルス電源装置１００において、ゲート電源部１０は、マルクス回路３０の半導体スイッチＱ１～Ｑ４

のスイッチング動作の有無に係わらず、多出力トランス１２の各トランスＴＲ１～ＴＲ４における電流が一定となるように、ゲート電圧制御部１３によってゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に供給するゲート電源の出力端のトランジスタＴ１２によるダミー抵抗を制御する。これにより、ゲート電源部１０は、多出力トランス１２の出力電圧を一定に制御することができる。この結果、ゲート電源部１０は、マルクス回路３０の半導体スイッチＱ１～Ｑ４を駆動するためにゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に供給するゲート電源にアンバランスが生じず、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４の故障を防ぎ、パルス電源装置１００において安定した高電圧パルスを発生させることができる。このように、パルス電源装置１００は、マルクス回路３０の複数の半導体スイッチＱ１～Ｑ４の駆動用に供給する電圧のアンバランスを抑制可能である。

[0037] 実施の形態２.

実施の形態１では、ゲート電圧制御部１３の各電圧制御部１４～１７が、トランジスタを用いてマルクス回路３０の各段に供給するゲート電源が同じになるように制御していた。実施の形態２では、ゲート電圧制御部１３の各電圧制御部１４～１７が、トランジスタに替えてＭＯＳＦＥＴを用いる場合について説明する。以降の説明において、ＭＯＳＦＥＴを電解効果トランジスタまたは金属酸化膜半導体電解効果トランジスタと称する。

[0038] 実施の形態２において、パルス電源装置１００の構成は、図１に示す実施の形態１のときのパルス電源装置１００の構成と同様である。また、実施の形態２において、ゲート電源部１０の構成は、図３に示す実施の形態１のときのゲート電源部１０の構成と同様である。つぎに、ゲート電圧制御部１３が備える電圧制御部１４～１７の構成について説明する。電圧制御部１４～１７は同様の構成のため、ここでは、電圧制御部１４を例にして説明する。図７は、実施の形態２に係るパルス電源装置１００が備えるゲート電源部１０のゲート電圧制御部１３が備える電圧制御部１４の構成例を示す図である。電圧制御部１４は、ダイオードブリッジＤＢ１と、コンデンサＣ１１，Ｃ

１２と、電解効果トランジスタＭ１１，Ｍ１２と、ダイオードＤ１１と、インダクタＬ１１と、抵抗Ｒ１１，Ｒ１２と、論理反転部５２と、ゲート電圧指令部５３と、発信器５４と、オペアンプＯＰ２，ＯＰ３と、を備える。

[0039] ダイオードブリッジＤＢ１は、多出力トランス１２のトランスＴＲ１から出力される交流電圧を整流する。コンデンサＣ１１は、ダイオードブリッジＤＢ１で整流後の整流後電圧を平滑する。

[0040] コンデンサＣ１１で平滑された平滑後電圧は、ダイオードブリッジＤＢ１から出力された整流後電圧よりも脈動分が低減されているが、まだ脈動分が含まれ、不安定である。そのため、電圧制御部１４は、ダイオードＤ１１、インダクタＬ１１、抵抗Ｒ１１，Ｒ１２、オペアンプＯＰ２，ＯＰ３、および発信器５４を用いて、電解効果トランジスタＭ１１のスイッチングのパルス幅をゲート電圧指令部５３によって指令された幅に制御することにより出力電圧フィードバックを行う。これにより、電圧制御部１４は、安定したゲート電圧、すなわちゲート電源を生成する。電圧制御部１４は、電解効果トランジスタＭ１１、ダイオードＤ１１、およびインダクタＬ１１を通過後にコンデンサＣ１２に蓄えられた電圧であるコンデンサＣ１２の両端電圧、すわなち電解効果トランジスタＭ１２の両端電圧を、ゲート電源としてマルクス回路３０のゲートドライブ回路ＧＡＴＥ１に供給する。

[0041] 実施の形態１のときと同様、マルクス回路３０の一部の半導体スイッチＱｎが動作する、すなわちオンになると、ゲート電源部１０では、半導体スイッチＱｎがオンしている段の出力端のみに負荷がかかり、半導体スイッチＱｎがオフしている段の出力端の負荷は０である。ゲート電源部１０は、多出力トランス１２の２次側の出力電圧、すなわちトランスＴＲ１～ＴＲ４の出力電圧がアンバランスになるので、上記のような制御だけでは、マルクス回路３０の各段に出力するゲート電源の出力を同じ電圧にできない。ゲート電源部１０は、上記のような制御だけでは、半導体スイッチＱｎのオンする段数に応じて出力電圧が異なるため、安定したゲート電圧、すなわちゲート電源を供給することが困難となる。そのため、本実施の形態では、ゲート電圧

制御部１３が備える電圧制御部１４～１７の出力端の負荷、すなわちゲート電源部１０の出力端の負荷を、マルクス回路３０の各段の半導体スイッチＱｎの動作によって制御する。

[0042] ゲート電圧制御部１３は、半導体スイッチＱ１～Ｑ４に対する駆動信号を生成するゲート制御部２０から、半導体スイッチＱ１～Ｑ４に対する駆動信号を取得する。ゲート電圧制御部１３は、取得した半導体スイッチＱ１～Ｑ４に対する各駆動信号を、対応する電圧制御部１４～１７に出力する。すなわち、電圧制御部１４～１７は、対応する半導体スイッチＱ１～Ｑ４に対する駆動信号をゲート制御部２０から取得する。

[0043] 例えば、電圧制御部１４は、ゲート制御部２０からゲートドライブ回路ＧＡＴＥ１に対するオフの駆動信号を取得すると、オフの駆動信号に応じて、論理反転部５２が電解効果トランジスタＭ１２をオンする制御信号を電解効果トランジスタＭ１２に出力する。論理反転部５２は、ゲートドライブ回路ＧＡＴＥ１がオフ、すなわち半導体スイッチＱ１のオフのタイミングに合わせて、電解効果トランジスタＭ１２の負荷抵抗が、半導体スイッチＱ１がオンのときのマルクス回路３０の負荷抵抗と同程度になるように、電解効果トランジスタＭ１２のゲート電圧を制御する。電圧制御部１４において、電解効果トランジスタＭ１２は、半導体スイッチＱ１がオフの場合、ダミー抵抗のようにふるまうことになる。

[0044] 一方、電圧制御部１４は、ゲート制御部２０からゲートドライブ回路ＧＡＴＥ１に対するオンの駆動信号を取得すると、オンの駆動信号に応じて、論理反転部５２が電解効果トランジスタＭ１２をオフする制御信号を電解効果トランジスタＭ１２に出力する。電圧制御部１４において、電解効果トランジスタＭ１２は、ゲートドライブ回路ＧＡＴＥ１がオン、すなわち半導体スイッチＱ１がオンの場合、ダミー抵抗のようにふるまう必要はない。そのため、論理反転部５２は、半導体スイッチＱ１のオンのタイミングに合わせて、電解効果トランジスタＭ１２の負荷抵抗が小さく、すなわち０に近くなるように、電解効果トランジスタＭ１２のゲート電圧を制御する。

[0045] なお、電圧制御部１４の電解効果トランジスタＭ１２のゲート電圧の制御方法については、電解効果トランジスタＭ１２での電力消費量とマルクス回路３０の半導体スイッチＱ１を駆動する際に生じる電力消費量とが同等になるように電解効果トランジスタＭ１２によるダミー抵抗の抵抗値を調整する。電解効果トランジスタＭ１２の抵抗値が大き過ぎると、ゲート電圧制御部１３での電力損失が大きくなって好ましくない。そのため、電圧制御部１４は、半導体スイッチＱ１が駆動していないときは電解効果トランジスタＭ１２のゲート電圧を下げて、電解効果トランジスタＭ１２をオフにする。

[0046] これにより、パルス電源装置１００のゲート電源部１０は、多出力トランス１２の２次側の多出力電圧、すなわちトランスＴＲ１～ＴＲ４の出力電圧がアンバランスすることなく安定するため、結果として、マルクス回路３０の各段に安定したゲート電源を供給することができる。

[0047] このように、ゲート電圧制御部１３は、ゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に対するゲート電源の出力端ごとにダミー抵抗の役割を担うことが可能な電解効果トランジスタＭ１２を有する。ゲート電圧制御部１３は、ゲート制御部２０から取得した駆動信号に基づいて電解効果トランジスタＭ１２に供給するゲート電圧を制御する。すなわち、ゲート電圧制御部１３は、駆動信号によって半導体スイッチＱｎを導通させるゲートドライブ回路ＧＡＴＥｎに対応する出力端の電解効果トランジスタＭ１２をオフにする。また、ゲート電圧制御部１３は、駆動信号によって半導体スイッチＱｎを非導通にするゲートドライブ回路ＧＡＴＥｎに対応する出力端の電解効果トランジスタＭ１２をオンにしてダミー抵抗となる電解効果トランジスタＭ１２の抵抗値を制御する。

[0048] 以上説明したように、本実施の形態によれば、パルス電源装置１００において、ゲート電源部１０は、マルクス回路３０の半導体スイッチＱ１～Ｑ４のスイッチング動作の有無に係わらず、多出力トランス１２の各トランスＴＲ１～ＴＲ４における電流が一定となるように、ゲート電圧制御部１３によってゲートドライブ回路ＧＡＴＥ１～ＧＡＴＥ４に供給するゲート電源の出

力端の電解効果トランジスタＭ１２によるダミー抵抗を制御する。この場合においても、ゲート電源部１０は、実施の形態１のときと同様の効果を得ることができる。

[0049] 以上の実施の形態に示した構成は、一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

符号の説明

[0050] １０　ゲート電源部、１１　インバータ回路、１２　多出力トランス、１３　ゲート電圧制御部、１４～１７　電圧制御部、２０　ゲート制御部、３０　マルクス回路、５１，５３　ゲート電圧指令部、５２　論理反転部、５４　発信器、６１　基板、６２　磁性体コア、６３　１次巻線、６４　２次巻線、１００　パルス電源装置、Ｃ１～Ｃ４，Ｃ１１，Ｃ１２　コンデンサ、Ｄ１～Ｄ４，Ｄ１１　ダイオード、ＤＢ１　ダイオードブリッジ、ＧＡＴＥ１～ＧＡＴＥ４　ゲートドライブ回路、Ｌ１～Ｌ４　絶縁用インダクタ、Ｌ１１　インダクタ、Ｍ１１，Ｍ１２　電解効果トランジスタ、ＯＰ１～ＯＰ３　オペアンプ、ＯＰＴ１～ＯＰＴ４　制御部、Ｑ１～Ｑ４　半導体スイッチ、Ｑａ～Ｑｄ　スイッチング素子、Ｒ１　負荷、Ｒ１１，Ｒ１２　抵抗、Ｔ１１，Ｔ１２　トランジスタ、ＴＲ１～ＴＲ４　トランス、ＶＤＣ，Ｖｇａｔｅ　直流電源。

請求の範囲

[請求項1] 複数のコンデンサと、

前記複数のコンデンサを充電する直流電源と、

前記直流電源と前記複数のコンデンサとを絶縁する複数の絶縁用インダクタと、

導通状態のときに前記複数のコンデンサを直列接続するように配置され、放電する前記コンデンサを制御可能な複数の半導体スイッチと、

前記複数の半導体スイッチを駆動する複数のゲートドライブ回路と、

前記複数のゲートドライブ回路の動作を制御するための駆動信号を生成するゲート制御部と、

前記複数のゲートドライブ回路に対して絶縁されたゲート電源を生成するゲート電源部と、

を備え、

前記ゲート電源部は、

１次側が交流電源に接続され、２次側が前記複数のコンデンサの段数分多並列化された多出力トランスと、

前記多出力トランスの２次側に接続され、前記半導体スイッチの非導通時の第１の電力消費量と、前記半導体スイッチの導通時の第２の電力消費量との差分が規定された範囲内になるように、前記第１の電力消費量を制御するゲート電圧制御部と、

を備えることを特徴とするパルス電源装置。

[請求項2] 前記ゲート電圧制御部は、前記複数のゲートドライブ回路に対する前記ゲート電源の出力端ごとにダミー抵抗の役割を担うことが可能なトランジスタを有し、前記ゲート制御部から取得した前記駆動信号に基づいて前記トランジスタに供給するベース電流を制御し、

前記駆動信号によって前記半導体スイッチを導通させる前記ゲート

ドライブ回路に対応する前記出力端の前記トランジスタをオフにし、

前記駆動信号によって前記半導体スイッチを非導通にする前記ゲートドライブ回路に対応する前記出力端の前記トランジスタをオンにして前記ダミー抵抗となる前記トランジスタの抵抗値を制御する、

ことを特徴とする請求項１に記載のパルス電源装置。

[請求項3] 前記ゲート電圧制御部は、前記複数のゲートドライブ回路に対する前記ゲート電源の出力端ごとにダミー抵抗の役割を担うことが可能な金属酸化膜半導体電解効果トランジスタを有し、前記ゲート制御部から取得した前記駆動信号に基づいて前記金属酸化膜半導体電解効果トランジスタに供給するゲート電圧を制御し、

前記駆動信号によって前記半導体スイッチを導通させる前記ゲートドライブ回路に対応する前記出力端の前記金属酸化膜半導体電解効果トランジスタをオフにし、

前記駆動信号によって前記半導体スイッチを非導通にする前記ゲートドライブ回路に対応する前記出力端の前記金属酸化膜半導体電解効果トランジスタをオンにして前記ダミー抵抗となる前記金属酸化膜半導体電解効果トランジスタの抵抗値を制御する、

ことを特徴とする請求項１に記載のパルス電源装置。


[請求項4] 前記多出力トランスにおいて、前記１次側の１次巻線のターン数は１または２である、

ことを特徴とする請求項１から３のいずれか１つに記載のパルス電源装置。


[請求項5] 前記多出力トランスは、トロイダル形状の磁性体コアおよび前記磁性体コアに巻き付けられた前記２次側の２次巻線が実装された基板を、前記複数のコンデンサの段数分備え、各基板の前記磁性体コアの貫通部分に前記１次側の１次巻線が通されている、

ことを特徴とする請求項１から４のいずれか１つに記載のパルス電源装置。


[図1]


100
パルス電源装置
30
マルクス回路
10
20
ゲート
電源部
ゲート
制御部
V4
V3
V2
V1
OPT4
OPT3
OPT2
OPT1
L4
L3
L2
L1
GATE4
GATE3
GATE2
GATE1
Q4
Q3
Q2
Q1
C4
C3
C2
C1
D4
D3
D2
D1
R1
VDC


[図2]




[図3]


10
ゲート電源部
12
多出力
トランス
13
ゲート電圧
制御部
11
インバータ回路
電圧
制御部
V4
17
TR4
電圧
制御部
V3
16
TR3
電圧
制御部
V2
15
TR2
電圧
制御部
V1
14
TR1
Qa
Qd
Qc
Qb
Vgate
1次側
2次側


[図4]




[図5]


V1
14
T12
C12
R11
R12
T11
C11
OP1
DB1
ゲート
電圧
指令部
51
52
電圧制御部
20
ゲート
制御部

[図6]


Q1(GATE1)
Q2(GATE2)
Q3(GATE3)
Q4(GATE4)
時間t
T12-GATE1
T12-GATE2
T12-GATE3
T12-GATE4
時間t

[図7]


V1
14
M12
C12
R11
R12
L11
D11
M11
C11
OP3
OP2
52
DB1
54
OSC
53
ゲート
電圧
指令部
電圧制御部
20
ゲート
制御部

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2022/030295

A. CLASSIFICATION OF SUBJECT MATTER

H02M 9/04(2006.01)i; ***H02M 1/08***(2006.01)i
FI: H02M9/04 C; H02M1/08 C

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H02M9/04; H02M1/08

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2007-536890 A (STANGENES INDUSTRIES, INC.) 13 December 2007 (2007-12-13) entire text, all drawings	1-5
A	WO 2015/115226 A1 (AISIN AW CO., LTD.) 06 August 2015 (2015-08-06) entire text, all drawings	1-5
A	JP 8-37775 A (TOSHIBA CORP.) 06 February 1996 (1996-02-06) entire text, all drawings	1-5
A	JP 2006-116555 A (SANSHA ELECTRIC MFG. CO., LTD.) 11 May 2006 (2006-05-11) entire text, all drawings	1-5

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
28 September 2022	**11 October 2022**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2022/030295

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP 2007-536890 A	13 December 2007	US 2005/0248216 A1 entire text, all drawings US 2007/0139090 A1 US 2007/0146092 A1 WO 2006/137822 A2 WO 2008/106546 A2 WO 2008/109830 A1 CN 101124714 A KR 10-2007-0022065 A	
WO 2015/115226 A1	06 August 2015	JP 2015-142425 A US 2016/0329823 A1 entire text, all drawings CN 105934875 A	
JP 8-37775 A	06 February 1996	(Family: none)	
JP 2006-116555 A	11 May 2006	(Family: none)	

国際調査報告

国際出願番号
PCT/JP2022/030295

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H02M 9/04(2006.01)i; H02M 1/08(2006.01)i
FI: H02M9/04 C; H02M1/08 C

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H02M9/04; H02M1/08

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２２年
日本国実用新案登録公報	１９９６－２０２２年
日本国登録実用新案公報	１９９４－２０２２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
A	JP 2007-536890 A (スタンガネス インダストリーズ インコーポレイテッド) 13.12.2007 (2007-12-13) 全文，全図	1-5
A	WO 2015/115226 A1 (アイシン・エィ・ダブリュ株式会社) 06.08.2015 (2015-08-06) 全文，全図	1-5
A	JP 8-37775 A (株式会社東芝) 06.02.1996 (1996-02-06) 全文，全図	1-5
A	JP 2006-116555 A (株式会社三社電機製作所) 11.05.2006 (2006-05-11) 全文，全図	1-5

☐ Ｃ欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
“A” 特に関連のある文献ではなく、一般的技術水準を示すもの
“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
“O” 口頭による開示、使用、展示等に言及する文献
“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
“Y” 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
“&” 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
28.09.2022	11.10.2022

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
佐藤　匡 5G 9650

電話番号 03-3581-1101 内線 3526

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2022/030295

引用文献	公表日	パテントファミリー文献	公表日
JP 2007-536890 A	13.12.2007	US 2005/0248216 A1 全文，全図 US 2007/0139090 A1 US 2007/0146092 A1 WO 2006/137822 A2 WO 2008/106546 A2 WO 2008/109830 A1 CN 101124714 A KR 10-2007-0022065 A	
WO 2015/115226 A1	06.08.2015	JP 2015-142425 A US 2016/0329823 A1 全文，全図 CN 105934875 A	
JP 8-37775 A	06.02.1996	（ファミリーなし）	
JP 2006-116555 A	11.05.2006	（ファミリーなし）	