

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4457570号
(P4457570)

(45) 発行日 平成22年4月28日(2010.4.28)

(24) 登録日 平成22年2月19日(2010.2.19)

(51) Int. Cl.	F I		
HO 1 L 27/148 (2006.01)	HO 1 L 27/14		B
HO 4 N 5/335 (2006.01)	HO 4 N 5/335		F
HO 1 L 31/00 (2006.01)	HO 1 L 31/00		B

請求項の数 4 (全 16 頁)

(21) 出願番号	特願2003-91697 (P2003-91697)	(73) 特許権者	000002185
(22) 出願日	平成15年3月28日(2003.3.28)		ソニー株式会社
(65) 公開番号	特開2004-303773 (P2004-303773A)		東京都港区港南1丁目7番1号
(43) 公開日	平成16年10月28日(2004.10.28)	(74) 代理人	100122884
審査請求日	平成17年10月27日(2005.10.27)		弁理士 角田 芳末
		(74) 代理人	100113516
			弁理士 磯山 弘信
		(72) 発明者	唐澤 信浩
			東京都品川区北品川6丁目7番35号 ソニー株式会社内
		審査官	柴山 将隆

最終頁に続く

(54) 【発明の名称】 固体撮像素子及びその製造方法

(57) 【特許請求の範囲】

【請求項1】

画素を構成する受光センサ部が多数マトリクス状に配置され、
前記受光センサ部の各列に対して、それぞれ垂直方向に延びる垂直電荷転送部が設けられた固体撮像素子であって、

各前記垂直電荷転送部が、半導体基体内に形成された転送領域と、前記転送領域が形成された部分の前記半導体基体上に絶縁膜を介して形成された1枚の垂直転送電極とにより構成され、

前記垂直電荷転送部の転送領域と前記垂直転送電極とが同じ幅に形成され、

各前記垂直電荷転送部の前記受光センサ部と対向する部分に、前記受光センサ部から信号電荷を読み出すための読み出し用電極が、前記垂直電荷転送部の前記垂直転送電極とは独立して設けられ、

前記読み出し用電極が、前記受光センサ部の各行毎に電氣的に接続され、

前記垂直転送電極に一定間隔で電圧供給部が設けられ、前記電圧供給部を通じて、前記垂直転送電極の一部分に電圧が供給される

固体撮像素子。

【請求項2】

各前記受光センサ部の表面に透明電極が接続され、前記透明電極が前記受光センサ部の各行毎に連続して形成されている請求項1に記載の固体撮像素子。

【請求項3】

前記垂直転送電極に設けられた前記電圧供給部が、前記受光センサ部と同一基板に形成されたシフトレジスタに電氣的に接続されている請求項 1 に記載の固体撮像素子。

【請求項 4】

画素を構成する受光センサ部が多数マトリクス状に配置され、
前記受光センサ部の各列に対して、それぞれ垂直方向に延びる垂直電荷転送部が設けられ、

各前記垂直電荷転送部が 1 枚の垂直転送電極により構成された固体撮像素子を製造する方法であって、

半導体基体上に絶縁層を形成し、前記垂直電荷転送部となる部分の前記絶縁層を除去する工程と、

前記絶縁層をマスクとして用いて、前記半導体基体にイオン注入により前記垂直電荷転送部の転送領域となる半導体領域を形成する工程と、

その後、前記絶縁層の除去された部分に、前記垂直電荷転送部の前記垂直転送電極を形成する工程と、

前記絶縁層を除去する工程とを少なくとも有する
固体撮像素子の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、信号電荷を転送する電荷転送部を有する固体撮像素子及びその製造方法に係わる。

【0002】

【従来の技術】

CCD 固体撮像素子に代表される、信号電荷を転送する電荷転送部を有する固体撮像素子においては、信号電荷が各画素の受光センサ部（光電変換部・電荷蓄積部）から電荷転送部（転送レジスタ等）へ一度に又は複数回に分けて読み出され、電荷転送部中で前後の信号電荷と混合しないように転送される。

【0003】

従来の CCD 固体撮像素子の概略断面図（平面図）を図 8 に示す。

縦横に配設された受光センサ部 6 1 の各列に対応して垂直転送レジスタ 6 2 が設けられている。この垂直転送レジスタ 6 2 では、対応する列の各受光センサ部 6 1 からの信号電荷を読み出して垂直方向（図中上下方向）に転送する。

垂直転送レジスタ 6 2 には、信号電荷を転送する駆動を行うための転送電極 6 3 として、第 1 層の多結晶シリコン層による転送電極 5 3 と、第 2 層の多結晶シリコン層による転送電極 5 4 とが設けられている。第 1 層の多結晶シリコン層による転送電極 5 3 は、垂直方向に隣接する受光センサ部 6 1 間を水平方向（図中左右方向）に延びるように形成され、垂直転送レジスタ 6 2 上において図中下方に櫛歯状に延びる部分を有する平面形状（パターン）となっている。第 2 層の多結晶シリコン層による転送電極 5 4 は、垂直方向に隣接する受光センサ部 6 1 間を水平方向（図中左右方向）に延びるように形成され、垂直転送レジスタ 6 2 上において図中上方に櫛歯状に延びる部分を有する平面形状（パターン）となっている。そして、これら転送電極 5 3 , 5 4 により、各受光センサ部 6 1 が囲繞されている。

第 2 層の転送電極 5 4 は、その櫛歯状の部分が各受光センサ部 6 1 から垂直転送レジスタ 6 2 へ信号電荷を読み出す読み出し駆動をする読み出しゲート部となるものである。

【0004】

また、垂直転送レジスタ 6 2 の転送先側には、この垂直転送レジスタ 6 2 により垂直転送されてきた信号電荷を水平転送方向に転送する水平転送レジスタ（通常 1 個、複数の場合もある。）が設けられ、この水平転送レジスタの転送先側には、信号電荷を電圧に変換して出力する電荷検出部（図示せず）が設けられる。

【0005】

10

20

30

40

50

転送電極 6 3 (5 3 , 5 4) に対して、基本的には 4 相の垂直転送パルス V 1 , V 2 , V 3 , V 4 が印加され、それによって垂直転送レジスタ 6 2 における信号電荷の転送が行われる。第 1 層の転送電極 5 3 には垂直転送パルス V 2 又は V 4 が印加され、第 2 層の転送電極 5 4 には垂直転送パルス V 1 又は V 3 が印加される。このうち、第 2 層の転送電極 5 4 に印加される垂直転送パルス V 1 及び V 3 には、読み出し時には読み出しパルスが印加されるように構成される。これにより、読み出し時には、図 8 において矢印 7 1 で示すように、受光センサ部 6 1 から信号電荷が読み出される。

受光センサ部 6 1 から信号電荷が読み出された後には、4 相の垂直転送パルス V 1 , V 2 , V 3 , V 4 の印加により信号電荷の転送が行われる。

【 0 0 0 6 】

10

第 1 層の転送電極 5 3 及び第 2 層の転送電極 5 4 は、垂直転送レジスタ 6 2 における断面図を図 9 A に示すように、半導体基板例えばシリコン基板 5 1 上に、ゲート絶縁膜 5 2 を介して形成されている。また、これら転送電極 5 3 及び 5 4 は、図 8 及び図 9 A に示すように、垂直転送レジスタ 6 2 においては、端部が互いに上下に重なっていると共に、絶縁膜 5 5 により互いに絶縁されている。

そして、各転送電極 5 3 及び 5 4 に垂直転送パルス V 1 , V 2 , V 3 , V 4 を印加することにより、図 9 B ~ 図 9 H に示すように、信号電荷 5 6 が図中右方向に転送されていく。

【 0 0 0 7 】

従来は、このように、信号電荷が各画素の受光センサ部（光電変換部・電荷蓄積部）から垂直転送レジスタ等の電荷転送部へ一度に又は複数回に分けて読み出される構成となっていた（例えば特許文献 1 及び特許文献 2 参照。）。

20

【 0 0 0 8 】

【特許文献 1】

特開平 6 - 7 7 4 5 0 号公報（図 7）

【特許文献 2】

特開 2 0 0 2 - 2 7 0 8 1 1 号公報（図 7、図 8）

【 0 0 0 9 】

【発明が解決しようとする課題】

しかしながら、従来の固体撮像素子は、受光センサ部、電荷読み出し部、電荷転送部の各領域が、上述した平面配置とされているため、受光センサ部の面積を大きくすると電荷転送部が小さくなり、電荷転送部の面積を大きくすると受光センサ部が小さくなってしま

30

【 0 0 1 0 】

このことから、従来の固体撮像素子においては、単位画素サイズを縮小すると、電荷転送部の縮小による飽和出力の低下、又は受光センサ部の縮小による感度の低下の少なくともいずれかの問題が避けられないものとなっていた。

【 0 0 1 1 】

さらに、電荷転送部に複数の転送電極が設けられ、各転送電極間に各電極を絶縁するための絶縁膜による隙間が存在しているため、電荷転送を妨げるポテンシャルギャップが形成され、高速電荷転送の実現が困難になってしまっていた。

40

【 0 0 1 2 】

上述した問題の解決のために、本発明においては、画素サイズが縮小化されたときでも、十分な飽和出力及び感度を有すると共に信号電荷を高速で転送することが可能である固体撮像素子及びその製造方法を提供するものである。

【 0 0 1 3 】

【課題を解決するための手段】

本発明の固体撮像素子は、画素を構成する受光センサ部が多数マトリクス状に配置され、この受光センサ部の各列に対して、それぞれ垂直方向に延びる垂直電荷転送部が設けられ、各垂直電荷転送部が、半導体基体内に形成された転送領域と、この転送領域が形成さ

50

れた部分の半導体基体上に絶縁膜を介して形成された1枚の垂直転送電極とにより構成され、垂直電荷転送部の転送領域と垂直転送電極とが同じ幅に形成され、各垂直電荷転送部の受光センサ部と対向する部分に、受光センサ部から信号電荷を読み出すための読み出し用電極が、垂直電荷転送部の垂直転送電極とは独立して設けられ、この読み出し用電極が受光センサ部の各行毎に電氣的に接続され、垂直転送電極に一定間隔で電圧供給部が設けられ、この電圧供給部を通じて、垂直転送電極の一部分に電圧が供給されるものである。

【0014】

上記本発明の固体撮像素子において、さらに受光センサ部の表面に透明電極が接続され、この透明電極が受光センサ部の各行毎に連続して形成されている構成とすることが可能である。

10

【0015】

本発明の固体撮像素子の製造方法は、画素を構成する受光センサ部が多数マトリクス状に配置され、この受光センサ部の各列に対して、それぞれ垂直方向に延びる垂直電荷転送部が設けられ、各垂直電荷転送部が1枚の垂直転送電極により構成された固体撮像素子を製造する際に、半導体基体上に絶縁層を形成し、垂直電荷転送部となる部分の絶縁層を除去する工程と、この絶縁層をマスクとして用いて、半導体基体にイオン注入により垂直電荷転送部の転送領域となる半導体領域を形成する工程と、その後、絶縁層の除去された部分に垂直電荷転送部の垂直転送電極を形成する工程と、絶縁層を除去する工程とを少なくとも有するものである。

【0016】

上述の本発明の固体撮像素子の構成によれば、各垂直電荷転送部が1枚の垂直転送電極により構成されていることにより、垂直電荷転送部の転送領域において、ポテンシャル障壁を生じない。

20

従って、受光センサ部から読み出した信号電荷を、垂直電荷転送部の広い領域に蓄積させることが可能になり、垂直電荷転送部の最大電荷転送量を大きくすることが可能になる。しかも、ポテンシャル障壁を生じないので、垂直電荷転送部において、信号電荷を高速で転送することができる。

【0017】

また、各垂直電荷転送部の受光センサ部と対向する部分に、受光センサ部から信号電荷を読み出すための読み出し用電極が、垂直電荷転送部の垂直転送電極とは独立して設けられ、この読み出し用電極が受光センサ部の各行毎に電氣的に接続されていることにより、受光センサ部の各行毎に信号電荷の読み出しを行うことができ、信号電荷の読み出しと信号電荷の転送とをそれぞれ独立して制御することが可能になる。

30

【0018】

特に、受光センサ部の表面に透明電極が接続され、この透明電極が受光センサ部の各行毎に連続して形成されている構成としたときには、この透明電極から受光センサ部において生じた余剰電荷を排出することができ、この透明電極が受光センサ部の各行毎に連続して形成されているため、各行毎に余剰電荷の排出を行うことができる。

そして、読み出し用電極が各行毎に電氣的に接続され、各行毎に読み出しが行われるので、読み出しと余剰電荷の排出を各行毎に行って、各行の受光センサ部の蓄積時間を揃えることが可能になる。

40

【0019】

上述の本発明の固体撮像素子の製造方法によれば、絶縁層をマスクとして用いて、半導体基体にイオン注入により垂直電荷転送部の転送領域となる半導体領域を形成した後に、絶縁層の除去された部分に垂直電荷転送部の垂直転送電極を形成し、絶縁層を除去することにより、同じ絶縁層の除去された部分に上下に垂直転送電極と転送領域が形成される。従って、垂直転送電極と転送領域を自己整合して形成することが可能になる。

【0020】

【発明の実施の形態】

本発明の固体撮像素子は、画素を構成する受光センサ部が多数マトリクス状に配置され

50

、この受光センサ部の各列に対して、それぞれ垂直方向に延びる垂直電荷転送部が設けられた固体撮像素子であって、各垂直電荷転送部が、半導体基体内に形成された転送領域と、この転送領域が形成された部分の半導体基体上に絶縁膜を介して形成された1枚の垂直転送電極とにより構成され、垂直電荷転送部の転送領域と垂直転送電極とが同じ幅に形成され、各垂直電荷転送部の受光センサ部と対向する部分に、受光センサ部から信号電荷を読み出すための読み出し用電極が、垂直電荷転送部の垂直転送電極とは独立して設けられ、この読み出し用電極が受光センサ部の各行毎に電氣的に接続され、垂直転送電極に一定間隔で電圧供給部が設けられ、この電圧供給部を通じて、垂直転送電極の一部分に電圧が供給されるものである。

【0022】

また、上記本発明の固体撮像素子において、受光センサ部の表面に透明電極が接続され、この透明電極が受光センサ部の各行毎に連続して形成されている構成を可能とする。

【0023】

また、上記本発明の固体撮像素子において、垂直転送電極に設けられた電圧供給部が、受光センサ部と同一基板に形成されたシフトレジスタに電氣的に接続されている構成を可能とする。

【0025】

図1は、本発明の一実施の形態として、固体撮像素子の概略構成図(断面図)を示す。本実施の形態は、本発明をCSD構造の電荷転送部を有する固体撮像素子に適用したものである。

この固体撮像素子1は、受光センサ部2がマトリクス状に配置され、受光センサ部2の各列の一側に、垂直電荷転送部として、垂直方向(図中上下方向)Vに延びる垂直転送レジスタ3が設けられている。

【0026】

受光センサ部2は、それぞれが画素を構成するものであり、光を電荷に変換する光電変換部と、変換された電荷を蓄積する電荷蓄積部とを有する。

【0027】

本実施の形態の固体撮像素子1においては、特に、各垂直転送レジスタ3の転送電極(垂直転送電極)4を、単一の電極層(1枚の電極層)により構成している。

この転送電極4は、例えば高抵抗の多結晶シリコン膜により構成され、例えばノンドープの多結晶シリコン膜を形成した後に、低濃度の不純物のドーピングを行うことにより形成することができる。

この転送電極4により、CSD構造の垂直転送レジスタ3が構成されている。転送電極4の下にある、半導体基板又は半導体層には、信号電荷が転送される転送領域として、信号電荷が転送される転送チャネル(図示せず)が、転送電極4と自己整合して形成されている。

【0028】

高抵抗の転送電極4は、例えば数kΩ程度のシート抵抗とすればよい。

高抵抗にすることから、転送電極4を細くして抵抗が高くなっても問題ない。従って、垂直転送レジスタ3の幅を狭くして、その分受光センサ部2の面積の割合を大きくすることが可能になり、受光センサ部2の面積を1画素の領域の面積の70%程度にすることも可能になる。

【0029】

転送電極4は、各画素に対応する一定間隔のコンタクト部5において、それぞれ水平方向に延びる電圧供給線(配線)6とコンタクトさせることにより、転送電極4に電位の分布を与えて、転送電極4下の転送チャネル領域において、一般的なCCD構造の電荷転送部と同様に信号電荷の転送を行うことが可能な構成とする。

【0030】

電圧供給線6は、水平方向(図中左右方向)Hに延びる導線部と、垂直転送レジスタ3に沿って櫛歯状に垂直方向Vに延びる遮光部とを有している。

10

20

30

40

50

電圧供給線 6 の材料としては、光を遮ることができる、例えばアルミニウム、タングステン等の金属が用いられ、特に垂直転送レジスタ 3 に沿って形成された遮光部により、転送電極 4 の下の転送チャンネルに光が入射することを抑制することができる。

そして、導線部は、垂直方向 V の画素間の部分に配置形成されている。

また、下方方向に延びる遮光部に、前述した転送電極 4 と接続するためのコンタクト部 5 が設けられている。

【 0 0 3 1 】

また、本実施の形態の固体撮像素子 1 においては、各画素に対して、垂直転送レジスタ 3 を構成する転送電極（垂直転送電極）4 とは独立して、読み出し用電極 7 を設けている。即ち、この読み出し用電極 7 は、転送電極 4 とは図示しない絶縁膜により絶縁され、それぞれ独立して電圧を印加することができるように構成されている。

そして、読み出し用電極 7 は、画素（受光センサ部 2）の各列毎に、水平方向 H に延びる配線部 8 に連結されている。配線部 8 は、垂直方向 V の画素間の部分に配置され、電圧供給線 6 の導線部の下層に形成されている。

【 0 0 3 2 】

この読み出し用電極 7 の材料としては、例えば多結晶シリコンやタングステンシリサイド等の導電性の物質が挙げられる。

そして、読み出し用電極 7 は、垂直転送レジスタ 3 の図中右側の受光センサ部 2 から垂直転送レジスタ 3 の転送電極 4 に亘って形成され、転送電極 4 上に一部重なりをもって形成されている。

また、読み出し用電極 7 は、電圧供給線 6 の遮光部よりは下層（半導体基体側）に形成されている。

【 0 0 3 3 】

配線部 8 を通じて、各読み出し用電極 7 に、それぞれ読み出し電圧を印加することにより、受光センサ部 2 に蓄積された信号電荷を垂直転送レジスタ 3 の転送チャンネルに読み出すことができる。

各配線部 8 は、画素（受光センサ部 2）の各行に 1 本ずつ形成されているため、画素（受光センサ部 2）の行（ライン）毎に信号電荷の読み出しを行うことができる。

【 0 0 3 4 】

そして、配線部 8 を通じて読み出し用電極 7 に印加する読み出し電圧の態様を変えることにより、垂直方向 V に隣接する画素における信号電荷の混合、信号電荷の間引き、信号電荷を加算しない全画素読み出しのいずれにも対応することが可能になる。

【 0 0 3 5 】

受光センサ部 2 は、図中斜線で示す領域に形成されている。左右方向は転送電極 4 又は読み出し用電極 7 の端部まで、上下方向は電圧供給線 6 の下を除いた部分に形成されている。

【 0 0 3 6 】

さらに、本実施の形態の固体撮像素子 1 においては、受光センサ部 2 の表面上に透明電極 9 を設け、この透明電極 9 をコンタクト部 10 を介して受光センサ部 2 と電氣的に接続している。

この透明電極 9 は、各行（各ライン）毎に余剰電荷を排出するためのものであり、それぞれ受光センサ部 2 の各行毎に 1 本ずつ互いに独立して設けられている。

【 0 0 3 7 】

従来の CCD 固体撮像素子では、例えば基板側に余剰電荷を排出する縦型オーバーフロードレイン構造が採られている。この縦型オーバーフロードレイン構造を採用すると、全画素に対して一度に余剰電荷の排出が行われる。従来の CCD 固体撮像素子では、信号電荷の読み出しが全画素で一度に行われたり、一行おきに二度にわたって行われたりするため、信号電荷の読み出しの回数が少ない。このため、全画素の余剰電荷の排出が一度に行われても蓄積時間にほとんど差を生じないため、問題にはならない。

【 0 0 3 8 】

これに対して、本実施の形態の固体撮像素子 1 の構成においては、各ライン毎に設けられた読み出し用電極 7 によりライン毎に受光センサ部 2 の信号電荷の読み出しを行うため、一度に全画素に対して余剰電荷の排出を行ってしまうと、ライン毎に受光センサ部 2 の蓄積時間に差ができてしまい、読み出し順序の早いラインと読み出し順序の遅いラインとで蓄積時間が大きく違ってしまう。

そこで、本実施の形態の固体撮像素子 1 では、受光センサ部 2 の各ライン毎に 1 本ずつ互いに独立して透明電極 9 を設けており、これにより、各ラインの受光センサ部 2 の蓄積時間を同一にするように駆動することが可能になっている。

【 0 0 3 9 】

そして、透明電極 9 を、例えば読み出し用電極 7 と同期させて駆動することも可能である。

10

【 0 0 4 0 】

一方、受光センサ部 2 内の電荷蓄積部に蓄積される電荷量は、受光センサ部 2 の表面に接続された透明電極 9 の電位を任意の電圧とすることで制御される。

この透明電極 9 の電位を電荷蓄積部の電位より大きくすることにより、電荷蓄積部に蓄えられた電荷を全て排出することも可能である。

【 0 0 4 1 】

さらに、必要に応じて、カラーフィルタやオンチップマイクロレンズ等が配置されて固体撮像素子 1 が構成される。

【 0 0 4 2 】

なお、図示しない水平転送レジスタの構成は、従来の固体撮像素子と同様である。

20

【 0 0 4 3 】

次に、本実施の形態の固体撮像素子 1 の動作について説明する。

ここで、本実施の形態の固体撮像素子 1 の模式的平面図を図 2 に示す。

【 0 0 4 4 】

まず、受光センサ部 2 に入射した光は、受光センサ部 2 の光電変換部において電荷に変換され、電荷蓄積部に蓄積される。

次に、読み出し時に、受光センサ部 2 の電荷蓄積部に蓄積された信号電荷が、ライン毎に隣接した読み出し用電極 7 を経由して電荷転送路である転送チャネル（転送領域）に読み出される。

30

具体的には、配線部 8 を通じて読み出し用電極 7 に読み出しパルスが印加されることにより、同一ラインにある各受光センサ部 2 において、図 2 中矢印で示すように、受光センサ部 2 から垂直転送レジスタ 3 の転送電極 4 下にある転送チャネルに信号電荷の読み出しが行われる。

【 0 0 4 5 】

続いて、垂直転送レジスタ 3 の転送チャネルに読み出された信号電荷が順次水平転送レジスタへ転送される。

具体的には、転送電極 4 に接続された電圧供給線 6 に、図 2 中右側にあるシフトレジスタ 1 1 から順次電圧を印加することにより、転送電極 4 下の転送チャネルの電位が変動して、読み出された信号電荷が転送される。

40

シフトレジスタ 1 1 は、各電圧供給線 6 と接続されており、例えば固体撮像素子 1 と同一基板上に形成される。

なお、シフトレジスタ 1 1 の代わりに、外部基板に設けられた同様の機能を有する回路を用いて、電圧供給線 6 に電圧を供給するようにしてもよい。

電圧供給線 6 は、シフトレジスタ 1 1 もしくは外部基板からの電圧供給を受けて、高速に動作される。

【 0 0 4 6 】

このときの垂直転送レジスタ 3 の転送チャネル内における電荷転送を模式的に図 3 に示す。

まず、図 3 A に示すように、信号電荷 1 2 が左端部にある状態から、電圧供給により、図

50

3 B に示すように信号電荷 1 2 が移動し始める。

さらに、電圧供給を、各電圧供給線 6 から順次行っていくことにより、図 3 C 及び図 3 D に示すように、図中右側、実際には水平転送レジスタ側に、信号電荷を転送していくことができる。

【 0 0 4 7 】

また、電圧供給線 6 を通じて供給される電圧パルスの一形態を図 4 に示す。本実施の形態の固体撮像素子 1 では、電圧供給線 6 を画素（受光センサ部 2）のライン毎に 1 本ずつ設けているので、図 4 では、第 1 ライン、第 2 ライン、第 3 ライン、・・・第 n ライン（水平転送レジスタ側の最終ライン）というように、「ライン」という記載にしている。

【 0 0 4 8 】

一番水平転送レジスタから遠い第 1 ラインでは、最初に低いレベルの電圧 V_1 から高いレベルの電圧 V_2 にパルスが立ち上がる。このときシフトレジスタ 1 1 において電流 I が流れる。

以後は高いレベルの電圧 V_2 がしばらく保持される。この間は電流が流れないので、トータルの電流量を少なくすることができる。

そして、水平転送レジスタに信号電荷 1 2 が転送されると、低いレベルの電圧 V_1 に下がる。このときもシフトレジスタ 1 1 において電流 I が流れる。

【 0 0 4 9 】

第 2 ラインでは、第 1 ラインよりもある時間遅れて低いレベルの電圧 V_1 から高いレベルの電圧 V_2 にパルスが立ち上がる。以後高いレベルの電圧 V_2 がしばらく保持され、第 1 ラインと同じく水平転送レジスタに信号電荷 1 2 が転送されると、低いレベルの電圧 V_1 に下がる。この第 2 ラインでも、電圧の上下の際にシフトレジスタ 1 1 において電流が流れるが、この第 2 ライン以降は図示を省略する。

【 0 0 5 0 】

また、第 3 ラインでは、第 2 ラインよりもある時間遅れて低いレベルの電圧 V_1 から高いレベルの電圧 V_2 にパルスが立ち上がる。以後高いレベルの電圧 V_2 がしばらく保持され、第 1 ラインと同じく水平転送レジスタに信号電荷 1 2 が転送されると、低いレベルの電圧 V_1 に下がる。

そして、最終の第 n ラインでは、一番遅くに低いレベルの電圧 V_1 から高いレベルの電圧 V_2 にパルスが立ち上がり、第 1 ラインと同じく、水平転送レジスタに信号電荷 1 2 が転送されると低いレベルの電圧 V_1 に下がる。

このように第 1 ラインから第 n ラインの各電圧供給線 6 にパルス電圧が供給されることにより、図 3 に示したような信号電荷 1 2 の転送が行われる。

【 0 0 5 1 】

このようなパルス電圧により信号電荷 1 2 の転送を行うことにより、電圧パルスの上下の回数が低減されるため、信号電荷を転送する駆動に必要な電流が低減される。これは、前述したように、電圧パルスの立ち上がりの所と電圧パルスが下がる所だけ電流 I が流れるためであり、従来の 1 ライン送る毎に上下していた電圧パルスと比較して、大幅に電流量を低減することができる。

【 0 0 5 2 】

具体的に印加する電圧としては、例えば、低いレベルの電圧 V_1 を 0 V（接地電位）に、高いレベルの電圧 V_2 を + 5 V に、それぞれ設定することができる。

【 0 0 5 3 】

上述の本実施の形態の固体撮像素子 1 の構成によれば、垂直転送レジスタ 3 が 1 枚の転送電極 4 により構成されていることにより、画素毎の信号電荷が 1 枚の長い転送電極 4 で転送されるため、垂直転送レジスタ 3 の最大電荷転送量を大きくすることができる。また、垂直転送レジスタ 3 において、ポテンシャルギャップ（ポテンシャル障壁）が存在しなくなり、高速、低振幅で信号電荷を転送することができる。

特に、図 2 に示したように電圧供給線 6 への電圧供給を固体撮像素子 1 と同一基板上に形成されたシフトレジスタ 1 1 を用いることにより、電圧供給を高速で行い、信号電荷の転

10

20

30

40

50

送を高速に行うことができる。

このように、信号電荷の転送を高速に行うことができるため、転送中の信号電荷に偽信号（スミア）が混入されにくくなり、信号／雑音比を向上することが可能になる。

【0054】

また、電圧供給線6への電圧供給をシフトレジスタ11により行って、シフトレジスタ11から電圧供給線6に供給する電圧パルスを、図4に示したように、最初に高い電圧レベルV2に立ち上がり、高い電圧レベルV2を維持した後、垂直転送レジスタ3から水平転送レジスタに転送するときに低い電圧レベルV1に立ち下がる電圧パルスとすることが可能になる。

これにより、電流が流れるのが、パルスの立ち上げ時と立ち下げ時との合わせて2回だけになり、従来のCCD固体撮像素子の信号電荷の転送と比較して、電流量を大幅に低減することができる。

10

従って、固体撮像素子1の消費電力を低減することができる。

【0055】

また、転送電極4とは独立して、各受光センサ部2に対して読み出し用電極7を設けたことにより、各受光センサ部2から垂直転送レジスタ3への信号電荷の読み出しと、垂直転送レジスタ3における信号電荷の転送とをそれぞれ独立して制御することができる。

【0056】

また、読み出し用電極7を配線部8により、画素（受光センサ部2）のライン毎に接続していることにより、配線部8を通じて読み出し電圧を読み出し用電極7に印加して、ライン毎に受光センサ部2の信号電荷を読み出すことができる。このように、ライン毎に信号電荷を読み出すことにより、最大電荷転送量を大きくした垂直転送レジスタ3を利用して、各ラインの信号電荷を多く転送することができるため、受光センサ部2に蓄積される信号電荷を多くしても、読み出した信号電荷を転送することができる。

20

【0057】

さらに、読み出し電圧が印加される読み出し用電極7を適宜選択することにより、読み出しを行う画素の間引きや信号電荷の加算、並びに飛び越し走査等を任意に行うことができる。

【0058】

また、転送電極4が1枚の電極層で形成され、電圧供給線6から電圧が供給されている構成としているため、転送電極4を高抵抗の電極層とすることが可能になり、転送電極4の幅を縮小して抵抗が高くなることが許容される。これにより、転送電極4の幅の縮小に従って、電荷転送路である転送チャンネルの幅も縮小される。

30

さらに、転送チャンネルと転送電極4とを自己整合させて形成したことにより、特に転送チャンネルの幅を縮小することができる。

従って、転送電極4及び転送チャンネルの幅を縮小し、受光センサ部2の面積の相対的割合を増大させて、感度の向上を図ることができる。

【0059】

従来のCCD固体撮像素子では、遮光膜を転送電極の側面側も覆うように形成していた。これに対して、本実施の形態の固体撮像素子1では、転送電極4が狭くなっている分、遮光膜となる電圧供給線6の遮光部の幅も小さくなっている。これにより、受光センサ部2上の開口を相対的に広くすることができ、これによっても、感度の向上を図ることができる。

40

【0060】

そして、前述したように、垂直転送レジスタ3の最大電荷転送量を大きくしているため、飽和出力も大きくすることができることから、固体撮像素子1を縮小化したときでも、十分な飽和出力と感度を得ることが可能になる。

【0061】

また、受光センサ部2の表面に、受光センサ部2のライン毎に接続された透明電極9を接続したことにより、この透明電極9を用いて信号電荷の掃き捨て動作をライン毎に行うこ

50

とが可能になる。これにより、各ラインの受光センサ部 2 の蓄積時間を揃えることができる。

【 0 0 6 2 】

本実施の形態の固体撮像素子 1 は、例えば次のようにして製造することができる。製造工程の工程図を図 5 A ~ 図 7 J に示すが、図 5 A ~ 図 7 I は図 1 の A - A における断面図を示し、図 7 J は図 1 の B - B における断面図を示している。

【 0 0 6 3 】

まず、図 5 A に示すように、N 型のシリコン基板 2 1 の深部に P 型領域 2 2 を形成し、シリコン基板 2 1 の表面側に N 型領域 2 3 を形成する。なお、図 5 A において、シリコン基板 2 1 の表面には表面保護のための熱酸化膜 2 4 が形成されている。

10

【 0 0 6 4 】

その後、表面を覆って絶縁膜（例えばシリコン酸化膜）2 5 を厚く（例えば、膜厚 3 0 n m ~ 5 0 0 n m）成膜し、図 5 B に示すように、電荷転送路、即ち垂直転送レジスタ 3 となる部分のみ、絶縁膜 2 5 及び熱酸化膜 2 4 を除去する。

【 0 0 6 5 】

次に、熱酸化等の方法を用いて、電荷転送路となる部分に、絶縁膜 2 6 を例えば膜厚 5 n m ~ 9 0 n m で形成し、図 5 C に示すように、垂直転送レジスタ 3 とならない部分の絶縁膜 2 5 を利用して、自己整合的に絶縁膜 2 6 の下方のシリコン基板に対して、P 型領域 2 7 と、その上層の N 型領域 2 8 とをそれぞれ形成する。

なお、図 5 C 以降は熱酸化膜 2 4 の図示を省略している。

20

【 0 0 6 6 】

次に、図 5 D に示すように、この電荷転送路となる部分を十分に埋める膜厚（例えば、1 0 0 n m ~ 8 0 0 n m）の多結晶シリコン膜 2 9 を成膜する。この多結晶シリコン膜 2 9 は、成膜時に微量の不純物ドーピングを行う、または成膜後に不純物のイオン注入を行う、等の方法を用いて高抵抗の多結晶シリコン膜 2 9 とする。従来の固体撮像素子の転送電極の多結晶シリコン膜と比較して不純物濃度を充分小さく、例えば 1 0 0 分の 1 程度とする。

【 0 0 6 7 】

続いて、図 6 E に示すように、成膜された多結晶シリコン膜が電荷転送路とならない部分から完全に除去されるまで、エッチバック法や C M P（化学的機械的研磨）法等により、表面を平坦化する。これにより、電荷転送路となる部分に、多結晶シリコン膜 2 9 から成る転送電極 4 が形成される。

30

【 0 0 6 8 】

次に、図 6 F に示すように、転送電極 4 となった多結晶シリコン膜 2 9 を利用して、自己整合的に電荷転送路とならない部分の絶縁膜 2 5 を、ドライエッチング法等を用いて除去する。

【 0 0 6 9 】

次に、図 6 G に示すように、絶縁膜 3 0 を形成した後に、多結晶シリコン膜を成膜し、エッチングによりパターニングして読み出し用電極 7 を形成する。

このとき、パターニングにより、読み出し用電極 7 と共に、読み出し用電極 7 に連続した配線部 8 も同時に形成される。

40

【 0 0 7 0 】

さらに、図 6 H に示すように、この読み出し用電極 7 及び転送電極 4 を用いて、自己整合的にシリコン基板 2 1 の表面にイオン注入を行って、P⁺領域を形成し、受光センサ部 2 の光電変換部 3 1 を形成する。

この P⁺領域から成る光電変換部 3 1 の直下の N 型領域 2 3 が、受光センサ部 2 の電荷蓄積部となる。また、読み出し用電極 7 の下に残った N 型領域 2 3 が読み出し領域となる。そして、転送電極 4 と P 型領域 2 7 と N 型領域 2 8 により垂直転送レジスタ 3 が構成される。

【 0 0 7 1 】

50

次に、表面に絶縁膜（例えばシリコン酸化膜）32を成膜し、続いて光電変換部31の最表面に接続可能な部分の絶縁膜32を除去する。

続いて、透明導電材料を成膜した後に、図7Iに示すように、エッチング法等により所望の形状の透明電極9を形成する。

【0072】

次に、表面を覆って厚く絶縁膜（例えばシリコン酸化膜）33を成膜する。

続いて、転送電極4とのコンタクト部5となる所定の部分の絶縁膜33のみ、エッチングにより除去する。

その後、転送電極4に接続して配線層（例えばアルミニウム、タングステン）を成膜し、これをパターンエッチングして、電圧供給線6及びその転送電極4とのコンタクト部5を形成する。

10

さらに、上層に保護絶縁膜（例えばシリコン窒化膜、シリコン窒化酸化膜）34を成膜し、図7Jに断面図を示す画素構造を得ることができる。

【0073】

上述した製造方法によれば、垂直転送レジスタ3となる部分の厚い絶縁膜25を除去して、この絶縁膜25をマスクとして用いてイオン注入により垂直転送レジスタ3の転送領域等となるP型領域27及びN型領域28を形成し、その後絶縁膜25の除去された部分に転送電極4を形成し、絶縁膜25を除去していることにより、転送電極4と垂直転送レジスタ3の転送領域等となるP型領域27及びN型領域28とを自己整合して形成することができる。

20

これにより、これら転送電極4と垂直転送レジスタ3の転送領域等となるP型領域27及びN型領域28とを、共に狭い幅に形成することができる。

【0074】

なお、上述の製造工程の説明では、転送電極4や読み出し用電極7等の電極層を、多結晶シリコン膜により形成する、として説明を行っているが、タングステンシリサイド等の金属材料を用いて形成してもよい。また、各絶縁膜は、シリコン酸化膜以外のシリコン窒化酸化膜、シリコン窒化膜等でもよい。

【0075】

また、上述の製造工程の説明では、シリコン基板21の表面付近に垂直転送レジスタ3のN型領域28や光電変換部31のP⁺領域を形成しているが、シリコン基板21の代わりにその他の半導体基板を用いたり、また半導体基板上に半導体エピタキシャル層を形成した半導体基体を用いたりすることが可能である。

30

これらの半導体基板や半導体基体を用いた場合も、受光センサ部や垂直転送レジスタ等の各半導体領域を形成して、固体撮像素子を形成することができる。

【0076】

なお、上述した実施の形態では、転送電極4と転送領域が自己整合して形成され、また受光センサ部2が転送電極4や読み出し用電極7と自己整合して形成されていたが、本発明の固体撮像素子では、これらが必ずしも自己整合して形成されている構成に限定されているものではなく、それぞれ個別に形成されている場合も含まれる。

【0077】

また、上述した実施の形態では、電圧供給線6が画素（受光センサ部2）の1ラインに1本ずつ設けられていたが、1ラインに2本以上設けられた構成も可能である。このように電圧供給線6の本数を多くすると、信号電荷の転送をより細かく制御することが可能になる。ただし、画素間に複数の電圧供給線6を配置することが必要になるため、画素間が厚くなる。

40

いずれの本数にする場合においても、電圧供給線6と転送電極4とのコンタクト部5の間隔は、ほぼ一定間隔にすることが望ましい。

【0078】

上述の実施の形態では、受光センサ部2の最終ラインからすぐに水平転送レジスタに信号電荷が転送される構成、即ちIT（インターライン）方式の固体撮像素子の構成として、

50

信号電荷の転送の説明を行ったが、IT方式に限らず、受光センサ部2の最終ラインと水平転送レジスタとの間に電荷蓄積領域が設けられている構成、即ちFIT（フレームインターライン）方式の固体撮像素子にも、同様に本発明を適用することができる。

【0079】

本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

【0080】

【発明の効果】

上述の本発明の固体撮像素子によれば、最大電荷転送量を減少させることなく、単位画素面積に対する電荷転送路の面積を小さくすることができる。

10

これにより、受光センサ部（光電変換領域、電荷蓄積領域）を拡大して、感度の向上を図ることができるため、最大電荷蓄積量が大きく、かつ感度が高い固体撮像素子を実現することができる。

【0081】

また、垂直電荷転送部を1枚の電荷転送電極により構成しているため、電荷転送効率を低下させることなく、高速で信号電荷の転送を行うことが可能となるため、電荷転送中に偽信号（スミア）が混入されにくくなり、信号/雑音比を向上することができる。

このように高速で信号電荷の転送を行うことができ、スミアが少なくなるため、遮光膜を従来の固体撮像素子よりも小さくすることが可能になる。

【0082】

20

さらに、各受光センサ部の表面に透明電極が接続され、この透明電極が受光センサ部の各行毎に連続して形成されている構成としたときには、読み出し用電極と透明電極とによって、信号電荷の読み出し及び余剰電荷の掃き出しを任意の行毎に行うことができるため、飛び越し走査、信号電荷の加算、間引き読み出し等の特殊な走査を容易に行うことができる。

【0083】

上述の本発明の固体撮像素子の製造方法によれば、垂直電荷転送部の転送電極と転送領域とを自己整合して形成することができ、これらを共に狭い幅に形成することができる。

【図面の簡単な説明】

【図1】本発明の固体撮像素子の一実施の形態の概略構成図（平面図）である。

30

【図2】図1の固体撮像素子の模式的平面図である。

【図3】A～D 図1の固体撮像素子の垂直転送レジスタにおける信号電荷の転送を示す図である。

【図4】転送電極へ各ラインの電圧供給線を通じて供給される電圧パルスの一形態を示す図である。

【図5】A～D 図1の固体撮像素子の製造工程を示す工程図である。

【図6】E～H 図1の固体撮像素子の製造工程を示す工程図である。

【図7】I、J 図1の固体撮像素子の製造工程を示す工程図である。

【図8】従来の固体撮像素子の模式的平面図である。

【図9】A 図8の固体撮像素子の垂直転送レジスタに沿った断面図である。


40

B～H 図8の固体撮像素子の垂直転送レジスタにおける信号電荷の転送を示す図である。


【符号の説明】

1 固体撮像素子、2 受光センサ部、3 垂直転送レジスタ、4 転送電極、5、10 コンタクト部、6 電圧供給線、7 読み出し用電極、9 透明電極、11 シフトレジスタ、12 信号電荷


【図1】




【図2】




【図3】



【図4】



【 9 】



フロントページの続き

- (56)参考文献 特開昭62-265759(JP,A)
特開昭59-068969(JP,A)
特開平04-180374(JP,A)
特開平10-243294(JP,A)
特開2002-185864(JP,A)
特開昭63-302553(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 27/148
H01L 31/00
H04N 5/335