

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3607701号  
(P3607701)

(45) 発行日 平成17年1月5日(2005.1.5)

(24) 登録日 平成16年10月15日(2004.10.15)

(51) Int. Cl.<sup>7</sup>

G06F 9/34

F I

G06F 9/34 330

請求項の数 7 (全 24 頁)

(21) 出願番号	特願平5-502403	(73) 特許権者	トランスメタ コーポレイション
(86) (22) 出願日	平成4年7月8日(1992.7.8)		アメリカ合衆国 カリフォルニア州 95
(65) 公表番号	特表平6-501805		054 サンタ クララ フリーダム サ
(43) 公表日	平成6年2月24日(1994.2.24)		ークル 3940
(86) 国際出願番号	PCT/US1992/005720	(74) 代理人	弁理士 阿部 龍吉
(87) 国際公開番号	W01993/001543	(74) 代理人	弁理士 蛭川 昌信
(87) 国際公開日	平成5年1月21日(1993.1.21)	(74) 代理人	弁理士 内田 亘彦
審査請求日	平成11年7月6日(1999.7.6)	(74) 代理人	弁理士 菅井 英雄
(31) 優先権主張番号	726,773	(74) 代理人	弁理士 青木 健二
(32) 優先日	平成3年7月8日(1991.7.8)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 複数型レジスタ・セットを採用したRISCマイクロプロセッサ・アーキテクチャ

(57) 【特許請求の範囲】

【請求項1】

複数のモードで作動し、1ないし複数のオペランドに対して命令を実行して結果を生成するデータ処理システムに用いるデータ・レジスタ・ファイル装置であって、複数のレジスタ・バンクとデータ処理システムのモードに対応して前記各レジスタ・バンクのアクセスの切替えを行う切替え手段とを備え、

前記各レジスタ・バンクは、

シャドウ・レジスタ・サブセットと第1整数レジスタ・サブセットと第2整数レジスタ・サブセットとを含むnビットの整数レジスタ・セットと、

mビットのタイプ変更可能な浮動小数点レジスタ・セットと、

ブール・レジスタ・サブセットと1ビットのブールデータ・レジスタとを含むブール値を記憶するためのブール・レジスタ・セットと

によって構成され、

前記切替え手段は、前記モードに対応して、データ処理システムが第1モードで作動するときは前記第1整数レジスタ・サブセットと前記第2整数レジスタ・サブセットにアクセスを切替え、データ処理システムが第2モードで作動するときは前記第1整数レジスタ・サブセットと前記シャドウ・レジスタ・サブセットにアクセスを切替えることを特徴とするデータ・レジスタ・ファイル装置。

【請求項2】

前記第1整数レジスタ・サブセット、前記第2整数レジスタ・サブセット、前記タイプ変

更可能な浮動小数点レジスタ・セット、および前記ブール・レジスタ・サブセットは、それぞれオペランドまたは結果を記憶するための複数のデータ・レジスタを含み、前記複数のデータ・レジスタのそれぞれが同一構造であり、それぞれのセット内でオフセットとして個別にアドレス可能であることを特徴とする請求項 1 に記載のデータ・レジスタ・ファイル装置。

【請求項 3】

前記モードに対応して、データ処理システムが前記第 2 モードに切替わる時は前記ブール・レジスタ・サブセットの前記複数のデータ・レジスタ内のデータを前記 1 ビットのブールデータ・レジスタに書き込み、データ処理システムが前記第 1 モードに切替わる時は前記 1 ビットのブールデータ・レジスタ内のデータを前記ブール・レジスタ・サブセットに戻すための転送手段を含むことを特徴とする請求項 2 に記載のデータ・レジスタ・ファイル装置。

10

【請求項 4】

前記複数のデータ・レジスタのそれぞれが 2 個の書き込みポートと 5 個の読出しポートを含むことを特徴とする請求項 2 に記載のデータ・レジスタ・ファイル装置。

【請求項 5】

前記第 1 整数レジスタ・サブセット、前記 m ビットのタイプ変更可能な浮動小数点レジスタ・セット、および前記ブール・レジスタ・サブセットがそれぞれ、一定の結線論理値を有するデータ・レジスタを含むことを特徴とする請求項 2 に記載のデータ・レジスタ・ファイル装置。

20

【請求項 6】

n、m および l がそれぞれ 32、64、および 32 であることを特徴とする請求項 1 に記載のデータ・レジスタ・ファイル装置。

【請求項 7】

前記モードに対応して、データ処理システムが前記第 1 モードで作動する時は前記ブール・レジスタ・サブセットにアクセスを切替え、データ処理システムが前記第 2 モードで作動する時は前記 1 ビット・ブールデータ・レジスタにアクセスを切替えるための第 2 の切替え手段を有することを特徴とする請求項 1 に記載のデータ・レジスタ・ファイル装置。

【発明の詳細な説明】

30

発明の背景

発明の分野

本発明は一般的にはマイクロプロセッサに関し、さらに具体的には、複数の対称レジスタ・セットを備えた RISC マイクロプロセッサに関する。

以下に列挙した米国特許出願は本件特許出願と同時に米国特許出願され、係属中のものであるが、これらの米国特許出願に開示されており、かつそれぞれに対応して出願された日本での特許出願に開示されている事項は、その出願番号を本明細書で引用することにより本明細書の一部を構成するものとする。

1. 発明の名称「高性能 RISC マイクロプロセッサ・アーキテクチャ」(High-Performance RISC Microprocessor Architecture) SC/SerialNo.07/727,006、1991年 7 月 8 日出願、発明者 Le T.Nguyen 他、およびこれに対応する特願平 5 - 502150 号(特表平 6 - 501122 号公報)。
2. 発明の名称「拡張可能 RISC マイクロプロセッサ・アーキテクチャ」(Extensible RISC Microprocessor Architecture) SC/SerialNo.07/727,058、1991年 7 月 8 日出願、発明者 Le T.Nguyen 他、およびこれに対応する特願平 5 - 502153 号(特表平 6 - 501124 号公報)。
3. 「アーキテクチャ上の依存関係を隔離した RISC マイクロプロセッサ・アーキテクチャ」(RISC Microprocessor Architecture with Isolated Architectural Dependencies) SC/SerialNo.07/726,744、1991年 7 月 8 日出願、発明者 Le T.Nguyen 他、およびこれに対応する特願平 5 - 502152 号(特表平 6 - 502034 号公報)。

40

50

4. 発明の名称「高速トラップと例外状態をインプリメントしたRISCマイクロプロセッサ・アーキテクチャ」(RISC Microprocessor Architecture Implementing Fast Trap and Exception State) SC/SerialNo.07/726,942、1991年7月8日出願、発明者Le T.N. guyen他、およびこれに対応する特願平5 - 502154号(特表平6 - 502035号公報)。

5. 発明の名称「シングル・チップ・ページ・プリンタ・コントローラ」(Single Chip Page Printer Controller) SC/SerialNo.07/726.929、1991年7月8日出願、発明者Derek J.Lentz他、およびこれに対応する特願平5 - 502149号(特表平6 - 501586号公報)。

6. 発明の名称「複数の異種プロセッサをサポートすることのできるマイクロプロセッサ・アーキテクチャ」(Microprocessor Architecture Capable of Supporting Multiple Heterogeneous Processors) SC/SerialNo.07/726,893、1991年7月8日出願、発明者Derek J.Lentz他、およびこれに対応する特願平5 - 502151号(特表平6 - 501123号公報)。

なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願07/726,773号の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部を構成するものとする。

#### 背景の説明

マイクロプロセッサをベースとするコンピュータ・システムは、主メモリ記憶装置および補助永続記憶装置の通常の補強に加えて、1つまたは2つ以上の汎用データ・レジスタ・1つまたは2つ以上のアドレス・レジスタ、および1つまたは2つ以上のステータス(状況)フラグをも備えているのが代表的である。従来のシステムには、整数データを格納しておくための整数レジスタと浮動小数点データを格納しておくための浮動小数点レジスタを備えているものもある。ステータス・フラグは、最近に実行されたオペレーションの結果としてのある種の条件を示すために使用されているのが代表的である。一般的には、ステータス・フラグとしては、前のオペレーションにおいて、キャリー(桁上げ)が生じたか否か、負数が生じたか否か、および/またはゼロが生じたか否かを示すものがある。これらのフラグは、プログラム制御のフロー(流れ)内の条件付きブランチ(分岐)の結果を判定する際に役立っている。例えば、1番目の数を2番目の数と比較し、これらの2つの数が等しいことを条件として、あるサブルーチンへブランチしたい場合には、マイクロプロセッサは他方から一方を減算し、該当する条件フラグをセットまたはクリアすることによって2つの数を比較することができる。減算の結果の数値はストアしておく必要はない。そのあと、ゼロ・フラグのステータスを条件として、条件付きブランチ命令を実行させることができる。この方式は簡単に実現できるが、柔軟性と威力に欠けている。いったん比較が行われると、該当のフラグに基づく条件付きブランチを行う前に、それ以後の数値その他のオペレーションを行うことができない。もし行くと、比較の結果得た条件フラグ値を途中で置かれた命令が重ね書きするので、正しくないブランチが行われることになる。この方式は、上に示した単純な等価比較例とは異なり、もっと複雑なブランチ・テストを行うことが望ましい場合には、さらに複雑になる。

例えば、1番目の数が2番目の数より大で、3番目の数が4番目の数より小で、5番目の数が6番目の数と等しい、という条件が満たされたときだけ、プログラムをサブルーチンにブランチさせる場合を考えてみる。この場合、従来のマイクロプロセッサでは、条件付きブランチが途中で大量に配置された長い比較の列を実行する必要がある。比較とブランチがシリアルになったこの方式の特に望ましくない特徴は、命令がパイプライン化したどのマイクロプロセッサにも観察されている。

パイプライン方式マイクロプロセッサでは、どの時点においても2つ以上の命令が実行されており、複数の命令がどの瞬間においても異なる実行ステージに置かれている。これにより、スループットが大幅に向上している。代表的なパイプライン方式マイクロプロセッサでは、パイプライン・ステージは、(a)命令のフェッチ、(b)命令のデコード、(c)命令のオペランドの取得、(d)命令の実行、(e)結果のストアからなっている。問題が起こるのは、条件付きブランチ命令がフェッチされるときである。そのようなケー

スとして、オペランドをまだパイプラインに残っているオペレーションから得るものとする場合に、オペランドがまだ計算されていないので、条件付きブランチの条件がまだテストできない場合がある。この結果、「パイプライン停止」(pipeline stall)が起こり、プロセッサの速度が大幅に低下することになる。

従来のマイクロプロセッサ・ベースのシステムのもう1つの欠点は、いかなるデータ・タイプ(データ型)であっても、レジスタ・セットが1つしか備わっていないことである。従来のアーキテクチャでは、どのデータ・タイプにおいても、レジスタの個数を増やすことが望ましいために、どのタイプのレジスタ・セットの場合であっても、そのセットを大きくすることだけが解決策であった。この結果、アドレス指定上の問題、アクセス衝突という問題、および対称上の問題が起こり得る。

10

同じように注目すべきことは、従来のアーキテクチャでは、どのレジスタ・セットの場合も、数値データ・タイプが1つに限定されていることである。種々の従来システムでは、汎用レジスタに格納できるのは、数値データかアドレス「データ」のどちらかである。しかし、本明細書で用いている「データ」の用語にはアドレスは含まれていない。そのようにした意図を理解しやすくするために、2つの従来システムを参照して説明する。インテル8085マイクロプロセッサは、数値データの2バイトか1個の2バイト・アドレスのどちらかを格納するために使用できるレジスタ・ペア“HL”を備えている。本発明による改善はこの問題を対象にしていない。もう1つはインテル80486マイクロプロセッサであり、これは整数データ型の汎用レジスタ・セットと浮動小数点レジスタ・セットを備えているが、各セットはそれぞれのデータ・タイプが限定されており、少なくとも算術論理演算ユニットが直接にレジスタを使用することを目的としている。

20

このことは、マイクロプロセッサが両方のデータ・タイプと係わりがないオペレーション(演算)を実行するときは、使用可能なチップ・エリアなどの、マイクロプロセッサの資源を無駄に消費することになる。例えば、ユーザ・アプリケーションは専ら整数型オペレーションと係わりがあることが多く、浮動少数点型オペレーションを実行することはまったくくない。この種のユーザ・アプリケーションが浮動少数点レジスタを備えた従来のマイクロプロセッサ(80486など)で実行されるときは、これらの浮動小数点レジスタはその全実行期間中遊んだままになっている。

従来のマイクロプロセッサのレジスタ・セット・アーキテクチャのもう1つの問題は、ユーザ・アプリケーションとオペレーティング・システム・カーネルのようにアクセス特権レベルが高いエンティティとの間でコンテキスト・スイッチングまたはステート・スイッチングを行うときに観察されている。マイクロプロセッサ内の制御がコンテキスト、モード、またはステートをスイッチするとき、制御が渡されたオペレーティング・システム・カーネル(kernel)または他のエンティティは、ユーザ・アプリケーションがオペレーションに使用したのと同じデータについてオペレーションしないのが普通である。従って、データ・レジスタには、制御を受け取った新しいエンティティには無用なデータ値が格納されるが、その値はユーザ・アプリケーションに制御が返されるまで残しておくなければならないのが普通である。カーネルは、一般的には、独自に使用するレジスタをもっていないなければならないが、どのレジスタが現在ユーザ・アプリケーションによって使用中であるかをカーネルに知らせる方法がない。自身のデータ用にスペースを確保するためには、カーネルはスワップ・アウトするか、さもなければ、レジスタのあらかじめ定められたサブセットの内容をストアしなければならない。この結果、特に、カーネルが制御を繰返し要求し、制御を保持している期間が短時間の場合には、オーバヘッドとして負担すべき処理時間の損失が膨大なものとなる。

30

40

上記に関連して注目すべきことは、従来のマイクロプロセッサでは、「大規模な」コンテキスト・スイッチを行う必要があるとき、マイクロプロセッサが一般的に大多数の処理サイクルを含めて、さらに大量の処理資源を拡張し、全データとステート情報をセーブしてからスイッチを行う必要があったことである。コンテキストをスイッチ・バックするときは、システムを以前の状態に復元するために、パフォーマンスを犠牲にするという代価を払わなければならない。例えば、マイクロプロセッサが2つのユーザ・アプリケーシ

50

ョンを実行する場合、各アプリケーションが各データ・タイプのレジスタの完全な補強を必要とし、しかも条件設定オペレーションや数値計算の種々のステージに置かれていると、一方のユーザ・アプリケーションから他方へスイッチするたびに、スワッピングを行うか、さもなければシステム内のすべてのデータ・レジスタとステート・フラグの内容をセーブしておく必要がある。この結果、オペレーションに伴うオーバーヘッドが大量に発生することは明らかであり、特に、レジスタをセーブしておく必要のある主記憶装置や補助記憶装置がマイクロプロセッサ自体よりも著しく低速の場合には、大幅な性能低下をもたらすことになる。

以上の事実から明らかになったことは、複合条件 (complex condition) を構成する各種条件を途中で条件付きブランチを介在させないで計算することを可能にする、改良型マイクロプロセッサ・アーキテクチャを開発することが望ましいことである。さらに、明らかになったことは、多数の単純な条件を並列に計算できるようにすることが望ましく、そうすれば、マイクロプロセッサのスループットが向上することである。

10

また、明らかになったことは、どのデータ・タイプの場合も、レジスタ・セットを複数にすることが望ましいことである。

さらに、望ましいことは、使用可能な整数レジスタが必要とする整数データ量を最適に格納するのに不十分であった場合に、マイクロプロセッサの浮動小数点レジスタを整数レジスタとして使用できるようにすることである。特に、明らかになったことは、このようなタイプ変更をユーザ・アプリケーションには完全に見えない (transparent) ようにすることが望ましいことである。

20

また、非常に望ましいことは、ユーザ・レジスタのサブセットを使用するのではなく、カーネルが使用するために予約した専用レジスタ・サブセットを備えたマイクロプロセッサを開発し、この新しいレジスタ・セットを、これらのレジスタによって代用されたレジスタ・サブセットと全く同じようにアドレス指定できるようにすることであり、そうすれば、カーネルがユーザ・アプリケーションと同じレジスタ・アドレス指定方式を使用できることである。さらに明らかになったことは、マイクロプロセッサの資源を最大限に利用するためには、2つのレジスタ・サブセット間の切替えをマイクロプロセッサのオーバーヘッドとなるサイクルを必要としないで行うことが望ましい。

もう1つ明らかになったことは、「大規模な」コンテキスト・スイッチを最小のオーバーヘッドで行えるようにするマイクロプロセッサ・アーキテクチャにすることが望ましいことである。これに関連して望ましいことは、各タイプのレジスタ・セットのバンクを複数にすることを可能にするアーキテクチャにすることであり、そうすれば、2つまたはそれ以上のユーザ・アプリケーションをマルチタスキング環境で、あるいはその他の「同時実行」モードで、稼働させることができ、各ユーザ・アプリケーションは少なくともレジスタの1バンク全体に独占的にアクセスできることである。また、明らかになったことは、レジスタ・アドレス指定方式を、レジスタ・バンク間ではなく、ユーザ・アプリケーション間で同じにすることが望ましく、そうすれば、ユーザ・アプリケーションを可能な限り単純化することができ、また、レジスタ・バンク間の切替えをハードウェアでサポートしたシステムにすれば、ユーザ・アプリケーションは現在使用中のレジスタ・バンクがどれであるかを意識しないで済み、また他のレジスタ・バンクや他のユーザ・アプリケーションの存在さえも意識しないで済むことである。

30

40

本発明の上記およびその他の利点は、添付図面を参照して詳述する本発明の説明および請求の範囲から理解されるはずである。

#### 発明の概要

本発明によるレジスタ・ファイル・システムは、整数レジスタの第1サブセットと第2サブセットおよびシャドウ・サブセット (shadow subset) を含む整数レジスタ・セット、整数レジスタまたは浮動小数点レジスタとして個別的に使用できるタイプ変更可能 (re-tytable) なレジスタ・セットおよび個別的にアドレス可能なブール・レジスタのセットを備えている。

本発明は整数機能ユニット (integer functional unit) と浮動小数点機能ユニット (flo

50

ating point functional unit) を備え、これらのユニットは整数レジスタ・セットをアクセスする整数命令を実行し、複数のモードで動作する。どのモードにおいても、命令は、整数レジスタの第1サブセットへの通常アクセス権が許可されている。第1モードでは、命令は、第2サブセットへの通常アクセス権が許可されている。しかし、第2モードでは、第2サブセットへのアクセスを試みる命令には、第2サブセットではなく、シャドウ・サブセットをアクセスする許可が与えられる。これは、命令には見えない (transparent) 形で行われる。従って、どのモードで実行されるかを意識しないでルーチンを書くことができ、システム・ルーチン (これは第2モードで実行される) は、少なくとも第2サブセットを見かけ上自由に使用することができるので、第2サブセットの内容 (第1モードで実行されているユーザ・プロセスが使用中の場合がある) をセーブするとき

に生じるオーバヘッドを負担しないで済む。  
本発明によれば、さらに複数の整数レジスタ・セットが用意されている。これらのレジスタ・セットは、命令中のフィールドで指定されるようにして、個別的にアドレス指定が可能である。レジスタ・セットは読取りポートと書込みポートを含んでおり、これらはマルチプレクサによってアクセスされる。この場合、マルチプレクサはレジスタ・セットの内容、つまり、命令中のフィールドの指定によって制御される。

これらの整数レジスタ・セットの1つは、浮動小数点レジスタ・セットとしても使用可能である。本発明の1実施例では、このセットは倍精度浮動小数点データを収容するために64ビット幅になっているが、下位の32ビットだけが整数命令によって使用される。

本発明によれば、ブール演算を実行するための機能ユニットが備わっており、さらに、ブール演算の結果を保持しておくためのブール・レジスタ・セットが用意されているので、専用の固定ロケーション・ステータス・フラグが不要になっている。整数機能ユニットと浮動小数点機能ユニットは数値比較命令を実行し、これらの命令は比較の結果を収めておくブール・レジスタをそれぞれ指定している。ブール機能ユニットはブール組合せ命令 (Boolean combinational instruction) を実行し、そのソースと宛先はブール・レジスタ・セットの中の指定されたレジスタになっている。従って、本発明によれば、複合 (complex) ブール機能の1つの結果だけで条件付きブランチを実行できるので、複合ブール機能の基本的部分間に条件付きブランチを介在させる必要がなく、データ・プロセッサにおけるパイプライン混乱 (pipeline disruption) を最小にすることができる。

最後に、システムには複数の同種レジスタ・バンクが設けられている。バンクはどのプロセスまたはルーチンにも割り振ることができるので、ルーチン内の命令はどのバンクで実行されるかを指定しないで済むようになっている。

#### 【図面の簡単な説明】

第1図は、本発明のマイクロプロセッサの命令実行ユニットを示すブロック図であり、レジスタ・ファイルの要素を示している。

第2図～第4図は、それぞれ第1図に示した命令実行ユニットの浮動小数点、整数およびブール部分を示す簡略ブロック図である。

第5図～第6図は、それぞれ浮動小数点および整数部分を示す詳細図であり、レジスタ・セット間の選択手段を示している。

第7図は、第1図に示した命令実行ユニットによって実行可能なマイクロプロセッサ命令ワード例のフィールドを示す図である。

#### 好適実施例の詳細な説明

##### 1. レジスタ・ファイル

第1図は、本発明によるRISC (縮小命令セット計算) の命令実行ユニット (IEU) 10の基本構成要素を示す図である。IEU 10はレジスタ・ファイル12と実行エンジン14を備えている。レジスタ・ファイル12は1つまたは2つ以上のレジスタ・バンク16-0 ~ 16-nを含んでいる。明らかなように、各レジスタ・バンク16は他のレジスタ・バンク16のすべてと同一構造になっている。従って、以下では、レジスタ・バンク16-0だけを説明することにする。レジスタ・バンクはレジスタ・セットA 18、レジスタ・セットFB 20、およびレジスタ・セットC 22を含んでいる。

10

20

30

40

50

一般的には、CISC(複合命令セット計算)命令をCISCプロセッサが実行するには、従来のレジスタ・ファイルを使用すれば十分であるのに対し、本発明によるRISCマイクロプロセッサは、RISC命令を実行する際に使用するのに最適に構成されたレジスタ・ファイルを備えたことを特徴としている。レジスタ・ファイルを特別に適応したものにすると、マイクロプロセッサのIEUの実行エンジン(execution engine)は、資源利用効率とロー・スルー・プット(raw throughput)の面で性能を向上させることができる。一般的考え方はレジスタ・セットをRISC命令に合わせてチューン(調整)することであるが、実施例によっては、アーキテクチャのどのレジスタ・セットでも対象とすることができる。

#### A. レジスタ・セットA

レジスタ・セットA 18は整数レジスタ24(RA[31:0])を含んでおり、その各々は整数値のデータを収めるように適応化されている。1実施例によれば、各整数は32ビット幅になっている。RA[ ]整数レジスタ24は複数の第1整数レジスタ26(RA[23:0])と複数の第2整数レジスタ28(RA[31:24])から構成されている。RA[ ]整数レジスタ24は各々が同一構成になっており、整数レジスタ・セット24内の固有アドレス(unique address)による場合でも、各々が同じ方法でアドレス可能になっている。例えば、第1整数レジスタ30(RA[0])は整数レジスタ・セットA18内のゼロ・オフセットにアドレス指定することが可能である。

RA[0]は常に値がゼロになっている。これは、ユーザ・アプリケーションや他のプログラムは他の定数値よりも定数値ゼロを使用することが多いことが観察されてきたためである。従って、クリア、比較その他の目的のために、ゼロがいつでも即時に使用できるようになっていることが望ましい。特定の値に関係なく、任意のレジスタに一定の配線(hard-wired)した値を入れておくことと得られるもう1つの利点は、その任意のレジスタを、結果をセーブしておく必要のない命令の宛先として使用できることである。

また、このことは、固定レジスタ(fixed register)はデータに依存する遅延の原因となることがないことも意味する。データ依存関係が起こるのは、「スレーブ」命令がそのオペランドの1つまたは2つ以上のために、「マスタ」命令の結果を必要とするときである。パイプライン方式プロセッサでは、これはパイプラインを停止(stall)させる原因となる。例えば、マスタ命令は、コード列の中にスレーブ命令よりも早く現れる場合であっても、実行時間が著しく長くなることがある。このことから容易に理解されるように、スレーブの「インクリメントとストア」命令がマスタの「4倍ワード整数除算」命令の結果データに基づいて実行される場合は、スレーブ命令がフェッチされ、デコードされたあと、マスタ命令が実行を終えるまで、多数のクロック・サイクルの間、実行を待たされることになる。しかし、状況によっては、マスタ命令の数値結果は必要とされず、マスタ命令は条件コード・フラグをセットするといった、他の目的に実行される場合もある。マスタ命令の宛先がRA[0]ならば、数値結果は事実上破棄されることになる。IEU 10のデータ依存関係チェッカ(図示せず)は、マスタ命令の最終結果、つまり、ゼロはすでに分かっているため、スレーブ命令を遅延させる原因とはならない。

整数レジスタ・セットA18はシャドウ・レジスタ32(RT[31:24])も備えている。各シャドウ・レジスタは整数値を保持することができ、1実施例では、32ビット幅にもなっている。各シャドウ・レジスタは、各整数レジスタがアドレス指定できるのと同じように、オフセットとしてアドレス指定することができる。

最後に、整数レジスタ・セットA18はIEUモード整数スイッチ(mode integer switch)34を備えている。このスイッチ34は、他の同種の要素と同じように、対応する論理的機能がレジスタ・セット内に用意されている限り、物理的にスイッチとして実現する必要はない。IEUモード整数スイッチ34はライン36を介して整数レジスタの第1サブセット26に接続され、ライン38を介して整数レジスタの第2サブセット28に、ライン40を介してシャドウ・レジスタ32に接続されている。レジスタ・セットA 18へのアクセスはすべてライン42上のIEUモード整数スイッチ34を通して行われる。第1サブセットRA[23:0]内のレジスタを読み書きするためのアクセス要求はIEUモード整数スイッチ34を通して自動的に渡される。しかし、第1サブセットRA[23:0]の外側のオフセットを使用した整数レジスタへの

10

20

30

40

50

アクセスは、実行エンジン14の動作モードに応じて第2サブセットRA [ 31:24 ] に向けられるか、シャドウ・レジスタRT [ 31:24 ] に向けられる。

IEUモード整数スイッチ34は実行エンジン14内のモード制御ユニット44の制御を受けて動作する。モード制御ユニット44はIEU 10に関する該当状態またはモード情報を、ライン46経由でIEUモード整数スイッチ34へ送る。実行エンジンがカーネル ( kernel ) ・モードへの移行といったコンテキスト・スイッチを実行すると、モード制御ユニット44はIEUモード整数スイッチ34を次のように制御する。つまり、第2サブセットRA [ 31:24 ] への要求は、整数セット内で要求した同じオフセットを使用してシャドウRT [ 31:24 ] へリダイレクト ( re - directed ) される。従って、オペレーティング・システム・カーネルやそのとき実行中の他のエンティティは、見かけ上は第2サブセットRA [ 31:24 ] をアクセス 10  
することができ、第2サブセットRA [ 31:24 ] の内容を主メモリにスワップ・アウトしたり、第2サブセットRA [ 31:24 ] をスタック上にプッシュしたりするとき生じるオーバーヘッドがなくなり、また他の従来のレジスタ格納手法を使用しないで済むことができる。

実行エンジン14が通常ユーザ・モードに戻って、制御が当初に実行中のユーザ・アプリケーションに渡されると、モード制御ユニット44は、アクセスが再び第2サブセットRA [ 31:24 ] に向けられるようにIEUモード整数スイッチ34を制御する。一実施例では、モード制御ユニット44は、IEU 10における割込み許可の現在の状態に応じて動作するようになっている。また、一実施例では、実行エンジン14はプロセッサ・ステータス・レジスタ ( PSR ) ( 図示せず ) を備えており、このレジスタは、割込みが許可されているか、禁止されて 20  
いるかを示した1ビット・フラグ ( PSR [ 7 ] ) をもっている。従って、IEUモード整数スイッチ34とPSR内の割込み許可フラグとは、ライン46で結合するだけでよい。割込みが禁止されている間は、IEU 10は整数RA [ 23:0 ] へのアクセス権を保持しているので、ユーザ・アプリケーションの各種データの分析を行うことができる。これにより、デバッグ、エラー報告、またはシステム・パフォーマンス分析を向上させることができる。

#### B. レジスタ・セットFB

タイプ変更可能な ( re - typable ) レジスタ・セットFB 20とは、浮動小数点レジスタ48 ( RF [ 31:0 ] ) および / または整数レジスタ50 ( RB [ 31:0 ] ) を含んでいるものと考えてよい。いずれかのデータ・タイプの場合も、一方が他方を除外することを意味しないときは、本明細書では、RFB [ ] という用語を用いることにする。一実施例では、浮動小数点レ 30  
ジスタRF [ ] は、整数レジスタRB [ ] と同じ物理的シリコン・スペースを占めている。また、一実施例では、浮動小数点レジスタRF [ ] は64ビット幅に、整数レジスタRB [ ] は32ビット幅になっている。このことから理解されるように、倍精度浮動小数点数が必要でなければ、レジスタ・セットRFB [ ] を32ビット幅の構成にすると、各浮動小数点レジスタの余分の32ビット用に必要になるシリコンの面積を節約できるという利点がある。

レジスタ・セットRFB [ ] 中の個々のレジスタの各々は、浮動小数点値と整数値のいずれかを保持することができる。レジスタ・セットRFB [ ] には、オプションとして、浮動小数点値が整数値であるものとして、あるいは整数値が浮動小数点値であるものとして、誤ってアクセスされるのを防止するハードウェアを設けることが可能である。しかし、一実施例では、レジスタ・セットRFB [ ] を単純化するために、個々のレジスタが誤った使い 40  
方をされるのを防止することは、ソフトウェア設計者に任ずようになっている。従って、実行エンジン14は、レジスタ・セットRFB [ ] までのオフセットを指定して、ライン52上にアクセス要求を出すだけであり、あるオフセットに置かれたレジスタが浮動小数点レジスタとして使用されるものか、整数レジスタとして使用されるものかは指定しない。実行エンジン14内では、各種エンティティはレジスタ・セットRFB [ ] に用意されている64ビット全部を使用することも、例えば、整数演算や単精度浮動小数点演算において、下位32ビットだけを使用することもできる。

最初のレジスタRFB [ 0 ] 51は、RB [ 0 ] が32ビット整数のゼロ ( 0000<sub>hex</sub> ) となり、RF [ 0 ] が64ビット浮動小数点のゼロ ( 00000000<sub>hex</sub> ) となる形式で、定数値のゼロを格納する。このようにすると、RA [ 0 ] に対して上述したのと同じ利点が得られる。 50

### C. レジスタ・セットC

レジスタ・セットC 22は、複数のブール・レジスタ (RC [ 31:0 ] ) から構成されている。RC [ ] は「条件ステータス・レジスタ」 (CSR) とも呼ばれている。ブール・レジスタはいずれも構造とアドレス指定方式が同じになっている。ただし、各レジスタはRC [ ] 内の固有アドレスまたはオフセットに個別的にアドレスすることが可能である。

一実施例では、レジスタ・セットCはさらに「旧条件ステータス・レジスタ」 (PCSR) 60を含んでおり、レジスタ・セットCはCSRセクタ・ユニット62も備えている。このユニットはモード制御ユニット44にตอบสนองして、CSR 54とPCSR 60を交互に選択する。この実施例では、CSRは割込みが許可されているとき使用され、PCSRは割込みが禁止されているとき使用される。CSRとPCSRは他の点ではすべて同じである。また、この実施例では、割込み禁止とセットされると、CSRセクタ・ユニット62はCSRの内容をプッシュしてPCSRに入れ、PCSRの旧内容に重ね書きする。割込みが再び許可されると、CSRセクタ・ユニット62はPCSRの内容をポップしてCSRに戻す。他の実施例では、RA [ 31:24 ] およびRT [ 31:24 ] で行われるのと同じように、CSRとPCSRの間でアクセスを交互に行うことが望ましい場合がある。いずれの場合も、PCSRは常に32ビット「特殊レジスタ」として使用することが可能である。

ブール・レジスタは、従来公知のマイクロプロセッサにおけるブール・レジスタと異なり、いずれも専用条件フラグになっていない。つまり、CSR 54は、専用キャリー・フラグも、専用マイナス・フラグも、比較が一致したことまたは減算結果がゼロであることを示す専用フラグも含んでいない。その代わりに、どのブール・レジスタも任意のブール・オペレーションのブール結果の宛先となることができる。他のレジスタ・セットの場合と同じように、最初のブール・レジスタ58 (RC [ 0 ] ) は常に値ゼロが入るので、RA [ 0 ] で上述したのと同じ利点を得られる。好適実施例では、各ブール・レジスタは1ビット幅で、1つのブール値を示すようになっている。

### II. 実行エンジン

実行エンジン14は1つまたは2つ以上の整数機能ユニット66、1つまたは2つ以上の浮動小数点機能ユニット68、および1つまたは2つ以上のブール機能ユニット70を備えている。これらの機能ユニットは、以下に説明するように命令を実行する。バス72、73、75はIEU 10の種々エレメントを結んでおり、それぞれはデータ経路、アドレス経路、および制御経路を表しているものとする。

#### A. 命令の形式

第7図は、実行エンジン14に実行させることができる整数命令の形式 (フォーマット) を示す一例である。理解されるように、すべての命令が図示の形式に厳密に従う必要はなく、データ処理システムには命令フェッチャとデコード (図示せず) が含まれており、これらは形式の異なる命令を処理するように構成されている。第7図には、理解を容易にするために、1つの例だけが示されている。本明細書全体を通して、符号 [ ] は命令の各ビットを示すために用いられている。I [ 31:30 ] は、実行エンジン14の将来の実装に備えて予約されている。I [ 29:26 ] は特定の命令の命令クラスを示している。表1は、本発明によって実行される命令の各種クラスを示すものである。

10

20

30

表 1 命令のクラス	
クラス	命令
0-3	整数および浮動小数点レジスタ間命令
4	即値定数ロード (immediate constant load)
5	予約
6	ロード
7	ストア
8-11	制御フロー
12	修飾子 (Modifier)
13	ブール演算
14	予約
15	アトミック (拡張)

10

20

本発明で特に重要な命令クラスは、クラス0 - 3のレジスタ間命令とクラス13のブール・オペレーションである。他のクラスの命令もレジスタ・ファイル12を処理するが、これらのクラスを詳しく説明しなくても、本発明を十分に理解できると思われるので、説明を省略する。

30

I [25] はB0と名付けられ、これは宛先レジスタがレジスタ・セットAにあるか、レジスタ・セットBにあるかを示している。I [24:22] は、ある命令クラス内でどの特定機能を実行すべきかを指定した命令コード (opcode) である。例えば、レジスタ間命令クラス内では、命令コードは「加算」を指定することができる。I [21] は、命令の実行時に使用すべきアドレス指定モード (addressing mode)、つまり、レジスタ・ソースのアドレス指定または即値ソース (immediate source) のアドレス指定を指定している。I [20:16] は、宛先レジスタをB0で指定したレジスタ・セット内のオフセットとして指定している。I [15] はB1と名付けられ、これは第1オペランドがレジスタ・セットAから得られるか、またはレジスタ・セットBから得られるかを示している。I [14:10] は、第1オペランドを得るときのレジスタがどれだけオフセットしているかを指定している。I [9:8] は命令コードI [24:22] の延長部分であり、機能の選択を指定している。I [7:6] は予備である。I [5] はB2と名付けられ、命令の第2オペランドがレジスタ・セットAから得られるか、またはレジスタ・セットBから得られるかを指定している。最後に、I [4:0] は、第2オペランドを得るときのレジスタがどれだけオフセットしているかを指定している。

40

第1図に示すように、整数機能ユニット66と浮動小数点機能ユニット68はそれぞれ整数比較命令と浮動小数点比較命令を実行する機能を備えている。比較命令の命令形式は第7図

50

に示されているものとはほぼ同じであるが、各フィールドは多少異なる名前を付けて区別しておくことと便利である。I [ 20:16 ] は結果をストアしておくべき宛先レジスタを指定しているが、アドレス指定モード・フィールド I [ 21 ] はレジスタ・セット A と B との間の選択を行わない。その代わりに、アドレス指定モード・フィールドは比較の第 2 ソースがレジスタに入っているか、即値データ ( immediate data ) であるかを示している。比較はブール型命令であるので、宛先レジスタは常にレジスタ・セット C に置かれている。他のフィールドの働きは第 7 図に示されている。整数および浮動小数点機能ユニットでブール・オペレーションを実行するとき、命令コードと機能選択フィールドは 2 オペランドを比較する際にどのブール条件をテストするかを指定している。整数および浮動小数点機能ユニットは数値比較に関する IEEE 標準を完全にサポートしている。

10

IEU 10 はロード/ストア・マシン ( load/store machine ) である。つまり、あるレジスタの内容がメモリにストアされるか、またはメモリから読み出されるとき、どのメモリ・ロケーションをストアまたはロードのソースまたは宛先とするかを判断するためにアドレス計算をしなければならない。そのような場合には、宛先レジスタ・フィールド I [ 20:16 ] はロードまたはストアの宛先またはソースとなるレジスタを指定している。ソース・レジスタ 1 フィールド I [ 14:10 ] は、メモリ・ロケーションのベース・アドレスを収めているレジスタがセット A のものか、あるいはセット B のものかを指定している。一実施例では、ソース・レジスタ 2 フィールド I [ 4:0 ] はインデックスまたはベースからのオフセットを収めているレジスタがセット A のものか、またはセット B のものかを指定している。ロード/ストア・アドレスはベースにインデックスを加えると求まる。別のモードでは、I [ 7:0 ] はインデックスとしてベースに加えるべき即値データを収めている。

20

#### B. 命令実行ユニットとレジスタ・セットのオペレーション

この分野に精通したものであれば理解されるように、整数機能ユニット 66、浮動小数点機能ユニット 68、およびブール機能ユニット 70 は、実行しようとする現命令の命令クラス・フィールド、命令コード・フィールド、および機能選択フィールドの内容に応じて動作する。

##### 1. 整数オペレーション

例えば、命令クラス、命令コード、および機能選択が整数レジスタ間加算を実行することを示しているときは、整数機能ユニットはそれを受けて指示されたオペレーションを実行するのに対し、浮動小数点機能ユニットとブール機能ユニットはそれを受けてもそのオペレーションを実行しない。しかし、本件特許出願と同時に出願された係属中の米国特許出願 ( 冒頭に列挙 ) から理解されるように、浮動小数点機能ユニット 68 は、浮動小数点と整数の両方のオペレーションを実行する機能を備えている。また、これらの機能ユニットはいずれも 2 つ以上の命令を同時に実行する構成になっている。

30

整数機能ユニット 66 は整数演算機能だけを備えている。整数演算を行うには、一般的に、第 1 ソース、第 2 ソース、および宛先が必要になる。どの整数型命令も、実行すべき特定のオペレーションを 1 つまたは 2 つ以上のソース・オペランドで指定し、整数オペレーションの結果を特定の宛先にストアすることを指定する。ロード/ストア・オペレーションで使用されるアドレス計算のような、ある種の命令では、ソースはベースおよびインデックスとして使用される。整数機能ユニット 66 は第 1 パスに接続され、このパスを介して整数機能ユニット 66 はスイッチングとマルチプレクシング制御 ( SMC ) ユニット A 74 および SMC ユニット B 76 に接続されている。整数機能ユニット 66 によって実行される各整数型命令はそのソースと宛先がレジスタ・セット A に置かれているか、レジスタ・セット B に置かれているかを指定する。

40

以下では、IEU 10 が整数型レジスタ間加算を実行する命令を機能フェッチ・ユニット ( 図示せず ) から受け取った場合を想定して説明する。各種実施例において、この命令はレジスタ・バンクを指定することができ、各ソースと宛先ごとに別のバンクを指定することもできる。一実施例では、命令 I [ ] は長さが 32 ビットまでに制限されているので、どのレジスタ・バンク 16 - 0 ~ 16 - n が命令に関係しているかを示す標識は収められない。その代わりに、バック・セレクタ・ユニット 78 がどのレジスタ・バンクが現在アクティブであ

50

るかを制御する。一実施例では、バンク・セクタ・ユニット78は、IEU 10内のステータス・ワード（図示せず）中の1または2つ以上のバンク選択ビットに応答して動作する。整数型加算命令を実行するために、整数機能ユニット66は第1および第2ソース・レジスタのI [ 14:10 ] および I [ 4:0 ] 内のID（識別）に応動する。整数機能ユニット66は第1および第2ソース・レジスタのIDをそれぞれポートS1およびS2から出力し、SMCユニットA 74とSMCユニットB 76に接続された整数機能ユニット・バス72上に送出する。一実施例では、SMCユニットAとBはそれぞれ命令I [ ] からB0 - 2を受け取るように接続されている。一実施例では、それぞれのBnに入っているゼロはレジスタ・セットAを示し、1はレジスタ・セットBを示している。ロード/ストア・オペレーション時には、整数と浮動小数点機能ユニット66および68のソース・ポートは、それぞれ、ベース・ポートBおよびインデックス・ポートIとして使用される。

10

指示されたレジスタ・セットから第1および第2オペランドをバス72上に得ると、下述するように、整数機能ユニット66はこれらのオペランドについて指示されたオペレーションを実行し、その結果をポートDから出力し、整数機能ユニット・バス72上に送出する。SMCユニットAとBはB0に応答して、その結果を該当するレジスタ・セットAまたはBあてに送る。

SMCユニットBはさらに命令クラス、命令コード、および機能選択に応答し、オペランドを浮動小数点レジスタRF [ ] から読み取るか、整数レジスタRB [ ] から読み取るか（あるいは結果をそのどちらにストアするか）を制御する。上述したように、一実施例では、レジスタRF [ ] は64ビット幅にできるのに対し、レジスタRB [ ] はわずか32ビット幅である。従って、SMCユニットBはレジスタ・セットRFB [ ] にワードを書くか、またはダブル・ワードを書くかを制御する。SMCユニットAには、バス42上のデータ転送の幅を制御する手段を設ける必要はない。

20

バス42上のすべてのデータは32ビット幅であるが、レジスタ・セットAには他の種類の複雑さが存在する。IEU 10は実行エンジン14のモード制御ユニット44の制御に応答し、バス42上のデータをバス42経由でバス36、バス38またはバス40に接続するかどうか、およびその逆に接続するかどうかを制御する。

IEUモード整数スイッチ34はさらにI [ 20:16 ]、I [ 14:10 ]、およびI [ 4:0 ] に応答する。指示された宛先またはソースがRA [ 23:0 ] にあれば、IEUモード整数スイッチ34は自動的にデータをライン42と36との間に結合する。しかし、レジスタRA [ 31:24 ] に対しては、IEUモード整数スイッチ24はライン42上のデータがライン38またはライン40に接続されているかどうか、およびその逆に接続されているかどうかを判断する。割込みが許可されているときは、IEUモード整数スイッチ34はSMCユニットAを整数レジスタRA [ 31:24 ] の第2サブセット28に接続する。割込みが禁止されているときは、IEUモード整数スイッチ34はSMCユニットAをシャドウ・レジスタRT [ 31:24 ] に接続する。従って、整数機能ユニット66内で実行される命令は、RA [ 31:24 ] をアドレス指定すべきか、またはRT [ 31:24 ] をアドレス指定すべきかを意識する必要はない。このことから理解されるように、SMCユニットAは、それが整数機能ユニット66によってアクセスされるか、または浮動小数点機能ユニット68によってアクセスされるかに関係なく、同じように動作できるという利点がある。

30

40

## 2. 浮動小数点オペレーション

浮動小数点機能ユニット68は、命令のクラス、命令コード、および機能選択フィールドを受けて動作し、浮動小数点オペレーションを実行する。S1、S2、およびDポートは整数機能ユニット66で上述したように動作する。SMCユニットBは、バス52経由で浮動小数点レジスタRF [ ] からの浮動小数点オペランドに応答し、そして数値浮動小数点結果を浮動小数点レジスタRF [ ] に書き込む。

## 3. プール・オペレーション

SMCユニットC 80は命令I [ ] の命令クラス、命令コード、および機能選択フィールドを受けて動作する。SMCユニットCは、比較オペレーションが数値機能ユニット66または68の一方によって実行されたことを検出すると、SMCユニットCはその比較を実行した機能

50

ユニットのDポートにおいて示されたブール・レジスタにバス56を介してブール・オペレーション結果を書き込む。

ブール機能ユニット70は、整数および浮動小数点機能ユニット66と68とは異なり、比較命令を実行しない。その代わりに、ブール機能ユニット70は、ブール・レジスタ内容のビット単位の論理的組合せを、表2に列挙されたブール機能に従って実行するのに使用されるだけである。

表 2 ブール機能	
I [23, 22, 9, 8]	ブール演算結果計算
0000	ZERO
0001	S1 AND S2
0010	S1 AND (NOT S2)
0011	S1
0100	(NOT S1) AND S2
0101	S2
0110	S1 XOR S2
0111	S1 OR S2
1000	S1 NOR S2
1001	S1 XNOR S2
1010	NOT S2
1011	S1 OR (NOT S2)
1100	NOT S1
1101	(NOT S1) OR S2
1110	S1 NAND S2
1111	ONE

複数の同種ブール・レジスタを用意し、その各々が個別的にブール・オペレーションの宛先としてアドレス指定できるようにすると得られる本発明の利点について、表3～5を参照して説明する。表3は、条件付きブランチを複合 (complex) ブール機能に基づいて実行するコード・セグメントの例を示すものである。複合ブール機能は論理和 (OR) がとられる3つの部分からなっている。最初の部分はさらに2つの部分からなり、これらは論理積 (AND) がとられる。

10

20

30

40

50

表 3  
複合ブール機能の例

```
1 RA[1] := 0;  
2 IF((RA[2] = RA[3]) AND (RA[4] > RA[5])) OR  
3   (RA[6] < RA[7]) OR  
4   (RA[8] <> RA[9])) THEN  
5   X()  
6 ELSE  
7   Y();  
8 RA[10] := 1;
```

10

20

表 4 は、従来マイクロプロセッサが表 3 の機能を実行するときの 1 つの類似方法を疑似アセンブリ形式で示すものである。表 4 のコードは、表 3 のコードを処理する少なくとも通常インテリジェント機能をもつコンパイラによって生成されるものとして書かれている。つまり、コンパイラは、3 部分のいずれかが真であると、表 3 の 2 行目から 4 行目に表されている条件が渡されることを認識する。

表 4  
ブール・レジスタ・セットを使用しない  
複合ブール機能の実行

1	START	LDI	RA[1], 0	
2	TEST1	CMP	RA[2], RA[3]	10
3		BNE	TEST2	
4		CMP	RA[4], RA[5]	
5		BGT	DO_IF	
6	TEST2	CMP	RA[6], RA[7]	
7		BLT	DO_IF	
8	TEST3	CMP	RA[8], RA[9]	20
9		BEQ	DO_ELSE	
10	DO_IF	JSR	ADDRESS OF X()	
11		JMP	PAST_ELSE	
12	DO_ELSE	JSR	ADDRESS OF Y()	
13	PAST ELSE	LDI	RA[10], 1	30

表 3 の 1 行目の割当ては表 4 の 1 行目の「即値ロード」ステートメントによって実行される。表 3 の 2 行目に表されている複合ブール条件の最初の部分は表の 4 の 2 行目 ~ 5 行目のステートメントで表される。RA[2] が RA[3] に等しいかどうかをテストするには、表 4 の 2 行目の比較ステートメントは、どのようにコーディングしたかに応じて、RA[3] から RA[2] を減算することあるいはその逆を実行し、減算の結果をストアする場合とストアしない場合がある。比較ステートメントによって実行される重要な機能は、ゼロ、マイナス、およびキャリー・フラグがその結果に応じてセットまたはクリアされることである。

表 4 の 3 行目の条件付きブランチ・ステートメントは、RA[2] が RA[3] と等しくなかったことを条件として、コードの後続部分へブランチする。2 つが等しくないと、ゼロ・フラグがクリアされるので、2 番目のサブ部分を実行する必要がない。表 4 の 3 行目に条件付きブランチ・ステートメントが存在するので、2 行目の比較結果が分かるまでは、表 4 の後続ステートメントのフェッチ、デコードおよび実行が禁止されるために、パイプライン停止 (pipeline stall) が起こることになる。最初の部分 (TEST1) の最初のサブ部分が渡されると、表 4 の 4 行目の第 2 サブ部分は RA[4] を RA[5] と比較するので、この場合も、該当ステータス・フラグがセットまたはクリアされることになる。

RA[2] が RA[3] と等しく、RA[4] が RA[5] より大きければ、複合ブール機能の中の残りの 2 部分 (TEST2 と TEST3) をテストする必要がなく、表 4 の 5 行目のステートメントは条件付きでラベル DO\_IF へブランチし、表 4 の "IF" の内側のオペレーションが実行さ

10

20

30

40

50

れる。しかし、テストの最初の部分が失敗すると、“IF”と“ELSE”部分のどちらを実行させるかを判定するために追加の処理が必要になる。

ブール機能の第2部分は表4の6行目でRA[6]をRA[7]と比較するものであり、この場合も、該当ステータス・フラグがセットまたはクリアされる。「より小さい」の条件がステータス・フラグによって指示されていると、複合ブール機能が渡され、その実行は即時にDO\_IFラベルへブランチすることができる。従来の各種マイクロプロセッサでは、「より小さい」条件はマイナス・フラグを検査することでテストすることが可能になっている。RA[7]がRA[6]より小でなかったときは、テストの第3部分を実行する必要がある。表4の8行目のステートメントはRA[8]をRA[9]と比較する。この比較が失敗したときは、“ELSE”コードを実行させる必要がある。そうでなければ、実行は表4の10行目の“IF”コードへフォールスルー（fall through）するだけであり、そのあと“ELSE”コードの前後で別のジャンプが行われることになる。表4の3、5、7および9行目の条件付きブランチはそれぞれが別々のパイプライン停止を引き起こすので、この複合ブール機能を処理するために必要な処理時間が大幅に増加することになる。

本発明のブール・レジスタ・セットCを採用するとスルーアウトが大幅に向上することは、表5を特に参照すれば容易に理解されるはずである。

表5  
ブール・レジスタ・セットを使用した  
複合ブール機能の実行

1	START	LDI RA[1], 0
2	TEST1	CMP RC[11], RA[2], RA[3], EQ
3		CMP RC[12], RA[4], RA[5], GT
4	TEST2	CMP RC[13], RA[6], RA[7], LT
5	TEST3	CMP RC[14], RA[8], RA[9], NE
6	COMPLEX	AND RC[15], RC[11], RC[12]
7		OR RC[16], RC[13], RC[14]
8		OR RC[17], RC[15], RC[16]
9		BC RC[17], DO_ELSE
10	DO_IF	JSR ADDRESS OF X()
12		JMP PAST_ELSE
13	DO_ELSE	JSR ADDRESS OF Y()
14	PAST_ELSE	LDI RA[10], 1

特に表5の2行目～5行目に示すように、ブール・レジスタ・セットCを使用すると、マイクロプロセッサは、途中でブランチを介在しないで3つのテスト部分を連続して実行することができる。各ブール比較は2つのオペランド、宛先、およびテストすべきブール条

件を指定している。例えば、表5の2行目の比較はRA[2]の内容をRA[3]の内容と比較し、その内容が等しいかをテストし、比較結果のブール値をRC[11]にストアしている。表5に示すように、ブール機能の各比較はそれぞれの中間結果を別々のブール・レジスタにストアしている。冒頭に列挙した関連特許出願から理解されるように、IEU 10はこれらの比較を2つ以上同時に実行する機能を備えている。

表5の2行目～3行目の最初の2つの比較が完了すると、2つの各中間結果の論理積(AND)が表3の6行目に示すようにとられる。その後、テストの最初の部分の結果がRC[15]に格納される。ブール機能の第2と第3サブ部分の結果の論理和(OR)が表5の7行目に示すようにとられる。理解されるように、データ依存関係がないので、6行目のAND(論理積)と7行目のOR(論理和)は並列に実行することができる。最後に、これら2つのオペレーションの結果の論理和が表5の8行目に示すようがとられる。

表から理解されるように、表3の複合ブール機能全体が真であるか、偽であることを示すブール値がRC[17]に収められる。その後、表5の9行目に示すように、単純条件付きブランチを実行することが可能である。表5に示すモードでは、ブール・レジスタRC[17]がクリアで、複合機能が失敗したことを示していると、“ELSE”コードへブランチする。コードの残余部分は、表4に示すようなブール・レジスタがない場合と同じにすることができる。

ブール機能ユニット70は他の機能ユニットと同じように、命令クラス、命令コード、および機能選択フィールドに応動する。従って、この場合も、表5から理解されるように、整数機能ユニットおよび/または浮動小数点機能ユニットは、1行目～5行目と13行目の命令を実行し、ブール機能ユニット70は6行目～8行目のブール・ビット単位結合命令(Bolean bitwise combination instruction)を実行する。9行目～12行目の制御フローとブランチ命令はIEU 10のエレメント(第1図には示されていない)によって実行される。

### III. データ経路

第2図～第5図は、それぞれ、IEUの浮動小数点、整数、およびブール演算部分内のデータ経路を示す詳細図である。

#### A. 浮動小数点部分のデータ経路

第2図に示すように、レジスタ・セットFB 20はマルチポート・レジスタ・セットである。一実施例では、レジスタ・セットFB 20は2つの書込みポートWFB0-1と5つの読取りポートRDFB0-4をもっている。第1図の浮動小数点機能ユニット68は第2図のALU2 102、FALU 104、MULT 106、およびNULL 108から構成されている。レジスタ・セット20とエレメント102～108を除く第2図のすべてのエレメントは第1図のSMCユニットBを構成している。

外部双方向データ・バスEX\_DATA[]はデータを浮動少数点ロード/ストア・ユニット122へ送る。即値浮動小数点データ・バスLED\_IMED[]は「即値ロード」命令からのデータを送る。他の即値浮動小数点データは「即値加算」命令で必要となるものと同じバスRFF1\_IMEDおよびRFF2\_IMED上を送られる。データは「特殊レジスタ移動」命令を受けると、バスEX\_SR\_DT[]上にも送られる。データは第3図に示す整数部分からバス114と120上を送られてくることもある。

浮動小数点レジスタ・セットの2つの書込みポートWFB0とWFB1は、それぞれ書込みマルチプレクサ110-0と110-1に結合されている。書込みマルチプレクサ110は第3図の整数部分のALU0またはSHF0;FALU;MULT;ALU2:EX\_SR\_DT[]またはLDF\_IMED[];およびEX\_DATA[]からデータを受け取る。当業者なら理解されるように、各ポートからどの入力を選択されるかは制御信号(図示せず)から判断され、入力データをどのレジスタに書くかはアドレス信号(図示せず)から判断される。マルチプレクサの制御とアドレス指定は公知であるので、ここでは、マルチプレクサまたはレジスタ・セットに関する詳しい説明は省略する。

浮動小数点レジスタ・セットの5つの読取りポートRDFB0～RDFB4は、それぞれ読取りマルチプレクサ112-0～112-4に結合されている。読取りマルチプレクサは、それぞれ、即値ロード・バイパス・バス126上のEX\_SR\_DT[]またはLDF\_IMED[];外部ロード・デー

10

20

30

40

50

タをレジスタ・セットFBをスキップさせる外部ロード・データ・バイパス・バス127;非乗算整数オペレーションを実行するALU2 102の出力;非乗算浮動小数点オペレーションを実行するFALU 104;乗算オペレーションを実行するMULT 106;それぞれ非乗算整数オペレーションとシフト・オペレーションを実行する第3図の整数部分のALU0 140またはSHF0 144からもデータを受け取る。読取りマルチプレクサ112 - 1と112 - 3はそれぞれRFF1\_IMED [ ]とRFF2\_IMED [ ]からもデータを受け取る。

浮動小数点部分内の各算術演算型ユニット102~106は、第1および第2ソース・マルチプレクサS1とS2のそれぞれのセットから2つの入力を受け取る。各ユニットALU2、FALUおよびMULTの最初のソースは読取りマルチプレクサ112 - 0または112 - 2の出力から得られ、2番目のソースは読取りマルチプレクサ112 - 1または112 - 3の出力から得られる。FALUとMULTのソースはバス114経由で第3図の整数部分からも得られる。

ALU2、FALU、およびMULTの結果は書込みマルチプレクサ110へ送り返されて浮動小数点レジスタRF [ ]にストアされ、読取りマルチプレクサ112へも送り返されて後のオペレーションのオペランドとして再使用される。FALUは浮動小数点比較オペレーションのブール結果を示す信号FALU\_BDをも出力する。FALU\_BDはFALUの内部ゼロ・フラグと符号フラグから直接に計算される。

空白 ( null ) バイト・テストNULL 108は、あるモードにあるとき、ALU2の第1ソース・マルチプレクサからのオペランドについて空白バイト・テスト操作を行う。NULL 108は、32ビットの最初のソース・オペランドに値がゼロのバイトが含まれているかどうかを示したブール信号NULLB\_BDを出力する。

読取りマルチプレクサ112 - 0、112 - 1および112 - 4の出力はバス118経由で(第3図の)整数部分へ送られる。読取りマルチプレクサ112 - 4の出力は、STDT\_FP [ ]ストア・データとして浮動小数点ロード/ストア・ユニット122へも送られる。

第5図はS1とS2マルチプレクサのコントロールを示す詳細図である。図示のように、一実施例では、各S1マルチプレクサは命令I [ ]のビットB1を受けて動作し、各S2マルチプレクサは命令I [ ]のビットB2を受けて動作する。S1とS2マルチプレクサは各種機能ユニット用のソースを選択する。ソースはレジスタ・ファイルのどちらかから得ることができ、これは命令自体のB1とB2ビットによって制御される。さらに、各レジスタ・ファイルは2つの読取りポートを備え、そこからソースを得ることもできるが、その制御は図示していないハードウェアで行われる。

#### B. 整数部分のデータ経路

第3図に示すように、レジスタ・セットA 18もマルチポートになっている。一実施例では、レジスタ・セットA 18は2つの書込みポートWA0 - 1と5つの読取りポートRDA0 - 4を備えている。第1図の整数機能ユニット66は、第3図のALU0 140、ALU1 142、SHF0 144、およびNULL 146から構成されている。レジスタ・セットA 18およびエレメント140 - 146を除く第3図のすべてのエレメントは第1図のSMCユニットAを構成している。

外部データ・バスEX\_DATA [ ]はデータを整数ロード/ストア・ユニット152へ送る。バスLDI\_IMED [ ]上の即値整数データは「即値ロード」命令を受けて送られる。他の即値整数データは「即値加算」などの非即値ロード命令を受けてバスRFA1\_IMEDとRFA2\_IMED上を送出される。データは「特殊レジスタ移動」命令を受けてバスEX\_SR\_DT [ ]上にも送られる。データはバス116と118経由で浮動小数点部分(第2図に図示)から送られてくる場合もある。

整数レジスタ・セットの2つの書込みマルチプレクサWA0とWA1はそれぞれ148 - 0と148 - 1に結合されている。書込みマルチプレクサ148は、(第2図の)浮動小数点部分のFALUまたはMULT;ALU0;ALU1;SHF0;EX\_SR\_DT [ ]またはLDI\_IMED [ ];およびEX\_DATA [ ]からデータを受け取る。

整数レジスタ・セットの5つの読取りポートRDA0~RDA4はそれぞれ読取りマルチプレクサ150 - 0 ~ 150 - 4に結合されている。各読取りマルチプレクサは即値ロード・バイパス・バス160上のEX\_SR\_DT [ ]またはLDI\_IMED [ ];外部ロード・データがレジスタ・セットAをスキップすることを可能にするロード外部データ・バイパス・バス154;ALU0;ALU1;SH

10

20

30

40

50

F0;および(第2図の)浮動小数点部分のFALUまたはMULTからもデータを受け取る。読取りマルチプレクサ150 - 1と150 - 3はそれぞれRFA1\_IMED[ ]とRFA2\_IMED[ ]からもデータを受け取る。

整数部分内の各算術演算型ユニット140 - 144は第1および第2ソース・マルチプレクサS1とS2のそれぞれのセットから2つの入力を受け取る。ALU0の第1ソースは読取りマルチプレクサ150 - 2の出力、または32ビット幅の定数ゼロ(0000<sub>hex</sub>)、または浮動小数点読取りマルチプレクサ112 - 4のいずれかから得られる。ALU0の第2のソースは読取りマルチプレクサ150 - 3または浮動小数点読取りマルチプレクサ112 - 1のいずれかから得られる。ALU1の第1ソースは読取りマルチプレクサ150 - 0またはIF\_PC[ ]のいずれかから得られる。IF\_PC[ ]は、IEUが命令を順序外(out-of-order)の順序で実行できる機能を備えているために、命令フェッチ・ユニット(図示せず)が必要とするリターン・アドレスを計算する際に使用される。ALU1の第2ソースは読取りマルチプレクサ150 - 1またはCF\_OFFSET[ ]のいずれかから得られる。CF\_OFFSET[ ]は、同じく順序外で実行できるために、CALL命令のリターン・アドレスを計算する際に使用される。

シフタSHF0 144の第1ソースは、浮動小数点読取りマルチプレクサ112 - 0または112 - 4またはいずれかの整数読取りマルチプレクサ150から得られる。SHF0の第2ソースは、浮動小数点読取りマルチプレクサ112 - 0または112 - 4;または整数読取りマルチプレクサ150 - 0、150 - 2、または150 - 4から得られる。SHF0は第3の入力をシフト量(shift amount - SA)マルチプレクサから得る。第3の入力はどれだけシフトさせるかを制御するもので、SAマルチプレクサによって浮動小数点読取りマルチプレクサ112 - 1、整数読取りマルチプレクサ150 - 1または150 - 3または5ビット幅定数32(11111<sub>2</sub>または31<sub>10</sub>)から取得される。シフタSHF0はサイズ・マルチプレクサ(S)から第4の入力を要求する。第4の入力はどれだけデータをシフトさせるかを制御するもので、Sマルチプレクサによって読取りマルチプレクサ150 - 1、読取りマルチプレクサ150 - 3、または5ビット幅定数16(10000<sub>2</sub>または16<sub>10</sub>)から取得される。

ALU0、ALU1、およびSHF0の結果は書込みマルチプレクサ148へ送り返されて整数レジスタRA[ ]にストアされ、および読取りマルチプレクサ150へも送り返されて以後の演算のオペランドとして再使用される。ALU0またはSHF0のいずれの出力はバス120を経由して第2図の浮動小数点部分へ送られる。ALU0およびALU1は、それぞれ、整数比較オペレーションのブール結果を示した信号ALU0\_BDおよびALU1\_BDをも出力する。ALU0\_BDとALU1\_BDはそれぞれの機能ユニットのゼロ・フラグと符号フラグから直接に計算される。ALU0は信号EX\_TADR[ ]およびEX\_VM\_ADRをも出力する。EX\_TADR[ ]は絶対ブランチ命令に対する生成されたターゲット・アドレスであり、ターゲット命令をフェッチするためにIFU(図示せず)へ送られる。EX\_VM\_ADR[ ]は、メモリからロードし、メモリへストアするとき使用される仮想メモリであり、アドレス変換のためにVMU(図示せず)へ送られる。

空白バイト・テストNULL 146は、第1ソース・マルチプレクサからのオペランドについて空白バイト・テスト操作を行う。一実施例では、このオペランドはALU1から得られる。NULL 146は、32ビットの第1ソース・オペランドに値がゼロのバイトが含まれているかどうかを示したブール信号NULLA\_BDを出力する。

読取りマルチプレクサ150 - 0および150 - 1の出力はバス114を経由して(第2図の)浮動小数点部分へ送られる。また、読取りマルチプレクサ150 - 4の出力は、STDT\_INT[ ]ストアデータとして整数ロード/ストア・ユニットへ送られる。

制御ビットPSR[7]はレジスタ・セットA 18へ送られる。第1図において、モード制御ユニット44からライン46上をIEUモード整数スイッチ34へ送られるのは、この信号である。IEUモード整数スイッチは第3図に示すようにレジスタ・セットA 18の内部に置かれている。

第6図はS1およびS2マルチプレクサのコントロールの詳細を示した図である。

### C. ブール部分のデータ経路

第4図に示すように、レジスタ・セットC 22もマルチポートを備えている。一実施例では、レジスタ・セットC 22は2つの書込みポートWC0 - 1と5つの読取りポートRDA0 - 4を

10

20

30

40

50

備えている。レジスタ・セットC22とブール組合せユニット ( Boolean combinational unit ) 70を除く第4図のすべてのエレメントは第1図のSMCユニットCを構成している。

ブール・レジスタ・セットの2つの書込みポートWC0およびWC1は、それぞれ、書込みマルチプレクサ170 - 0および170 - 1に結合されている。書込みマルチプレクサ170はブール組合せオペレーションのブール結果を示しているブール組合せユニット70の出力；整数比較のブール結果を示している第3図の整数部分からのALU0\_BD；浮動小数点比較のブール結果を示している第2図の浮動小数点部分からのFALU\_BD；ALU1における比較命令の結果を示しているALU1からのALU1\_BD - Pまたは整数部分における空白バイトを示しているNULL 146からのNULLA\_BD；およびALU2における比較オペレーションの結果を示しているALU2からのALU2\_BD\_Pまたは浮動小数点部分における比較オペレーションの結果を示しているNULL 108からのNULLB\_BDからデータを受け取る。あるひとつのモードでは、ALU0\_BD、ALU1\_BD、ALU2\_BD、およびFALU\_BD信号はデータ経路から受け取られないで、PSR内のゼロ・フラグ、マイナス・フラグ、キャリー・フラグ、その他の条件フラグに応じて計算される。1実施モードでは、どの瞬間においても最大8命令までがIEUで実行できるので、IEUは最大8個のPSRを維持している。





ブール・レジスタ・セットCはバスEX\_SR\_DT[ ]にも結合されて、「特殊レジスタ移動」命令で使用される。CSRは、1つの32ビット・レジスタであるかのように全体として読み書きされる。この結果、ある種の重大なシステム・エラーが起こったときや、ある種の大規模なコンテキスト・スイッチングを行ったとき、必要に応じて、マシン・ステート情報を高速にセーブし復元することができる。

ブール・レジスタ・セットの4つの読取りポートRDC0～RDC3はそれぞれ読取りマルチプレクサ172 - 0～170 - 3に結合されている。読取りマルチプレクサ172は書込みマルチプレクサ170が受け取るのと同じセットの入力を受け取る。ブール組合せユニット70は、読取りマルチプレクサ170 - 0と170 - 1から入力を受け取る。読取りマルチプレクサ172 - 2および172 - 3は、それぞれ、信号BLBP\_CPORTおよびBLBP\_DPORTを出力する。BLBP\_CPORTはIEUで条件付きブランチ命令の基礎として使用される。BLBP\_DPORTは「ブールによる加算」命令で使用され、AまたはBセットの中の整数レジスタを、Cセットの中のレジスタの内容に応じて、ゼロか1（先行ゼロ付き）にセットする。読取りポートRDC4は現時点では未使用であり、IEUのブール演算機能を将来強化する場合に備えて予約されている。

#### IV. 結論

本発明の特徴および利点を、本発明の特定実施例を参照して種々説明してきたが、本発明は上述した実施例に限定されるものではない、本発明の範囲は請求の範囲に明確化されている通りである。





【 図 7 】




FIG.7

## フロントページの続き

(74)代理人

弁理士 葦澤 弘

(74)代理人

弁理士 米澤 明

(72)発明者 ガルグ, サンジブ

アメリカ合衆国 9 4 5 3 9 カリフォルニア州 フリーモント センティネル ドライブ 4 6  
8 2 0

(72)発明者 レンツ, デレク ジェイ.

アメリカ合衆国 9 5 0 3 2 カリフォルニア州 ロス ゲイトス フィリップス アヴェニュー  
1 7 4 0 0

(72)発明者 グエン, レ トロン

アメリカ合衆国 9 5 0 3 0 カリフォルニア州 モンテ セレノ ダニエル ブレイス 1 5 0  
9 6

(72)発明者 チェン, ショ ロン

アメリカ合衆国 9 5 0 7 0 カリフォルニア州 サラトガ キート ロード 1 4 4 1 1

審査官 後藤 彰

(56)参考文献 特開平2 - 2 2 6 3 4 2 ( J P , A )

特開平2 - 1 1 8 7 5 7 ( J P , A )

特開昭6 2 - 2 4 2 2 4 3 ( J P , A )

(58)調査した分野(Int.Cl.<sup>7</sup>, DB名)

G06F 9/34

G06F 9/46