

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成29年2月9日 (2017.2.9)

【公開番号】特開2016-174170(P2016-174170A)

【公開日】平成28年9月29日 (2016.9.29)

【年通号数】公開・登録公報2016-057

【出願番号】特願2016-95168(P2016-95168)

【国際特許分類】

H 0 1 L 27/00 (2006.01)

B 8 1 B 7/02 (2006.01)

H 0 1 L 21/8238 (2006.01)

H 0 1 L 27/092 (2006.01)

H 0 1 L 27/08 (2006.01)

H 0 1 L 21/8234 (2006.01)

H 0 1 L 27/06 (2006.01)

【 F I 】

H 0 1 L 27/00 3 0 1 B

B 8 1 B 7/02

H 0 1 L 27/08 3 2 1 G

H 0 1 L 27/08 3 3 1 E

H 0 1 L 27/06 1 0 2 A

【手続補正書】

【提出日】平成28年12月26日 (2016.12.26)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

ガラス、石英またはサファイアの層と、

第 1 の絶縁層及び前記第 1 の絶縁層の第 1 の側上に形成された少なくとも 1 つの第 1 の回路層を備えた第 1 のシリコンオンインシュレータ ( S O I ) 構造体であって、前記少なくとも 1 つの第 1 の回路層が前記第 1 の絶縁層と前記ガラス、石英またはサファイアの層との間に配置されるように、前記ガラス、石英またはサファイアの層に結合され、前記第 1 の絶縁層が、前記第 1 の絶縁層の第 1 の側と反対側の第 2 の側を備える第 1 の S O I 構造体と、

前記ガラス、石英またはサファイアの層と前記第 1 の S O I 構造体との間に配される接着剤層であって、前記第 1 の S O I 構造体の少なくとも第 1 の回路層が前記接着剤層を用いて前記ガラス、石英またはサファイアの層に直接結合されるようになる接着剤層と、

第 2 の絶縁層及び少なくとも 1 つの第 2 の回路層を備えた第 2 の S O I 構造体であって、前記第 2 の絶縁層が第 1 の側及び第 2 の側を備え、前記第 2 の絶縁層の第 1 の側が前記第 1 の絶縁層の第 2 の側に面し、前記第 2 の絶縁層の第 2 の側が前記第 2 の絶縁層の第 1 の側の反対側であり、前記少なくとも 1 つの第 2 の回路層が、前記第 2 の絶縁層の第 1 の側上に形成され、前記第 2 の絶縁層の第 1 の側に直接接触する少なくとも 1 つの第 1 の受動回路要素と、前記第 2 の絶縁層の第 2 の側上に形成され、前記第 2 の絶縁層の第 2 の側に直接接触する少なくとも 1 つの第 2 の受動回路要素と、を備え、前記少なくとも 1 つの第 1 の受動回路要素が、前記第 2 の絶縁層と前記第 1 の絶縁層との間に配置され、前記第

1の絶縁層の第2の側が、前記少なくとも1つの第2の回路層に結合されるように、前記第1の絶縁層に結合される、第2のSOI構造体と、  
を備える装置。

【請求項2】

前記少なくとも1つの第1の回路層が、複数のCMOSトランジスタを備える、請求項1に記載の装置。

【請求項3】

前記少なくとも1つの第2の受動回路要素が、少なくとも1つの微小電気機械システム(MEMS)素子を備える、請求項1に記載の装置。

【請求項4】

前記少なくとも1つの第2の受動回路要素が、少なくとも1つのセンサを備える、請求項1に記載の装置。

【請求項5】

前記第1のSOI構造体と前記第2のSOI構造体との間に配される第2の接着剤層をさらに備え、前記第1の絶縁層の第2の側が、前記第2の接着剤層を用いて前記少なくとも1つの第2の回路層に直接結合されるようになる、請求項1に記載の装置。

【請求項6】

少なくとも1つの半導体ダイに集積される、請求項1に記載の装置。

【請求項7】

セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項1に記載の装置。

【請求項8】

前記少なくとも1つの第1の回路層が、複数の相補型金属酸化物半導体(CMOS)トランジスタを備え、

前記少なくとも1つの第2の回路層が、少なくとも1つの受動構成部品またはMEMS素子を備え又は支持し、

前記第1のSOI構造体が、前記ガラス、石英またはサファイアの層に直接結合され、前記第2のSOI構造体が、前記第1の絶縁層に直接結合される、請求項1に記載の装置。

【請求項9】

SOIを含み、第3の絶縁層の第1の側上に少なくとも1つの第3の回路層を有する第3のSOI構造体を含み、前記第3のSOI構造体が、前記少なくとも1つの第3の回路層が前記第1の絶縁層と前記第2の絶縁層との間に配置されるように、前記第1のSOI構造体に接続される、請求項1に記載の装置。

【請求項10】

前記少なくとも1つの第3の回路層が、CMOSトランジスタを備える、請求項9に記載の装置。

【請求項11】

前記少なくとも1つの第2の回路層が前記第2の絶縁層と前記第3の絶縁層との間に配置されるように、前記第2のSOI構造体が前記第3のSOI構造体に直接結合される、請求項9に記載の装置。

【請求項12】

前記少なくとも1つの第1の回路層が、デジタル回路を含み、前記少なくとも1つの第3の回路層が、アナログ回路を含む、請求項9に記載の装置。

【請求項13】

前記少なくとも1つの第1の回路層が、デジタル回路を含み、前記少なくとも1つの第2の回路層が、受動デバイスまたはMEMS素子を含みまたは支持し、前記少なくとも1つの第3の回路層が、アナログまたは無線周波数RF回路を含む、請求項9に記載の装置。

°

## 【請求項 14】

前記第 1 の絶縁層の表面積が、前記第 2 の絶縁層の表面積に実質的に等しく、前記第 2 の絶縁層の前記表面積が、前記第 3 の絶縁層の表面積に実質的に等しい、請求項 9 に記載の装置。

## 【請求項 15】

第 1 のシリコンオンインシュレータ (SOI) 構造体を支持する手段であって、前記第 1 の SOI 構造体が、絶縁のための第 1 の絶縁層手段と、前記第 1 の絶縁層手段の第 1 の側に形成される、信号を処理するための少なくとも 1 つの第 1 の回路手段とを備え、前記少なくとも 1 つの第 1 の回路手段が前記第 1 の絶縁層手段と前記支持するための手段との間に配置されるように、前記支持するための手段に結合され、前記第 1 の絶縁層手段が、

前記第 1 の絶縁層手段の第 1 の側と反対側の第 2 の側を備える第 1 の SOI 構造体と、前記支持するための手段と前記第 1 の SOI 構造体との間に配される接着剤層であって、前記第 1 の SOI 構造体の少なくとも第 1 の回路手段が前記接着剤層を用いて前記支持するための手段に直接結合されるようになる接着剤層と、

第 2 の絶縁層手段及び信号を処理するための少なくとも 1 つの第 2 の回路手段を備えた第 2 の SOI 構造体であって、前記第 2 の絶縁層手段が第 1 の側及び第 2 の側を備え、前記第 2 の絶縁層手段の第 1 の側が前記第 1 の絶縁層手段の第 2 の側に面し、前記第 2 の絶縁層手段の第 2 の側が前記第 2 の絶縁層手段の第 1 の側の反対側であり、前記少なくとも 1 つの第 2 の回路手段が、前記第 2 の絶縁層手段の第 1 の側上に形成され、前記第 2 の絶縁層手段の第 1 の側に直接接触する少なくとも 1 つの第 1 の受動回路要素と、前記第 2 の絶縁層手段の第 2 の側上に形成され、前記第 2 の絶縁層手段の第 2 の側に直接接触する少なくとも 1 つの第 2 の受動回路要素と、を備え、前記少なくとも 1 つの第 1 の受動回路要素が、前記第 2 の絶縁層手段と前記第 1 の絶縁層手段との間に配置され、前記第 1 の絶縁層手段の第 2 の側が、前記少なくとも 1 つの第 2 の回路手段に結合されるように、前記第 1 の絶縁層手段に結合される、第 2 の SOI 構造体と、

を備える装置。

## 【請求項 16】

前記少なくとも 1 つの第 1 の回路手段が、複数の CMOS トランジスタを備える、請求項 15 に記載の装置。

## 【請求項 17】

前記少なくとも 1 つの第 2 の受動回路要素が、少なくとも 1 つの微小電気機械システム (MEMS) 素子又は少なくとも 1 つのセンサを備える、請求項 15 に記載の装置。

## 【請求項 18】

少なくとも 1 つの半導体ダイに集積される、請求項 15 に記載の装置。

## 【請求項 19】

セットトップボックス、音楽プレーヤ、ビデオプレーヤ、娯楽ユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末 (PDA)、固定ロケーションデータユニット、およびコンピュータからなる群から選択されたデバイスに統合される、請求項 15 に記載の装置。

## 【請求項 20】

前記少なくとも 1 つの第 1 の回路手段が、複数の CMOS トランジスタを備え、前記少なくとも 1 つの第 2 の回路手段が、少なくとも 1 つの受動構成部品または少なくとも 1 つの MEMS 素子を備え又は支持し、

前記第 1 の SOI 構造体が、前記支持するための手段に直接結合され、前記第 2 の SOI 構造体が、前記第 1 の絶縁層手段に直接結合される、請求項 15 に記載の装置。

## 【請求項 21】

前記支持するための手段が、ガラスの層、石英の層またはサファイアの層を含む、請求項 15 に記載の装置。

**【請求項 2 2】**

前記少なくとも 1 つの第 1 の回路層が、複数の CMOS トランジスタを備え、  
前記少なくとも 1 つの第 2 の回路層が、少なくとも 1 つの高 Q 受動部品を備える、請求  
項 1 に記載の装置。

**【請求項 2 3】**

前記少なくとも 1 つの第 1 の回路層が、複数の CMOS トランジスタを備え、  
前記少なくとも 1 つの第 2 の回路層が、少なくとも 1 つの半導体バラクタを備える、請  
求項 1 に記載の装置。

**【請求項 2 4】**

前記少なくとも 1 つの第 1 の回路層が、複数の CMOS トランジスタを備え、  
前記少なくとも 1 つの第 2 の回路層が、少なくとも 1 つの MEMS 同調可能なコンデン  
サを備える、請求項 1 に記載の装置。

**【請求項 2 5】**

前記少なくとも 1 つの第 1 の回路層が、複数の CMOS トランジスタを備え、  
前記少なくとも 1 つの第 2 の回路層が、少なくとも 1 つの無線周波数 (RF) スイッチ  
を備える、請求項 1 に記載の装置。