

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4290085号
(P4290085)

(45) 発行日 平成21年7月1日(2009.7.1)

(24) 登録日 平成21年4月10日(2009.4.10)

(51) Int.Cl.

H02M 7/12 (2006.01)

F I

H02M 7/12

B

H02M 7/12

Q

請求項の数 5 (全 21 頁)

(21) 出願番号 特願2004-203776 (P2004-203776)
(22) 出願日 平成16年7月9日(2004.7.9)
(65) 公開番号 特開2006-25579 (P2006-25579A)
(43) 公開日 平成18年1月26日(2006.1.26)
審査請求日 平成19年6月29日(2007.6.29)

早期審査対象出願

前置審査

(73) 特許権者 000001889
三洋電機株式会社
大阪府守口市京阪本通2丁目5番5号
(74) 代理人 110000176
一色国際特許業務法人
(72) 発明者 ▲高▼橋 幸雄
群馬県邑楽郡大泉町坂田一丁目1番1号
三洋エルエスアイデザイン・システムソフ
ト株式会社内

審査官 松本 泰典

最終頁に続く

(54) 【発明の名称】 電源回路

(57) 【特許請求の範囲】

【請求項1】

4つの整流素子が接続され、正側の出力端子と負側の出力端子の間に整流後の電圧を発生するブリッジ回路と、

電流検出を行う電流検出素子と、

前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の一方の前記整流素子と並列に接続される第1のスイッチング素子と、

前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の他方の前記整流素子と並列に接続される第2のスイッチング素子と、

前記整流後の電圧を平滑すべく前記正側の出力端子と前記負側の出力端子との間に接続されたコンデンサの電圧が目標電圧に応じたレベルとなるよう、前記コンデンサの電圧を分割した分割電圧と前記目標電圧との誤差と、前記電流検出素子の検出結果とに応じた制御信号に基づいて、前記第1のスイッチング素子及び前記第2のスイッチング素子を同時にオンオフする駆動回路と、

を備え、

前記第1のスイッチング素子及び前記第2のスイッチング素子の夫々は、逆バイアスによるブレイクダウンを生じるトランジスタであり、

前記ブレイクダウンを生じる電圧は、前記電流検出素子による降下電圧と前記一方の前

10

20

記整流素子の順方向降下電圧との和より大きいと共に前記電流検出素子による降下電圧と前記他方の前記整流素子の順方向降下電圧との和より大きいこと、
を特徴とする電源回路。

【請求項 2】

前記ブリッジ回路の前記一方の前記整流素子及び前記他方の前記整流素子の夫々は、前記負側の出力端子にアノードが接続されたダイオードであり、

前記電流検出素子は、前記トランジスタがオンされた場合に、前記トランジスタから出力される電流に応じた電圧を両端に生じる抵抗素子であること、
を特徴とする請求項 1 に記載の電源回路。

【請求項 3】

前記ブリッジ回路の一方の交流側入力ラインには、リアクトルを介した交流電圧が印加されること、を特徴とする請求項 1 または請求項 2 に記載の電源回路。

【請求項 4】

前記分割電圧と前記目標電圧との前記誤差を増幅する誤差増幅回路と、

前記誤差増幅回路からの出力と、前記電流検出素子の前記検出結果とに基づいて、前記第 1 のスイッチング素子及び前記第 2 のスイッチング素子をオンオフするための前記制御信号を出力する制御回路と、

を更に備え、

前記駆動回路は、

前記制御信号に基づいて、前記分割電圧と前記目標電圧とが一致するよう、前記第 1 のスイッチング素子及び前記第 2 のスイッチング素子を同時にオンオフすること、

を特徴とする請求項 1 乃至 3 の何れか一項に記載の電源回路。

【請求項 5】

絶縁金属基板に集積化してなることを特徴とする請求項 1 乃至 4 の何れか一項に記載の電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源回路に関する。

【背景技術】

【0002】

各種電子機器の電源回路として、整流回路（例えばダイオードブリッジ回路）と平滑回路（例えばコンデンサ）を有し、交流電圧を直流電圧に変換する電源回路が知られている。しかし、このような電源回路は、正弦波の交流電圧が印加された場合、正弦波のピーク付近のみで電源回路に電流が流れるため、力率が悪い。また、正弦波の交流電圧を加えても、正弦波に比例しない電流が流れる場合、高調波が発生し周辺機器に悪影響を及ぼす場合もある。

【0003】

そこで、ダイオードと並列にスイッチング素子を接続し、スイッチング素子を適宜のタイミングでスイッチングさせ、電源回路に流れる電流を交流電圧の正弦波と相似形にすることで、力率改善、高調波抑制および直流電圧調整を行う電源回路が提案されている。（例えば、特許文献 1 参照）。

【0004】

図 8 は、従来の電源回路の構成を示すブロック図である。従来の電源回路は、ダイオードブリッジ回路を構成する 4 つのダイオード D 1 1、D 1 2、D 1 3、D 1 4 と、ダイオード D 1 1、D 1 2 のアノードの接続点と N 側電極の間に接続され、ダイオード D 1 1、D 1 2 に流れる電流を検出する抵抗 R 1 1 と、ダイオード D 1 1 および抵抗 R 1 1 と並列に接続されるスイッチング素子 1 1 4 と、ダイオード D 1 2 および抵抗 R 1 1 と並列に接続されるスイッチング素子 1 1 6 と、を備えている。なお、スイッチング素子 1 1 4 およびスイッチング素子 1 1 6 は、例えばバイポーラトランジスタである。

【0005】

ダイオードD11、D13の接続点には交流電源110で発生する交流電圧がリアクトル112を介して印加される。また、ダイオードD12、D14の接続点には交流電源110で発生する交流電圧が直接印加される。

【0006】

以下、交流電源110からダイオードD11、D13の接続点への交流電圧入力ラインをRラインとし、交流電源110からダイオードD12、D14の接続点への交流電圧入力ラインをSラインとする。

【0007】

交流電源110から入力される交流電圧は、ダイオードブリッジ回路D11～D14で全波整流された後、出力となる正側の電極（以下、P側電極とする）と負側の電極（以下、N側電極とする）の間に接続された、コンデンサ122によって平滑化される。

【0008】

なお、スイッチング素子114、116がスイッチングするタイミングは、抵抗R11に流れる電流に基づいて、不図示の制御回路によって制御される。

【0009】

図9は、従来の電源回路において交流電圧が正の場合の電流の流れを説明するための図である。交流電圧が正の場合には、スイッチング素子114がスイッチングし、そのオン、オフによって電流経路が切り替わる。

【0010】

《スイッチング素子114がオンの場合》

Rラインの交流電圧がSラインに対して正で、スイッチング素子114がオンの場合には、図9の一点鎖線で示す経路、すなわち、Rライン（リアクトル112）→スイッチング素子114→抵抗R11→ダイオードD12→Sラインの経路の電流が流れる。この期間にリアクトル112にエネルギーが蓄えられる。

【0011】

《スイッチング素子114がオフの場合》

Rラインの交流電圧がSラインに対して正で、スイッチング素子114がオフとなった場合、リアクトル112は、スイッチング素子114がオンの場合の電流方向と同じ方向に電流を流そうとする。従って図9の破線で示す経路、すなわち、Rライン（リアクトル112）→ダイオードD13→コンデンサ122→抵抗R11→ダイオードD12→Sラインの経路の電流が流れる。この期間に、リアクトル112に蓄えられていたエネルギーがコンデンサ122に出力される。そして、コンデンサ122が充電され、P側電極とN側電極の間に発生する直流電圧（以下、直流出力電圧とする）が昇圧される。

【0012】

また、図10は、従来の電源回路において交流電圧が負の場合の電流の流れを説明するための図である。Rラインの交流電圧がSラインに対して負の場合には、スイッチング素子116がスイッチングし、そのオン、オフによって電流経路が切り替わる。

【0013】

《スイッチング素子116がオンの場合》

Rラインの交流電圧がSラインに対して負で、スイッチング素子116がオンとなる場合には、図10の一点鎖線で示す経路、すなわち、Sライン→スイッチング素子116→抵抗R11→ダイオードD11→Rライン（リアクトル112）の経路の電流が流れる。この期間にリアクトル112にエネルギーが蓄えられる。

【0014】

《スイッチング素子116がオフの場合》

Rラインの交流電圧がSラインに対して負で、スイッチング素子116がオフとなった場合、リアクトル112は、スイッチング素子116がオンの場合の電流方向と同じ方向に電流を流そうとする。従って図10の破線で示す経路、すなわち、Sライン→ダイオードD14→コンデンサ122→抵抗R11→ダイオードD11→Rライン（リアクトル1

10

20

30

40

50

12)の経路の電流が流れる。この期間に、リアクトル112に蓄えられていたエネルギーがコンデンサ122に出力される。そして、コンデンサ122が充電され、直流出力電圧が昇圧される。

【0015】

このスイッチング素子114またはスイッチング素子116のスイッチング動作のタイミングは、ダイオードD11およびダイオードD12と直列に接続された抵抗R11に流れる電流に基づいて制御されていた。そして、そのスイッチング動作が繰り返し行われることによって、直流出力電圧が昇圧され、さらに電源回路に流れる電流が交流電圧の正弦波と相似形になるように調整された。

【特許文献1】特開2001-286149号公報

【発明の開示】

【発明が解決しようとする課題】

【0016】

従来の電源回路では、ダイオードD11と抵抗R11が直列に接続され、それと並列にスイッチング素子114が接続されている。また、ダイオードD12と抵抗R11が直列に接続され、それと並列にスイッチング素子116が接続されている。

そのため、図9、10で示したように交流電圧の正負、およびスイッチング素子114、116のオン、オフに関わらず、抵抗R11にはダイオードD11またはダイオードD12に流れる電流が常に流れることとなる。

【0017】

従って、このような従来の電源回路は、ダイオードD11またはダイオードD12に流れる電流が常に抵抗R11にも流れることによる電力の損失があり、効率が悪化するという問題点があった。また、交流入力電圧投入時に、出力となるコンデンサ122を充電するために流れる突入電流も流れるために、電力容量を大きくしなければならないという問題点もあった。

【0018】

本発明は、スイッチング素子がオンとなる期間にのみ、電流検出用の抵抗に流れる電流に基づいて、スイッチング素子のスイッチングのタイミングを制御することで電流検出素子による電力の損失を減らし、効率を改善することができる電源回路を提供することを目的とする。

【課題を解決するための手段】

【0019】

本発明に係る主たる発明では、4つの整流素子が接続され、正側の出力端子と負側の出力端子の間に整流後の電圧を発生するブリッジ回路と、電流検出を行う電流検出素子と、前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の一方の前記整流素子と並列に接続される第1のスイッチング素子と、前記電流検出素子と直列に接続され、かつ前記電流検出素子とともに、前記負側の出力端子と接続された前記ブリッジ回路の他方の前記整流素子と並列に接続される第2のスイッチング素子と、前記整流後の電圧を平滑すべく前記正側の出力端子と前記負側の出力端子との間に接続されたコンデンサの電圧が目標電圧に応じたレベルとなるよう、前記コンデンサの電圧を分割した分割電圧と前記目標電圧との誤差と、前記電流検出素子の検出結果とに応じた制御信号に基づいて、前記第1のスイッチング素子及び前記第2のスイッチング素子を同時にオンオフする駆動回路と、を備え、前記第1のスイッチング素子及び前記第2のスイッチング素子の夫々は、逆バイアスによるブレークダウンを生じるトランジスタであり、前記ブレークダウンを生じる電圧は、前記電流検出素子による降下電圧と前記一方の前記整流素子の順方向降下電圧との和より大きいと共に前記電流検出素子による降下電圧と前記他方の前記整流素子の順方向降下電圧との和より大きいことを特徴とする電源回路。

【0020】

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。

10

20

30

40

50

【発明の効果】

【0021】

本発明によれば、ブリッジ回路の整流素子と並列に接続された第1のスイッチング素子または第2のスイッチング素子がオンする期間のみ電流検出素子に電流が流れ、その電流検出素子の検出結果に基づいてスイッチングのタイミングを制御するので電流検出素子による電力の損失を減らし、効率を改善することができる。

【発明を実施するための最良の形態】

【0022】

===全体構成===

図1は、本発明の電源回路の構成の一例を示すブロック図である。この電源回路は、交流電圧を全波整流するためのダイオードブリッジ回路を構成する4つのダイオードD1、D2、D3およびD4と、電流検出用の抵抗R1（『電流検出素子』）と、スイッチング素子14、16と、駆動回路46、48とを備えている。なお、図1の破線で囲まれた内部は、例えば絶縁金属基板上に集積化されている。そして、同図に示すようにAC1端子、AC2端子、VCC端子、VIN1端子、VIN2端子、GND端子、VB端子（『正側の出力端子』）、RS端子、PG端子（『負側の出力端子』）の各端子が設けられている。

10

【0023】

VB端子から出力されるラインは、直流電圧が発生する正側の電極（以下、P側電極とする）となる。また、PG端子から出力されるラインは、直流電圧が発生する負側の電極（以下、N側電極とする）となる。

20

ダイオードD1は、AC1端子とPG端子との間に接続される。

ダイオードD2は、AC2端子とPG端子との間に接続される。

ダイオードD3は、AC1端子とVB端子との間に接続される。

ダイオードD4は、AC2端子とVB端子との間に接続される。

【0024】

また、AC1端子には、交流電源10からの交流電圧がリアクトル12を介して印加され、AC2端子には、交流電源10からの交流電圧が直接印加される。以下、このAC1端子側の交流入力ラインをRラインとし、AC2端子側の交流入力ラインをSラインとする。

30

なお、リアクトル12は、例えばトロイダルコイル等のコイルである。

【0025】

交流電源10によって印加される交流電圧は、ダイオードD1、D2、D3、D4によって全波整流された後、P側電極とN側電極の間に接続されたコンデンサ22で平滑化される。なお、リアクトル12は、Sライン側に設けてもよい。その場合、AC2端子には、交流電源10からの交流電圧がリアクトル12を介して印加され、AC1端子には、交流電源10からの交流電圧が直接印加される。

【0026】

スイッチング素子14は、例えば絶縁ゲートバイポーラトランジスタ（IGBT）等のトランジスタであり、抵抗R1と直列接続され、かつ抵抗R1とともにダイオードD1と並列に接続されている。なお、スイッチング素子14とダイオードD1は逆極性の（逆向きの電流が流れる）方向に接続される。

40

【0027】

スイッチング素子16は、例えば絶縁ゲートバイポーラトランジスタ（IGBT）等のトランジスタであり、抵抗R1と直列接続され、かつ抵抗R1とともにダイオードD2と並列に接続されている。なお、スイッチング素子16とダイオードD2は逆極性の（逆向きの電流が流れる）方向に接続される。

【0028】

なお、スイッチング素子14、16には、バイポーラトランジスタ、またはMOSFETを使用してもよい。

50

【0029】

抵抗R1は、例えば10mΩ～100mΩ程度の極小抵抗の電流検出用シャント抵抗であり、スイッチング素子14またはスイッチング素子16の何れかがオンした期間に、ダイオードD1またはダイオードD2に流れる電流を検出する。

【0030】

駆動回路46は、VCC端子から印加される電圧VCCによって、VIN1端子からの入力をスイッチング素子14が駆動できる振幅に増幅して出力する。

【0031】

駆動回路48は、VCC端子から印加される電圧VCCによって、VIN2端子からの入力をスイッチング素子16が駆動できる振幅に増幅して出力する。

10

スイッチング素子14またはスイッチング素子16をオン／オフするタイミングは、制御回路によって制御される。なお、制御回路は、例えば同図に示す電圧モニタ回路30、出力電圧調整回路32、出力電圧誤差増幅回路34、掛算回路36、電流誤差増幅回路38、三角波発生回路40、比較回路42およびPWM制御回路44から構成される。

【0032】

電圧モニタ回路30は、交流電源10の交流電圧を入力し、この交流電圧を全波整流した正弦波基準波形信号を出力する。

【0033】

出力電圧調整回路32は、例えば不図示の抵抗でP側電極とN側電極間の電圧を抵抗分割し、得られた電圧を出力する。なお、この抵抗値を変えることで所定の比率に調整された直流電圧を出力することができる。

20

【0034】

出力電圧誤差増幅回路34は、出力電圧調整回路32の出力電圧と所定の目標電圧との差分を増幅した出力電圧誤差分信号を出力する。

【0035】

掛算回路36は、電圧モニタ回路30からの正弦波基準波形信号、および出力電圧誤差増幅回路34からの出力電圧誤差分信号を入力し、これらを乗算した出力電圧誤差増幅信号を出力する。ここで、出力電圧誤差増幅信号は、その正弦波の振れ幅が出力電圧誤差分信号に対応したものとなる。

【0036】

電流誤差増幅回路38は、抵抗R1に流れる電流から電圧換算されて検出された実電流信号、および掛算回路36からの出力電圧誤差増幅信号を入力し、これらを比較し、その誤差分を増幅した電流誤差増幅信号を出力する。

30

【0037】

三角波発生回路40は、所定の振幅レベルと所定の周期をもつ三角波を発生する。

【0038】

比較回路42は、三角波発生回路40からの三角波、および電流誤差増幅回路38からの電流誤差増幅信号を入力し、これらを比較して、例えばキャリア周波数20kHzのPWM駆動信号を出力する。

【0039】

PWM制御回路44は、比較回路42からのPWM駆動信号を入力し、交流電圧が正の期間にはスイッチング素子14をスイッチングする信号としてVIN1端子に出力し、交流電圧が負の期間にはスイッチング素子16をスイッチングする信号としてVIN2端子に出力する。

40

【0040】

なお、電圧制御回路30、出力電圧調整回路32、出力電圧誤差増幅回路34、掛算回路36、電流誤差増幅回路38、三角波発生回路40、比較回路42およびPWM制御回路44から構成される制御回路も集積化してもよい。図5は、交流電源10、リアクトル12、コンデンサ22以外の部分を集積化した場合を示すブロック図である（端子は不図示）。この場合、図5の破線で囲まれた部分が集積化され、例えば図1に示すように制御

50

回路を、集積回路の周辺回路として設けるディスクリートとする場合に比べてチップ面積を小さくすることができる。

【0041】

===制御回路の動作===

次に、制御回路の動作について図面を使用して説明する。図2は、制御回路の動作を説明するための図である。

【0042】

まず、出力電圧誤差増幅回路34において、出力電圧調整回路32の出力電圧と所定の電圧との差分を増幅した電圧誤差分信号が生成され、さらに電圧モニタ回路30において、交流電源10における交流電圧を全波整流した正弦波基準波形信号が生成される。この電圧誤差分信号と正弦波基準波形信号は、掛算回路36で掛け合わされ、正弦波の振れ幅が電圧誤差分信号に対応した出力電圧誤差増幅信号が生成される。

10

【0043】

この出力電圧誤差増幅信号は、電流誤差増幅回路38で、抵抗R1に流れる電流が電圧換算された実電流信号と比較され、これらの誤差分を増幅した電流誤差増幅信号が生成される。なお、図2に示している実電流信号は、スイッチング素子14またはスイッチング素子16がオンとなった期間の抵抗R1のピーク電圧を線でつないだものである。したがって、この実電流信号の各周期の間にスイッチング素子14またはスイッチング素子16が数回スイッチングを行っている。

【0044】

20

電流誤差増幅信号は、三角波発生回路40から出力される三角波と比較回路42で比較され、PWM駆動信号が生成される。

【0045】

PWM駆動信号は、PWM制御回路44に入力される。そして、PWM駆動信号は、交流電圧が正の期間にVIN1端子に出力され、交流電圧が負の期間にVIN2端子に出力される。

【0046】

なお、このPWM駆動信号は、スイッチング素子14、16を同期させてスイッチングする信号であっても良いし、スイッチング素子14またはスイッチング素子16の一方がスイッチングをしている期間、スイッチング素子14またはスイッチング素子16の他方がオフすることを周期的に繰り返す信号であってもよい。

30

【0047】

===電源回路の動作===

続いて、本発明の電源回路の動作について図面を使用して説明する。図3は、交流電源10の交流電圧が、Sラインに対してRラインが正となる場合の電源回路の動作について説明するための図である。

【0048】

《スイッチング素子14がオンの場合》

Rラインの交流電圧がSラインに対して正で、スイッチング素子14がオンとなる場合には、図3の一点鎖線で示す経路、すなわち、Rライン（リアクトル12）→AC1端子→スイッチング素子14→抵抗R1→ダイオードD2→AC2端子→Sラインの経路の電流が流れる。この期間にリアクトル12にエネルギーが蓄えられる。

40

【0049】

《スイッチング素子14がオフの場合》

Rラインの交流電圧がSラインに対して正で、スイッチング素子14がオフとなった場合、リアクトル12は、スイッチング素子14がオンの場合と同じ方向に電流を流そうとする。従って図3の破線で示す経路、すなわち、Rライン（リアクトル12）→AC1端子→ダイオードD3→VB端子→コンデンサ22→PG端子→ダイオードD2→AC2端子→Sラインの経路の電流が流れ、コンデンサ22が充電される。

【0050】

50

この期間に、リアクトル 1 1 2 に蓄えられていたエネルギーがコンデンサ 2 2 に出力され、P 側電極と N 側電極の間に発生する直流電圧（以下、直流出力電圧とする）が昇圧される。

【0051】

次に、図 4 は、交流電源 1 0 の交流電圧が、S ラインに対して R ラインが負となる場合の電源回路の動作について説明するための図である。

【0052】

《スイッチング素子 1 6 がオンの場合》

R ラインの交流電圧が S ラインに対して負で、スイッチング素子 1 6 がオンとなる場合には、図 4 の一点鎖線で示す経路、すなわち、S ライン→AC 2 端子→スイッチング素子 1 6→抵抗 R 1→ダイオード D 1→AC 1 端子→R ライン（リアクトル 1 2）の経路の電流が流れる。この期間にリアクトル 1 2 にエネルギーが蓄えられる。

10

【0053】

《スイッチング素子 1 6 がオフの場合》

R ラインの交流電圧が S ラインに対して負で、スイッチング素子 1 6 がオフとなった場合、リアクトル 1 2 は、スイッチング素子 1 6 がオンの場合と同じ方向に電流を流そうとする。従って図 4 の破線で示す経路、すなわち、S ライン→AC 2 端子→ダイオード D 4→VB 端子→コンデンサ 2 2→PG 端子→ダイオード D 1→AC 1 端子→R ライン（リアクトル 1 2）の経路の電流が流れ、コンデンサ 2 2 が充電される。

20

【0054】

この期間に、リアクトル 1 2 に蓄えられていたエネルギーがコンデンサ 2 2 に出力され直流出力電圧が昇圧される。

【0055】

以上説明したように、本発明では、スイッチング素子 1 4 またはスイッチング素子 1 6 の何れかがオンした場合のみ抵抗 R 1 に電流が流れる構成となっている。そして、抵抗 R 1 に流れる電流に基づいてスイッチング素子 1 4 またはスイッチング素子 1 6 のスイッチングのタイミングを制御することで、電源回路に流れる電流を交流電圧の正弦波と相似形にすることができ、力率を改善できる。

【0056】

=== その他の実施の形態 ===

30

図 6 は、本発明にかかる第 2 の実施の形態の電源回路を説明するためのブロック図である。この第 2 の実施の形態は、スイッチング素子 1 4 とスイッチング素子 1 6 が相補的にスイッチングをするのではなく、同時にスイッチングするようにしたものである。なお、基本的な構成は図 1 と同様であるので、図 1 と同一の部分については同一の符号を付してその説明を省略し、ここでは異なる部分についてのみ説明する。

【0057】

同図に示す電源回路は、比較回路 4 2 から出力される PWM 駆動信号を入力し、スイッチング素子 1 4 およびスイッチング素子 1 6 をスイッチングする信号を所定のタイミング、例えば交流電圧の極性の変化時に VIN 端子に出力する PWM 制御回路 6 4 と、VCC 端子から印加される電圧 VCC によって、VIN 端子からの入力をスイッチング素子 1 4 およびスイッチング素子 1 6 が駆動できる振幅に増幅して出力する駆動回路 6 0 とを備えている。

40

【0058】

PWM 制御回路 6 4 に入力された PWM 駆動信号は、スイッチング素子 1 4 およびスイッチング素子 1 6 をスイッチングする信号として、VIN 端子を介して駆動回路 6 0 に出力される。そして、駆動回路 6 0 の出力によってスイッチング素子 1 4 およびスイッチング素子 1 6 は同時にオンまたは同時にオフする。

【0059】

ここで、スイッチング素子 1 4 およびスイッチング素子 1 6 を同時にオンした場合、例えば図 3 において、抵抗 R 1 による降下電圧とダイオード D 2 の順方向降下電圧の加算値

50

より、スイッチング素子 16 の逆バイアスによるブレイクダウン電圧の方が大きければ、一点鎖線で示す経路と同一の経路で電流が流れる。

【0060】

また、図 4 において、抵抗 R1 による降下電圧とダイオード D1 の順方向降下電圧の加算値より、スイッチング素子 14 の逆バイアスによるブレイクダウン電圧の方が大きければ、電流の経路は、一点鎖線で示す経路と同一の経路で電流が流れる。

【0061】

従って、スイッチング素子 14、16 に逆バイアスブレイクダウン電圧が所定値以上のものを使用することで、スイッチング素子 14 およびスイッチング素子 16 を同時にオン／オフしても問題は発生しない。

10

【0062】

このように、本発明の第 2 の実施の形態ではスイッチング素子 14 およびスイッチング素子 16 のスイッチングを同時に行う。スイッチング素子 14 およびスイッチング素子 16 を同時にスイッチングすることで、交流電源 10 で発生する交流電圧の極性によってスイッチング素子 14、16 のスイッチングを切り替える必要がなくなり、回路構成および制御方法を簡単にすることができる。なお、PWM 制御回路 64 を設けず、PWM 駆動信号をそのまま駆動回路 60 に入力するようにしてもよい。

【0063】

図 7 は、本発明にかかる第 3 の実施の形態の電源回路を説明するためのブロック図である。なお、基本的な構成は第 2 の実施の形態の図 6 と同様であるので、図 6 と同一の部分については同一の符号を付してその説明を省略し、ここでは異なる部分についてのみ説明する。この第 3 の実施の形態では、R ラインの交流電圧がリアクトル 12a を介して AC1 端子に印加されるとともに、S ラインの交流電圧がリアクトル 12b を介して AC2 端子に印加される。

20

【0064】

この構成において、第 3 の実施の形態の動作について説明する。

交流電圧が正の場合、スイッチング素子 14 がオンの期間に、図 3 で示す一点鎖線と同じ経路の電流が流れ、リアクトル 12a およびリアクトル 12b にエネルギーが蓄えられる。一方、スイッチング素子 14 がオフの期間は、図 3 で示す破線と同じ経路の電流が流れ、リアクトル 12a およびリアクトル 12b に蓄えられたエネルギーがコンデンサ 22 側

30

【0065】

また、交流電圧が負の場合、スイッチング素子 16 がオンの期間に、図 4 で示す一点鎖線と同じ経路の電流が流れ、リアクトル 12a およびリアクトル 12b にエネルギーが蓄えられる。一方、スイッチング素子 16 がオフの期間は、図 4 で示す破線と同じ経路の電流が流れ、リアクトル 12a およびリアクトル 12b に蓄えられたエネルギーがコンデンサ 22 側

【0066】

以上の動作が繰り返され、電源回路に流れる電流が交流電圧の正弦波と相似形になるように調整される。なお、その他の動作については第 2 の実施の形態と同じである。

40

【0067】

R ラインおよび S ラインにそれぞれリアクトル 12a およびリアクトル 12b を設けることでコモンモードチョークコイルの役割もするので、リアクトル 12 が一方の交流入力ラインに設けられる場合に比べ、ノイズの低減率が大きくなり、ノイズフィルタを小型化できる。

【0068】

以上、説明したように、本発明の電源回路は、スイッチング素子 14 またはスイッチング素子 16 がオンした期間のみ、抵抗 R1 に電流が流れ、その電流の検出結果に基づいてスイッチングのオン時間を制御するので、抵抗 R1 の消費電力を減らすことができ、効率を改善することが出来る。また、スイッチング素子 14 またはスイッチング素子 16 に流

50

れる電流を直接制御しているので、スイッチング素子14またはスイッチング素子16が過大電流によって破壊するのを防止できる。また、抵抗R1によってスイッチング素子14またはスイッチング素子16のオン電流のみを検出しているので、スイッチング素子14またはスイッチング素子16を過大電流から保護するための電流保護レベルを独立して的確に設定することができる。さらに、従来の電源回路では、ダイオードD11またはダイオードD12に流れる電流も検出するので、電流保護レベルを交流入力電流のピーク以下に設定できないが、本発明の電源回路ではスイッチング素子14またはスイッチング素子16に流れる電流のみを検出するので、電流保護レベルを交流入力電流のピーク以下に設定することができる。よって、スイッチング素子14、16には許容電流の小さいものを使用することができ、小型で安価に回路を構成することができる。

10

【0069】

また、交流入力電力の極性によりスイッチング素子14とスイッチング素子16は、半サイクル毎にスイッチング制御期間とオフ期間を持ちながら、電源回路に流れる電流を交流電圧の正弦波と相似形にすることができ、高調波の抑制および力率を改善することができる。さらに、スイッチング素子14とスイッチング素子16を同時にスイッチングすると、入力の極性を判別する必要が無く、回路構成および制御方法を簡単にすることができる。

【0070】

また、RラインまたはSラインの一方にリアクトル12を設け、スイッチング素子14またはスイッチング素子16をスイッチングすることによって、直流出力電圧を昇圧することができる。さらに、RラインおよびSラインの両方に、それぞれリアクトル12a、12bを設けると、コモンモードチョークコイルの役割もするので、ノイズフィルタを小型化できる。

20

【0071】

さらに、電流を検出する回路に抵抗R1を用いることによって、小型で安価に電流検出を行うことが出来る。また、スイッチング素子14またはスイッチング素子16がオンしたときのみ抵抗R1に電流が流れる接続とすることで、電力の消費を小さくできる。

【0072】

本発明では、スイッチング素子14またはスイッチング素子16がオンしたときのみに電流検出を行うので、交流入力電圧投入時にコンデンサ22を充電するために流れる突入電流を考慮する必要がなく、電流を検出する素子に電力容量の小さい抵抗R1を用いることが出来、小型で安価に電流検出を行うことが出来る。

30

【0073】

また、ダイオードD1、D2、D3、D4、スイッチング素子14、16および抵抗R1を絶縁金属基板に集積化すると、電磁両立性ノイズ（EMCノイズ）を抑制することができる。さらに、制御回路を構成する電圧制御回路30、出力電圧調整回路32、出力電圧誤差増幅回路34、掛算回路36、電流誤差増幅回路38、三角波発生回路40、比較回路42およびPWM制御回路44も同一チップ上に集積化することが可能である。その場合、制御回路をディスクリートとする場合に比べ、チップ面積を小さくすることができる。

40

【0074】

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

【図面の簡単な説明】

【0075】

【図1】本発明の電源回路の構成の一例を示すブロック図である。

【図2】制御回路の動作を説明するための図である。

【図3】交流電圧が正の場合の電源回路の動作について説明するための図である。

【図4】交流電圧が負の場合の電源回路の動作について説明するための図である。

【図5】交流電源、リアクトル、コンデンサ以外の部分を集積化した場合を示すブロック

50

図である。

【図 6】第 2 の実施の形態の電源回路を説明するためのブロック図である。

【図 7】第 3 の実施の形態の電源回路を説明するためのブロック図である。

【図 8】従来の電源回路の構成の一例を示すブロック図である。

【図 9】従来の電源回路で交流電圧が正の場合の動作について説明するための図である。


【図 10】従来の電源回路で交流電圧が負の場合の動作について説明するための図である。

【符号の説明】

【0076】


10	交流電源	10
12	リアクトル	
14、16	スイッチング素子	
22	コンデンサ	
30	電圧モニタ回路	
32	出力電圧調整回路	
34	出力電圧誤差増幅回路	
36	掛算回路	
38	電流誤差増幅回路	
40	三角波発生回路	
42	比較回路	20
44	PWM制御回路	
46、48	駆動回路	

【図1】




【図 2】


正弦波基準
波形信号




出力電圧誤差
増幅信号



実電流信号




電流誤差
増幅信号




三角波




PWM駆動
信号




【図 3】




【図 4】




【図 6】




【図 8】



【図 9】



【図 10】



フロントページの続き

- (56)参考文献 特開平08-205542 (JP, A)
特開2004-173394 (JP, A)
特開2003-158878 (JP, A)
特開2001-286149 (JP, A)
特開平01-114372 (JP, A)

- (58)調査した分野(Int.Cl., DB名)
H02M 7/12