

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年5月21日(21.05.2015)




(10) 国際公開番号
WO 2015/071983 A1

- (51) 国際特許分類:
H01L 27/105 (2006.01)
- (21) 国際出願番号: PCT/JP2013/080721
- (22) 国際出願日: 2013年11月13日(13.11.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): ユニ
サンティス エレクトロニクス シンガポール
プライベート リミテッド(UNISANTIS ELEC-
TRONICS SINGAPORE PTE. LTD.) [SG/SG]; 179098
ノースブリッジロード 111、ペニンシュラ
プラザ #16-04 Singapore (SG).
- (72) 発明者; および
- (71) 出願人(米国についてのみ): 舩岡 富士雄(MAS-
UOKA Fujio) [JP/JP]; 〒1020073 東京都千代田区九
段北1-15-2 九段坂パークビル4F S
emicon Consulting株式会社
内 Tokyo (JP). 中村 広記(NAKAMURA Hiroki)
[JP/JP]; 〒1020073 東京都千代田区九段北1-1
5-2 九段坂パークビル4F S emico
- n Consulting株式会社内 Tokyo
(JP).
- (74) 代理人: 木村 満(KIMURA Mitsuru); 〒1010054 東
京都千代田区神田錦町二丁目7番地 協販ビル
2階 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA,
BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN,
CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES,
FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN,
IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR,
LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX,
MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH,
PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保
護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,
MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシ
ア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ユーロッパ
(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

(54) 発明の名称: 半導体装置、及び半導体装置の製造方法



(57) Abstract: The present invention addresses the problem of providing: a structure of memory, which is capable of performing re-
setting using a reset gate, and which has a layer wherein resistance is varied; and a method for manufacturing the memory. This
semiconductor device has: a first columnar semiconductor layer; a gate insulating film that is formed around the first columnar semi-
conductor layer; a gate electrode, which is formed around the gate insulating film, and which is formed of a metal; gate wiring,
which is connected to the gate electrode, and which is formed of a metal; a second gate insulating film that is formed around an up-
per portion of the first columnar semiconductor layer; a first contact, which is formed around the second gate insulating film, and
which is formed of a second metal; a second contact, which connects together an upper portion of the first contact and the upper por-
tion of the first columnar semiconductor layer, and which is formed of a third metal; the second diffusion layer that is formed on a
lower portion of the first columnar semiconductor layer; a columnar layer, which is formed on the second contact, and in which res-
istance is varied; a reset gate insulating film that surrounds the columnar variable resistance layer; and a reset gate that surrounds the
reset gate insulating film.

(57) 要約:

[続葉有]



WO 2015/071983 A1



GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, 添付公開書類:

NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML,

MR, NE, SN, TD, TG).

— 国際調査報告 (条約第 21 条(3))

リセットゲートを用いてリセットを行うことができる、抵抗が変化する層を有するメモリの構造及び製造方法を提供することを課題とする。第 1 の柱状半導体層と、前記第 1 の柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された金属からなるゲート配線と、前記第 1 の柱状半導体層上部の周囲に形成された第 2 のゲート絶縁膜と、前記第 2 のゲート絶縁膜の周囲に形成された第 2 の金属からなる第 1 のコンタクトと、前記第 1 のコンタクトの上部と前記第 1 の柱状半導体層の上部とを接続する第 3 の金属からなる第 2 のコンタクトと、前記第 1 の柱状半導体層の下部に形成された前記第 2 の拡散層と、前記第 2 のコンタクト上に柱状の抵抗が変化する層と、前記柱状の抵抗が変化する層を取り囲むリセットゲート絶縁膜と、前記リセットゲート絶縁膜を取り囲むリセットゲートと、を有する。

明 細 書

発明の名称：半導体装置、及び半導体装置の製造方法

技術分野

[0001] 本発明は半導体装置、及び半導体装置の製造方法に関する。

背景技術

[0002] 近年、相変化メモリが開発されている（例えば、特許文献1を参照）。相変化メモリは、メモリセルの情報記憶素子の抵抗を変化記録することにより、情報を記憶する。

[0003] セルトランジスタをオンすることによりビット線とソース線間に電流を流すと、高抵抗素子のヒーターで熱が発生し、このヒーターに接するカルコゲナイドガラス（GST：Ge₂Sb₂Te₅）を融解し、状態を遷移させるメカニズムである。高温（高電流）で融解し高速で冷やす（電流を止める）とアモルファス状態（Reset動作）になり、比較的低い高温（低電流）で融解しゆっくり冷やす（電流を徐々に減らす）と結晶化する（Set動作）。これにより読み出し時、ビット線－ソース線間に流れる電流が多い（低抵抗＝結晶状態）場合と、少ない場合（高抵抗＝アモルファス）で、0、1情報の判断をする（例えば、特許文献1を参照）。

[0004] この場合、例えばReset電流が200 μ Aと非常に多い。この様にReset電流を大きく、この電流をセルトランジスタに流すためには、メモリセルサイズが非常に大きくなる。大きな電流を流すためには、バイポーラトランジスタやダイオードの選択素子を用いることができる（例えば、特許文献1を参照）。

[0005] ダイオードは二端子素子であるので、メモリセルを選択するためには、一本のソース線を選択すると一本のソース線に接続された全てのメモリセルの電流が一本のソース線に流れることとなる。従って、ソース線の抵抗でのIRドロップが大きくなる。

[0006] 一方、バイポーラトランジスタは三端子素子であるが、ゲートに電流が流

れるので、ワード線に多くのトランジスタを接続することが難しい。

[0007] 基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor（以下、「SGT」という。）が提案されている（例えば、特許文献2を参照）。基板に対してソース、ゲート、ドレインが垂直方向に配置されているため、小さいセル面積を実現することができる。

[0008] また、従来のMOSトランジスタにおいて、メタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスが実際の製品で用いられている（非特許文献1）。ポリシリコンでゲートを作成し、その後、層間絶縁膜を堆積後、化学機械研磨によりポリシリコンゲートを露出し、ポリシリコンゲートをエッチング後、メタルを堆積している。そのためSGTにおいてもメタルゲートプロセスと高温プロセスを両立させるために、高温プロセス後にメタルゲートを作成するメタルゲートラストプロセスを用いる必要がある。

[0009] メタルゲートラストプロセスでは、ポリシリコンゲートを形成後、イオン注入により拡散層を形成している。SGTでは、柱状シリコン層上部がポリシリコンゲートに覆われるため工夫が必要である。

[0010] シリコン柱が細くなると、シリコンの密度は 5×10^{22} 個/cm³であるから、シリコン柱内に不純物を存在させることが難しくなってくる。

[0011] 従来のSGTでは、チャネル濃度を 10^{17} cm⁻³以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている（例えば、特許文献3を参照）。

[0012] 平面型MOSトランジスタにおいて、LDD領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンにより形成され、LDD領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールLDD型MOSトランジスタに比してLDD領域のインピーダンスが低減できることが示されている（例えば、特許文献4を参照）。その多結晶シリコンサイドウォールは電氣的にゲート電極と絶縁されていることが示されている

。また図中には多結晶シリコンサイドウォールとソース・ドレインとは層間絶縁膜により絶縁していることが示されている。

先行技術文献

特許文献

[0013] 特許文献1：特開2012-204404号公報

特許文献2：特開2004-356314号公報

特許文献3：特開2004-356314号公報

特許文献4：特開平11-297984号公報

非特許文献

[0014] 非特許文献1：IEDM2007 K.Mistry et.al, pp 247-250

発明の概要

発明が解決しようとする課題

[0015] そこで、リセットゲートを用いてリセットを行うことができる、抵抗が変化する層を有するメモリの構造及び製造方法を提供することを目的とする。

課題を解決するための手段

[0016] 本発明の半導体装置は、第1の柱状半導体層と、前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、前記ゲート電極に接続された金属からなるゲート配線と、前記第1の柱状半導体層上部の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層の上部とを接続する第3の金属からなる第2のコンタクトと、前記第1の柱状半導体層の下部に形成された前記第2の拡散層と、前記第2のコンタクト上に柱状の抵抗が変化する層と、前記柱状の抵抗が変化する層を取り囲むリセットゲート絶縁膜と、前記リセットゲート絶縁膜を取り囲むリセットゲートと、を有することを特徴とする。

[0017] また、前記柱状の抵抗が変化する層の下部に、下部電極を有することを特

徴とする。

- [0018] また、前記リセットゲートは、窒化チタンからなることを特徴とする。
- [0019] また、前記リセットゲート絶縁膜は、窒化膜からなることを特徴とする。
- [0020] また、前記下部電極は、窒化チタンからなることを特徴とする。
- [0021] また、前記リセットゲートに電流を流すことにより、抵抗が変化する層のリセットを行うことを特徴とする。
- [0022] また、前記第1のコンタクトの第2の金属の仕事関数は、 4.0 eV から 4.2 eV の間であることを特徴とする。
- [0023] また、前記第1のコンタクトの第2の金属の仕事関数は、 5.0 eV から 5.2 eV の間であることを特徴とする。
- [0024] また、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、前記フィン状半導体層上に形成された前記第1の柱状半導体層と、を有し、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有し、前記ゲート配線は前記フィン状半導体層に直交する方向に延在するのであって、前記第2の拡散層は前記フィン状半導体層に更に形成されることを特徴とする。
- [0025] また、前記第2の拡散層は前記半導体基板に更に形成されることを特徴とする。
- [0026] また、前記第2の拡散層に接続される前記ゲート配線に平行なコンタクト配線を有することを特徴とする。
- [0027] また、前記半導体基板上に形成された前記フィン状半導体層と、前記フィン状半導体層の周囲に形成された前記第1の絶縁膜と、前記フィン状半導体層上に形成された第2の柱状半導体層と、前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなる前記コンタクト配線と、前記フィン状半導体層と前記第2の柱状半導体層の下部に形成された前記第2の拡散層と、前記コンタクト電極は前記第2の拡散層と接続するのであって、を有することを特徴とする。

- [0028] また、前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであって、前記フィン状半導体層に直交する方向の前記第 1 の柱状半導体層の幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の幅と同じであることを特徴とする。
- [0029] また、前記第 2 の柱状半導体層と前記コンタクト電極との間に形成された前記ゲート絶縁膜を有することを特徴とする。
- [0030] また、前記フィン状半導体層に直交する方向の前記第 2 の柱状半導体層の幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の幅と同じであることを特徴とする。
- [0031] また、前記コンタクト電極と前記コンタクト配線の周囲に形成された前記ゲート絶縁膜を有することを特徴とする。
- [0032] また、前記コンタクト電極の外側の幅と前記コンタクト配線の幅は同じであることを特徴とする。
- [0033] また、半導体基板上に形成された前記第 1 の柱状半導体層と、を有し、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有し、前記第 2 の拡散層は前記半導体基板に更に形成されることを特徴とする。
- [0034] また、本発明の半導体装置の製造方法は、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第 1 の絶縁膜を形成する第 1 工程と、前記第 1 工程の後、第 1 の柱状半導体層と前記第 1 のポリシリコンによる第 1 のダミーゲートと第 2 の柱状半導体層と前記第 1 のポリシリコンによる第 2 のダミーゲートを形成する第 2 工程と、前記第 2 工程の後、前記第 1 のダミーゲートと前記第 1 の柱状半導体層と前記第 2 のダミーゲートと前記第 2 の柱状半導体層の側壁に、第 3 のダミーゲートと第 4 のダミーゲートを形成する第 3 工程と、前記第 3 工程の後、前記フィン状半導体層上部と前記第 1 の柱状半導体層下部と前記第 2 の柱状半導体層下部に第 2 の拡散層を形成する第 4 工程と、前記第 4 の工程の後、層間絶縁膜を堆積し、前記第 1 のダミーゲートと前記第 2 のダミーゲートと前記第 3 のダミーゲートと前記

第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、ゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、前記第5の工程の後、前記第1の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第2の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第2のゲート絶縁膜を堆積し、第2の金属を堆積し、前記第1の柱状半導体層の上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層上の前記第2のゲート絶縁膜を除去し、第3の金属を堆積し、前記第3の金属と前記第2の金属の一部をエッチングすることで、第2の金属が前記第1の柱状半導体層上部側壁を取り囲む第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層上部とを接続する第2のコンタクトと、を形成する第6工程と、前記第6工程の後、第2の層間絶縁膜を堆積し、平坦化し、前記第2のコンタクト上部を露出し、柱状の抵抗が変化する層と下部電極を形成し、前記柱状の抵抗が変化する層と前記下部電極を取り囲むようリセットゲート絶縁膜を形成し、リセットゲートを形成する第7工程を有することを特徴とする。

[0035] また、前記第2の工程であって、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、第1のゲート配線と第1の柱状半導体層と第1のコンタクト配線と第2の柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半

導体層と前記第 1 のポリシリコンによる第 2 のダミーゲートを形成することを特徴とする。

[0036] また、前記第 2 の絶縁膜の上に第 1 のポリシリコンを堆積し平坦化後、前記第 1 のポリシリコン上に第 3 の絶縁膜を形成することをさらに含むことを特徴とする。

[0037] また、前記第 2 工程の後、前記第 1 の柱状半導体層と前記第 2 の柱状半導体層と前記第 1 のダミーゲートと前記第 2 のダミーゲートの周囲に第 4 の絶縁膜を形成し、前記第 4 の絶縁膜の周囲に第 2 のポリシリコンを堆積し、エッチングをすることにより、前記第 1 のダミーゲートと前記第 1 の柱状半導体層と前記第 2 のダミーゲートと前記第 2 の柱状半導体層の側壁に残存させ、第 3 のダミーゲートと第 4 のダミーゲートを形成する第 3 工程を有することを特徴とする。

[0038] また、前記フィン状半導体層上部と前記第 1 の柱状半導体層下部と前記第 2 の柱状半導体層下部に第 2 の拡散層を形成し、前記第 3 のダミーゲートと前記第 4 のダミーゲートとの周囲に、第 5 の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第 5 の絶縁膜からなるサイドウォールを形成し、前記第 2 の拡散層上に金属と半導体の化合物を形成する第 4 工程を有することを特徴とする。

[0039] また、前記第 4 の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第 1 のダミーゲートと前記第 2 のダミーゲートと前記第 3 のダミーゲートと前記第 4 のダミーゲートとの上部を露出し、前記第 1 のダミーゲートと前記第 2 のダミーゲートと前記第 3 のダミーゲートと前記第 4 のダミーゲートとを除去し、前記第 2 の絶縁膜と前記第 4 の絶縁膜を除去し、ゲート絶縁膜を前記第 1 の柱状半導体層の周囲と前記第 2 の柱状半導体層の周囲と前記第 5 の絶縁膜の内側に形成し、前記第 2 の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第 3 のレジストを形成し、前記第 2 の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、第 1 の金属を堆積し、前記第 1 の柱状半導体層上部と前記第 2 の柱状半導体層上部を露出し、エッチバックを行い

、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、を有することを特徴とする。

発明の効果

- [0040] 本発明によれば、リセットゲートを用いてリセットを行うことができる、抵抗が変化する層を有するメモリの構造及び製造方法を提供することができる。
- [0041] 柱状の抵抗が変化する層と、前記柱状の抵抗が変化する層を取り囲むリセットゲート絶縁膜と、前記リセットゲート絶縁膜を取り囲むリセットゲートと、を有することにより、リセットゲートに電流を流すことで、ヒーターであるリセットゲートで熱が発生し、このヒーターに接するカルコゲナイドガラス（GST：Ge₂Sb₂Te₅）を融解し、状態を遷移させることができる。
- [0042] リセットゲートが柱状の抵抗が変化する層を取り囲む構造のため、柱状の抵抗が変化する層が熱しやすい。
- [0043] リセットゲートに電流を流すことでリセットを行うため、選択素子に大電流を流す必要はなく、選択素子は、セット動作の低電流を流すことができる。
- [0044] 前記柱状半導体層上部の周囲に形成された第2のゲート絶縁膜と、前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、前記第1のコンタクトの上部と前記柱状半導体層の上部とを接続する第3の金属からなる第2のコンタクトにより、柱状半導体層上部を金属と半導体との仕事関数差によってn型半導体層もしくはp型半導体層として機能させる構造を持つSGTとすることができ、柱状半導体層上部に拡散層を形成する工程が不要となる。
- [0045] また、前記ゲート電極は金属であって、前記ゲート配線は金属であり、さらに、前記第2のゲート絶縁膜の周囲に形成された金属からなる第1のコンタクトと、前記第1のコンタクトの上部と前記柱状半導体層の上部とを接続

する第2のコンタクトがありより多くの金属が使用されるので、冷却を早めることができる。また、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有することにより、ゲートラストによって、金属ゲートが形成されるので、金属ゲートプロセスと高温プロセスを両立させることができる。

[0046] また、半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、前記フィン状半導体層上に形成された前記第1の柱状半導体層と、を有し、前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有し、前記ゲート電極は金属であって、前記ゲート配線は金属であって、前記ゲート配線は前記フィン状半導体層に直交する方向に延在するのであって、前記第2の拡散層は前記フィン状半導体層に更に形成され、前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであって、前記第1の柱状半導体層の幅は前記フィン状半導体層の幅と同じであることを特徴とすることにより、本半導体装置のフィン状半導体層と、柱状半導体層と、ゲート電極と、ゲート配線が、二枚のマスクにより、自己整合で形成されるので、工程数を削減することができる。

[0047] また、前記第2の拡散層に接続される前記ゲート配線に平行なコンタクト配線を有することにより、ソース線の抵抗を下げることができ、セット時の電流によるソース電圧の増加を抑制することができる。前記ゲート配線に平行なコンタクト配線は、例えば、ビット線方向に一行に配置されたメモリセル2個毎、4個毎、8個毎、16個毎、32個毎、64個毎に一本配置することが好ましい。

[0048] また、第2の柱状半導体層と第2の柱状半導体層周囲に形成されるコンタクト電極とコンタクト配線とで形成される構造は、コンタクト電極が前記第2の拡散層と接続すること以外はトランジスタ構造と同じ構造であり、ゲート配線に平行な方向の全てのソース線はコンタクト配線に接続されることになるため、工程数を削減することができる。

図面の簡単な説明

[0049] [図1] (a) は本発明に係る半導体装置の平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図2] (a) は本発明に係る半導体装置の平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図3] (a) は本発明に係る半導体装置の平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図4] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図5] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図6] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図7] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図8] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図9] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図10] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(

b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図11] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図12] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図13] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図14] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図15] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図16] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図17] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図18] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図19] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線

での断面図である。

[図20] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図21] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図22] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図23] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図24] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図25] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図26] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図27] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図28] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図29] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図30] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図31] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図32] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図33] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図34] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図35] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図36] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図37] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図38] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(

b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図39] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図40] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図41] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図42] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図43] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図44] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図45] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図46] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図47] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線

での断面図である。

[図48] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図49] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図50] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図51] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図52] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図53] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図54] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図55] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図56] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図57] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図58] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図59] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図60] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図61] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

[図62] (a) は本発明に係る半導体装置の製造方法に係る平面図である。(b) は (a) の X-X' 線での断面図である。(c) は (a) の Y-Y' 線での断面図である。

発明を実施するための形態

[0050] 以下に半導体装置の構造を図 1 に示す。

[0051] 図 1 は本発明の半導体装置であるメモリセルを一行一列目と、一行三列目、二行一列目と、二行三列目に配置し、ソース線を相互に接続するためにコンタクト電極、コンタクト配線を有するコンタクト装置を一行二列目と二行二列目に配置している。

[0052] 二行一列目のメモリセルは、半導体基板 101 上に形成されたフィン状半導体層 104 と、前記フィン状半導体層 104 の周囲に形成された第 1 の絶縁膜 106 と、前記フィン状半導体層 104 上に形成された第 1 の柱状半導体層 129 と、前記第 1 の柱状半導体層 129 の周囲に形成されたゲート絶

縁膜 1 6 2 と、前記ゲート絶縁膜 1 6 2 の周囲に形成された金属からなるゲート電極 1 6 8 a と、前記ゲート電極 1 6 8 a に接続された金属からなるゲート配線 1 6 8 b と、前記ゲート配線 1 6 8 b は前記フィン状半導体層 1 0 4 に直交する方向に延在するのであって、前記ゲート電極 1 6 8 a と前記ゲート配線 1 6 8 b の周囲と底部に形成された前記ゲート絶縁膜 1 6 2 と、を有し、前記第 1 の柱状半導体層 1 2 9 上部の周囲に形成された第 2 のゲート絶縁膜 1 7 3 と、前記第 2 のゲート絶縁膜 1 7 3 の周囲に形成された第 2 の金属からなる第 1 のコンタクト 1 7 9 a と、前記第 1 のコンタクト 1 7 9 a の上部と前記第 1 の柱状半導体層 1 2 9 の上部とを接続する第 3 の金属からなる第 2 のコンタクト 1 8 3 a と、前記第 1 の柱状半導体層 1 2 9 の下部に形成された前記第 2 の拡散層 1 4 3 a と、前記第 2 の拡散層 1 4 3 a は前記フィン状半導体層 1 0 4 に更に形成されている。

[0053] 前記第 2 のコンタクト 1 8 3 a 上に、下部電極 1 9 5 a、柱状の抵抗が変化する層 1 9 6 a、リセットゲート絶縁膜 2 0 2、リセットゲート 2 0 3 a を有する。

[0054] 柱状の抵抗が変化する層 1 9 6 a は、カルコゲナイドガラス (G S T : G e 2 S b 2 T e 5) であることが好ましい。

[0055] 前記リセットゲート 2 0 3 a は、電流が流れて発熱する材料であればよい。窒化チタンであることが好ましい。

[0056] 前記リセットゲート絶縁膜 2 0 2 は、熱伝導性がよい絶縁膜であればよい。窒化膜であることが好ましい。

[0057] 前記下部電極 1 9 5 a は、電流が流れて発熱する材料であればよい。窒化チタンであることが好ましい。

[0058] 前記リセットゲート 2 0 3 a に電流を流すことにより、ヒーターであるリセットゲート 2 0 3 a で熱が発生し、このヒーターに接する柱状の抵抗が変化する層 1 9 6 a を融解し、状態を遷移させることができる。

[0059] 二行三列目のメモリセルは、半導体基板 1 0 1 上に形成されたフィン状半導体層 1 0 4 と、前記フィン状半導体層 1 0 4 の周囲に形成された第 1 の絶

縁膜 106 と、前記フィン状半導体層 104 上に形成された第 1 の柱状半導体層 131 と、前記第 1 の柱状半導体層 131 の周囲に形成されたゲート絶縁膜 163 と、前記ゲート絶縁膜 163 の周囲に形成された金属からなるゲート電極 170a と、前記ゲート電極 170a に接続された金属からなるゲート配線 170b と、前記ゲート配線 170b は前記フィン状半導体層 104 に直交する方向に延在するのであって、前記ゲート電極 170a と前記ゲート配線 170b の周囲と底部に形成された前記ゲート絶縁膜 163 と、を有し、前記第 1 の柱状半導体層 131 上部の周囲に形成された第 2 のゲート絶縁膜 174 と、前記第 2 のゲート絶縁膜 174 の周囲に形成された第 2 の金属からなる第 1 のコンタクト 181a と、前記第 1 のコンタクト 181a の上部と前記第 1 の柱状半導体層 131 の上部とを接続する第 3 の金属からなる第 2 のコンタクト 185a と、前記第 1 の柱状半導体層 131 の下部に形成された前記第 2 の拡散層 143a と、前記第 2 の拡散層 143a は前記フィン状半導体層 104 に更に形成されている。

[0060] 前記第 2 のコンタクト 185a 上に、下部電極 195b、柱状の抵抗が変化する層 196b、リセットゲート絶縁膜 202、リセットゲート 203b を有する。

[0061] 柱状の抵抗が変化する層 196a 上部と、柱状の抵抗が変化する層 196b 上部は、ビット線 208a により接続される。

[0062] 一行一列目のメモリセルは、半導体基板 101 上に形成されたフィン状半導体層 105 と、前記フィン状半導体層 105 の周囲に形成された第 1 の絶縁膜 106 と、前記フィン状半導体層 105 上に形成された第 1 の柱状半導体層 132 と、前記第 1 の柱状半導体層 132 の周囲に形成されたゲート絶縁膜 162 と、前記ゲート絶縁膜 162 の周囲に形成された金属からなるゲート電極 168a と、前記ゲート電極 168a に接続された金属からなるゲート配線 168b と、前記ゲート配線 168b は前記フィン状半導体層 105 に直交する方向に延在するのであって、前記ゲート電極 168a と前記ゲート配線 168b の周囲と底部に形成された前記ゲート絶縁膜 162 と、を

有し、前記第1の柱状半導体層132上部の周囲に形成された第2のゲート絶縁膜173と、前記第2のゲート絶縁膜173の周囲に形成された第2の金属からなる第1のコンタクト179bと、前記第1のコンタクト179aの上部と前記第1の柱状半導体層132の上部とを接続する第3の金属からなる第2のコンタクト183bと、前記第1の柱状半導体層132の下部に形成された前記第2の拡散層143bと、前記第2の拡散層143bは前記フィン状半導体層105に更に形成されている。

[0063] 前記第2のコンタクト183b上に、下部電極195c、柱状の抵抗が変化する層196c、リセットゲート絶縁膜202、リセットゲート203aを有する。

[0064] 一行三列目のメモリセルは、半導体基板101上に形成されたフィン状半導体層105と、前記フィン状半導体層105の周囲に形成された第1の絶縁膜106と、前記フィン状半導体層105上に形成された第1の柱状半導体層134と、前記第1の柱状半導体層134の周囲に形成されたゲート絶縁膜163と、前記ゲート絶縁膜163の周囲に形成された金属からなるゲート電極170aと、前記ゲート電極170aに接続された金属からなるゲート配線170bと、前記ゲート配線170bは前記フィン状半導体層105に直交する方向に延在するのであって、前記ゲート電極170aと前記ゲート配線170bの周囲と底部に形成された前記ゲート絶縁膜163と、を有し、前記第1の柱状半導体層134上部の周囲に形成された第2のゲート絶縁膜174と、前記第2のゲート絶縁膜174の周囲に形成された第2の金属からなる第1のコンタクト181bと、前記第1のコンタクト181bの上部と前記第1の柱状半導体層134の上部とを接続する第3の金属からなる第2のコンタクト185bと、前記第1の柱状半導体層134の下部に形成された前記第2の拡散層143bと、前記第2の拡散層143bは前記フィン状半導体層105に更に形成されている。

[0065] 前記第2のコンタクト185b上に、下部電極195d、柱状の抵抗が変化する層196d、リセットゲート絶縁膜202、リセットゲート203b

を有する。

[0066] 柱状の抵抗が変化する層 196 c と、柱状の抵抗が変化する層 196 d は、ビット線 208 b により接続される。

[0067] 前記ゲート電極 168 a、170 a は金属であって、前記ゲート配線 168 b、170 b は金属であり、さらに、前記第 2 のゲート絶縁膜 173、174 の周囲に形成された第 2 の金属からなる第 1 のコンタクト 179 a、179 b、181 a、181 b と、前記第 1 のコンタクト 179 a、179 b、181 a、181 b の上部と前記柱状半導体層 129、131、132、134 の上部とを接続する第 3 の金属からなる第 2 のコンタクト 183 a、183 b、185 a、185 b がより多くの金属が使用されるので、冷却を早めることができる。また、前記ゲート電極 168 a、170 a と前記ゲート配線 168 b、170 b の周囲と底部に形成された前記ゲート絶縁膜 162、163 と、を有することにより、ゲートラストによって、金属ゲートが形成されるので、金属ゲートプロセスと高温プロセスを両立させることができる。

[0068] また、前記ゲート電極 168 a、170 a と前記ゲート配線 168 b、170 b の周囲と底部に形成された前記ゲート絶縁膜 162、163 と、を有し、前記ゲート電極 168 a、170 a は金属であって、前記ゲート配線 168 b、170 b は金属であって、前記ゲート配線 168 b、170 b は前記フィン状半導体層 104、105 に直交する方向に延在するのであって、前記第 2 の拡散層 143 a、143 b は前記フィン状半導体層 104、105 に更に形成され、前記ゲート電極 168 a、170 a の外側の幅と前記ゲート配線 168 b、170 b の幅は同じであって、前記第 1 の柱状半導体層 129、131、132、134 の幅は前記フィン状半導体層 104、105 の幅と同じであることを特徴とすることにより、本半導体装置のフィン状半導体層 104、105 と、第 1 の柱状半導体層 129、131、132、134 と、ゲート電極 168 a、170 a と、ゲート配線 168 b、170 b が、二枚のマスクにより、自己整合で形成されるので、工程数を削減する

ことができる。

[0069] 二行二列目のコンタクト装置は、前記半導体基板 101 上に形成された前記フィン状半導体層 104 と、前記フィン状半導体層 104 の周囲に形成された前記第 1 の絶縁膜 106 と、前記フィン状半導体層 104 上に形成された第 2 の柱状半導体層 130 と、前記フィン状半導体層 104 に直交する方向の前記第 2 の柱状半導体層 130 の幅は前記フィン状半導体層 104 に直交する方向の前記フィン状半導体層 104 の幅と同じであって、前記第 2 の柱状半導体層 130 の周囲に形成された金属からなるコンタクト電極 169a と、前記第 2 の柱状半導体層 130 と前記コンタクト電極 169a との間に形成された前記ゲート絶縁膜 165 を有し、前記コンタクト電極 169a に接続された前記フィン状半導体層 104 に直交する方向に延在する金属からなる前記コンタクト配線 169b と、前記コンタクト電極 169a と前記コンタクト配線 169b の周囲に形成された前記ゲート絶縁膜 164 を有し、前記コンタクト電極 169a の外側の幅と前記コンタクト配線 169b の幅は同じであって、前記フィン状半導体層 104 と前記第 2 の柱状半導体層 130 の下部に形成された前記第 2 の拡散層 143a と、前記コンタクト電極 169a は前記第 2 の拡散層 143a と接続するのであって、を有する。

[0070] また、前記第 2 の柱状半導体層 130 上部の周囲に形成された第 2 のゲート絶縁膜 175 と、前記第 2 のゲート絶縁膜 175 の周囲に形成された第 2 の金属からなる第 3 のコンタクト 180a と、第 3 のコンタクト 180a はコンタクト電極 169a と接続するのであって、前記第 3 のコンタクト 180a の上部と前記第 2 の柱状半導体層 130 の上部とを接続する第 3 の金属からなる第 4 のコンタクト 184a を有する。

[0071] 従って、第 2 の拡散層 143a とコンタクト電極 169a とコンタクト配線 169b と第 3 のコンタクト 180a と第 4 のコンタクト 184a は接続される。

[0072] 一行二列目のコンタクト装置は、前記半導体基板 101 上に形成された前記フィン状半導体層 105 と、前記フィン状半導体層 105 の周囲に形成さ

れた前記第1の絶縁膜106と、前記フィン状半導体層105上に形成された第2の柱状半導体層133と、前記フィン状半導体層105に直交する方向の前記第2の柱状半導体層133の幅は前記フィン状半導体層105に直交する方向の前記フィン状半導体層105の幅と同じであって、前記第2の柱状半導体層133の周囲に形成された金属からなるコンタクト電極169aと、前記第2の柱状半導体層133と前記コンタクト電極169aとの間に形成された前記ゲート絶縁膜166を有し、前記コンタクト電極169aに接続された前記フィン状半導体層105に直交する方向に延在する金属からなる前記コンタクト配線169bと、前記コンタクト電極169aと前記コンタクト配線169bの周囲に形成された前記ゲート絶縁膜164を有し、前記コンタクト電極169aの外側の幅と前記コンタクト配線169bの幅は同じであって、前記フィン状半導体層105と前記第2の柱状半導体層133の下部に形成された前記第2の拡散層143bと、前記コンタクト電極169aは前記第2の拡散層143bと接続するのであって、を有する。

[0073] また、前記第2の柱状半導体層133上部の周囲に形成された第2のゲート絶縁膜176と、前記第2のゲート絶縁膜176の周囲に形成された第2の金属からなる第3のコンタクト180bと、第3のコンタクト180bはコンタクト電極169aと接続するのであって、前記第3のコンタクト180bの上部と前記第2の柱状半導体層133上部とを接続する第3の金属からなる第4のコンタクト184bを有する。

[0074] 従って、第2の拡散層143bとコンタクト電極169aとコンタクト配線169bと第3のコンタクト180bと第4のコンタクト184bは接続される。

[0075] また、前記第2の拡散層143a、143bに接続される前記ゲート配線168b、170bに平行なコンタクト配線169bを有することにより、第2の拡散層143a、143bを相互に接続することでソース線の抵抗を下げることができ、セット時の電流によるソース電圧の増加を抑制することができる。前記ゲート配線168b、170bに平行なコンタクト配線16

9 bは、例えば、ビット線207、208方向に一行に配置されたメモリセル2個毎、4個毎、8個毎、16個毎、32個毎、64個毎に一本配置することが好ましい。

[0076] また、第2の柱状半導体層130、133と第2の柱状半導体層130、133周囲に形成されるコンタクト電極169aとコンタクト配線169bとで形成される構造は、コンタクト電極169aが前記第2の拡散層143a、143bと接続すること以外はトランジスタ構造と同じ構造であり、ゲート配線168b、170bに平行な方向の第2の拡散層143a、143bからなる全てのソース線はコンタクト配線169bに接続されることになるため、工程数を削減することができる。

[0077] 図2は、半導体基板101深くまで第2の拡散層143cを形成し、図1の第2の拡散層143a、143bを接続した構造である。本構造とすることでさらにソース抵抗を削減することができる。

[0078] 図3は、図2の前記フィン状半導体層105と、前記フィン状半導体層105の周囲に形成された前記第1の絶縁膜106を省き、半導体基板101上に第2の拡散層143dを形成した構造である。本構造とすることでさらにソース抵抗を削減することができる。

[0079] 以下に、本発明の実施形態に係る半導体装置の構造を形成するための製造工程を、図4～図62を参照して説明する。

[0080] まず、半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程を示す。本実施例では、シリコン基板としたが、半導体であればよい。

[0081] 図4に示すように、シリコン基板101上にフィン状シリコン層を形成するための第1のレジスト102、103を形成する。

[0082] 図5に示すように、シリコン基板101をエッチングし、フィン状シリコン層104、105を形成する。今回はレジストをマスクとしてフィン状シリコン層を形成したが、酸化膜や窒化膜といったハードマスクを用いてもよい。

- [0083] 図6に示すように、第1のレジスト102、103を除去する。
- [0084] 図7に示すように、フィン状シリコン層104、105の周囲に第1の絶縁膜106を堆積する。第1の絶縁膜として高密度プラズマによる酸化膜や低圧CVD(Chemical Vapor Deposition)による酸化膜を用いてもよい。
- [0085] 図8に示すように、第1の絶縁膜106をエッチバックし、フィン状シリコン層104、105の上部を露出する。
- [0086] 以上により半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程が示された。
- [0087] 次に、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、第1のゲート配線と第1の柱状半導体層と第1のコンタクト配線と第2の柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程を示す。
- [0088] 図9に示すように、前記フィン状シリコン層104、105の周囲に第2の絶縁膜107、108を形成する。第2の絶縁膜107、108は、酸化膜が好ましい。
- [0089] 図10に示すように、前記第2の絶縁膜107、108の上に第1のポリシリコン109を堆積し平坦化する。
- [0090] 図11に示すように、前記第1のポリシリコン109上に第3の絶縁膜110を形成する。第3の絶縁膜110は、窒化膜が好ましい。
- [0091] 図12に示すように、ゲート配線168b、170bと第1の柱状半導体層129、131、132、134と第2の柱状半導体層130、133とコンタクト配線169bを形成するための第2のレジスト111、112、113を、前記フィン状シリコン層104、105の方向に対して垂直の方

向に形成する。

[0092] 図13に示すように、前記第3の絶縁膜110と前記第1のポリシリコン109と前記第2の絶縁膜107、108と前記フィン状シリコン層104、105をエッチングすることにより、第1の柱状シリコン層129、131、132、134と前記第1のポリシリコンによる第1のダミーゲート117、119と第2の柱状シリコン層130、133と前記第1のポリシリコンによる第2のダミーゲート118を形成する。このとき、第3の絶縁膜110は、分離され、第3の絶縁膜114、115、116となる。また、第2の絶縁膜107、108は分離され、第2の絶縁膜123、124、125、126、127、128となる。このとき、第2のレジスト111、112、113がエッチング中に除去された場合、第3の絶縁膜114、115、116がハードマスクとして機能する。第2のレジストがエッチング中に除去されないとき、第3の絶縁膜を使用しなくてもよい。

[0093] 図14に示すように、第2のレジスト114、115、116を除去する。

[0094] 以上により、前記第1工程の後、前記フィン状半導体層の周囲に第2の絶縁膜を形成し、前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、第1のゲート配線と第1の柱状半導体層と第1のコンタクト配線と第2の柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程が示された。

[0095] 次に、前記第2工程の後、前記第1の柱状半導体層と前記第2の柱状半導体層と前記第1のダミーゲートと前記第2のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記第1の柱状半導

体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に残存させ、第3のダミーゲートと第4のダミーゲートを形成する第3工程を示す。

[0096] 図15に示すように、前記第1の柱状シリコン層129、131、132、134と前記第2の柱状シリコン層130、133と前記第1のダミーゲート117、119と前記第2のダミーゲート118の周囲に第4の絶縁膜135を形成する。前記第4の絶縁膜135の周囲に第2のポリシリコン136を堆積する。

[0097] 図16に示すように、第2のポリシリコン136をエッチングすることにより、前記第1のダミーゲート117、119と前記第1の柱状シリコン層129、131、132、134と前記第2のダミーゲート118と前記第2の柱状シリコン層130、133の側壁に残存させ、第3のダミーゲート137、139と第4のダミーゲート138を形成する。このとき、第4の絶縁膜135は分離され、第4の絶縁膜140、141、142となってもよい。

[0098] 以上により、前記第2工程の後、前記第1の柱状半導体層と前記第2の柱状半導体層と前記第1のダミーゲートと前記第2のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に残存させ、第3のダミーゲートと第4のダミーゲートを形成する第3工程が示された。

[0099] 次に、前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第2の拡散層を形成し、前記第3のダミーゲートと前記第4のダミーゲートとの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程を示す。

[0100] 図17に示すように、不純物を導入し、前記第1の柱状シリコン層129

、 131、132、134 下部と前記第2の柱状シリコン層130、133 下部に第2の拡散層143a、143bを形成する。n型拡散層のときは、砒素やリンを導入することが好ましい。p型拡散層のときは、ボロンを導入することが好ましい。拡散層形成は、後述の第5の絶縁膜からなるサイドウォール形成後に行ってもよい。

[0101] 図18に示すように、前記第3のダミーゲート137、139と前記第4のダミーゲート138との周囲に、第5の絶縁膜144を形成する。第5の絶縁膜144は、窒化膜が好ましい。

[0102] 図19に示すように、第5の絶縁膜144をエッチングし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォール145、146、147を形成する。

[0103] 図20に示すように、前記第2の拡散層143a、143b上に金属と半導体の化合物148、149、150、151、152、153、154、155を形成する。このとき、第3のダミーゲート137、139上部、第4のダミーゲート138上部にも金属と半導体の化合物156、158、157が形成される。

[0104] 以上により、前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第2の拡散層を形成し、前記第3のダミーゲートと前記第4のダミーゲートとの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程が示された。

[0105] 次に、前記第4の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲と前記第5

の絶縁膜の内側に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第3のレジストを形成し、前記第2の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、エッチバックを行い、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程を示す。

[0106] 図21に示すように、層間絶縁膜159を堆積する。コンタクトストッパ膜を用いてもよい。

[0107] 図22に示すように、化学機械研磨し、前記第1のダミーゲート117、119と前記第2のダミーゲート118と前記第3のダミーゲート137、139と前記第4のダミーゲート138との上部を露出する。このとき、第3のダミーゲート137、139上部、第4のダミーゲート138上部の金属と半導体の化合物156、158、157を除去する。

[0108] 図23に示すように、前記第1のダミーゲート117、119と前記第2のダミーゲート118と前記第3のダミーゲート137、139と前記第4のダミーゲート138とを除去する。

[0109] 図24に示すように、前記第2の絶縁膜123、124、125、126、127、128と前記第4の絶縁膜140、141、142を除去する。

[0110] 図25に示すように、ゲート絶縁膜160を前記第1の柱状シリコン層129、131、132、134の周囲と前記第2の柱状シリコン層130、133の周囲と前記第5の絶縁膜145、146、147の内側に形成する。

[0111] 図26に示すように、前記第2の柱状シリコン層130、133の底部周辺のゲート絶縁膜160を除去するための第3のレジスト161を形成する。

[0112] 図27に示すように、前記第2の柱状シリコン層130、133の底部周辺のゲート絶縁膜160を除去する。ゲート絶縁膜は分離され、ゲート絶縁

膜 162、163、164、165、166となる。また、等方性エッチングにより、ゲート絶縁膜 164、165、166を除去してもよい。

[0113] 図28に示すように、第3のレジスト161を除去する。

[0114] 図29に示すように、金属167を堆積する。

[0115] 図30に示すように、金属167のエッチバックを行い、前記第1の柱状シリコン層129、131、132、134の周囲にゲート電極168a、170a及びゲート配線168b、170bを形成し、前記第2の柱状シリコン層130、133の周囲にコンタクト電極169a及びコンタクト配線169bを形成する。

[0116] 以上により、前記第4の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第3のレジストを形成し、前記第2の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、エッチバックを行い、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程が示された。

[0117] 次に、前記第5の工程の後、前記第1の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第2の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第2のゲート絶縁膜を堆積し、第2の金属を堆積し、前記第1の柱状半導体層の上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層上の前記第2のゲート絶縁膜を除去し、第3の金属を堆積し、前記第3の金属と前記第2の金属の一部をエッチングするこ

とで、第2の金属が前記第1の柱状半導体層上部側壁を取り囲む第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層上部とを接続する第2のコンタクトと、を形成する第6工程を示す。

[0118] 図31に示すように、露出したゲート絶縁膜162、163、164、165、166を除去する。

[0119] 図32に示すように、第1の柱状シリコン層129、131、132、134周囲とゲート電極168a、170aとゲート配線168b、170b上と、第2の柱状シリコン層130、133周囲とコンタクト電極169aとコンタクト配線169b上に第2のゲート絶縁膜171を堆積する。

[0120] 図33に示すように、コンタクト電極169a及び前記コンタクト配線169b上の少なくとも一部の第2のゲート絶縁膜171を除去するための第4のレジスト172を形成する。

[0121] 図34に示すように、コンタクト電極169a及び前記コンタクト配線169b上の少なくとも一部の第2のゲート絶縁膜171を除去する。第2のゲート絶縁膜171は分離され、第2のゲート絶縁膜173、174、175、176、177となる。また、等方性エッチングにより、第2のゲート絶縁膜175、176、177を除去してもよい。

[0122] コンタクト形成のために、第1のゲート絶縁膜の膜厚分と第2のゲート絶縁膜の膜厚分エッチングすればよく、深いコンタクト孔を形成する工程が不要となる。

[0123] 図35に示すように、第4のレジスト172を除去する。

[0124] 図36に示すように、第2の金属178を堆積する。第2の金属178の金属の仕事関数は、トランジスタがn型のときは、4.0eVから4.2eVの間であることが好ましい。また、第2の金属178の仕事関数は、トランジスタがp型のときは、5.0eVから5.2eVの間であることを特徴とすることが好ましい。

[0125] 図37に示すように、第2の金属178のエッチバックを行い、第1の柱状シリコン層129、131、132、134の上部と第2の柱状シリコン

層 130、133 上部を露出する。このとき、第 2 の金属 178 は、第 2 の金属線 179、180、181 となる

[0126] 図 38 に示すように、露出した第 1 の柱状シリコン層 129、131、132、134 上の第 2 のゲート絶縁膜 173、174 を除去する。

[0127] 図 39 に示すように、第 3 の金属 182 を堆積する。第 3 の金属 182 は第 2 の金属 178 と同じ金属でもよい。

[0128] 図 40 に示すように、第 3 の金属 182 をエッチバックし、第 3 の金属線 183、184、185 を形成する。

[0129] 図 41 に示すように、第 2 の金属線 179、180、181 及び第 3 の金属線 183、184、185 に直交する第 5 のレジスト 186、187 を形成する。

[0130] 図 42 に示すように、第 2 の金属線 179、180、181 及び第 3 の金属線 183、184、185 をエッチングし、第 1 のコンタクト 179a、179b、181a、181b、第 2 のコンタクト 183a、183b、185a、185b、第 3 のコンタクト 180a、180b、第 4 のコンタクト 184a、184b を形成する。

[0131] 図 43 に示すように、第 5 のレジスト 186、187 を除去する。

[0132] 以上により、前記第 5 の工程の後、前記第 1 の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第 2 の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第 2 のゲート絶縁膜を堆積し、第 2 の金属を堆積し、前記第 1 の柱状半導体層の上部と前記第 2 の柱状半導体層上部を露出し、前記第 1 の柱状半導体層上の前記第 2 のゲート絶縁膜を除去し、第 3 の金属を堆積し、前記第 3 の金属と前記第 2 の金属の一部をエッチングすることで、第 2 の金属が前記第 1 の柱状半導体層上部側壁を取り囲む第 1 のコンタクトと、前記第 1 のコンタクトの上部と前記第 1 の柱状半導体層上部とを接続する第 2 のコンタクトと、を形成する第 6 工程が示された。

[0133] 次に、前記第 6 工程の後、第 2 の層間絶縁膜を堆積し、平坦化し、前記第 2 のコンタクト上部を露出し、柱状の抵抗が変化する層と下部電極を形成し

、前記柱状の抵抗が変化する層と前記下部電極を取り囲むようリセットゲート絶縁膜を形成し、リセットゲートを形成する第7工程を示す。

[0134] 図44に示すように、第2の層間絶縁膜194を堆積し、平坦化し、前記第2のコンタクト183a、183b、185a、185b上部を露出する。このとき、第4のコンタクト184a、184bの上部を露出してもよい。

[0135] 図45に示すように、下部電極のための金属195と抵抗が変化する膜196と窒化膜197を堆積する。

[0136] 図46に示すように、柱状の抵抗が変化する層と下部電極を形成するための第6のレジスト198、199、200、201を形成する。

[0137] 図47に示すように、窒化膜197と抵抗が変化する膜196と金属195とをエッチングする。窒化膜197は分離され、窒化膜197a、197b、197c、197dとなる。また、抵抗が変化する膜196は分離され、柱状の抵抗が変化する層196a、196b、196c、196dとなる。また、金属195は分離され、下部電極195a、195b、195c、195dとなる。

[0138] 図48に示すように、第6のレジスト198、199、200、201を除去する。

[0139] 図49に示すように、リセットゲート絶縁膜202を堆積する。

[0140] 図50に示すように、リセットゲートとなる金属203を堆積する。

[0141] 図51に示すように、金属203をエッチバックする。

[0142] 図52に示すように、窒化膜204を堆積する。

[0143] 図53に示すように、リセットゲートを形成するための第7のレジスト205、206を形成する。

[0144] 図54に示すように、窒化膜204をエッチングする。窒化膜204は分離され、窒化膜204a、204bとなる。

[0145] 図55に示すように、第7のレジスト205、206と窒化膜204a、204bをマスクとして金属203をエッチングし、リセットゲート203

- a、203bを形成する。
- [0146] 図56に示すように、第7のレジスト205、206を除去する。
- [0147] 図57に示すように、第3の層間絶縁膜207を堆積する。
- [0148] 図58に示すように、第3の層間絶縁膜207を平坦化し、窒化膜197a、197b、197c、197dを除去し、柱状の抵抗が変化する層196a、196b、196c、196d上部を露出する。
- [0149] 図59に示すように、金属208を堆積する。
- [0150] 図60に示すように、ビット線を形成するため第8のレジスト209、210を形成する。
- [0151] 図61に示すように、金属208をエッチングし、ビット線208a、208b形成する。
- [0152] 図62に示すように、第8のレジスト209、210を除去する。
- [0153] 以上により、前記第6工程の後、第2の層間絶縁膜を堆積し、平坦化し、前記第2のコンタクト上部を露出し、柱状の抵抗が変化する層と下部電極を形成し、前記柱状の抵抗が変化する層と前記下部電極を取り囲むようリセットゲート絶縁膜を形成し、リセットゲートを形成する第7工程が示された。
- [0154] 以上により、本発明の実施形態に係る半導体装置の構造を形成するための製造工程が示された。
- [0155] なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
- [0156] 例えば、上記実施例において、p型（p⁺型を含む。）とn型（n⁺型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。

符号の説明

- [0157] 101. シリコン基板
102. 第1のレジスト

- 103. 第1のレジスト
- 104. フィン状シリコン層
- 105. フィン状シリコン層
- 106. 第1の絶縁膜
- 107. 第2の絶縁膜
- 108. 第2の絶縁膜
- 109. 第1のポリシリコン
- 110. 第3の絶縁膜
- 111. 第2のレジスト
- 112. 第2のレジスト
- 113. 第2のレジスト
- 114. 第3の絶縁膜
- 115. 第3の絶縁膜
- 116. 第3の絶縁膜
- 117. 第1のダミーゲート
- 118. 第2のダミーゲート
- 119. 第1のダミーゲート
- 123. 第2の絶縁膜
- 124. 第2の絶縁膜
- 125. 第2の絶縁膜
- 126. 第2の絶縁膜
- 127. 第2の絶縁膜
- 128. 第2の絶縁膜
- 129. 第1の柱状シリコン層
- 130. 第2の柱状シリコン層
- 131. 第1の柱状シリコン層
- 132. 第1の柱状シリコン層
- 133. 第2の柱状シリコン層

- 1 3 4. 第1の柱状シリコン層
- 1 3 5. 第4の絶縁膜
- 1 3 6. 第2のポリシリコン
- 1 3 7. 第3のダミーゲート
- 1 3 8. 第4のダミーゲート
- 1 3 9. 第3のダミーゲート
- 1 4 0. 第4の絶縁膜
- 1 4 1. 第4の絶縁膜
- 1 4 2. 第4の絶縁膜
- 1 4 3 a. 第2の拡散層
- 1 4 3 b. 第2の拡散層
- 1 4 3 c. 第2の拡散層
- 1 4 3 d. 第2の拡散層
- 1 4 4. 第5の絶縁膜
- 1 4 5. サイドウォール
- 1 4 6. サイドウォール
- 1 4 7. サイドウォール
- 1 4 8. 金属と半導体の化合物
- 1 4 9. 金属と半導体の化合物
- 1 5 0. 金属と半導体の化合物
- 1 5 1. 金属と半導体の化合物
- 1 5 2. 金属と半導体の化合物
- 1 5 3. 金属と半導体の化合物
- 1 5 4. 金属と半導体の化合物
- 1 5 5. 金属と半導体の化合物
- 1 5 6. 金属と半導体の化合物
- 1 5 7. 金属と半導体の化合物
- 1 5 8. 金属と半導体の化合物

- 159. 層間絶縁膜
- 160. ゲート絶縁膜
- 161. 第3のレジスト
- 162. ゲート絶縁膜
- 163. ゲート絶縁膜
- 164. ゲート絶縁膜
- 165. ゲート絶縁膜
- 166. ゲート絶縁膜
- 167. 金属
- 168a. ゲート電極
- 168b. ゲート配線
- 169a. コンタクト電極
- 169b. コンタクト配線
- 170a. ゲート電極
- 170b. ゲート配線
- 171. 第2のゲート絶縁膜
- 172. 第4のレジスト
- 173. 第2のゲート絶縁膜
- 174. 第2のゲート絶縁膜
- 175. 第2のゲート絶縁膜
- 176. 第2のゲート絶縁膜
- 177. 第2のゲート絶縁膜
- 178. 第2の金属
- 179. 第2の金属線
- 179a. 第1のコンタクト
- 179b. 第1のコンタクト
- 180. 第2の金属線
- 180a. 第3のコンタクト

- 180b. 第3のコンタクト
- 181. 第2の金属線
 - 181a. 第1のコンタクト
 - 181b. 第1のコンタクト
- 182. 第3の金属
- 183. 第3の金属線
 - 183a. 第2のコンタクト
 - 183b. 第2のコンタクト
- 184. 第3の金属線
 - 184a. 第4のコンタクト
 - 184b. 第4のコンタクト
- 185. 第3の金属線
 - 185a. 第2のコンタクト
 - 185b. 第2のコンタクト
- 186. 第5のレジスト
- 187. 第5のレジスト
- 194. 第2の層間絶縁膜
- 195. 金属
 - 195a. 下部電極
 - 195b. 下部電極
 - 195c. 下部電極
 - 195d. 下部電極
- 196. 抵抗が変化する膜
 - 196a. 柱状の抵抗が変化する層
 - 196b. 柱状の抵抗が変化する層
 - 196c. 柱状の抵抗が変化する層
 - 196d. 柱状の抵抗が変化する層
- 197. 窒化膜

- 197 a. 窒化膜
- 197 b. 窒化膜
- 197 c. 窒化膜
- 197 d. 窒化膜
- 198. 第6のレジスト
- 199. 第6のレジスト
- 200. 第6のレジスト
- 201. 第6のレジスト
- 202. リセットゲート絶縁膜
- 203. 金属
- 203 a. リセットゲート
- 203 b. リセットゲート
- 204. 窒化膜
- 204 a. 窒化膜
- 204 b. 窒化膜
- 205. 第7のレジスト
- 206. 第7のレジスト
- 207. 第3の層間絶縁膜
- 208. 金属
- 208 a. ビット線
- 208 b. ビット線
- 209. 第8のレジスト
- 210. 第8のレジスト

請求の範囲

- [請求項1] 第1の柱状半導体層と、
前記第1の柱状半導体層の周囲に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された金属からなるゲート配線と、
前記第1の柱状半導体層上部の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、
前記第1のコンタクトの上部と前記第1の柱状半導体層の上部とを接続する第3の金属からなる第2のコンタクトと、
前記第1の柱状半導体層の下部に形成された前記第2の拡散層と、
前記第2のコンタクト上に柱状の抵抗が変化する層と、
前記柱状の抵抗が変化する層を取り囲むリセットゲート絶縁膜と、
前記リセットゲート絶縁膜を取り囲むリセットゲートと、
を有することを特徴とする半導体装置。
- [請求項2] 前記柱状の抵抗が変化する層の下部に、下部電極を有することを特徴とする請求項1に記載の記憶装置。
- [請求項3] 前記リセットゲートは、窒化チタンからなることを特徴とする請求項1に記載の記憶装置。
- [請求項4] 前記リセットゲート絶縁膜は、窒化膜からなることを特徴とする請求項1に記載の記憶装置。
- [請求項5] 前記下部電極は、窒化チタンからなることを特徴とする請求項2に記載の記憶装置。
- [請求項6] 前記リセットゲートに電流を流すことにより、抵抗が変化する層のリセットを行うことを特徴とする請求項1に記載の記憶装置。
- [請求項7] 前記第1のコンタクトの第2の金属の仕事関数は、 4.0 eV から 4.2 eV の間であることを特徴とする請求項1に記載の半導体装置

。

[請求項8] 前記第1のコンタクトの第2の金属の仕事関数は、 5.0 eV から 5.2 eV の間であることを特徴とする請求項1に記載の半導体装置

。

[請求項9] 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された前記第1の柱状半導体層と、
を有し、
前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲート絶縁膜と、を有し、
前記ゲート配線は前記フィン状半導体層に直交する方向に延在するのであって、
前記第2の拡散層は前記フィン状半導体層に更に形成されることを特徴とする請求項1に記載の半導体装置。

[請求項10] 前記第2の拡散層は前記半導体基板に更に形成されることを特徴とする請求項9に記載の半導体装置。

[請求項11] 前記第2の拡散層に接続される前記ゲート配線に平行なコンタクト配線を有することを特徴とする請求項9または10のいずれか一つに記載の半導体装置。

[請求項12] 前記半導体基板上に形成された前記フィン状半導体層と、
前記フィン状半導体層の周囲に形成された前記第1の絶縁膜と、
前記フィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記コンタクト電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなる前記コンタクト配線と、
前記フィン状半導体層と前記第2の柱状半導体層の下部に形成された前記第2の拡散層と、

前記コンタクト電極は前記第2の拡散層と接続するのであって、
を有することを特徴とする請求項11に記載の半導体装置。

[請求項13] 前記ゲート電極の外側の幅と前記ゲート配線の幅は同じであって、
前記フィン状半導体層に直交する方向の前記第1の柱状半導体層の
幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の
幅と同じであることを特徴とする請求項9、10、11、12のいづ
れか一つに記載の半導体装置。

[請求項14] 前記第2の柱状半導体層と前記コンタクト電極との間に形成された
前記ゲート絶縁膜を有することを特徴とする請求項12に記載の半導
体装置。

[請求項15] 前記フィン状半導体層に直交する方向の前記第2の柱状半導体層の
幅は前記フィン状半導体層に直交する方向の前記フィン状半導体層の
幅と同じであることを特徴とする請求項12に記載の半導体装置。

[請求項16] 前記コンタクト電極と前記コンタクト配線の周囲に形成された前記
ゲート絶縁膜を有することを特徴とする請求項14に記載の半導体装
置。

[請求項17] 前記コンタクト電極の外側の幅と前記コンタクト配線の幅は同じで
あることを特徴とする請求項12に記載の半導体装置。

[請求項18] 半導体基板上に形成された前記第1の柱状半導体層と、
を有し、
前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記ゲ
ート絶縁膜と、を有し、
前記第2の拡散層は前記半導体基板に更に形成されることを特徴と
する請求項1に記載の半導体装置。

[請求項19] 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層
の周囲に第1の絶縁膜を形成する第1工程と、
前記第1工程の後、
第1の柱状半導体層と前記第1のポリシリコンによる第1のダミー

ゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程と、

前記第2工程の後、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に、第3のダミーゲートと第4のダミーゲートを形成する第3工程と、

前記第3工程の後、

前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第2の拡散層を形成する第4工程と、

前記第4の工程の後、層間絶縁膜を堆積し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、ゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、

前記第5の工程の後、前記第1の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第2の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第2のゲート絶縁膜を堆積し、第2の金属を堆積し、前記第1の柱状半導体層の上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層上の前記第2のゲート絶縁膜を除去し、第3の金属を堆積し、前記第3の金属と前記第2の金属の一部をエッチングすることで、第2の金属が前記第1の柱状半導体層上部側壁を取り囲む第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層上部とを接続する第2のコンタ

クトと、を形成する第6工程と、

前記第6工程の後、第2の層間絶縁膜を堆積し、平坦化し、前記第2のコンタクト上部を露出し、

柱状の抵抗が変化する層と下部電極を形成し、前記柱状の抵抗が変化する層と前記下部電極を取り囲むようリセットゲート絶縁膜を形成し、リセットゲートを形成する第7工程を有することを特徴とする半導体装置の製造方法。

[請求項20]

前記第2の工程であって、

前記フィン状半導体層の周囲に第2の絶縁膜を形成し、

前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、

第1のゲート配線と第1の柱状半導体層と第1のコンタクト配線と第2の柱状半導体層を形成するための第2のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、

前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、

第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成することを特徴とする請求項19に記載の半導体装置の製造方法。

[請求項21]

前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化後、前記第1のポリシリコン上に第3の絶縁膜を形成することをさらに含むことを特徴とする請求項20に記載の半導体装置の製造方法。

[請求項22]


前記第2工程の後、前記第1の柱状半導体層と前記第2の柱状半導体層と前記第1のダミーゲートと前記第2のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に残存させ、第3のダミーゲートと第4のダミーゲート

トを形成する第3工程を有することを特徴とする請求項20に記載の半導体装置の製造方法。


[請求項23] 前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第2の拡散層を形成し、前記第3のダミーゲートと前記第4のダミーゲートとの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記第2の拡散層上に金属と半導体の化合物を形成する第4工程を有することを特徴とする請求項22に記載の半導体装置の製造方法。

[請求項24] 前記第4の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、ゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第3のレジストを形成し、前記第2の柱状半導体層の底部周辺の前記ゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、エッチバックを行い、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、を有することを特徴とする請求項23に記載の半導体装置の製造方法。

[図1]



[図4]



[図5]






Fig.5


[図6]




[図7]




[図8]




[図9]



[図10]



[図11]



[図12]






Fig.12


[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図21]




[図22]




[図23]




[図24]




[図25]




[図26]




[図27]




[図28]



[図29]



[図30]




(b)

(c)



x'

y'


y




[図31]




[図32]




[図33]




[図34]






[図35]




[図36]




[図37]




[図38]




[図39]




[図40]




[図41]




[図42]




[図43]




[図44]




[図45]




[図46]




[図47]




[図49]




[図50]




[図51]




[図52]




[図54]




[図55]




[図56]




[図57]




[図58]



[図60]



[図61]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/080721

A. CLASSIFICATION OF SUBJECT MATTER

H01L27/105(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L27/105

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2013-528935 A (Micron Technology, Inc.), 11 July 2013 (11.07.2013), paragraphs [0016] to [0026]; fig. 1 & US 2011/0253965 A1 & EP 2561546 A & TW 201203469 A & CN 102870215 A & SG 184932 A & KR 10-2013-0006695 A	1-24
A	JP 2009-283498 A (Toshiba Corp.), 03 December 2009 (03.12.2009), paragraphs [0011] to [0024]; fig. 1, 3 & US 2009/0283737 A1 & KR 10-2009-0120414 A	1-24
A	JP 2012-185884 A (Hitachi, Ltd.), 27 September 2012 (27.09.2012), paragraphs [0020] to [0035]; fig. 2 to 4 (Family: none)	1-24

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
23 January, 2014 (23.01.14)

Date of mailing of the international search report
04 February, 2014 (04.02.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/080721

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2009/096363 A1 (NEC Corp.), 06 August 2009 (06.08.2009), paragraphs [0128] to [0149]; fig. 11 & US 2011/0006278 A1	1-24
A	JP 2004-356314 A (Sharp Corp.), 16 December 2004 (16.12.2004), entire text; all drawings & EP 1482562 A2 & US 2004/0262681 A1 & KR 10-0545161 B1	1-24

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L27/105 (2006.01) i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L27/105

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 4 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 4 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 4 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2013-528935 A（マイクロン テクノロジー，インク．） 2013.07.11，段落【0016】－【0026】，図1 & US 2011/0253965 A1 & EP 2561546 A & TW 201203469 A & CN 102870215 A & SG 184932 A & KR 10-2013-0006695 A	1-24
A	JP 2009-283498 A（株式会社東芝）2009.12.03， 段落【0011】－【0024】，図1，3 & US 2009/0283737 A1 & KR 10-2009-0120414 A	1-24

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 3 . 0 1 . 2 0 1 4

国際調査報告の発送日

0 4 . 0 2 . 2 0 1 4

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

外山 毅

5 0

3 9 8 2

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 1 4

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2012-185884 A (株式会社日立製作所) 2012. 09. 27, 段落【0020】－【0035】, 図2－4 (ファミリーなし)	1-24
A	WO 2009/096363 A1 (日本電気株式会社) 2009. 08. 06, 段落【0128】－【0149】, 図11 & US 2011/0006278 A1	1-24
A	JP 2004-356314 A (シャープ株式会社) 2004. 12. 16, 全文, 全図 & EP 1482562 A2& US 2004/0262681 A1& KR 10-0545161 B1	1-24