

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局



(43) 国际公布日
2018 年 11 月 22 日 (22.11.2018)

WIPO | PCT

(10) 国际公布号
WO 2018/210335 A1

(51) 国际专利分类号:

H01L 21/20 (2006.01) H01L 21/22 (2006.01)
H01L 27/12 (2006.01) H01L 21/336 (2006.01)
H01L 21/77 (2017.01)

公司 (ORDOS YUANSHEG OPTOELECTRONICS CO., LTD.) [CN/CN]; 中国内蒙古自治区鄂尔多斯市东胜区鄂尔多斯装备制造基地, Inner Mongolia 017020 (CN)。

(21) 国际申请号: PCT/CN2018/087484

(22) 国际申请日: 2018 年 5 月 18 日 (18.05.2018)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201710357418.1 2017 年 5 月 19 日 (19.05.2017) CN

(71) 申请人: 京东方科技集团股份有限公司 (BOE TECHNOLOGY GROUP CO., LTD.) [CN/CN]; 中国北京市朝阳区酒仙桥路 10 号, Beijing 100015 (CN)。 鄂尔多斯市源盛光电有限责任

(72) 发明人: 王学伟 (WANG, Xuewei); 中国北京市北京经济技术开发区地泽路 9 号, Beijing 100176 (CN)。

(74) 代理人: 中国专利代理 (香港) 有限公司 (CHINA PATENT AGENT (H.K.) LTD.); 中国香港特别行政区湾仔港湾道 23 号鹰君中心 22 号楼, Hong Kong (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,

(54) Title: FILM LAYER DOPING METHOD, THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREFOR

(54) 发明名称: 膜层的掺杂方法、薄膜晶体管及其制作方法




图 2

S201 FABRICATE A FILM LAYER TO BE DOPED ON A BASE SUBSTRATE BY MEANS OF A FIRST PATTERNING PROCESS. THE FILM LAYER COMPRISING A FIRST REGION, A SECOND REGION AND A THIRD REGION, WHEREIN THE FIRST REGION IS LOCATED IN AN INTERMEDIATE REGION, THE THIRD REGION IS LOCATED IN AN EDGE REGION, AND THE SECOND REGION IS LOCATED BETWEEN THE FIRST REGION AND THE THIRD REGION.

S202 SEQUENTIALLY FORM A FIRST BARRIER LAYER AND A SECOND BARRIER LAYER ON THE FILM LAYER BY MEANS OF A SECOND PATTERNING PROCESS. AN ORTHOGRAPHIC PROJECTION AREA OF THE FIRST BARRIER LAYER ON THE FILM LAYER EXACTLY COVERING THE FIRST REGION, AND THE ORTHOGRAPHIC PROJECTION AREA OF THE SECOND BARRIER LAYER ON THE FILM LAYER EXACTLY COVERING THE FIRST REGION AND THE SECOND REGION.

S203 PERFORM FIRST DOPING ON THE FILM LAYER BY USING AN ION BEAM WHICH IS PERPENDICULAR TO THE BASE SUBSTRATE SO AS TO COMPLETE DOPING ON THE THIRD REGION.

S204 ROTATE THE BASE SUBSTRATE AT A PREDETERMINED ANGLE IN A DIRECTION PARALLEL TO THE ION BEAM SUCH THAT THE SECOND BARRIER LAYER DOES NOT BLOCK THE SECOND REGION, THEN PERFORMING SECOND DOPING ON THE FILM LAYER BY USING THE ION BEAM SO AS TO COMPLETE DOPING ON THE SECOND REGION. THE DOSE OF THE DOPANT IONS IN THE SECOND DOPING IS LESS THAN THE DOSE OF THE DOPANT IONS IN THE FIRST DOPING.

(57) Abstract: Disclosed are a film layer doping method, a thin film transistor and a manufacturing method therefor. The film layer doping method comprises: fabricating a film layer to be doped on a base substrate by means of a first patterning process, the film layer comprising a first region, a second region and a third region, wherein the first region is located in an intermediate region, the third region is located in an edge region, and the second region is located between the first region and the third region; sequentially forming a first barrier layer and a second barrier layer on the film layer by means of a second patterning process, an orthographic projection area of the first barrier layer on the film layer exactly covering the first region, and the orthographic projection area of the second barrier layer on the film layer exactly covering the first region and the second region; performing first doping on the film layer by using an ion beam which is perpendicular to the base substrate so as to complete doping on the third region; rotating the base substrate at a predetermined angle in a direction parallel to the ion beam such that the second barrier layer does not block the second region, then performing second doping on the film layer by using the ion beam so as to complete doping on the second region.

(57) 摘要: 公开了一种膜层的掺杂方法、薄膜晶体管及其制作方法。膜层的掺杂方法包括: 在衬底基板上通过第一构图工艺制作一层待掺杂的膜层, 该膜层包括第一区、第二区和第三区, 第一区位于中间区, 第三区位于边缘区, 第二区位于第一区和第三区之间; 在膜层上通过第二构图工艺依次形成第一阻挡层和第二阻挡层, 第一阻挡层在膜层上的正投影区域恰好覆盖第一区, 第二阻挡层在膜层上的正投影区域恰好覆盖第一区和第二区; 采用与衬底基板垂直的离子束对膜层进行第一次掺杂, 完成第三区的掺杂; 将衬底基板沿平行于离子束的方向旋转预设角度, 使得第二阻挡层不遮挡第二区, 采用离子束对膜层进行第二次掺杂, 完成第二区的掺杂。

GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

膜层的掺杂方法、薄膜晶体管及其制作方法

相关专利申请

本申请主张于 2017 年 5 月 19 日提交的中国专利申请
5 No.201710357418.1 的优先权，其全部内容通过引用结合于此。

技术领域

本公开涉及显示技术领域，尤其涉及膜层的掺杂方法、薄膜晶体管及其制作方法。

10

背景技术

液晶显示器（Liquid Crystal Display, LCD）、有源矩阵有机发光二极管（Active Matrix Organic Light Emitting Diode, AMOLED）背板技术以及半导体器件工艺制程中，一般需要对半导体层进行多次不同
15 离子、不同剂量的掺杂，以改善其薄膜晶体管（Thin Film Transistor, TFT）电学特性。

发明内容

本公开实施例提供一种膜层的掺杂方法，包括：

20 在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

在所述膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡
25 层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域恰好覆盖所述第一区和所述第二区；

采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；

30 将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂。

在一个或多个实施例中，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂，包括：

- 5 将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层再次进行第二次掺杂，完成所述第二区的掺杂。
- 10 在一个或多个实施例中，所述预设角度A满足： $\tan A = L / (H1 + H2)$ ；其中：

L表示所述第二区在预设方向上的长度值，H1表示所述膜层的厚度值，H2表示所述第一阻挡层的厚度值。

- 15 在一个或多个实施例中，所述第一阻挡层和所述第二阻挡层的材料相同。

在一个或多个实施例中，所述采用所述离子束对所述膜层进行第二次掺杂之后，还包括：去除所述第一阻挡层和所述第二阻挡层，形成掺杂后的膜层。

- 20 在一个或多个实施例中，所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量

本公开实施例还提供了一种薄膜晶体管的制作方法，包括栅极、源极、漏极和半导体有源层的制作，其中：所述半导体有源层的制作包括：

- 25 在衬底基板上通过构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

- 30 在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区；

采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺

杂；

将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层。

- 5 在一个或多个实施例中，所述在衬底基板上通过构图工艺制作半导体层之前，还包括：

在所述衬底基板上通过构图工艺制作遮光层和缓冲层。

在一个或多个实施例中，所述在所述半导体层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，包括：

- 10 在所述半导体层上通过构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域恰好覆盖所述第一区；

- 在所述栅极上通过构图工艺形成用于阻挡离子束的第二阻挡层，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区
15 和所述第二区。

在一个或多个实施例中，所述形成半导体有源层之后，该方法还包括：

去除所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。

- 20 在一个或多个实施例中，所述预设角度 A 满足： $\tan A = L / (H1 + H2 + H3)$ ；其中：

L 表示所述第二区在预设方向上的长度值， $H1$ 表示所述半导体层的厚度值， $H2$ 表示所述绝缘层的位于所述第二区正上方的部分的厚度值， $H3$ 表示所述栅极的厚度值。

- 25 在一个或多个实施例中，所述衬底基板上通过构图工艺制作半导体层之前，还包括：

在所述衬底基板上通过构图工艺依次制作栅极和绝缘层。

在一个或多个实施例中，所述形成半导体有源层之后，该方法还包括：

- 30 去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。

在一个或多个实施例中，所述预设角度 A 满足： $\tan A = L / (H1 + H2)$ ；

其中：

L 表示所述第二区在预设方向上的长度值，H1 表示所述半导体层的厚度值，H2 表示所述第一阻挡层的厚度值。

5 在一个或多个实施例中，所述第一阻挡层和所述第二阻挡层的材料相同。

在一个或多个实施例中，所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。

10 在一个或多个实施例中，所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层，包括：

15 将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层再次进行第二次掺杂，形成半导体有源层。

本公开实施例还提供了一种薄膜晶体管，该薄膜晶体管采用上述制作方法制作形成。

20

附图说明

图 1 为已知薄膜晶体管的部分结构示意图；

图 2 为本公开实施例提供的一种膜层的掺杂方法流程图；

25 图 3、4、5a 和 5b 为本公开实施例提供的膜层掺杂过程的不同阶段的结构示意图；

图 6 为本公开实施例提供的一种薄膜晶体管的制作方法流程图；

图 7 为本公开实施例提供的顶栅型薄膜晶体管的制作方法流程图；

图 8、9a、9b 和 10 为本公开实施例提供的顶栅型薄膜晶体管制作过程的不同阶段的结构示意图；

30 图 11 为本公开实施例提供的底栅型薄膜晶体管的制作方法流程图；以及

图 12、13a、13b 和 14 为本公开实施例提供的底栅型薄膜晶体管

制作过程的不同阶段的结构示意图。

具体实施方式

如图 1 所示，顶栅型薄膜晶体管包括依次位于衬底基板 10 上的遮光层 12、缓冲层 11、半导体有源层 13、绝缘层 14、栅极 15、以及源极和漏极（图中未示出）。半导体有源层 13 包括非掺杂区 131、轻掺杂区 132 和重掺杂区 133。非掺杂区 131 对应半导体有源层 13 的沟道区，重掺杂区 133 和轻掺杂区 132 对应半导体有源层 13 的欧姆接触区。轻掺杂区 132 即轻掺杂漏结构（Lightly Doped Drain, LDD），作用是减弱漏区电场，防止热电子退化效应。

如图 1 所示，在对半导体有源层 13 进行掺杂时，首先，在栅极 15 上覆盖一层光刻胶层 16，光刻胶层 16 在衬底基板 10 上的正投影区域恰好覆盖半导体有源层 13 的非掺杂区 131 和轻掺杂区 132。接着，采用离子束对半导体有源层 13 的重掺杂区 133 进行较大剂量的掺杂，离子束的方向与衬底基板 10 垂直（如图中箭头所示的方向），形成了半导体有源层 13 的重掺杂区 133。接着，需要采用离子束对半导体有源层 13 的轻掺杂区 132 进行较小剂量的掺杂。此时由于光刻胶层 16 覆盖了轻掺杂区 132 而对掺杂离子起到了阻挡作用，因此需要去除该部分的光刻胶层，即去除图中虚线框内的光刻胶层。去除之后再继续进行较小剂量的掺杂，形成半导体有源层 13 的轻掺杂区 132。

综上所述，不同剂量掺杂时需要通过曝光及刻蚀工艺去除部分光刻胶层，例如去除图 1 中虚线框内的光刻胶层。这使得不仅工艺繁琐，各项参数控制难度较大，例如灰化（Ashing）的参数控制较难，导致轻掺杂区长度不能有效定义，影响漏电流等关键电学特性参数。并且在去除光刻胶的剥离工艺中容易产生光刻胶残留，进而引发后段工艺的多种不良，不仅降低了良率，也降低了产能。

本公开实施例提供了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。

为了使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开作进一步地详细描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实

施例，都属于本公开保护的范围。

下面结合附图详细介绍本公开具体实施例提供的膜层的掺杂方法。

附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本公开内容。

5 如图 2 所示，本公开具体实施例提供了一种膜层的掺杂方法，包括：

S201、在衬底基板上通过第一构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

S202、在所述膜层上通过第二构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域恰好覆盖所述第一区和所述第二区；

15 S203、采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；

S204、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述第二区的掺杂；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。

具体地，第一区为膜层的非掺杂区，第二区为膜层的轻掺杂区，第三区为膜层的重掺杂区。此处的恰好覆盖是指二者完全重合。例如，第一阻挡层在膜层上的正投影区域恰好覆盖第一区是指第一阻挡层在膜层上的正投影区域与膜层的第一区完全重合。

25 具体地，本公开具体实施例将衬底基板沿平行于离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂，具体包括：

将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，以及，
30 将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层再次进行第二次掺杂，完成第二区的掺杂。

下面结合附图详细介绍本公开具体实施例对膜层进行掺杂的具体过程。

如图 3 所示，在衬底基板 10 上通过构图工艺制作一层待掺杂的膜层 31，该膜层 31 包括第一区 311、第二区 313 和第三区 312，第一区 311 位于该膜层 31 的中间区域，第三区 312 位于该膜层 31 的边缘区域，第二区 313 位于第一区 311 和第三区 312 之间。第一区 311 对应膜层 31 的非掺杂区，第三区 312 对应膜层 31 的重掺杂区，第二区 313 对应膜层 31 的轻掺杂区。本公开具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀，以及去除光刻胶的部分或全部过程。本公开具体实施例中的衬底基板 10 可以为玻璃基板，也可以为其它类型的基板，如可以为石英基板。本公开具体实施例中的膜层 31 可以为半导体膜层。

如图 4 所示，接着，在膜层 31 上通过构图工艺依次形成用于阻挡离子束的第一阻挡层 41 和第二阻挡层 42，第一阻挡层 41 在膜层 31 上的正投影区域恰好覆盖第一区 311，第二阻挡层 42 在膜层 31 上的正投影区域恰好覆盖第一区 311 和第二区 313。在示例性实施例中，本公开具体实施例形成的第一阻挡层 41 和第二阻挡层 42 的材料相同。具体实施时，第一阻挡层 41 和第二阻挡层 42 可以选择光刻胶层，当然实际生产过程中还可以选择其它类型的阻挡膜层，只要能够起到阻挡离子掺杂过程中注入的离子的作用即可。

接着，如图 4 所示，采用与衬底基板 10 垂直的离子束（离子束注入方向如图中的箭头所示的方向）对膜层 31 进行第一次掺杂，完成膜层 31 的第三区 312 的掺杂。第一次掺杂时，由于第一区 311 和第二区 313 被第一阻挡层 41 和第二阻挡层 42 遮挡，因此膜层 31 的第一区 311 和第二区 313 在第一次掺杂过程中没有被掺杂。本公开具体实施例第一次掺杂时，离子束注入的掺杂离子的剂量较大，如：注入剂量较大的 n 型掺杂离子或 p 型掺杂离子。

接着，如图 5a 所示，将衬底基板 10 沿平行于离子束的方向顺时针旋转预设角度 A，使得第二阻挡层 42 不遮挡第二区 313，采用离子束对膜层 31 进行第二次掺杂，完成第一区 311 下方的第二区 313 的掺杂。本公开具体实施例第二次掺杂时，离子束注入的掺杂离子的剂量较小，本公开具体实施例中旋转的预设角度 A 需要满足：将衬底基板

10 沿平行于离子束的方向旋转预设角度 A 后能够暴露第二区 313。具体实施时，预设角度 A 满足： $\tan A = L / (H1 + H2)$ ；其中：L 表示第二区 313 在预设方向（如第二区 313 在平行于衬底基板 10 的方向）上的长度值，H1 表示膜层 31 的厚度值，H2 表示第一阻挡层 41 的厚度值。

5 同样地，如图 5b 所示，将衬底基板 10 沿平行于离子束的方向逆时针旋转预设角度 A，再次采用离子束对膜层 31 进行第二次掺杂，完成第一区 311 上方的第二区 313 的掺杂。

具体实施时，本公开具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成，可以将本公开具体实施例中的衬底基
10 板放置在离子束注入设备的平台上，离子束注入设备的平台本身可以进行多角度旋转，不需要单独设置旋转轴，衬底基板旋转后因离子束与衬底基板的距离产生的变化带来的离子注入深度的影响，可根据离子加速电压的设置来控制，具体可对比正常垂直注入模式的电学特性做实验测试。衬底基板旋转后的离子注入区域为梯形体区域，相比正
15 常垂直注入模式的长方体区域会少一个三角形区域，具体实施时可通过调整离子注入剂量来实现与正常垂直注入模式的电学特性的匹配。

最后，本公开具体实施例在采用离子束对膜层进行第二次掺杂之后，还包括：去除第一阻挡层和第二阻挡层，形成掺杂后的膜层。具体实施时，本公开具体实施例可以采用灰化工艺和干法刻蚀工艺去除
20 第一阻挡层和第二阻挡层，也可以采用剥离工艺去除第一阻挡层和第二阻挡层。

本公开具体实施例采用的以上膜层的掺杂方法，可以实现在同一离子束注入设备中同时完成重掺杂区和轻掺杂区的掺杂，不需要在完成重掺杂区的掺杂后将衬底基板再放入刻蚀设备中去除轻掺杂区正上
25 方位置处的阻挡层，然后再放入离子束注入设备中完成轻掺杂区的掺杂，因此，本公开具体实施例能够简化工艺流程，提高产能，提升产品良率。

基于同一发明构思，本公开具体实施例还提供了一种薄膜晶体管的制作方法，如图 6 所示，包括栅极、源极、漏极和半导体有源层的制作，其中，半导体有源层的制作包括：
30

S601、在衬底基板上通过第一构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中

间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

5 S602、在所述半导体层上通过第二构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区；

S603、采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；

10 S604、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。

具体地，第一区为半导体层的非掺杂区、第二区为半导体层的轻掺杂区、第三区为半导体层的重掺杂区。

15 本公开具体实施例制作形成的薄膜晶体管可以为顶栅型的薄膜晶体管，也可以为底栅型的薄膜晶体管，当然还可以为其它类型的薄膜晶体管，如：可以为侧栅型的薄膜晶体管。

下面分别以顶栅型的薄膜晶体管和底栅型的薄膜晶体管为例，详细介绍本公开具体实施例制作薄膜晶体管的方法。

20 如图7所示，本公开具体实施例的薄膜晶体管的制作方法包括：

S701、在衬底基板上通过第三构图工艺制作遮光层和缓冲层；

25 S702、在所述缓冲层上通过第一构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

S703、在所述半导体层上通过第四构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域恰好覆盖所述第一区；

30 S704、在所述栅极上通过第五构图工艺形成用于阻挡离子束的第二阻挡层，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区；

S705、采用与所述衬底基板垂直的离子束对所述半导体层进行第

一次掺杂；

S706、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量；

S707、去除所述第二阻挡层，在所述半导体有源层上通过构图工艺制作源极和漏极。

具体地，本公开具体实施例将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，形成半导体有源层，具体包括：

将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，以及，将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层再次进行第二次掺杂，形成半导体有源层。

下面结合附图详细介绍图 7 所示具体实施例的薄膜晶体管的具体制作过程。

如图 8 所示，首先，在衬底基板 10 上通过构图工艺制作遮光层 12 和缓冲层 11，本公开具体实施例中的遮光层 12 和缓冲层 11 的具体制作方法与已有技术相同，这里不再赘述。接着，在缓冲层 11 上通过构图工艺制作半导体层 71，半导体层 71 包括第一区 711、第二区 713 和第三区 712，第一区 711 位于半导体层 71 的中间区域，第三区 712 位于半导体层 71 的边缘区域，第二区 713 位于第一区 711 和第三区 712 之间，第一区 711 对应半导体层 71 的非掺杂区、第三区 712 对应半导体层 71 的重掺杂区，第二区 713 对应半导体层 71 的轻掺杂区，本公开具体实施例中的半导体层 71 的具体制作方法与已有技术类似，这里不再赘述。接着，在半导体层 71 上通过构图工艺依次制作绝缘层 14 和栅极 15，本公开具体实施例中的绝缘层 14 和栅极 15 的具体制作方法与已有技术相同，这里不再赘述，图 7 所示具体实施例中的栅极 15 在后续掺杂过程中作为阻挡层。

如图 8 所示，接着，在栅极 15 上通过构图工艺形成第二阻挡层 72，具体实施时，第二阻挡层 72 可以选择光刻胶层，第二阻挡层 72 在半

导体层 71 上的正投影区域恰好覆盖第一区 711 和第二区 713。

如图 8 所示,接着,采用与衬底基板 10 垂直的离子束对半导体层 71 进行第一次掺杂,第一次掺杂时,由于第一区 711 和第二区 713 被栅极 15 和第二阻挡层 72 遮挡,因此半导体层 71 的第一区 711 和第二区 713 在第一次掺杂过程中没有被掺杂,本公开具体实施例第一次掺杂时,离子束注入的掺杂离子的剂量较大,如:注入剂量较大的 n 型掺杂离子或 p 型掺杂离子。

接着,如图 9a 所示,将衬底基板 10 沿平行于离子束的方向顺时针旋转预设角度 A,使得第二阻挡层 72 不遮挡第二区 713,采用离子束对半导体层 71 进行第二次掺杂,本公开具体实施例第二次掺杂时,离子束注入的掺杂离子的剂量较小,本公开具体实施例中旋转的预设角度 A 需要满足:将衬底基板 10 沿平行于离子束的方向旋转预设角度 A 后能够暴露出第二区 713,以使得离子束能够对第二区 713 进行掺杂。

具体实施时,预设角度 A 满足: $\tan A = L / (H1 + H2 + H3)$; 其中:
L 表示半导体层的第二区在预设方向(如第二区在平行于衬底基板 10 的方向)上的长度值, H1 表示半导体层 71 的厚度值, H2 表示绝缘层 14 的位于第二区 713 正上方的部分的厚度值, H3 表示栅极 15 的厚度值。例如:本公开具体实施例中半导体层的第二区在平行于衬底基板 10 的方向上的长度值为 0.25 μm , 半导体层 71 的厚度值为 500 $\text{\AA}$, 绝缘层 14 的厚度值为 1200 $\text{\AA}$, 栅极 15 的厚度值为 2200 $\text{\AA}$, 根据以上公式计算得到的预设角度 A 为 33°。

同样地,如图 9b 所示,将衬底基板 10 沿平行于离子束的方向逆时针旋转预设角度 A,再次采用离子束对半导体层 71 进行第二次掺杂,形成半导体有源层。

具体实施时,本公开具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成,可以将本公开具体实施例中的衬底基板放置在离子束注入设备的平台上,离子束注入设备的平台本身可以进行多角度旋转,不需要单独设置旋转轴。实现了离子束不仅能在垂直衬底基板的方向注入,而且能与衬底基板成一定角度的方向注入,本公开具体实施例在对半导体层掺杂形成半导体有源层时,不需要通过灰化、刻蚀工艺去除轻掺杂区上方的阻挡层的情况下,同样能够使掺杂离子注入到轻掺杂区,提高了工艺及各项参数的管控能力,消除

了因光刻胶变性发生的光刻胶残留问题，进而能够简化工艺、提升产能、提高离子注入效率以及提升产品良率。

最后，如图 10 所示，去除第二阻挡层，在半导体有源层 91 上通过构图工艺制作源极 92 和漏极 93，本公开具体实施例中源极 92 和漏极 93 的具体制作方法与、已有技术相同，这里不再赘述。具体实施时，本公开具体实施例可以通过灰化工艺和刻蚀工艺去除第二阻挡层，也可以通过剥离工艺去除第二阻挡层。

本公开具体实施例采用以上方法制作薄膜晶体管时，在制作半导体有源层时，在对半导体层进行第一次掺杂后，本公开具体实施例不需要将经过第一次掺杂后的衬底基板搬送到刻蚀设备进行轻掺杂区正上方阻挡层的刻蚀，本公开具体实施例可以保留第二阻挡层，此时将衬底基板按照预设角度旋转一定角度就可以完成轻掺杂区的掺杂，本公开具体实施例能够实现重掺杂区和轻掺杂区在同一离子束注入设备实现一次性完成，无需再增加灰化、刻蚀工艺过程。

如图 11 所示，本公开具体实施例的薄膜晶体管的制作方法包括：

S1101、在衬底基板上通过第七构图工艺制作栅极和绝缘层并且通过第一构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

S1102、在所述半导体层上通过第二构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区；

S1103、采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；

S1104、将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层；所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量；

S1105、去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过第八构图工艺制作源极和漏极。

具体地，本公开具体实施例将衬底基板沿平行于离子束的方向旋

转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，形成半导体有源层，具体包括：

将衬底基板沿平行于离子束的方向顺时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层进行第二次掺杂，以及，将衬底基板沿平行于离子束的方向逆时针旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对半导体层再次进行第二次掺杂，形成半导体有源层。

下面结合附图详细介绍本公开具体实施例薄膜晶体管的具体制作过程。

如图 12 所示，首先，在衬底基板 10 上通过构图工艺依次制作栅极 15、绝缘层 14 和半导体层 71，半导体层 71 包括第一区 711、第二区 713 和第三区 712，第一区 711 位于半导体层 71 的中间区域，第三区 712 位于半导体层 71 的边缘区域，第二区 713 位于第一区 711 和第三区 712 之间，第一区 711 对应半导体层 71 的非掺杂区、第三区 712 对应半导体层 71 的重掺杂区，第二区 713 对应半导体层 71 的轻掺杂区，本公开具体实施例中的栅极 15、绝缘层 14 和半导体层 71 的具体制作方法与已有技术类似，这里不再赘述。

接着，如图 12 所示，在半导体层 71 上通过构图工艺依次形成第一阻挡层 111 和第二阻挡层 112，第一阻挡层 111 在半导体层 71 上的正投影区域恰好覆盖第一区 711，第二阻挡层 112 在半导体层 71 上的正投影区域恰好覆盖第一区 711 和第二区 713。在示例性实施例中，本公开具体实施例形成的第一阻挡层 111 和第二阻挡层 112 的材料相同，具体实施时，第一阻挡层 111 和第二阻挡层 112 可以选择光刻胶层。

如图 12 所示，接着，采用与衬底基板 10 垂直的离子束对半导体层 71 进行第一次掺杂，第一次掺杂时，由于第一区 711 和第二区 713 被第一阻挡层 111 和第二阻挡层 112 遮挡，因此半导体层 71 的第一区 711 和第二区 713 在第一次掺杂过程中没有被掺杂，本公开具体实施例第一次掺杂时，离子束注入的掺杂离子的剂量较大，如：注入剂量较大的 n 型掺杂离子或 p 型掺杂离子。

接着，如图 13a 所示，将衬底基板 10 沿平行于离子束的方向顺时针旋转预设角度 A，使得第二阻挡层 112 不遮挡第二区 713，采用离子束对半导体层 71 进行第二次掺杂，本公开具体实施例第二次掺杂时，

离子束注入的掺杂离子的剂量较小，本公开具体实施例中旋转的预设角度 A 需要满足：将衬底基板 10 沿平行于离子束的方向旋转预设角度 A 后能够暴露第二区 713。具体实施时，预设角度 A 满足： $\tan A = L / (H1 + H2)$ ；其中：L 表示半导体层的第二区在预设方向（如第二区在平行于衬底基板 10 的方向）上的长度值，H1 表示半导体层 71 的厚度值，H2 表示第一阻挡层 111 的厚度值。

同样地，如图 13b 所示，将衬底基板 10 沿平行于离子束的方向逆时针旋转预设角度 A，再次采用离子束对半导体层 71 进行第二次掺杂，形成半导体有源层 91。

具体实施时，本公开具体实施例中的第一次掺杂和第二次掺杂均可以在离子束注入设备中完成，可以将本公开具体实施例中的衬底基板放置在离子束注入设备的平台上，离子束注入设备的平台本身可以进行多角度旋转，不需要单独设置旋转轴。

最后，如图 14 所示，去除第一阻挡层和第二阻挡层，在半导体有源层 91 上通过构图工艺制作源极 92 和漏极 93，本公开具体实施例中源极 92 和漏极 93 的具体制作方法与已有技术相同，这里不再赘述。具体实施时，本公开具体实施例可以通过灰化工艺和刻蚀工艺去除第一阻挡层和第二阻挡层，也可以通过剥离工艺去除第一阻挡层和第二阻挡层。

基于同一发明构思，本公开具体实施例还提供了一种薄膜晶体管，该薄膜晶体管采用本公开具体实施例中的上述制作方法制作形成。

综上所述，本公开具体实施例提供一种膜层的掺杂方法，包括：在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，第一区位于该膜层的中间区域，第三区位于该膜层的边缘区域，第二区位于第一区和第三区之间；在膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，第一阻挡层在膜层上的正投影区域恰好覆盖第一区，第二阻挡层在膜层上的正投影区域恰好覆盖第一区和第二区；采用与衬底基板垂直的离子束对膜层进行第一次掺杂，完成第三区的掺杂；将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂；第二次掺杂的掺杂离子的剂量小于第一次掺杂的掺杂离子的剂量。本公开具体实施例采用

的以上膜层的掺杂方法，可以实现在同一离子束注入设备中同时完成第二区和第三区的掺杂，不需要在完成第三区的掺杂后将衬底基板再放入刻蚀设备中去除第二区正上方位置处的阻挡层，因此，本公开具体实施例能够简化工艺流程，提高产能，提升产品良率。

- 5 显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

权 利 要 求

1、一种膜层的掺杂方法，包括：

在衬底基板上通过第一构图工艺制作一层待掺杂的膜层，该膜层
5 包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，
所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所
述第三区之间；

在所述膜层上通过第二构图工艺依次形成用于阻挡离子束的第一
阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域恰
10 好覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域恰好
覆盖所述第一区和所述第二区；

采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，
完成所述第三区的掺杂；

将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得
15 所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层进行
第二次掺杂，完成所述第二区的掺杂。

2、根据权利要求 1 所述的掺杂方法，其中所述将所述衬底基板沿
平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡
所述第二区，采用所述离子束对所述膜层进行第二次掺杂，完成所述
20 第二区的掺杂，包括：

将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，
使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述膜层
进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向
逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用
25 所述离子束对所述膜层再次进行第二次掺杂，完成所述第二区的掺杂。

3、根据权利要求 2 所述的掺杂方法，其中所述预设角度 A 满足：
 $\tan A = L / (H1 + H2)$ ；其中：

L 表示所述第二区在预设方向上的长度值，H1 表示所述膜层的厚
度值，H2 表示所述第一阻挡层的厚度值。

30 4、根据权利要求 1 所述的掺杂方法，其中所述第一阻挡层和所述
第二阻挡层的材料相同。

5、根据权利要求 1 所述的掺杂方法，其中所述采用所述离子束对

所述膜层进行第二次掺杂之后，还包括：去除所述第一阻挡层和所述第二阻挡层，形成掺杂后的膜层。

6、根据权利要求 1-5 中任意一项所述的掺杂方法，其中所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。

5 7、一种薄膜晶体管的制作方法，包括栅极、源极、漏极和半导体有源层的制作，其中所述半导体有源层的制作包括：

在衬底基板上通过第一构图工艺制作半导体层，所述半导体层包括第一区、第二区和第三区，所述第一区位于该半导体层的中间区域，所述第三区位于该半导体层的边缘区域，所述第二区位于所述第一区
10 和所述第三区之间；

在所述半导体层上通过第二构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区；

15 采用与所述衬底基板垂直的离子束对所述半导体层进行第一次掺杂；

将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层。

20 8、根据权利要求 7 所述的制作方法，其中所述在衬底基板上通过第一构图工艺制作半导体层之前，还包括：

在所述衬底基板上通过第三构图工艺制作遮光层和缓冲层。

9、根据权利要求 8 所述的制作方法，其中所述在所述半导体层上通过第二构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡
25 层，包括：

在所述半导体层上通过第四构图工艺依次制作绝缘层和栅极，所述栅极作为第一阻挡层，所述栅极在所述半导体层上的正投影区域恰好覆盖所述第一区；

在所述栅极上通过第五构图工艺形成用于阻挡离子束的第二阻挡
30 层，所述第二阻挡层在所述半导体层上的正投影区域恰好覆盖所述第一区和所述第二区。

10、根据权利要求 9 所述的制作方法，其中所述形成半导体有源

层之后，该方法还包括：

去除所述第二阻挡层，在所述半导体有源层上通过第六构图工艺制作源极和漏极。

11、根据权利要求 10 所述的制作方法，其中所述预设角度 A 满足：

5 $\tan A = L / (H1 + H2 + H3)$ ；其中：

L 表示所述第二区在预设方向上的长度值，H1 表示所述半导体层的厚度值，H2 表示所述绝缘层的位于所述第二区正上方的部分的厚度值，H3 表示所述栅极的厚度值。

12、根据权利要求 7 所述的制作方法，其中所述在衬底基板上通过第一构图工艺制作半导体层之前，还包括：

在所述衬底基板上通过第七构图工艺依次制作栅极和绝缘层。

13、根据权利要求 12 所述的制作方法，其中所述形成半导体有源层之后，该方法还包括：

15 去除所述第一阻挡层和所述第二阻挡层，在所述半导体有源层上通过第八构图工艺制作源极和漏极。

14、根据权利要求 13 所述的制作方法，其中所述预设角度 A 满足：

$\tan A = L / (H1 + H2)$ ；其中：

20 L 表示所述第二区在预设方向上的长度值，H1 表示所述半导体层的厚度值，H2 表示所述第一阻挡层的厚度值，所述第一阻挡层和所述第二阻挡层的材料相同。

15、根据权利要求 7 所述的制作方法，其中所述第二次掺杂的掺杂离子的剂量小于所述第一次掺杂的掺杂离子的剂量。

16、根据权利要求 7-15 任一项所述的制作方法，其中所述将所述衬底基板沿平行于所述离子束的方向旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，形成半导体有源层，包括：

30 将所述衬底基板沿平行于所述离子束的方向顺时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层进行第二次掺杂，以及，将所述衬底基板沿平行于所述离子束的方向逆时针旋转预设角度，使得所述第二阻挡层不遮挡所述第二区，采用所述离子束对所述半导体层再次进行第二次掺杂，形成半导体有源层。

17、一种薄膜晶体管，采用权利要求 7-16 任一项所述的制作方法制作形成。




图 1




图 2




图 3




图 4




图 5a




图 5b




图 6




图 7




图 8




图 9a




图 9b




图 10




图 11




图 12




图 13a




图 13b




图 14

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2018/087484

A. CLASSIFICATION OF SUBJECT MATTER

H01L 21/20 (2006.01) i; H01L 27/12 (2006.01) i; H01L 21/77 (2017.01) i; H01L 21/22 (2006.01) i; H01L 21/336 (2006.01) i
According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L 27, H01L 21

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS; CNTXT; VEN; USTXT; CNKI: 薄膜晶体管, 轻掺杂源漏, 垂直, 倾斜, 旋转, 角度, 注入, 掺杂, TFT, thin film transistor, thin-film transistor, vertical, tilt+, angle, oblique, implant, dop+

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
PX	CN 107154346 A (BOE TECHNOLOGY GROUP CO., LTD. et al.), 12 September 2017 (12.09.2017), description, paragraphs [0065]-[0118], and figures 3-14	1-17
X	JP H0582549 A (NEC CORP.), 02 April 1993 (02.04.1993), description, paragraphs [0013]-[0026], and figures 1 and 2	1-17
X	CN 101789377 A (SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION), 28 July 2010 (28.07.2010), description, paragraphs [0033]-[0052], and figures 2A-2E	1-17
A	US 2010133544 A1 (CHUNGHWA PICTURE TUBES LTD.), 03 June 2010 (03.06.2010), entire document	1-17

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 06 July 2018	Date of mailing of the international search report 31 July 2018
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer WANG, Pengfei Telephone No. (86-512) 88995708

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2018/087484

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 107154346 A	12 September 2017	None	
JP H0582549 A	02 April 1993	None	
CN 101789377 A	28 July 2010	CN 101789377 B	25 July 2012
US 2010133544 A1	03 June 2010	TW I383505 B	21 January 2013
		TW 201021215 A	01 June 2010

国际检索报告

国际申请号

PCT/CN2018/087484

A. 主题的分类 H01L 21/20(2006.01)i; H01L 27/12(2006.01)i; H01L 21/77(2017.01)i; H01L 21/22(2006.01)i; H01L 21/336(2006.01)i 按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类																	
B. 检索领域 检索的最低限度文献(标明分类系统和分类号) H01L27; H01L21 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用)) CNABS;CNTXT;VEN;USTXT;CNKI: 薄膜晶体管, 轻掺杂源漏, 垂直, 倾斜, 旋转, 角度, 注入, 掺杂, TFT, thin film transistor, thin-film transistor, vertical, tilt+, angle, oblique, implant, dop+																	
C. 相关文件 <table border="1"> <thead> <tr> <th>类 型*</th> <th>引用文件, 必要时, 指明相关段落</th> <th>相关的权利要求</th> </tr> </thead> <tbody> <tr> <td>PX</td> <td>CN 107154346 A (京东方科技集团股份有限公司 等) 2017年 9月 12日 (2017 - 09 - 12) 说明书第[0065]-[0118]段, 图3-14</td> <td>1-17</td> </tr> <tr> <td>X</td> <td>JP H0582549 A (NEC CORP) 1993年 4月 2日 (1993 - 04 - 02) 说明书第[0013]-[0026]段, 图1、2</td> <td>1-17</td> </tr> <tr> <td>X</td> <td>CN 101789377 A (中芯国际集成电路制造上海有限公司) 2010年 7月 28日 (2010 - 07 - 28) 说明书第[0033]-[0052]段, 图2A-2E</td> <td>1-17</td> </tr> <tr> <td>A</td> <td>US 2010133544 A1 (CHUNGHWA PICTURE TUBES LTD) 2010年 6月 3日 (2010 - 06 - 03) 全文</td> <td>1-17</td> </tr> </tbody> </table>			类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求	PX	CN 107154346 A (京东方科技集团股份有限公司 等) 2017年 9月 12日 (2017 - 09 - 12) 说明书第[0065]-[0118]段, 图3-14	1-17	X	JP H0582549 A (NEC CORP) 1993年 4月 2日 (1993 - 04 - 02) 说明书第[0013]-[0026]段, 图1、2	1-17	X	CN 101789377 A (中芯国际集成电路制造上海有限公司) 2010年 7月 28日 (2010 - 07 - 28) 说明书第[0033]-[0052]段, 图2A-2E	1-17	A	US 2010133544 A1 (CHUNGHWA PICTURE TUBES LTD) 2010年 6月 3日 (2010 - 06 - 03) 全文	1-17
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求															
PX	CN 107154346 A (京东方科技集团股份有限公司 等) 2017年 9月 12日 (2017 - 09 - 12) 说明书第[0065]-[0118]段, 图3-14	1-17															
X	JP H0582549 A (NEC CORP) 1993年 4月 2日 (1993 - 04 - 02) 说明书第[0013]-[0026]段, 图1、2	1-17															
X	CN 101789377 A (中芯国际集成电路制造上海有限公司) 2010年 7月 28日 (2010 - 07 - 28) 说明书第[0033]-[0052]段, 图2A-2E	1-17															
A	US 2010133544 A1 (CHUNGHWA PICTURE TUBES LTD) 2010年 6月 3日 (2010 - 06 - 03) 全文	1-17															
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。																	
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件(如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件																	
国际检索实际完成的日期 2018年 7月 6日		国际检索报告邮寄日期 2018年 7月 31日															
ISA/CN的名称和邮寄地址 中华人民共和国国家知识产权局(ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 王鹏飞 电话号码 (86-512) 88995708															

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2018/087484

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	107154346	A	2017年 9月 12日	无			
JP	H0582549	A	1993年 4月 2日	无			
CN	101789377	A	2010年 7月 28日	CN	101789377	B	2012年 7月 25日
US	2010133544	A1	2010年 6月 3日	TW	I383505	B	2013年 1月 21日
				TW	201021215	A	2010年 6月 1日