

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第3区分
 【発行日】平成29年1月5日(2017.1.5)

【公表番号】特表2016-517577(P2016-517577A)
 【公表日】平成28年6月16日(2016.6.16)
 【年通号数】公開・登録公報2016-036
 【出願番号】特願2016-501437(P2016-501437)
 【国際特許分類】

G 0 6 F 17/16 (2006.01)
 G 0 6 F 9/30 (2006.01)
 G 0 6 F 9/32 (2006.01)
 H 0 3 M 13/41 (2006.01)
 G 0 6 F 9/305 (2006.01)

【F I】

G 0 6 F 17/16 K
 G 0 6 F 9/30 3 5 0 A
 G 0 6 F 9/32 3 2 0 F
 H 0 3 M 13/41
 G 0 6 F 9/30 3 4 0 C

【手続補正書】

【提出日】平成28年11月16日(2016.11.16)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1のレジスタ、第2のレジスタ、および第3のレジスタを特定する命令を記憶するメモリを備える装置であって、プロセッサによって前記命令が実行されると、

前記プロセッサによって、前記第1のレジスタからの第1の値を、前記第2のレジスタからの第2の値に加算するようにベクトル加算演算が行われ、

前記第3のレジスタからの第3の値から、前記第2の値を減算するようにベクトル減算演算が行われ、

前記ベクトル加算演算の結果を、前記ベクトル減算演算の結果と比較するようにベクトル比較演算が行われ、

装置。

【請求項2】

前記プロセッサによって前記命令が実行されると、ベクトル選択演算が行われて、

前記ベクトル比較演算に基づいて、前記ベクトル加算演算の前記結果、または前記ベクトル減算演算の前記結果を選択し、

前記選択結果を用いて前記第1のレジスタを更新する、

請求項1に記載の装置。

【請求項3】

前記ベクトル加算演算の前記結果が、前記ベクトル減算演算の前記結果より大きいときは、前記ベクトル加算演算の前記結果が選択され、前記ベクトル減算演算の前記結果が、前記ベクトル加算演算の前記結果より大きいときは、前記ベクトル減算演算の前記結果が選択される、請求項2に記載の装置。

【請求項 4】

前記選択結果が前記ベクトル加算演算の前記結果であるときは、デコーダは偶数先行状態への遷移を決定し、前記選択結果が前記ベクトル減算演算の前記結果であるときは、前記デコーダは奇数先行状態への遷移を決定する、請求項3に記載の装置。

【請求項 5】

前記ベクトル加算演算、前記ベクトル減算演算、前記ベクトル比較演算、および前記ベクトル選択演算が、同じ実行サイクルの間に行われる、請求項2に記載の装置。

【請求項 6】

前記命令が記憶位置をさらに特定し、前記ベクトル比較演算の結果は前記記憶位置に記憶される、請求項1に記載の装置。

【請求項 7】

前記記憶位置が前記第1のレジスタに対応する、請求項6に記載の装置。

【請求項 8】

前記第1の値がデコーダのパスメトリック値の第1の組であり、前記第2の値がブランチメトリック値であり、前記第3の値がパスメトリック値の第2の組である、請求項1に記載の装置。

【請求項 9】

前記デコーダがビタビデコーダである、請求項8に記載の装置。

【請求項 10】

前記命令および第2の命令を含む、超長命令語(VLIW)パケットをさらに備える、請求項1に記載の装置。

【請求項 11】

命令を実行する方法であって、前記方法が

第1のレジスタ、第2のレジスタ、および第3のレジスタを特定する前記命令を受け取るステップと、

プロセッサによって前記命令を実行するステップであって、

前記第1のレジスタからの第1の値を、前記第2のレジスタからの第2の値に加算して、第1の結果を生成するステップと、

前記第3のレジスタからの第3の値から、第2の値を減算して、第2の結果を生成するステップと、

前記第1の結果を前記第2の結果と比較するステップと

を含む、前記命令を実行するステップと

を含む命令を実行する方法。

【請求項 12】

前記命令を実行するステップが、

前記第1の結果を前記第2の結果と比較するステップに基づいて、前記第1の結果または前記第2の結果を選択するステップと、

前記選択結果を用いて前記第1のレジスタを更新するステップと

をさらに含む、請求項11に記載の命令を実行する方法。

【請求項 13】

前記第1の結果が前記第2の結果より大きいときは、前記第1の結果が選択され、前記第2の結果が前記第1の結果より大きいときは、前記第2の結果が選択される、請求項12に記載の命令を実行する方法。

【請求項 14】

前記第1の値を前記第2の値に加算するステップ、前記第3の値から前記第2の値を減算するステップ、前記第1の結果を前記第2の結果と比較するステップ、および前記第1の結果または前記第2の結果を選択するステップが、同じ実行サイクルの間に行われる、請求項13に記載の命令を実行する方法。

【請求項 15】

前記命令が記憶位置をさらに特定し、前記命令を実行するステップが、前記第1の結果

を前記第2の結果と比較するステップの結果を前記記憶位置に記憶するステップをさらに含む、請求項11に記載の命令を実行する方法。

【請求項16】

前記第1の値がデコーダのパスメトリック値の第1の組であり、前記第2の値がブランチメトリック値であり、前記第3の値がパスメトリック値の第2の組である、請求項11に記載の命令を実行する方法。

【請求項17】

前記デコーダがビタビデコーダである、請求項16に記載の命令を実行する方法。

【請求項18】

前記命令および第2の命令を含む、超長命令語(VLIW)パケットを受け取るステップをさらに含む、請求項11に記載の命令を実行する方法。

【請求項19】

第1のレジスタ、第2のレジスタ、および第3のレジスタを特定する命令を記憶するための手段と、

前記命令を実行するための手段であって、

前記第1のレジスタからの第1の値を、前記第2のレジスタからの第2の値に加算して、第1の結果を生成するための手段と、

前記第3のレジスタからの第3の値から、第2の値を減算して、第2の結果を生成するための手段と、

前記第1の結果を、前記第2の結果と比較するための手段と

を備える、前記命令を実行するための手段と

を備える装置。

【請求項20】

前記加算するための手段がベクトル加算器を含み、前記減算するための手段がベクトル減算器を含み、前記比較するための手段が比較器を含む、請求項19に記載の装置。

【請求項21】

前記命令を実行するための手段が、同じ実行サイクルの間に、前記第1の値を前記第2の値に加算し、前記第3の値から前記第2の値を減算し、前記第1の結果を前記第2の結果と比較するように構成される、請求項19に記載の装置。

【請求項22】

プロセッサによって実行されたときに、前記プロセッサに、

第1のレジスタ、第2のレジスタ、および第3のレジスタを特定する単一命令を受け取らせ、

前記単一命令を実行させる、

プログラムコードを含む、コンピュータ可読記憶媒体であって、

前記単一命令を実行することは、

前記第1のレジスタからの第1の値を、前記第2のレジスタからの第2の値に加算して、第1の結果を生成し、

前記第3のレジスタからの第3の値から、第2の値を減算して、第2の結果を生成し、

前記第1の結果を前記第2の結果と比較すること

を含む、コンピュータ可読記憶媒体。

【請求項23】

前記単一命令を実行することが、

前記第1の結果を前記第2の結果と比較することに基づいて、前記第1の結果または前記第2の結果の1つを選択すること、および

前記選択結果を用いて前記第1のレジスタを更新すること

をさらに含む、請求項22に記載のコンピュータ可読記憶媒体。

【請求項24】

前記第1の値を前記第2の値に加算すること、前記第3の値から前記第2の値を減算すること、前記第1の結果を前記第2の結果と比較すること、および前記第1のレジスタを更新す

ることが、同じ実行サイクルの間に行われる、請求項23に記載のコンピュータ可読記憶媒体。

【請求項 25】

前記単一命令を実行することが、前記第1の結果を前記第2の結果と比較することの結果を記憶位置に記憶することをさらに含む、請求項22に記載のコンピュータ可読記憶媒体。

【請求項 26】

前記単一命令を実行することは、前記プロセッサが、単一実行サイクルの間に複数のピタビパスに対応する複数の先行状態を処理することを可能にする、請求項22に記載のコンピュータ可読記憶媒体。