

【公報種別】特許法第 17 条の 2 の規定による補正の掲載

【部門区分】第 7 部門第 2 区分

【発行日】平成 22 年 3 月 18 日 (2010.3.18)

【公表番号】特表 2009-529238 (P2009-529238A)

【公表日】平成 21 年 8 月 13 日 (2009.8.13)

【年通号数】公開・登録公報 2009-032

【出願番号】特願 2008-558291 (P2008-558291)

【国際特許分類】

H 0 5 K 3/46 (2006.01)

G 0 1 R 1/073 (2006.01)

H 0 5 K 3/00 (2006.01)

H 0 1 L 21/66 (2006.01)

【F I】

H 0 5 K 3/46 Z

G 0 1 R 1/073 E

H 0 5 K 3/46 X

H 0 5 K 3/46 H

H 0 5 K 3/00 N

H 0 1 L 21/66 B

【手続補正書】

【提出日】平成 22 年 1 月 29 日 (2010.1.29)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

電気装置を作る方法であって、

導電信号構造と、電氣的ガード構造と、前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備えるスタックを形成するステップを含み、

前記信号構造、絶縁構造、およびガード構造が、前記スタック中に互いに整列されている方法。

【請求項 2】

前記形成するステップが、

多層基板を用意するステップと、

前記信号構造、前記ガード構造、および前記絶縁構造のうちの 1 つを前記多層基板から切り出すステップと、を含む、請求項 1 に記載の方法。

【請求項 3】

前記切り出すステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数を前記多層基板から同時に切り出すステップを含む、請求項 2 に記載の方法。

【請求項 4】

前記多層基板が、互いに電氣的に絶縁された複数の導電層を有するセラミック基板を備える、請求項 2 に記載の方法。

【請求項 5】

前記導電層の 1 つが、埋込み導電面を備え、さらに、前記形成するステップが、

前記信号構造および前記ガード構造の一方を前記埋込み導電面から切り出すステップと

、

前記埋込み導電面に隣接して配置されたセラミック材料から前記絶縁構造を切り出すステップと、を含む、請求項 2 に記載の方法。

【請求項 6】

前記切り出すステップが、レーザを用いて行われる、請求項 2 に記載の方法。

【請求項 7】

前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造を連続的に製作するステップを含む、請求項 1 に記載の方法。

【請求項 8】

前記形成するステップが、前記信号構造、前記ガード構造、および前記絶縁構造のうちの 1 つまたは複数を、リソグラフィでパターンニングされた層で製作するステップを含む、請求項 7 に記載の方法。

【請求項 9】

前記形成するステップが、

前記基板の外面に配置された導電性トレースおよび前記基板の中に埋め込まれた導電面を備える基板を用意するステップであって、前記トレースが前記信号構造および前記ガード構造の一方を備えるものであるステップと、

前記信号構造および前記ガード構造の他方を前記埋込み面から切り出すステップと、

前記トレースと前記埋込み面との間に配置された前記基板の層から前記絶縁構造を切り出すステップと、を含む、請求項 1 に記載の方法。

【請求項 10】

前記信号構造および前記ガード構造の他方を切り出す前記ステップおよび前記絶縁構造を切り出す前記ステップが、前記トレースの輪郭の少なくとも一部に沿うように前記基板を切り込むことによって、同時に行われる、請求項 9 に記載の方法。

【請求項 11】

複数のスタックを形成するステップをさらに備え、前記スタックの各々が、導電信号構造、電氣的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備え、前記信号構造、絶縁構造、およびガード構造が前記スタック中に互いに整列されており、さらに、

前記信号構造の 1 つに取り付けられた導電性プローブを設けるステップを備える、請求項 1 に記載の方法。

【請求項 12】

多層基板を用意するステップと、

各々導電信号構造、電氣的ガード構造、および前記信号構造と前記ガード構造との間に配置された電気絶縁構造を備える複数のスタックを形成するように、前記多層基板を切り込むステップと、をさらに含む、請求項 1 に記載の方法。

【請求項 13】

前記信号構造の 1 つに取り付けられた導電性プローブを設けるステップをさらに含む、請求項 12 に記載の方法。

【請求項 14】

前記多層基板をプローブカード組立品に組み立てるステップをさらに含み、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項 13 に記載の方法。

【請求項 15】

導電信号構造と、

電氣的ガード構造と、

前記信号構造と前記ガード構造との間に配置された電気絶縁構造と、を備える電気装置であって、

前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている電気装置。

【請求項 16】

多層基板をさらに備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの1つが、前記多層基板から切り出される、請求項15に記載の装置。

【請求項17】

前記信号構造、前記ガード構造、および前記絶縁構造のうちの複数の、前記多層基板から切り出される、請求項16に記載の装置。

【請求項18】

前記多層基板が、互いに電氣的に絶縁された複数の導電層を有するセラミック基板を備える、請求項16に記載の装置。

【請求項19】

前記導電層の1つが、埋込み導電面を備え、

前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項18に記載の装置。

【請求項20】

基板をさらに備え、

前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、

前記信号構造および前記ガード構造の他方が、前記基板中に埋め込まれた導電面から切り出され、

前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項15に記載の装置。

【請求項21】

前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように、前記基板へ同じ切り込みを入れることで形成される、請求項20に記載の装置。

【請求項22】

基板と、

各々のスタックが、前記スタック中に互いに整列された導電信号構造、電気絶縁構造、および電氣的ガード構造を備える複数の前記スタックと、

前記信号構造の各々に取り付けられた複数の導電プローブと、を備える装置。

【請求項23】

前記基板が、プローブカード組立品に取り付けられ、前記プローブが、試験されるべき電子デバイスに接触するように配置される、請求項22に記載の装置。

【請求項24】

少なくとも1つの電子デバイスを試験する方法であって、

プローブカード組立品の導電信号構造を通して試験信号を前記少なくとも1つの電子デバイスに供給するステップと、

電気絶縁構造によって前記信号構造から分離された導電ガード構造にガード信号を供給するステップと、を含み、

前記信号構造、絶縁構造、およびガード構造が、スタック中に互いに整列されている方法。

【請求項25】

前記プローブカード組立品の複数の導電信号構造の1つひとつを通して複数の試験信号を前記少なくとも1つの電子デバイスに供給するステップと、

前記複数の導電信号構造の1つひとつを通過した前記試験信号の1つひとつに応答して前記少なくとも1つの電子デバイスによって生成された複数の応答信号を伝導するステップと、

複数のガード信号を複数の導電ガード構造に供給するステップと、をさらに含み、

前記信号構造および前記ガード構造が、スタック中に互いに整列され、かつ、絶縁構造で分離された前記信号構造の1つと前記ガード構造の1つとを各々備える複数のスタック

構造を形成する、請求項 2 4 に記載の方法。

【請求項 2 6】

複数の試験信号を供給する前記ステップが、前記信号構造を通して前記プローブカード組立品の第 1 の複数のプローブに前記試験信号を供給するステップを含み、前記第 1 の複数のプローブが前記少なくとも 1 つの電子デバイスの入力端子に接触しており、さらに、

複数の応答信号を伝導する前記ステップが、前記プローブカード組立品の第 2 の複数のプローブを通して前記試験信号を伝導するステップを含み、前記第 2 の複数のプローブが前記少なくとも 1 つの電子デバイスの出力端子に接触している、請求項 2 5 に記載の方法。

【請求項 2 7】

前記応答信号の 1 つが、期待された通りであるかどうかを決定するように、前記応答信号の前記 1 つを評価するステップをさらに含む、請求項 2 5 に記載の方法。

【請求項 2 8】

前記プローブカード組立品が、多層基板を備え、前記信号構造、前記ガード構造、および前記絶縁構造のうちの少なくとも 1 つが、前記多層基板から切り出される、請求項 2 4 に記載の方法。

【請求項 2 9】

前記多層基板が、互いに電氣的に絶縁された複数の導電層を有するセラミック基板を備える、請求項 2 8 に記載の方法。

【請求項 3 0】

前記導電層の 1 つが、埋込み導電面を備え、

前記信号構造および前記ガード構造の一方が、前記埋込み導電面から切り出され、

前記絶縁構造が、前記埋込み導電面に隣接して配置されたセラミック材料から切り出される、請求項 2 9 に記載の方法。

【請求項 3 1】

基板をさらに備え、

前記信号構造および前記ガード構造の一方が、前記基板の表面に配置されたトレースを備え、

前記信号構造および前記ガード構造の他方が、前記基板に埋め込まれた導電面から切り出され、

前記絶縁構造が、前記トレースと前記埋込み導電面との間に配置された前記基板の層から切り出される、請求項 2 4 に記載の方法。

【請求項 3 2】

前記信号構造および前記ガード構造の他方と、前記絶縁構造とが、前記トレースの輪郭の少なくとも一部に沿うように前記基板へ同じ切り込みを入れることで形成される、請求項 3 1 に記載の方法。