

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号
特開2011-198780
(P2011-198780A)

(43) 公開日 平成23年10月6日(2011.10.6)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 29/47 (2006.01)	H O 1 L 29/48 D	4 M 1 O 4
H O 1 L 29/872 (2006.01)	H O 1 L 29/48 F	
H O 1 L 21/02 (2006.01)	H O 1 L 21/02 B	

審査請求 未請求 請求項の数 7 O L (全 19 頁)

(21) 出願番号	特願2010-60236 (P2010-60236)	(71) 出願人	000006013
(22) 出願日	平成22年3月17日 (2010.3.17)		三菱電機株式会社
			東京都千代田区丸の内二丁目7番3号
		(74) 代理人	100088672
			弁理士 吉竹 英俊
		(74) 代理人	100088845
			弁理士 有田 貴弘
		(72) 発明者	油谷 直毅
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		(72) 発明者	綾 淳
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内

最終頁に続く


(54) 【発明の名称】 半導体装置およびその製造方法

(57) 【要約】

【課題】 オン抵抗が可及的に低い半導体装置、および前記半導体装置を高歩留まりで容易に得ることができる半導体装置の製造方法を提供する。

【解決手段】 SiC基板11を薄板化した後、SiC基板11の厚み方向他方側の表面に、オーミック電極層17などを介して、サポート基板19を電気的および機械的に接合する。サポート基板19には、SiC基板11よりも体積抵抗率が低い基板を用いる。このようにしてSiC基板11とサポート基板19とを接合した後で、SiC基板11の厚み方向一方側のSBD2上に外部出力電極15などを形成して、半導体装置1を製造する。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

厚み方向一方側に炭化珪素（S i C）半導体素子が形成された S i C 基板と、
前記 S i C 基板よりも体積抵抗率が低いサポート基板と、
前記サポート基板を、前記 S i C 基板の厚み方向他方側の表面に電気的および機械的に
接合する接合層と、
前記 S i C 基板の厚み方向一方側の前記 S i C 半導体素子上に形成された金属配線層と
を備え、
前記接合層は、前記 S i C 基板の厚み方向他方側の表面上に設けられたオーミック電極
層を含むことを特徴とする半導体装置。

10

【請求項 2】

前記サポート基板の厚み方向一方側および他方側の表面には金属層が設けられ、
前記接合層は、前記サポート基板の厚み方向一方側の表面に設けられた前記金属層を含
むことを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】

前記サポート基板は、その内部に、前記サポート基板を厚み方向に貫通して離散的に埋
込まれる内部金属層を含むことを特徴とする請求項 2 に記載の半導体装置。

【請求項 4】

厚み方向一方側に炭化珪素（S i C）半導体素子が形成された S i C 基板を備える半導
体装置の製造方法であって、

20

前記 S i C 基板の厚み方向一方側に、前記 S i C 半導体素子を形成する素子形成工程と
、

前記素子形成工程の後、前記 S i C 基板の厚み方向他方側の表面を研削して、前記 S i
C 基板を薄板化する薄板化工程と、

前記薄板化工程の後、前記 S i C 基板の厚み方向他方側の表面上にオーミック電極層を
形成する電極形成工程と、

前記 S i C 基板の厚み方向他方側の表面に、前記オーミック電極層を含む接合層を介し
て、前記 S i C 基板よりも体積抵抗率が低いサポート基板を電気的および機械的に接合す
る接合工程と、

前記 S i C 基板の厚み方向一方側の前記 S i C 半導体素子上に金属配線層を形成する配
線形成工程とを備えることを特徴とする半導体装置の製造方法。

30

【請求項 5】

前記サポート基板の厚み方向一方側および他方側の表面には金属層が設けられ、
前記接合工程では、

前記オーミック電極層と、前記サポート基板の厚み方向一方側の表面に設けられた前記
金属層とを含む前記接合層を介して、前記サポート基板を、前記 S i C 基板の厚み方向他
方側の表面に接合することを特徴とする請求項 4 に記載の半導体装置の製造方法。

【請求項 6】

前記サポート基板は、その内部に、前記サポート基板を厚み方向に貫通して離散的に埋
込まれる内部金属層を含むことを特徴とする請求項 5 に記載の半導体装置の製造方法。

40

【請求項 7】

前記素子形成工程では、複数の前記 S i C 半導体素子を形成し、
前記配線工程の後、前記 S i C 基板と前記サポート基板とを接合した接合体を、前記複
数の S i C 半導体素子のうちの少なくとも 1 つを含むチップに分割して、半導体装置のチ
ップを得る分割工程をさらに備えることを特徴とする請求項 4 ～ 6 のいずれか 1 つに記載
の半導体装置の製造方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、半導体装置およびその製造方法に関し、より詳細には、炭化珪素（S i C）

50

半導体を用いた半導体装置およびその製造方法に関する。

【背景技術】

【0002】

炭化珪素（SiC）半導体を用いた半導体装置は、シリコン（Si）半導体を用いた半導体装置と比較して、高電圧、大電流および高温での動作に優れているので、次世代の電力用半導体装置として開発が進められている。電流が半導体基板の表面側から裏面側に流れる縦型の電力用半導体装置においては、SiC半導体はSi半導体よりも耐圧性に優れるので、薄くしても高電圧に耐えることができる。したがって、SiC半導体を用いることによって、オン抵抗が低い低オン抵抗の半導体装置を実現することができる。

【0003】

SiCを用いた縦型の電力用半導体装置は、SiC基板上にSiCの膜をエピタキシャル成長してエピタキシャル層を形成し、形成したエピタキシャル層にデバイスを形成して製造される。SiC半導体では、数十 μm の厚さのエピタキシャル層で数kVの高電圧に耐えることができる半導体装置を作成することができるが、数十 μm の厚さのエピタキシャル層では機械的な強度が不足する。したがってSiC半導体では、0.3mm～0.4mm程度の厚さのSiC基板上にエピタキシャル層を成膜し、成膜したエピタキシャル層にデバイスを形成している。

【0004】

SiC基板は、素子の形成プロセスで基板割れなどが発生しないように、強度を確保する役目を有している。電流はSiC基板内を縦に、すなわち基板の厚み方向に流れるので、SiC基板としては、可能な限り抵抗を低くしたものが使用される。しかし、SiC基板上に高品質のエピタキシャル層を形成するためには、SiC基板自体も欠陥が無い高品質のものでなければならないので、SiC基板の低抵抗化には限界がある。

【0005】

そこで、SiC基板の裏面を研削して薄板化して、SiC基板の抵抗を下げることによって、さらに低抵抗の素子を形成することが試みられている。SiC基板において、研削後の裏面にオーミックコンタクト層を形成するためには、1000程度の高温の熱処理が必要となるので、研削前に、高温耐性が無いアルミニウム配線工程などの処理を行うことはできない。したがって、裏面研削による薄板化は、素子の形成プロセスの途中で行う必要があるので、薄板化のときに、あまりにも基板を薄板化しすぎると、基板の強度が低下して割れやすくなり、その後の工程を処理できなくなるという問題がある。

【0006】

この問題を解決するための技術として、特許文献1には、基板の表面にデバイスを形成するとともに、基板の裏面に網目状の凸部で形成された複数の凹部を形成して、裏面をワッフル状に加工して薄くすることによって、抵抗を下げつつ、基板の強度は凸部で確保するような構造が開示されている。しかし、この裏面形状の基板で、素子形成プロセスを処理するためには、製造装置のチャック形状および搬送系を特別に改造することが必要であり、また基板が割れやすいなどの問題が生じることが予想される。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開2006-156658号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

前述のように従来技術では、SiC基板の裏面を研削して薄板化して、SiC基板の抵抗を下げることによって、低抵抗の素子を形成することが試みられているが、SiC基板において、裏面にオーミックコンタクト層を形成するためには、1000程度の高温の熱処理が必要である。したがって、裏面研削による薄板化は、素子形成プロセスの途中に行う必要があるので、薄板化のときに、あまりにも薄板化をしすぎると、基板の強度が低

10

20

30

40

50

下して割れやすくなり、その後の工程を処理できなくなるという問題がある。

【 0 0 0 9 】

この問題を解決するために、前述の特許文献 1 に開示される技術では、S i 基板の裏面をワッフル状に加工して部分的に薄い領域を作成することによって、S i 基板の抵抗を下げている。この裏面形状の基板で素子形成プロセスを処理するためには、製造装置のチャック形状および搬送系を特別に改造することが必要であり、また基板が割れやすいなどの問題がある。

【 0 0 1 0 】

本発明の目的は、オン抵抗が可及的に低い半導体装置、および前記半導体装置を高歩留まりで容易に得ることができる半導体装置の製造方法を提供することである。

10

【課題を解決するための手段】

【 0 0 1 1 】

本発明の半導体装置は、厚み方向一方側に炭化珪素 (S i C) 半導体素子が形成された S i C 基板と、前記 S i C 基板よりも体積抵抗率が低いサポート基板と、前記サポート基板を、前記 S i C 基板の厚み方向他方側の表面に電気的および機械的に接合する接合層と、前記 S i C 基板の厚み方向一方側の前記 S i C 半導体素子上に形成された金属配線層とを備え、前記接合層は、前記 S i C 基板の厚み方向他方側の表面上に設けられたオーミック電極層を含むことを特徴とする。

【 0 0 1 2 】

本発明の半導体装置の製造方法は、厚み方向一方側に炭化珪素 (S i C) 半導体素子が形成された S i C 基板を備える半導体装置の製造方法であって、前記 S i C 基板の厚み方向一方側に、前記 S i C 半導体素子を形成する素子形成工程と、前記素子形成工程の後、前記 S i C 基板の厚み方向他方側の表面を研削して、前記 S i C 基板を薄板化する薄板化工程と、前記薄板化工程の後、前記 S i C 基板の厚み方向他方側の表面上にオーミック電極層を形成する電極形成工程と、前記 S i C 基板の厚み方向他方側の表面に、前記オーミック電極層を含む接合層を介して、前記 S i C 基板よりも体積抵抗率が低いサポート基板を電気的および機械的に接合する接合工程と、前記 S i C 基板の厚み方向一方側の前記 S i C 半導体素子上に金属配線層を形成する配線形成工程とを備えることを特徴とする。

20

【発明の効果】

【 0 0 1 3 】

本発明の半導体装置によれば、S i C 基板と、サポート基板と、接合層と、金属配線層とを備えて、半導体装置が構成される。S i C 基板の厚み方向一方側には S i C 半導体素子が形成される。S i C 基板の厚み方向他方側の表面には、S i C 基板の厚み方向他方側の表面上に設けられたオーミック電極層を含む接合層によって、S i C 基板よりも体積抵抗率の低いサポート基板が電気的および機械的に接合される。S i C 基板の厚み方向一方側の S i C 半導体素子上には、金属配線層が形成される。

30

【 0 0 1 4 】

このように S i C 基板の厚み方向他方側の表面にはサポート基板が接合されるので、サポート基板によって半導体装置の強度を確保することができる。これによって、半導体装置の強度を損なうことなく、S i C 基板を薄くして、S i C 基板の厚み方向の電気抵抗を低くすることができる。したがって、S i C 半導体素子の形成に好適な S i C 基板を用いて、低抵抗の S i C 基板を実現することができる。またサポート基板は、S i C 基板よりも体積抵抗率が低いので、S i C 基板とサポート基板とを接合した接合体と同じ厚さの基板を、S i C 基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン状態で S i C 基板の厚み方向に電流が流れる半導体装置において、オン抵抗を可及的に低くすることが可能であるので、オン抵抗が可及的に低い半導体装置を実現することができる。

40

【 0 0 1 5 】

また半導体装置を実装基板に実装するときには、サポート基板を実装基板に接合すればよい。これによって、実装基板との熱膨張係数の差によるストレスが S i C 基板に直接加

50

わることを防ぐことができるので、S i C基板に形成されるS i C半導体素子の信頼性を向上させることができる。また実装基板と半導体装置との接合に関して、S i C基板の性質を考慮する必要がないので、実装基板と半導体装置との接合面の設計の自由度を高めることができる。したがって、最適な接合が得られる接合面の構造を採用することができるので、実装構造を含めた半導体装置の信頼性を向上させることができる。

【0016】

本発明の半導体装置の製造方法によれば、素子形成工程で、S i C基板の厚み方向一方側にS i C半導体素子が形成された後、薄板化工程で、S i C基板の厚み方向他方側の表面が研削されて、S i C基板が薄板化される。次いで電極形成工程で、S i C基板の厚み方向他方側の表面上にオーミック電極層が形成された後、接合工程で、オーミック電極層を含む接合層を介して、S i C基板の厚み方向他方側の表面に、S i C基板よりも体積抵抗率の低いサポート基板が電気的および機械的に接合される。その後、配線形成工程で、S i C基板の厚み方向一方側のS i C半導体素子上に金属配線層が形成される。

10

【0017】

このようにS i C基板とサポート基板とを接合するので、サポート基板によって強度を確保することができる。これによって、強度を損なうことなく、S i C基板を薄くして、S i C基板の厚み方向の電気抵抗を低くすることができる。またサポート基板は、S i C基板よりも体積抵抗率が低いので、S i C基板とサポート基板とを接合した基板と同じ厚さの基板を、半導体基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン抵抗が可及的に低い半導体装置を得ることができる。

20

【0018】

またS i C基板の薄板化後に、S i C基板の厚み方向一方側のS i C半導体素子上に金属配線層を形成するときに、S i C基板の割れなどが生じることを防ぐことができるので、S i C基板の薄板化による歩留りの低下を防ぐことができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置を高歩留まりで容易に得ることができる。またS i C基板とサポート基板とを接合した接合体は、半導体基板と同様に取扱うことができる。したがって、S i C基板の薄板化後にS i C基板の厚み方向一方側の表面プロセスを処理するための装置および搬送系に特別な工夫を施す必要はなく、従来の装置および搬送系をそのまま使用することができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置を安価に製造することができる。

30

【図面の簡単な説明】

【0019】

【図1】本発明の第1の実施の形態である半導体装置1を示す断面図である。

【図2】S i C基板11上にドリフト領域12および犠牲酸化膜層30を形成した状態を示す断面図である。

【図3】オーミック電極層17およびS i C基板側接合金属層18を形成した状態を示す断面図である。

【図4】サポート基板表側電極20、サポート基板裏側電極21およびサポート基板側接合金属層22を形成した状態を示す断面図である。

40

【図5】S i C基板ユニット3Aとサポート基板ユニット4とを接合した状態を示す断面図である。

【図6】S B D電極14、外部出力電極15、保護膜16および裏面金属層23を形成した状態を示す断面図である。

【図7】接合体5をチップに分割した状態を示す断面図である。

【図8】半導体装置1のチップと実装基板24とを接合した状態を示す断面図である。

【図9】本発明の第2の実施の形態である半導体装置のサポート基板4Aを示す断面図である。

【図10】ベース基板42に有底孔40Aを形成した状態を示す断面図である。

【図11】金属配線層41を形成した状態を示す断面図である。

50

【図 1 2】金属配線層 4 1 を露出させて貫通孔 4 0 を形成した状態を示す断面図である。

【発明を実施するための形態】

【0020】

< 第 1 の実施の形態 >

図 1 は、本発明の第 1 の実施の形態である半導体装置 1 を示す断面図である。本実施の形態では、半導体装置 1 は、炭化珪素 (SiC) 半導体を用いた半導体装置である。半導体装置 1 は、電力用半導体装置として好適に用いられる。半導体装置 1 は、半導体基板である炭化珪素 (SiC) 基板 1 1 の厚み方向一方側、具体的には SiC 基板 1 1 の厚み方向一方側の表面上に、SiC を用いた SiC 半導体素子であるショットキーバリアダイオード (Schottky Barrier Diode; 略称: SBD) 2 が形成されている。半導体装置 1 は、
10 接合材 2 5 を介して実装基板 2 4 に電気的および機械的に接合されて実装される。

【0021】

半導体装置 1 は、SiC 基板 1 1 を含む SiC 基板ユニット 3 と、SiC 基板 1 1 の厚み方向一方側の表面に形成された SBD 電極 1 4、外部出力電極 1 5 および保護膜 1 6 と、SiC 基板 1 1 の厚み方向他方側に設けられるサポート基板ユニット 4 および裏面金属層 2 3 とを備えて構成される。

【0022】

SiC 基板ユニット 3 は、板状、具体的には平板状の SiC 基板 1 1 と、SiC エピタキシャル層であるドリフト領域 1 2 と、ガードリング 1 3 と、オーミック電極層 1 7 と、SiC 基板側接合金属層 1 8 とを備えて構成される。ドリフト領域 1 2 およびガードリング 1 3 は、SiC 基板 1 1 の厚み方向一方側 (以下「表面側」という場合がある) に設けられる。オーミック電極層 1 7 および SiC 基板側接合金属層 1 8 は、SiC 基板 1 1 の厚み方向他方側 (以下「裏面側」という場合がある) に設けられる。ドリフト領域 1 2、ガードリング 1 3 および SBD 電極 1 4 は、SBD 2 を構成する。外部出力電極 1 5 は、SBD 2 の出力を外部に取り出すための電極であり、金属配線層に相当する。
20

【0023】

サポート基板ユニット 4 は、板状、具体的には平板状のサポート基板 1 9 と、サポート基板表側電極 2 0 と、サポート基板裏側電極 2 1 と、サポート基板側接合金属層 2 2 とを備えて構成される。サポート基板 1 9 は、SiC 基板 1 1 よりも体積抵抗率が低く形成される。ここで、「体積抵抗率」とは、単位体積あたりの電気抵抗値をいう。
30

【0024】

サポート基板 1 9 は、オーミック電極層 1 7、SiC 基板側接合金属層 1 8、サポート基板側接合金属層 2 2 およびサポート基板表側電極 2 0 を介して、SiC 基板 1 1 の厚み方向他方側の表面に電気的および機械的に接合される。オーミック電極層 1 7、SiC 基板側接合金属層 1 8、サポート基板側接合金属層 2 2 およびサポート基板表側電極 2 0 は、接合層を構成する。

【0025】

サポート基板表側電極 2 0 は、サポート基板 1 9 の厚み方向一方側の表面に設けられる。サポート基板側接合金属層 2 2 は、サポート基板表側電極 2 0 の厚み方向一方側の表面に設けられる。すなわちサポート基板表側電極 2 0 およびサポート基板側接合金属層 2 2 は、サポート基板 1 9 の厚み方向一方側に設けられる。サポート基板裏側電極 2 1 は、サポート基板 1 9 の厚み方向他方側の表面に設けられる。
40

【0026】

SiC 基板 1 1 は、たとえば、高濃度の n 型 (以下「n+」という場合がある) の半導体基板であり、たとえばウェハによって実現される。SiC 基板 1 1 は、一様な厚さに形成される。SiC 基板 1 1 は、SiC から成り、シリコン (Si) から成る Si 基板よりもバンドギャップの広いワイドバンドギャップを有する半導体基板である。SiC 基板 1 1 上には、低濃度の n 型 (以下「n-」という場合がある) の半導体層であるドリフト領域 1 2 が形成されている。ドリフト領域 1 2 は、SiC 基板 1 1 上にエピタキシャル成長させて形成される。

10

20

30

40

50

【0027】

ドリフト領域12の表層部の所定の領域に、p型の半導体層であるガードリング13がリング状に形成され、ガードリング13の一部分とガードリング13の内側のドリフト領域12を覆うようにSBD電極14が形成されている。換言すれば、ガードリング13は、SBD電極14を囲繞するようにリング状に形成される。ガードリング13は、たとえばアルミニウム(A1)イオンをイオン注入機でドリフト領域12に注入して、1700程度の高温で活性化アニールすることによって形成される。SBD電極14は、たとえばチタン(Ti)、モリブデン(Mo)またはニッケル(Ni)などの金属で形成される。

【0028】

10

SBD電極14上には、外部出力電極15が形成される。外部出力電極15は、たとえばアルミニウムで形成される。SiC基板ユニット3の最表面には、保護膜16が形成される。保護膜16は、ドリフト領域12の一部分、ガードリング13のSBD電極14が形成されていない部分、SBD電極14の外部出力電極15が形成されていない部分、および外部出力電極15の一部分を覆うように形成される。保護膜16は、たとえばポリイミド膜などの絶縁膜によって実現される。外部出力電極15の厚み方向一方側の表面の一部分は、保護膜16の開口を通して露出されており、外部出力電極15から出力が取り出せるようになっている。

【0029】

20

SiC基板11の厚み方向他方側の表面には、オーミック電極層17が形成される。オーミック電極層17は、SiC基板11とオーミックコンタクト(以下「オーミック接続」という場合がある)するオーミックコンタクト層である。オーミック電極層17は、SiC基板11とオーミックコンタクトが取れる材料で形成される。オーミック電極層17は、たとえばNiとSiとの化合物であるNiSiで形成される。オーミック電極層17の厚み方向他方側の表面には、SiC基板側接合金属層18が形成される。SiC基板側接合金属層18は、たとえばTi、Ni、Mo、銅(Cu)もしくは金(Au)などの金属の単層膜、またはそれらの積層膜によって実現される。

【0030】

30

サポート基板19は、SiC基板11よりも体積抵抗率が低く形成される。具体的には、サポート基板19は、たとえばSiC基板11よりも高濃度のn+型の単結晶SiC基板もしくは多結晶SiC基板、またはSiC基板11よりも体積抵抗率が低いSiCの焼結体によって実現される。サポート基板19は、一様な厚さに形成される。

【0031】

40

サポート基板19の厚み方向一方側の表面には、サポート基板表側電極20が形成され、サポート基板19の厚み方向他方側の表面には、サポート基板裏側電極21が形成されている。サポート基板表側電極20およびサポート基板裏側電極21は、サポート基板ユニット4におけるオーミック電極層に相当し、サポート基板19とオーミックコンタクトするオーミックコンタクト層である。サポート基板表側電極20およびサポート基板裏側電極21は、サポート基板19とオーミックコンタクトが取れる材料で形成される。サポート基板19がSiCから成る場合、サポート基板表側電極20およびサポート基板裏側電極21は、たとえばNiSiで形成される。

【0032】

サポート基板ユニット4のSiC基板ユニット3と接合される表面、具体的には、サポート基板表側電極20の厚み方向一方側の表面には、サポート基板側接合金属層22が形成されている。サポート基板側接合金属層22は、たとえばTi、Ni、Mo、CuもしくはAuなどの金属の単層膜、またはそれらの積層膜によって実現される。

【0033】

本実施の形態では、SiC基板ユニット3のサポート基板ユニット4と接合される表面を構成するSiC基板側接合金属層18と、サポート基板ユニット4のSiC基板ユニット3と接合される表面を構成するサポート基板側接合金属層22とは、互いに圧着接合が

50

可能に構成される。具体的には、S i C基板側接合金属層 1 8 と、サポート基板側接合金属層 2 2 とは、互いに圧着接合が可能な材料で構成される。

【 0 0 3 4 】

サポート基板裏側電極 2 1 の厚み方向他方側の表面には、実装基板 2 4 と接合するための裏面金属層 2 3 が形成されている。裏面金属層 2 3 は、たとえば T i 、 N i 、 M o 、 C u もしくは A u などの金属の単層膜、またはそれらの積層膜によって実現される。

【 0 0 3 5 】

半導体装置 1 は、接合されて一体となった S i C 基板 1 1 およびサポート基板 1 9 を含む接合体 5 が、チップ状に分割されて形成される。チップに分割された半導体装置 1 は、接合材 2 5 を介して、実装基板 2 4 と電気的および機械的に接合される。接合材 2 5 は、たとえば半田である。

10

【 0 0 3 6 】

次に本発明の第 1 の実施の形態における半導体装置 1 の製造方法について説明する。図 2 ~ 図 6 は、本発明の第 1 の実施の形態における半導体装置 1 の製造方法を説明するための図である。まず S i C 基板ユニット 3 の製造方法について説明する。図 2 は、S i C 基板 1 1 上にドリフト領域 1 2 および犠牲酸化膜層 3 0 を形成した状態を示す断面図である。まず、S i C 基板 1 1 上に、エピタキシャル成長によって、炭化珪素から成る n 型の半導体層であるドリフト領域 1 2 を形成する。

【 0 0 3 7 】

次いで、たとえば写真製版技術によって、ドリフト領域 1 2 の上部に、レジストのパターンを形成する。そして、レジストをマスクとして、p 型のガードリング 1 3 を形成する領域に、たとえば A l イオンを注入する。p 型のガードリング 1 3 を形成する領域に A l イオンを注入した後、1 5 0 0 以上、たとえば 1 7 0 0 の高温でアニールして、A l イオン注入層を活性化することによって、p 型のガードリング 1 3 を形成する。このようにして、S i C 半導体素子である S B D 2 を構成するドリフト領域 1 2 およびガードリング 1 3 が形成される。このドリフト領域 1 2 およびガードリング 1 3 を形成する工程は、素子形成工程に相当する。

20

【 0 0 3 8 】

高温でアニールした後は、ドリフト領域 1 2 の表面の S i C を、たとえば反応性イオンエッチング (Reactive Ion Etching ; 略称 : R I E) によってエッチングして、さらにたとえば 1 0 0 0 以上の酸素雰囲気中で表面を酸化して、犠牲酸化膜層 3 0 を形成する。以上のような製造工程を経ることによって、図 2 に示す断面構造が得られる。

30

【 0 0 3 9 】

図 3 は、オーミック電極層 1 7 および S i C 基板側接合金属層 1 8 を形成した状態を示す断面図である。前述のようにして犠牲酸化膜層 3 0 を形成した後は、S i C 基板 1 1 の厚み方向他方側の表面を研削して、S i C 基板 1 1 を薄板化、すなわち S i C 基板 1 1 の厚み寸法を小さくする。この S i C 基板 1 1 の厚み方向他方側の表面を研削して、S i C 基板 1 1 を薄板化する工程は、薄板化工程に相当する。

【 0 0 4 0 】

ドリフト領域 1 2 を構成するエピタキシャル層の厚み寸法は、素子の使用電圧が高いほど大きく設計する必要がある。たとえば 1 . 2 k V の耐圧に対して、エピタキシャル層の厚み寸法は、1 0 μ m 程度になる。ドリフト領域 1 2 を構成するエピタキシャル層内で、素子に印加した電圧に耐えられるようにエピタキシャル層の厚み寸法および濃度を設計すると、S i C 基板 1 1 は、エピタキシャル層が現れるまで研削してもよいことになるが、薄くしすぎると基板強度が低下して取扱えなくなるので、薄板化には限界がある。したがって、S i C 基板 1 1 が割れないように取り扱い、また治具に工夫をしても、S i C 基板 1 1 には、5 0 μ m 程度の厚みは必要になる。

40

【 0 0 4 1 】

次に、研削した S i C 基板 1 1 の厚み方向他方側の表面に、たとえばスパッタ法によって N i 膜を 1 0 0 n m 程度成膜し、たとえばランプアニール法によって 1 0 0 0 程度で

50

アニールして、NiSiから成るオーミック電極層17を形成する。このオーミック電極層17を形成する工程は、電極形成工程に相当する。

【0042】

次に、オーミック電極層17の厚み方向他方側の表面に、たとえばスパッタ法または蒸着によって、SiC基板側接合金属層18となる金属材料を成膜する。SiC基板側接合金属層18は、たとえばTi、Ni、Mo、CuもしくはAuなどの金属の単層膜、またはそれらの積層膜によって実現される。このようにして、前述の図1に示すSiC基板ユニット3の厚み方向一方側の表面に犠牲酸化膜層30が形成された基板が得られる。このようにして形成された犠牲酸化膜層30とSiC基板ユニット3とを合わせて、「SiC基板ユニット3A」という場合がある。以上の製造工程を経ることによって、図3に示す断面構造が得られる。

10

【0043】

次に、サポート基板ユニット4の製造方法について説明する。図4は、サポート基板表側電極20、サポート基板裏側電極21およびサポート基板側接合金属層22を形成した状態を示す断面図である。サポート基板19は、SiC基板11よりも体積抵抗率が低い材料を、SiC基板11と同一の形状に加工することによって形成される。具体的には、サポート基板19は、たとえばSiC基板11よりも高濃度のn+型の単結晶SiC基板もしくは多結晶SiC基板、またはSiC基板11よりも体積抵抗率が低いSiCの焼結体を、SiC基板11と同一の形状に加工することによって形成される。

【0044】

20

次いで、サポート基板19の厚み方向一方側および他方側の表面に、たとえばスパッタ法によってNi膜を100nm程度成膜し、たとえばランプアニール法によって1000程度でアニールして、NiSiから成るオーミック電極層であるサポート基板表側電極20およびサポート基板裏側電極21を形成する。

【0045】

次に、サポート基板ユニット4のSiC基板ユニット3と接合される表面、具体的には、サポート基板表側電極20の厚み方向一方側の表面に、たとえばスパッタ法または蒸着によって、サポート基板側接合金属層22となる金属材料を成膜する。サポート基板側接合金属層22は、たとえばTi、Ni、Mo、CuもしくはAuなどの金属の単層膜、またはそれらの積層膜によって実現される。以上の製造工程を経ることによって、図4に示す断面形状が得られる。

30

【0046】

たとえば、SiC基板11が直径4インチ(約0.1m)の略円形状の基板である場合は、サポート基板19の厚み寸法は、薄板化したSiC基板11の厚み寸法との合計が250 μ m~400 μ m程度となることが望ましい。この厚み寸法の範囲内であれば、従来の直径4インチの基板の厚み寸法の範囲内であるので、製造装置およびその搬送系に特別な工夫を必要とせず、従来の製造装置およびその搬送系を用いることができるからである。

【0047】

図5は、SiC基板11とサポート基板19とを接合した状態を示す断面図である。次に、図3に示すSiC基板11と、図4に示すサポート基板19とを電気的および機械的に接合して一体化する。具体的には、図5に示すように、SiC基板11のSiC基板側接合金属層18の厚み方向他方側の表面と、サポート基板19のサポート基板側接合金属層22の厚み方向一方側の表面とを接合して、SiC基板ユニット3Aとサポート基板ユニット4とを一体化する。SiC基板11とサポート基板19とを接合する工程は、接合工程に相当する。

40

【0048】

接合方法としては、たとえば、金属の圧着接合によって接合する方法が用いられる。この方法では、たとえば真空中で加熱しながら加圧することによって、SiC基板ユニット3AのSiC基板側接合金属層18と、サポート基板ユニット4のサポート基板側接合金

50

属層 22 とを接合する。S i C 基板ユニット 3 A およびサポート基板ユニット 4 は、この工程では 1000 までの耐熱性があるので、1000 での加熱による接合も可能であるが、接合の温度は 300 程度でよい。接合に先立って、サポート基板側接合金属層 22 の表面を A r プラズマなどで僅かにエッチングすると、接合するときの温度を下げることができ、室温 (25 程度) ~ 150 程度の比較的低温でも接合することができる。

【0049】

本実施の形態では、S i C 基板 11 とサポート基板 19 との接合方法として、圧着接合によって、S i C 基板側接合金属層 18 と、サポート基板側接合金属層 22 とを直接に接合する方法を示したが、接合方法は、これに限定されない。

【0050】

本発明の他の実施の形態では、たとえば共晶金属接合によって、S i C 基板側接合金属層 18 と、サポート基板側接合金属層 22 とを接合してもよい。この場合、S i C 基板側接合金属層 18 およびサポート基板側接合金属層 22 の表面の金属をそれぞれ、たとえば金 (A u) - 錫 (S n) 合金にし、300 以上に加熱して、各金属層 18, 22 の表面の A u - S n 合金を共晶化して共晶金属とすることによって、S i C 基板側接合金属層 18 とサポート基板側接合金属層 22 とを接合する。共晶金属接合を形成する共晶金属としては、後の熱処理に耐えられるだけの耐熱性を有するものが用いられる。

【0051】

ここで述べた接合方法以外であっても、後述する図 6 以降の製造工程による熱ストレスおよびエッチングなどによる侵食などによって、接合強度および電気抵抗が劣化しない接合方法であれば、本実施の形態と同様に実施可能である。

【0052】

図 6 は、S B D 電極 14、外部出力電極 15、保護膜 16 および裏面金属層 23 を形成した状態を示す断面図である。前述のようにして S i C 基板ユニット 3 A とサポート基板ユニット 4 とを接合して一体化した後は、犠牲酸化層 30 を、たとえばフッ酸を希釈した溶液でエッチング除去する。これによって、前述の図 1 に示す S i C 基板ユニット 3 とサポート基板ユニット 4 とが接合されて一体化された状態となる。

【0053】

その後、S B D 電極 14 となる T i、M o、N i などの電極金属層を、たとえばスパッタ法で成膜する。次いで、写真製版によるレジストパターンをマスクとして、電極金属層をエッチングする。電極金属層を構成する金属がたとえば T i の場合は、フッ酸を希釈した溶液でエッチングする。S B D 電極 14 は、ガードリング 13 が S B D 電極 14 を囲繞するように、また一部分がガードリング 13 と重なるように形成される。

【0054】

次に、400 ~ 500 程度の温度で、窒素ガス雰囲気またはアルゴン (A r) ガス雰囲気アニールすることによって、S B D の電気的特性を安定化させる。次に、S B D 電極 14 上に、たとえばスパッタ法によってアルミニウム膜を成膜し、写真製版によるレジストパターンをマスクとして、たとえばリン酸を含む溶液でエッチング加工することによって、外部出力電極 15 を形成する。この外部出力電極 15 を形成する工程は、配線形成工程に相当する。

【0055】

次に、S i C 基板ユニット 3 の最表面、具体的にはドリフト領域 12 上に、保護膜 16 となる絶縁膜たとえばポリイミド膜を、たとえばスピンコート法によって塗布する。次いで、写真製版技術によって、外部出力電極 15 の表面の一部分が露出する開口が形成されるようにポリイミド膜をエッチングする。その後、300 ~ 400 程度の温度でベークすることによって、ポリイミド膜による保護膜 16 を形成する。保護膜 16 は、ドリフト領域 12 の一部分、ガードリング 13 の S B D 電極 14 が形成されていない部分、S B D 電極 14 の外部出力電極 15 が形成されていない部分、および外部出力電極 15 の一部分を覆うように形成される。

【0056】

次に、サポート基板 19 の厚み方向他方側の表面に、実装基板 24 と接合するための裏面金属層 23 を形成する。裏面金属層 23 は、たとえば Ti、Ni、Mo、Cu もしくは Au などの金属の単層膜、またはそれらの積層膜によって実現され、たとえばスパッタ法または蒸着で形成される。以上のようにして得られた SiC 基板 11 とサポート基板 19 とを接合したもの、具体的には、SBD 電極 14、外部出力電極 15 および保護膜 16 が形成された SiC 基板ユニット 3 と、裏面金属層 23 が形成されたサポート基板ユニット 4 とを接合したものを、「接合体 5」という場合がある。接合体 5 は、複数の SBD 2 を含む。以上の製造工程を経ることによって、図 6 に示す断面形状が得られる。

【0057】

図 7 は、接合体 5 をチップに分割した状態を示す断面図である。次に、サポート基板 19 の厚み方向他方側の表面、具体的には裏面金属層 23 の厚み方向他方側の表面に、ダイシング用の粘着シート（以下「ダイシングシート」という）31 を貼付する。そして、接合体 5 を、複数の SBD 2 のうちの少なくとも 1 つを含むチップに分割して、半導体装置 1 のチップを得る。本実施の形態では、たとえばダイシングソーによって、素子と素子との間、すなわち SBD 2 と SBD 2 との間で接合体 5 を切断して、チップに分割する。具体的には、図 7 に示すように、SiC 基板 11 とサポート基板 19 とを接合した接合体 5 を、切断面 32 で切断して、SBD 2 を含む半導体装置 1 のチップに分割する。この接合体 5 をチップに分割して、半導体装置 1 のチップを得る工程は、分割工程に相当する。

【0058】

図 8 は、半導体装置 1 のチップと実装基板 24 とを接合した状態を示す断面図である。前述のようにして接合体 5 を半導体装置 1 のチップに分割した後は、図 8 に示すように、半導体装置 1 のチップと実装基板 24 とを、接合材 25 を介して電気的および機械的に接合する。接合材 25 が半田である場合は、たとえば、実装基板 24 上に半田ペーストを部分的に塗布して、半田ペースト上に半導体装置 1 のチップを積載して、200 ~ 300 程度の温度で半田を溶かして、半導体装置 1 と実装基板 24 とを接合する。

【0059】

次に、たとえば超音波ワイヤーボンド法によって、直径が 300 μm 程度のアルミニウム線 33 で、外部出力電極 15 と実装基板 24 の不図示の配線層とを接続する。これによって、半導体装置 1 の厚み方向他方側の出力は、接合材 25 を介して実装基板 24 と電気的に接続され、半導体装置 1 の厚み方向一方側の出力は、アルミニウム線 33 を介して実装基板 24 と電気的に接続される。

【0060】

以上のように本実施の形態の半導体装置 1 によれば、SiC 基板 11 の厚み方向他方側の表面に、SiC 基板 11 よりも体積抵抗率の低いサポート基板 19 が電気的および機械的に接合されて、SiC 基板 11 とサポート基板 19 とが一体に構成されるので、サポート基板 19 によって半導体装置 1 の強度を確保することができる。これによって、半導体装置 1 の強度を損なうことなく、SiC 基板 11 を薄くして、SiC 基板 11 の厚み方向の電気抵抗を低くすることができるので、SBD 2 の形成に好適な SiC 基板 11 を用いて、低抵抗の SiC 基板 11 を実現することができる。

【0061】

またサポート基板 19 は、SiC 基板 11 よりも体積抵抗率が低いので、SiC 基板 11 とサポート基板 19 とを接合した接合体と同じ厚さの基板を、SiC 基板単独で実現する場合に比べて、基板の厚み方向の電気抵抗を低くすることができる。したがって、オン状態で SiC 基板 11 の厚み方向に電流が流れる縦型の半導体装置 1 において、オン抵抗を可及的に低くすることが可能であるので、オン抵抗が可及的に低い半導体装置 1 を実現することができる。

【0062】

また半導体装置 1 を実装基板 24 に実装するときには、サポート基板 19 を実装基板 24 に実装すればよい。これによって、実装基板 24 との熱膨張係数の差によるストレスが SiC 基板 11 に直接加わることを防ぐことができるので、SiC 基板 11 に形成される

10

20

30

40

50

SBD 2 の信頼性を向上させることができる。また実装基板 24 と半導体装置 1 との接合に関して、SiC 基板 11 の性質を考慮する必要がないので、実装基板 24 と半導体装置 1 との接合面の設計の自由度を高めることができる。したがって、最適な接合が得られる接合面の構造を採用することができるので、実装構造を含めた半導体装置 1 の信頼性を向上させることができる。

【0063】

たとえば、実装基板 24 と接合される層として好適な $1\mu\text{m}$ 以上の厚い Ni 層を半導体装置 1 に形成して、この Ni 層を介して実装基板 24 と接合することが可能である。SiC 基板 11 の裏面にめっき法によって、 $1\mu\text{m}$ 以上の厚い Ni 層を形成するためには、SiC 基板 11 の表面のデバイス形成層、すなわちドリフト領域 12 およびガードリング 13 が形成された部分を損傷しないように保護する必要があるので、 $1\mu\text{m}$ 以上の厚い Ni 層を形成することは困難である。これに対し、サポート基板 19 であれば、厚み方向の両面にめっき法によって厚い Ni 層を容易に形成することが可能であるので、 $1\mu\text{m}$ 以上の厚い Ni 層を形成して、実装基板 24 と好適な接合を得ることができる。

10

【0064】

また本実施の形態の半導体装置 1 の製造方法によれば、SiC 基板 11 を薄板化した後、SiC 基板 11 にはサポート基板 4 が接合される。これによって、薄板化後に、SiC 基板 11 の厚み方向一方側の表面プロセスを処理するときに、具体的には SiC 基板 11 の厚み方向一方側に外部出力電極 15 などを形成するときに、SiC 基板 11 の割れなどが生じることを防ぐことができる。したがって、SiC 基板 11 の薄板化による歩留まりの低下を防ぐことができるので、前述のようにオン抵抗が可及的に低い半導体装置 1 を高歩留まりで容易に得ることができる。

20

【0065】

また SiC 基板 11 とサポート基板 19 とを接合した接合体は、SiC 基板 11 と同様に取扱うことができる。したがって、SiC 基板 11 の薄板化後の表面プロセスを処理する装置および搬送系に、薄板化基板用の特別な工夫を施す必要はなく、従来の装置および搬送系をそのまま使用することができる。これによって、前述のようにオン抵抗が可及的に低い半導体装置 1 を安価に製造することができる。

【0066】

また本実施の形態では、SiC 基板 11 とサポート基板 19 との接合には、金属の圧着接合が用いられるので、接合部分は耐熱性に優れる。これによって、薄板化後の表面プロセスで、 $300 \sim 500$ 程度の温度処理が可能になるので、プロセスの自由度を高めることができる。また前述の $300 \sim 500$ 程度の温度処理によって、素子特性の安定化処理を実現することができる。したがって、半導体装置 1 の特性および信頼性を向上させることができる。これらの効果は、SiC 基板 11 とサポート基板 19 との接合に共晶金属接合を用いた場合にも同様に得られる。この場合、共晶金属接合を形成する共晶金属としては、後の熱処理に耐えられるだけの耐熱性を有するものが用いられる。

30

【0067】

また表面プロセス完了後に、チップ状に分割するとき、具体的には個々の素子に分割するときにも、SiC 基板 11 とサポート基板 19 とが接合された状態であるので、チップの強度が向上する。これによって、チップ割れなどを防ぐことができるので、チップ割れなどによる歩留まりの低下を防ぐことができる。また薄板化チップ専用の装置も必要ない。したがって、前述のように優れた特性を有する半導体装置 1 を安価に得ることができる。

40

【0068】

また本実施の形態では、サポート基板 19 の厚み方向一方側の表面には、サポート基板表側電極 20 およびサポート基板側接合金属層 22 が設けられ、サポート基板 19 の厚み方向他方側の表面には、サポート基板裏側電極 21 が設けられる。そしてサポート基板 19 は、サポート基板 19 の厚み方向一方側の表面に設けられるサポート基板表側電極 20 およびサポート基板側接合金属層 22 を介して、SiC 基板 11 の厚み方向他方側の表面に

50

接合される。

【0069】

サポート基板19の厚み方向他方側の表面には、サポート基板裏側電極21が設けられるので、SiC基板11に形成されるSBD2の出力を、サポート基板19の厚み方向他方側から取出すことができる。したがって、縦型の半導体装置1として、前述のようにオン抵抗が可及的に低い半導体装置1を容易に実現することができる。

【0070】

また本実施の形態では、サポート基板19は、SiC基板11と同種の半導体材料から成るので、熱膨張係数がSiC基板11に近い。したがって、熱膨張係数の差によるストレスがSiC基板11に加わることを防ぐことができるので、SiC基板11に形成されるSBD2の信頼性を向上させることができる。

10

【0071】

<第2の実施の形態>

図9は、本発明の第2の実施の形態である半導体装置のサポート基板ユニット4Aを示す断面図である。本実施の形態の半導体装置は、前述の第1の実施の形態の半導体装置1と構成が類似しており、サポート基板ユニット4Aの構成が異なっていること以外は、第1の実施の形態の半導体装置1と同様の構成を有する。したがって、本実施の形態では、第1の実施の形態の半導体装置1に対応する部分については同一の参照符を付して、共通する説明を省略する。また、SiC基板ユニット3の製造方法および接合方法は、前述の第1の実施の形態と同様であるので、説明を省略する。

20

【0072】

本実施の形態のサポート基板ユニット4Aは、サポート基板19Aの構成が異なっている以外は、第1の実施の形態におけるサポート基板ユニット4と同様の構成を有する。本実施の形態では、サポート基板19Aは、ベース基板42と金属配線層41とを備える。ベース基板42には、ベース基板42を厚み方向に貫通する複数の貫通孔40が、厚み方向に垂直な方向に間隔をあけて形成されている。貫通孔40には、金属配線層41が埋込まれている。本実施の形態では、金属配線層41は、ベース基板42の厚み方向一端部から他端部にわたって、すなわち厚み方向全体にわたって、貫通孔40に埋込まれている。このように本実施の形態のサポート基板19Aは、その内部に、サポート基板19を厚み方向に貫通して離散的に埋込まれる金属配線層41を含む。金属配線層41は、内部金属層に相当する。

30

【0073】

ベース基板42は、SiC基板11よりも体積抵抗率が低い基板で構成される。より詳細には、ベース基板42は、SiC基板11よりも体積抵抗率が低く、かつ熱膨張係数がSiC基板11に近い材料で構成される。具体的には、ベース基板42は、たとえばSiC基板11よりも高濃度のn+型の単結晶SiC基板もしくは多結晶SiC基板、またはSiC基板11よりも体積抵抗率が低いSiCの焼結体によって実現される。

【0074】

サポート基板19Aの厚み方向一方側の表面には、サポート基板表側電極20が形成され、サポート基板19Aの厚み方向他方側の表面には、サポート基板裏側電極21が形成される。サポート基板表側電極20とサポート基板裏側電極21とは、金属配線層41を介して、電氣的に接続されている。このように、サポート基板表側電極20およびサポート基板裏側電極21は、金属配線層41と直接に接して電氣的に接続されていることが望ましいが、完全に接続されていなくてもよい。

40

【0075】

また、金属配線層41は、本実施の形態のようにベース基板42の厚み方向一端部から他端部にわたって貫通孔40を完全に埋込むように形成されていてもよいし、貫通孔40の側壁だけに形成されていてもよい。

【0076】

次に、サポート基板ユニット4Aの製造方法の一例を説明する。図10～図12は、本

50

発明の第２の実施の形態における半導体装置のサポート基板ユニット４Ａの製造方法を説明するための図である。

【００７７】

図１０は、ベース基板４２に有底孔４０Ａを形成した状態を示す断面図である。ベース基板４２をＳｉＣ基板１１と同一の形状に加工した後、エッチング加工によって、有底孔４０Ａを形成する。有底孔４０Ａは、ベース基板４２の厚み方向一方側の表面から厚み方向に延びて、ベース基板４２の内部まで形成される。有底孔４０Ａは、ベース基板４２の厚み方向一方側の表面から、ベース基板４２を貫通しないところまでエッチング加工して形成される。有底孔４０Ａは、後述する図１２に示す工程において、ベース基板４２が研削加工されることによって底が消失して、ベース基板４２を厚み方向に貫通し、前述の図

10

【００７８】

図１１は、金属配線層４１を形成した状態を示す断面図である。前述のようにしてベース基板４２に貫通孔４０を形成した後は、貫通孔４０の中、たとえば側壁に、たとえばスパッタ法によって、Ｔｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜を成膜して、金属配線層４１を形成する。

【００７９】

図１２は、金属配線層４１を露出させて貫通孔４０を形成した状態を示す断面図である。次に、ベース基板４２の厚み方向他方側の表面（以下「裏面」という場合がある）を研削加工して、図１２に示すように金属配線層４１を露出させて、貫通孔４０を形成する。これによってサポート基板１９Ａが形成される。

20

【００８０】

このように貫通孔４０は、最初は図１０に示すように、ベース基板４２を貫通しないところまでエッチング加工して有底孔４０Ａを形成し、次に図１１に示すように、有底孔４０Ａの中に金属配線層４１を形成した後、図１２に示すように、金属配線層４１が露出するようにベース基板４２の裏面を研削することによって形成される。これによって、貫通孔４０の中に金属配線層４１を埋込むことができる。

【００８１】

次に、サポート基板１９Ａの厚み方向一方側の表面および他方側の表面に、たとえばスパッタ法によって、Ｔｉ、Ｎｉ、Ｍｏ、ＣｕもしくはＡｕなどの金属の単層膜、またはそれらの積層膜を成膜して、サポート基板表側電極２０およびサポート基板裏側電極２１を形成する。さらに第１の実施の形態と同様にして、サポート基板表側電極２０の厚み方向一方側の表面にサポート基板側接合金属層２２を形成して、図９に示す断面形状のサポート基板４Ａを得る。サポート基板４Ａの厚み方向他方側の表面には、第１の実施の形態と同様に、裏面金属層２３が形成される。

30

【００８２】

金属配線層４１は、めっき法で形成してもよい。この場合、貫通孔４０の側壁と、サポート基板１９Ａの厚み方向一方側および他方側の表面とに、めっき法で同時に金属膜を形成して、金属配線層４１、サポート基板表側電極２０およびサポート基板裏側電極２２を形成してもよい。

40

【００８３】

本実施の形態では、サポート基板１９Ａは、ベース基板４２と金属配線層４１とを備えて構成される。つまり、サポート基板１９Ａは、その内部に、サポート基板１９Ａを厚み方向に貫通して離散的に埋込まれる内部金属層である金属配線層４１を含む。これによって、サポート基板１９Ａの厚み方向の電気抵抗を下げることができるので、オン抵抗が更に低い半導体装置を実現することができる。

【００８４】

また本実施の形態では、サポート基板１９Ａの厚み方向の両面に設けられる電極層、すなわちサポート基板表側電極２０およびサポート基板裏側電極２１と、金属配線層４１とが直接に接する構造にしている。

50

【0085】

これによって、サポート基板表側電極20およびサポート基板裏側電極21を、サポート基板19Aとオーミック接続させる必要がないので、オーミック接続を形成するための1000程度の高温の熱処理を省くことが可能になる。したがって、製造工程を簡略化することができるので、製造コストを低減することができる。

【0086】

またサポート基板表側電極20およびサポート基板裏側電極21を、Ni以外の金属材料で形成することが可能になるので、サポート基板表側電極20およびサポート基板裏側電極21の設計の自由度を高めることができる。これによって、製造コストをさらに低減することが可能である。

10

【0087】

また前述の第1の実施の形態では、サポート基板19は、SiC基板11よりも体積抵抗率が低い材料で構成する必要がある。具体的には、サポート基板19は、SiC基板11よりも高濃度のn+型の単結晶SiC基板もしくは多結晶SiC基板、またはSiC基板11よりも体積抵抗率が低いSiCの焼結体で構成する必要がある。これに対して、本実施の形態では、その必要はない。

【0088】

本実施の形態では、前述のようにサポート基板19Aには金属配線層41が埋込まれているので、たとえばSi基板11よりも体積抵抗率が高い基板をベース基板40として用いても、SiC基板11よりも体積抵抗率が低いサポート基板19Aを実現することができる。したがって、Si基板11よりも体積抵抗率が高い基板をベース基板40として用いて、SiC基板11よりも体積抵抗率が低い基板を用いる場合と同等の効果を得ることができる。

20

【0089】

また本実施の形態では、サポート基板19Aのベース基板42の材料は、熱膨張係数がSiC基板11に近い材料であればよいので、サポート基板19Aの材料の選定の自由度を高めることができる。これによって、製造コストを低減することが可能である。

【0090】

以上に述べた第1および第2の実施の形態では、半導体素子がSBDによって構成される場合について説明したが、半導体素子はこれに限定されない。半導体素子は、SiC基板11の縦方向、すなわち厚み方向に電流を流す素子であればよく、縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの他の素子によって構成されてもよい。この場合も、第1および第2の実施の形態と同様に実施可能であり、第1および第2の実施の形態と同様の効果を得ることができる。

30


【符号の説明】

【0091】


1 半導体装置、2 ショットキーバリアダイオード(SBD)、3, 3A SiC基板ユニット、4, 4A サポート基板ユニット、5 接合体、11 SiC基板、12 ドリフト領域、13 ガードリング、14 SBD電極、15 外部出力電極、16 保護膜、17 オーミック電極層、18 SiC基板側接合金属層、19, 19A サポート基板、20 サポート基板表側電極、21 サポート基板裏側電極、22 サポート基板側接合金属層、23 裏面金属層、24 実装基板、25 接合材、30 犠牲酸化膜、31 ダイシングシート、33 アルミニウム線、40 貫通孔、40A 有底孔、41 金属配線層、42 ベース基板。

40


【図 5】



【図 6】




【図 7】




31 : ダイシングシート

【図 8】




33 : アルミニウム線

【図 9】




4A : サポート基板ユニット 41 : 金属配線層
 19A : サポート基板 42 : ベース基板
 40 : 貫通孔

【図 12】




【図 10】



40A : 有底孔

【図 11】



フロントページの続き

(72)発明者 藤井 善夫

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

(72)発明者 古庄 智明

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

(72)発明者 沢田 隆夫

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

Fターム(参考) 4M104 AA03 BB05 BB14 BB16 BB21 DD37 DD64 DD79 DD84 FF13
FF35 GG03 GG18 HH20