[19] 中华人民共和国国家知识产权局

[51] Int. Cl[7]
G06K 19/077

[12] 发明专利说明书

[21] ZL 专利号 00808505.6

[45] 授权公告日 2004 年 10 月 13 日

[11] 授权公告号 CN 1171177C

[22] 申请日 2000.4.6 [21] 申请号 00808505.6
[30] 优先权
[32] 1999. 4.30 [33] EP [31] 99108708.1
[86] 国际申请 PCT/EP2000/003080 2000.4.6
[87] 国际公布 WO2000/067198 德 2000.11.9
[85] 进入国家阶段日期 2001.10.29
[71] 专利权人 因芬尼昂技术股份公司
地址 德国慕尼黑
[72] 发明人 R·赖纳
审查员 田 竞


[74] 专利代理机构 中国专利代理(香港)有限公司
代理人 马铁良 梁 永

权利要求书 2 页 说明书 5 页 附图 2 页

[54] 发明名称 芯片支座复合体

[57] 摘要

本发明涉及一种芯片支座复合体(1)，其中半导体芯片(2)如此地嵌放在薄的支座材料(3)中，使得半导体芯片安排在支座材料中的一个凹槽(4)中。 所述的凹槽至少在支座材料的一侧用一个盖垫(5)覆盖，盖垫的边缘区域(6)固定在支座材料上。 半导体芯片再固定在盖垫上。



ISSN1008-4274

知识产权出版社出版

1. 一种芯片支座复合体（1），其特征在于，包括：

一个带凹槽（4）的薄支座材料（3），凹槽（4）分布在支座材料的全部厚度上，

一个半导体芯片（2），所述半导体芯片安排在凹槽中，所述凹槽的厚度大于所述半导体芯片的厚度；

至少一个第一盖垫（5），该盖垫在支座材料的一侧覆盖在半导体芯片（2）和支座材料的一个部分上，并且用向着半导体芯片的表面的边缘区域（6）固定在支座材料（3）的这个部分上，这里半导体芯片（2）固定在盖垫（5）上，

所述薄支座材料是纸张或者塑料薄膜；

对于所述的第一盖垫（5）存在有一个第二盖垫，该第二盖垫在与第一盖垫相对的支座材料的面上覆盖半导体芯片（2）和支座材料的一部分，并且用向着半导体芯片的表面的边缘区域（6）固定在支座材料（3）的这个部分上。

2. 权利要求1所述的芯片支座复合体，其特征在于，

所述第一盖垫和／或半导体芯片（2）用胶合材料固定。

3. 权利要求1或者2所述的芯片支座复合体，其特征在于，

所述第一盖垫用纸张或者塑料薄膜形成。

4. 权利要求1或2所述的芯片支座复合体，其特征在于，

所述第一盖垫压入支座材料（3）中，使得芯片支座复合体有一个基本上平的表面。

5. 权利要求1或2所述的芯片支座复合体，其特征在于，

所述第一盖垫设有线圈形式的导电层，该层与在半导体芯片（2）上的一个线圈电感性地耦合。

6. 权利要求5所述的芯片支座复合体，其特征在于，

导电层以环形带（7）的形式构成，所述的带（7）分布在覆盖半导体芯片（2）的第一盖垫（5）的相应区域以外，并且除缺口（8）外在环绕方向上完全包围半导体芯片（2）。

7. 权利要求1或2所述的芯片支座复合体，其特征在于，

所述第一盖垫（5）设有一个全部覆盖所述第一盖垫的导电层，用于对电气的、静电的或者电磁的影响进行防护。

8. 权利要求 1 所述的芯片支座复合体，其特征在于，

在支座材料（3）中围绕凹槽（4）的区域中和在盖垫（5）之间存在有小孔或者通孔（9），所述的小孔或者通孔用胶合材料填充。

9. 权利要求 8 所述的芯片支座复合体，其特征在于，

胶合材料是导电的，并且在彼此面对的第一盖垫和第二盖垫的导电区域产生导电连接。

芯片支座复合体

技术领域

本发明涉及一种芯片支座复合体，其中把半导体芯片嵌放在一个薄的支座材料中。支座材料例如可以是纸或者薄的塑料薄膜。

背景技术

例如已知一些芯片支座复合体，其中薄的芯片在得到时是嵌放在纸张中的。这样的复合体却是有一些缺点。一方面是，复合体只有在材料制造商处制造，这里也就是在纸张制造商处才有可能制造。另一个方面是，在这种复合体中的半导体芯片受到的对外来影响的保护不佳。

为了能够嵌放在纸或者其它的支座材料中，半导体芯片必须很薄。因此是很容易损坏的。包围半导体芯片的支座材料受到的外部作用，不管是机械性的或者化学性的，还是温度影响或者电气影响得到的防护都不充分。

另一个缺点在于，支座材料中的半导体芯片难于准确地定位。

发明内容

本发明的任务是，提出一种芯片支座复合体，它可以用简单的技术和方式，并且是可以不依赖于制造支座材料的地点制造的，以及在复合体材料中半导体芯片尽可能地受到对外部的不利影响的保护，此外还准确地定位在支座材料中的预定位置上。

根据本发明，提供了一种芯片支座复合体，包括：一个带凹槽（4）的薄支座材料，凹槽（4）分布在支座材料的全部厚度上；一个半导体芯片，所述半导体芯片安排在凹槽中，所述凹槽的厚度大于所述半导体芯片的厚度；至少一个第一盖垫，该盖垫在支座材料的一侧覆盖在半导体芯片和支座材料的一个部分上，并且用向着半导体芯片的表面的边缘区域固定在支座材料的这个部分上，这里半导体芯片固定在盖垫上，所述薄支座材料是纸张或者塑料薄膜；其特征在于，对于所述的第一盖垫存在有一个第二盖垫，该第二盖垫在与第一盖垫相对的支座材料的面上覆盖半导体

芯片和支座材料的一部分，并且用向着半导体芯片的表面的边缘区域固定在支座材料的这个部分上。

所述第一盖垫和／或半导体芯片用胶合材料固定。如果使用自粘接的盖垫是特别优选的，自粘接盖垫也可以称作粘接条。

所述第一盖垫用纸张或者塑料薄膜形成。

所述第一盖垫压入支座材料中，使得芯片支座复合体有一个基本上平的表面。

所述第一盖垫设有线圈形式的导电层，该层与在半导体芯片上的一个线圈电感性地耦合。所述导电层以环形带的形式构成，所述的带分布在覆盖半导体芯片的第一盖垫的相应区域以外，并且除缺口外在环绕方向上完全包围半导体芯片。

所述第一盖垫设有一个全部覆盖所述第一盖垫的导电层，用于对电气的、静电的或者电磁的影响进行防护。

在支座材料中围绕凹槽的区域中和在盖垫之间存在有小孔或者通孔，所述的小孔或者通孔用胶合材料填充。所述胶合材料是导电的，并且在彼此面对的第一盖垫和第二盖垫的导电区域产生导电连接。

根据本发明的在支座材料中安排半导体芯片的装置，在一个方面因为可以用较高的精确度制造支座材料中的凹槽，而有可能很准确地定位半导体芯片的优点。适当地凹槽仅稍大于要置入的半导体芯片的底面积，从而在把芯片放入复合体中以后可以在所希望的位置中安排它。

另一方面，另一个优点在于，半导体芯片可以厚于在纸生产时嵌放在纸支座的半导体芯片的原来的厚度。例如这可以是给芯片设置一个较厚的钝化层，它较好地保护半导体芯片防止外部化学或者机械的影响，因为支座材料中的凹槽也为较厚的芯片提供了位置。

通过为盖垫选择适当的材料，可以进一步改善对机械或者化学影响的防护。该选择例如可以如此地进行：盖垫把芯片处于其中的芯片支座复合体的区域加硬，从而附加地防止芯片破损。另外还可以用尽可能地不渗透的材料制造盖垫。以此方式可以显著地减少化学药品对半导体芯片的影响，阻止离子向芯片扩散。

原则上适宜的盖垫材料是纸或者塑料薄膜。特别适宜的是在芯片卡或者其它的应用中用于制造全息图片的薄膜。

支座材料原则上可以采用各种迄今已经在其中嵌入半导体芯片的材料制造。例如纸张或者塑料薄膜。

为了得到特别刚硬和牢固的复合体并且不太多地由于设置盖垫而增加厚度，可以优选地，至少把一个盖垫压进支座材料中。适当地把至少一个盖垫压进支座中到这样的程度，使芯片支座复合体得到实质上平的表面。在此情况下半导体芯片的厚度适当地小于支座材料的厚度。

作为适合根据本发明的芯片支座复合体的半导体芯片是可以进行对读／写装置进行无接触的数据传输的芯片。这样的芯片通常是已知的。它们一般地在芯片的一个表面上有一个线圈（“在片线圈”）。

为了防护电的、静电的或者电磁的影响，本发明的芯片支座复合体的至少一个盖垫可以是导电的。例如可以把盖垫设置一个导电层，特别是金属层。导电层可以覆盖盖垫的整个表面。下文中导电层也应当理解成占据盖垫的仅部分表面的层。

例如导电层可以是以线圈的形式在盖垫上形成，此线圈与半导体芯片上的一个线圈电感性地耦合。因为盖垫比半导体芯片的表面积大，如果所述的线圈在盖垫的边缘区域分布，它也可以大于芯片表面上的线圈。因此借助于盖垫上的线圈可以使半导体芯片上的线圈处在增强了的場中。

另一方面还可以用带的形式在盖垫上构成实质上完全地包围半导体芯片的导电层。特别地可以用环形带的形式构成导电层，此导电层分布在盖垫覆盖半导体芯片的相应的区域之外。这种导电带可以在静电放电时对芯片旁路电流，从而防止其损坏。如果芯片用电感性传输工作，可能适于导电带不是闭合地环绕半导体芯片，而是设计在环绕方向导电带中间断开。

对机械负荷的进一步防护可以这样达到：在支座材料的、安排半导体芯片的、凹槽的周围区域设有小孔或者通孔，这些小孔或者通孔导致强化在此区域中的支座材料。

如果在小孔或者通孔中填胶，则是特别适宜的，因为这种胶

合材料附加地给予了刚性。如果用导电胶作胶合材料，可以在彼此对面的盖垫之间得到附加的导电连接。如果通过用导电胶填充小孔或者通孔在彼此处在相互对面的盖垫之间产生导电的连接，这种扩展是特别地适用的。例如可以用所述的技术和方式把在两个对半导体芯片的两面安排的盖垫上存在的导电带相互接触。

下面借助附图中的实施例详细说明本发明。

附图说明

图 1 至图 5 是根据本发明芯片支座复合体实例的截面图，而图 6 是根据图 4 的芯片支座复合体的顶视图。

具体实施方式

图 1 示出根据本发明的芯片支座复合体 1 的、第一实施例的、经过安排半导体芯片 2 的区域的截面图。半导体芯片 2 处在一个凹槽 4 中，凹槽 4 是冲压在支座材料 3 中的，这里的支座材料 3 是薄纸。

凹槽 4 仅稍微地大于半导体芯片 2 的外部轮廓。以此方式可以在支座材料中非常精确地定位半导体芯片。半导体芯片借助于两个盖垫 5 固定在支座材料中。盖垫 5 在半导体芯片 2 的上和下侧粘合在支座材料 3 上，其中盖垫材料的边缘区域 6 与支座材料连接，盖垫的中间区域与半导体芯片连接。在图示的情况下盖垫是自粘的，但是在图中未示出胶层。适宜地，在图中，下方的盖垫在支座材料的凹槽中置入半导体芯片前固定，而上方的盖垫在支座材料的凹槽中置入半导体芯片后固定。

图 2 示出一个根据本发明的芯片支座复合体，该复合体基本上与图 1 所示的复合体相当。与图 1 中相同的部分在此图中及后文的图中用相同的标号标示。已经说明的细节应不再重复说明。与图 1 的复合体不同，盖垫 5 是压入支座材料 3 中的，从而在上和下侧的芯片支座复合体 1 各有一个基本上平的表面。通过把盖垫压进去可以附加地的到较高的复合体刚性和更加可靠的半导体芯片的固定。

为了进一步提高刚性，在图 3 所示的芯片支座复合体中在凹槽 4 周围的区域中安排了通孔 9。这些通孔填充以胶合材料，所述的胶合材料在压合盖垫时压入到通孔中。

图 4 示出根据本发明的芯片支座复合体的另一个实施例，该复合体依然是与图 1 中所示的相当。然而，另外在每个盖垫 5 上其边缘区域中安排了一个导电带 7。在根据图 4 的芯片支座复合体中导电带 7 各自分布在盖垫 5 的背离半导体芯片 2 的面上。

相反地，在图 5 所示的芯片支座复合体中导电带 7 各自设在盖垫 5 上的朝向半导体芯片 2 方向的面上。在图 4 和图 5 所示的两种情况下，导电带 7 都是环形地构成的，在图 6 中可以看出在图 4 所示的复合体的顶视图。然而带 7 却没有完全闭合，而是在环绕方向有一个缺口 8。以此方式可以防止导电环 7 对半导体芯片和读／写装置之间的电感性传输有不利的影响。导电带 7 起保护半导体芯片不受静电放电损坏的作用。

图 5 所示的实施形式还有彼此面对的盖垫 5 的环形的导电带 7 是电气上相互连接的优点。这是借助于支座材料 3 中的通孔 9 达到的，在通孔 9 中填充了导电的胶合材料。




图 1




图 2




图 3




图 4




图 5




图 6