

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-86447

(P2010-86447A)

(43) 公開日 平成22年4月15日(2010.4.15)

|                                |                 |             |
|--------------------------------|-----------------|-------------|
| (51) Int.Cl.                   | F I             | テーマコード (参考) |
| <b>G 0 8 B 17/00 (2006.01)</b> | G 0 8 B 17/00 C | 5 C 0 8 7   |
| <b>G 0 8 B 26/00 (2006.01)</b> | G 0 8 B 26/00 A | 5 G 4 0 5   |

審査請求 未請求 請求項の数 8 O L (全 24 頁)

|           |                              |          |                                |
|-----------|------------------------------|----------|--------------------------------|
| (21) 出願番号 | 特願2008-257175 (P2008-257175) | (71) 出願人 | 000003403                      |
| (22) 出願日  | 平成20年10月2日 (2008.10.2)       |          | ホーチキ株式会社                       |
|           |                              |          | 東京都品川区上大崎2丁目10番43号             |
|           |                              | (74) 代理人 | 100079359                      |
|           |                              |          | 弁理士 竹内 進                       |
|           |                              | (72) 発明者 | 栗本 光広                          |
|           |                              |          | 東京都品川区上大崎2丁目10番43号             |
|           |                              |          | ホーチキ株式会社内                      |
|           |                              | Fターム(参考) | 5C087 BB03 BB51 BB62 CC22 CC32 |
|           |                              |          | DD04 DD20 FF01 FF03 FF04       |
|           |                              |          | GG04 GG19 GG79 GG84            |
|           |                              |          | 5G405 AA01 AA03 AA04 AA06 AB05 |
|           |                              |          | AC01 AC02 BA01 CA09 CA19       |
|           |                              |          | CA20 EA27 EA39                 |


(54) 【発明の名称】 伝送入力回路

(57) 【要約】 (修正有)

【課題】伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、伝送線に負荷が負荷電流を流している状態で子機からの伝送電流の有無を正確に検出可能とする。

【解決手段】第1調整処理部56は子機からの伝送電流  $I_a$  の空きタイミングで、オペアンプ48から出力された補正検出電圧  $V_c (= V_i - V_b)$  を、基準電圧  $V_r$  に一致させるようにDAコンバータ50からの調整電圧  $V_b$  を調整する。続いて第2調整処理部58は、第1調整処理部56による調整された補正検出電圧  $V_c$  を、伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  の半分となる一定電圧  $V_a / 2$  だけ低下させた補正検出電圧となるように、DAコンバータ50変換器からの調整電圧  $V_b$  を調整する。このため伝送電流検出電圧  $V_a$  の変化分の  $1/2$  付近に基準電圧  $V_r$  が位置し、コンパレータ52で確実に伝送電流  $I_a$  を検出する。

【選択図】 図2



## 【特許請求の範囲】

## 【請求項 1】

電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、

前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、  
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、

入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、

入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に所定の基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、

前記子機からの伝送電流の空きタイミングで、前記アンプから出力された補正検出電圧を、前記基準電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第 1 調整処理部と、

前記第 1 調整処理部により調整された補正検出電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ低下させた補正検出電圧となるように前記デジタルアナログ変換器からの調整電圧を調整する第 2 調整処理部と、

を備えたことを特徴とする伝送入力回路。

## 【請求項 2】

請求項 1 記載の伝送入力回路に於いて、前記第 1 調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1 ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記基準電圧に一致させることを特徴とする伝送入力回路。

## 【請求項 3】

請求項 1 記載の伝送入力回路に於いて、前記第 1 調整処理部は、

調整開始時の前記コンパレータの出力が H レベルの場合は、前記 H レベルを L レベルに反転する方向に前記デジタル値を 1 ビット単位に変化させ、H レベルから L レベルに反転したときのデジタル値または反転直前のデジタル値に固定し、

調整開始時の前記コンパレータの出力が L レベルの場合は、前記 L レベルを H レベルに反転する方向に前記デジタル値を 1 ビット単位に変化させ、L レベルから H レベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。

## 【請求項 4】

電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、

前記伝送線からの線路電流を入力して線路電流検出電圧を生成する電流検出抵抗と、  
デジタル値に応じて任意の調整電圧を発生するデジタルアナログ変換器と、

入力端子の一方に前記電流検出抵抗に生成した線路電流検出電圧を入力すると共に、入力端子の他方に前記デジタルアナログ変換器で発生した調整電圧を入力し、前記線路電流検出電圧から前記調整電圧を差し引いた補正検出電圧を出力するアンプと、

所定の基準電圧を直列抵抗により分圧して所定の分圧電圧を出力する分圧回路と、

前記分圧回路のグランド側に挿入され、スイッチオンにより前記分圧回路を形成して前記分圧電圧を出力させ、スイッチオフにより前記分圧回路のグランド側を切り離して前記基準電圧をそのまま出力させるスイッチと、

入力端子の一方に前記アンプから出力された補正検出電圧を入力すると共に、入力端子の他方に前記分圧回路からの基準電圧を入力し、前記基準電圧を越える補正検出電圧の成分を伝送電流検出信号として出力するコンパレータと、

前記子機からの伝送電流の空きタイミングで、前記スイッチをオンして前記分圧回路から前記分圧電圧を出力させた状態で、前記アンプから出力された補正検出電圧を、前記分

10

20

30

40

50

圧電圧に一致させるように前記デジタルアナログ変換器からの調整電圧を調整する第 1 調整処理部と、

前記第 1 調整処理部による調整後に、前記スイッチをオフして、前記分圧回路を前記基準電圧の出力状態に固定する第 2 調整処理部と、  
を備えたことを特徴とする伝送入力回路。

【請求項 5】

請求項 4 記載の伝送入力回路に於いて、前記スイッチのオン時に前記分圧回路から出力する分圧電圧に対し、前記スイッチのオフ時に前記分圧回路から出力する基準電圧を、伝送電流に対応した伝送電流検出電圧の略半分となる一定電圧だけ増加させるように前記分圧回路を構成したことを特徴とする伝送入力回路。

10

【請求項 6】

請求項 4 記載の伝送入力回路に於いて、前記第 1 調整処理部は、前記デジタルアナログ変換器に対するデジタル値を、1 ビット変化で前記コンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して前記補正検出電圧を前記分圧電圧に一致させることを特徴とする伝送入力回路。

【請求項 7】

請求項 4 記載の伝送入力回路に於いて、前記第 1 調整処理部は、

調整開始時の前記コンパレータの出力が H レベルの場合は、前記 H レベルを L レベルに反転する方向に前記デジタル値を 1 ビット単位に変化させ、H レベルから L レベルに反転したときのデジタル値または反転直前のデジタル値に固定し、

20

調整開始時の前記コンパレータの出力が L レベルの場合は、前記 L レベルを H レベルに反転する方向に前記デジタル値を 1 ビット単位に変化させ、L レベルから H レベルに反転したときのデジタル値または反転直前のデジタル値に固定することを特徴とする伝送入力回路。

【請求項 8】

請求項 1 又は 4 記載の伝送入力回路に於いて、前記デジタルアナログ変換器に替えてデジタル可変抵抗器を設けたことを特徴とする伝送入力回路。

【発明の詳細な説明】

【技術分野】

【0001】

30

本発明は、電源供給線を兼ねた伝送線を介して接続された火災感知器などの子機からの伝送電流を検出する受信機などの親機に設けられた伝送入力回路に関する。

【背景技術】

【0002】

従来、受信機からの伝送線に火災感知器、ガス検知器などのセンサを接続して火災、ガス漏れなどの異常を監視する監視システムにあっては、受信機から電圧モードで制御情報などの下り信号としてのデジタル信号を端末に伝送し、端末は電流モードでセンサ情報などの上り信号としてのデジタル信号を受信機に伝送している。

【0003】

図 15 は従来の監視システムを示しており、親機としての受信機 100 からは電源供給線を兼ねた伝送線 102a, 102b が引き出され、子機としてアナログ型感知器 104 や中継器 106 を接続している。アナログ型感知器 104 と中継器 106 には固有のアドレスが設定されている。

40

【0004】

アナログ型感知器 104 は火災による煙濃度又は温度のアナログ値を検出し、煙濃度データ又は温度データを受信機 100 に伝送して火災を判断し、火災警報を出す。

【0005】

中継器 106 からは感知器回線 108a, 108b が引き出され、伝送機能を持たないオンオフ型感知器 110 を負荷として接続しており、オンオフ型感知器 110 が火災を検出すると感知器回線 108a, 108b に発報電流を流し、この発報電流を中継器 106

50

で受信し、受信機 100 に火災発報データを伝送して火災警報を出す。

【0006】

また受信機 100 は子機アドレスを順次指定してポーリング用の下り信号を電圧モードで送っており、このポーリングに対し子機側は自己アドレスを判別すると正常を示す上り信号として伝送電流を送出している。

【0007】

図 16 は図 15 の従来システムにおける受信機 100、アナログ感知器 104 及び中継器 106 を等価回路により示している。中継器 106 は負荷として接続しているオンオフ型感知器に電源を供給することにより定常的な動作電流を流しており、このため抵抗で示す負荷 122 と見做すことができる。このため伝送線 102a, 102b には定常的に負荷 122 による負荷電流  $I_z$  が流れている。

10

【0008】

アナログ型感知器 104 は定電流源 112 とスイッチ 114 を持ち、例えば受信機 100 からのポーリングに対し CPU 116 が正常を示す上り信号を所定ビット長の電流パルス信号により伝送している。

【0009】

アナログ型感知器 104 から伝送されて電流パルス信号は受信機 100 の伝送入力回路 118 に入力し、電流パルスに比例した電流検出電圧パルスを生成して CPU 120 に読み込み、正常であることを認識する。即ち伝送入力回路 118 は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する。

20

【0010】

図 17 は図 16 の受信機に設けた従来の伝送入力回路の回路図である。図 17 において、伝送入力回路 118 は、伝送線 102a に所定の電源電圧  $V_{cc}$  を印加し、信号線 102b 側をダイオード D11 を介して電流検出抵抗 R11 に接続している。

【0011】

伝送線 102a, 102b には図 15 に示したように中継器 106 とアナログ型感知器 104 が接続され、伝送電流のない空きタイミングでは、中継器 106 の負荷 122 に依存した負荷電流  $I_z$  が流れ、アナログ型感知器 104 が伝送信号を出力すると、負荷電流  $I_z$  に上乗せして伝送電流  $I_a$  が流れる。

【0012】

30

電流検出抵抗 R11 の両端に発生した線路電流に応じた検出電圧はコンパレータ 122 のマイナス入力端子に加えられる。コンパレータ 122 のプラス入力端子にはコンデンサ C11 が接続され、コンデンサ C11 は更にスイッチ SW11 を介してダイオード D11 の入力側に接続される。

【0013】

スイッチ SW1 は CPU 120 によりアナログ型感知器 104 などの子機からの伝送空きタイミングでスイッチングされ、電流検出抵抗 R11 の負荷電流検出電圧  $V_z$  にダイオード D11 の順方向降下電圧となる閾値電圧  $V_f$  を加えた基準電圧  $V_r$ 、即ち

$$V_r = (V_a + V_f)$$

をコンデンサ C11 に基準電圧  $V_r$  としてサンプルホールドする。

40

【0014】

図 18 は図 17 の各部の信号波形を示したタイムチャートであり、図 18 (A) はコンパレータ 112 の入力電圧であり、図 18 (B) はスイッチ SW11 によるコンデンサ C11 のサンプルタイミングを示している。

【0015】

図 18 (A) のように、伝送電流  $I_a$  のない状態では伝送線 102a, 102b に流れる負荷電流  $I_z$  による負荷電流検出電圧  $V_z$  が入力し、また伝送電流  $I_a$  のない空きタイミングにおけるスイッチ SW1 のスイッチングにより、コンデンサ C11 に電流検出抵抗 R11 の負荷電流検出電圧  $V_z$  にダイオード D11 の順方向降下電圧である閾値電圧  $V_f$  を加えた基準電圧  $V_r$  をサンプルホールドする。

50

## 【 0 0 1 6 】

子機から伝送信号の送信により伝送電流  $I_a$  が流れると、電流検出抵抗  $R_{11}$  に伝送電流  $I_a$  に応じた伝送電流検出電圧  $V_a$  が負荷電流検出電圧  $V_z$  に上乗せする形で発生し、コンパレータ 122 はコンデンサ  $C_{11}$  に保持された基準電圧  $V_r = (V_z + V_f)$  を越える受信電圧成分（電圧パルス成分）を抽出し、伝送電流検出信号とし CPU 120 に入力し、火災警報処理などを行う。

## 【 0 0 1 7 】

図 19 は図 18 について時間軸を縮めて示したタイムチャートであり、子機側からは一定周期でパルス信号を伝送電流により送出しており、その空きタイミングで負荷電流検出電圧  $V_z$  にダイオード  $D_{11}$  の順方向降下電圧である閾値電圧  $V_f$  を加えた基準電圧  $V_r = (V_z + V_f)$  をコンデンサ  $C_{11}$  にサンプリングホールドし、その直後に得られる伝送電流検出電圧  $V_a$  の基準電圧  $V_r$  を越える電圧成分を検出して伝送電流検出信号として CPU に入力している。

10

## 【 0 0 1 8 】

なお、負荷電流  $I_z$  に対応した負荷電圧  $V_z$  を一定電圧として示しているが、実際には環境温度などに応じて負荷電流が緩やかに変化している。

【特許文献 1】特開平 9 - 9 1 5 7 6 号公報

【特許文献 2】特開平 6 - 3 0 1 8 7 6 号公報

【発明の開示】

20

【発明が解決しようとする課題】

## 【 0 0 1 9 】

しかしながら、このような従来の伝送入力回路にあっては、子機からの伝送電流の検出するための閾値電圧を、ダイオードの順方向電圧  $V_f$  に依存して決めているため、任意の閾値を設定することができず、また、温度による変動も大きく、十分な信頼性を確保することができないという問題がある。

## 【 0 0 2 0 】

またコンデンサにアナログ電圧としてダイオード  $D_{11}$  の順方向降下電圧である閾値電圧  $V_f$  を加えた基準電圧  $V_r$  を保持しているが、コンデンサの保持電圧は漏れ電流などにより時間の経過に伴って変化し、頻繁にサンプルホールドしなければならないという問題がある。

30

## 【 0 0 2 1 】

本発明は、伝送電流を検出するための基準値が任意に設定でき、温度や時間経過による変動もなく、子機からの伝送電流の有無を検出する正確に検出可能とする伝送入力回路を提供することを目的とする。

【課題を解決するための手段】

## 【 0 0 2 2 】

本発明は、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、

伝送線からの線路電流を入力して線路電流検出電圧  $V_i$  を生成する電流検出抵抗と、

40

デジタル値に応じて任意の調整電圧  $V_b$  を発生するデジタルアナログ変換器と、

入力端子の一方に電流検出抵抗に生成した線路電流検出電圧  $V_i$  を入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧  $V_b$  を入力し、線路電流検出電圧  $V_i$  から調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$  を出力するアンプと、

入力端子の一方にアンプから出力された補正検出電圧  $V_c$  を入力すると共に、入力端子の他方に所定の基準電圧  $V_r$  を入力し、基準電圧  $V_r$  を越える補正検出電圧  $V_c$  の成分を伝送電流検出信号として出力するコンパレータと、

子機からの伝送電流の空きタイミングで、アンプから出力された補正検出電圧  $V_c$  を、基準電圧  $V_r$  に一致させるようにデジタルアナログ変換器からの調整電圧  $v_b$  を調整する第 1 調整処理部と、

50

第 1 調整処理部により調整された補正検出電圧  $V_c$  を、伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  の略半分となる一定電圧 ( $V_a / 2$ ) だけ低下させた補正検出電圧  $V_c$  となるようにデジタルアナログ変換器からの調整電圧  $V_b$  を調整する第 2 調整処理部と、を備えたことを特徴とする。

【 0 0 2 3 】

ここで、第 1 調整処理部は、デジタルアナログ変換器に対するデジタル値を、1 ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧  $V_c$  を基準電圧  $V_r$  に一致させる。

【 0 0 2 4 】

更に詳細には、第 1 調整処理部は、

調整開始時のコンパレータの出力が H レベルの場合は、H レベルを L レベルに反転する方向に前記デジタル値を 1 ビット単位に変化させ、H レベルから L レベルに反転したときのデジタル値または反転直前のデジタル値に固定し、

調整開始時のコンパレータの出力が L レベルの場合は、L レベルを H レベルに反転する方向にデジタル値を 1 ビット単位に変化させ、L レベルから H レベルに反転したときのデジタル値または反転直前のデジタル値に固定する。

【 0 0 2 5 】

本発明の別の形態にあっては、電源供給線を兼ねた伝送線に負荷が負荷電流を流している状態で、子機からの伝送電流の有無を検出する親機の伝送入力回路に於いて、

前記伝送線からの線路電流を入力して線路電流検出電圧  $V_i$  を生成する電流検出抵抗と

デジタル値に応じて任意の調整電圧  $V_b$  を発生するデジタルアナログ変換器と、

入力端子の一方に電流検出抵抗に生成した線路電流検出電圧  $V_i$  を入力すると共に、入力端子の他方にデジタルアナログ変換器で発生した調整電圧  $V_b$  を入力し、線路電流検出電圧  $V_i$  から調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$  を出力するアンプと、

所定の基準電圧  $V_r$  を直列抵抗により分圧して所定の分圧電圧  $V_e$  を出力する分圧回路と、

分圧回路のグランド側に挿入され、スイッチオンにより分圧回路を形成して分圧電圧  $V_e$  を出力させ、スイッチオフにより分圧回路のグランド側を切り離して基準電圧  $V_r$  をそのまま出力させるスイッチと、

入力端子の一方にアンプから出力された補正検出電圧  $V_c$  を入力すると共に、入力端子の他方に分圧回路からの基準電圧  $V_r$  を入力し、基準電圧  $V_r$  を越える補正検出電圧  $V_c$  の成分を伝送電流検出信号として出力するコンパレータと、

子機からの伝送電流  $I_a$  の空きタイミングで、スイッチをオンして分圧回路から分圧電圧  $V_e$  を出力させた状態で、アンプから出力された補正検出電圧  $V_c$  を、分圧電圧  $V_e$  に一致させるようにデジタルアナログ変換器からの調整電圧  $V_b$  を調整する第 1 調整処理部と、

第 1 調整処理部による調整後に、スイッチをオフして、分圧回路を基準電圧  $V_r$  の出力状態に固定する第 2 調整処理部と、

を備えたことを特徴とする。

【 0 0 2 6 】

ここで、スイッチのオン時に分圧回路から出力する分圧電圧  $V_e$  に対し、スイッチのオフ時に分圧回路から出力する基準電圧  $V_r$  を、伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  の略半分となる一定電圧 ( $V_a / 2$ ) だけ増加させるように分圧回路を構成する。

【 0 0 2 7 】

第 1 調整処理部は、デジタルアナログ変換器に対するデジタル値を、1 ビット変化でコンパレータの出力が反転するデジタル値又は反転直前のデジタル値に調整して補正検出電圧  $V_c$  を分圧電圧  $V_e$  に一致させる。

【 0 0 2 8 】

更に詳細には、第 1 調整処理部は、

10

20

30

40

50

調整開始時のコンパレータの出力がHレベルの場合は、HレベルをLレベルに反転する方向にデジタル値を1ビット単位に変化させ、HレベルからLレベルに反転したときのデジタル値または反転直前のデジタル値に固定し、

調整開始時のコンパレータの出力がLレベルの場合は、LレベルをHレベルに反転する方向にデジタル値を1ビット単位に変化させ、LレベルからHレベルに反転したときのデジタル値または反転直前のデジタル値に固定する。

【0029】

本発明の他の形態にあつては、デジタルアナログ変換器に替えてデジタル可変抵抗器を設けるようにしても良い。

【発明の効果】

10

【0030】

本発明によれば、子機からの伝送電流がなく、負荷電流のみが流れている調整タイミングで、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧をコンパレータの基準電圧に一致するようにデジタルアナログ変換器からの調整電圧を調整（第1調整処理）し、続いて補正検出電圧が伝送電流検出電圧の略半分となる一定電圧だけ低い電圧となるようにデジタルアナログ変換器からの調整電圧を調整（第2調整処理）しているため、負荷電流の如何にかかわらず、補正検出電圧に子機からの伝送電流検出電圧が含まれた場合、伝送電流検出電圧に対応した補正検出電圧の変化分の略半分の位置にコンパレータの基準電圧が位置することとなり、これによって子機から送出される伝送電流を正確に検出することができる。

20

【0031】

また、本発明の別の形態にあつては、コンパレータに対しスイッチのオン、オフで分圧電圧と基準電圧を切替入力する分圧回路を設け、負荷電流検出電圧からデジタルアナログ変換器の調整電圧を差し引いたアンプから出力される補正検出電圧を、スイッチオンによるコンパレータに設定した分圧電圧に一致するようにデジタルアナログ変換器の調整電圧を調整（第1調整処理）した後、スイッチのオフ（第2調整処理）によって伝送電流検出電圧の略半分となる一定電圧だけ高い基準電圧へ切替えており、デジタルアナログ変換器の調整処理が1回で済むことからソフトウェアによる調整処理をより簡単に行うことができる。

【発明を実施するための最良の形態】

30

【0032】

図1は本発明が適用される監視システムにおける受信機の構成をアナログ型感知器及び中継器と共に示したブロック図である。図1において、本発明が適用される監視システムは、親機としての受信機10から警戒区域に向けて引き出された伝送線12a、12bに、子機としてアナログ型感知器14及び中継器16を設けている。

【0033】

アナログ型感知器14及び中継器16は、受信機10との間で上り信号及び下り信号による伝送機能を備えており、アナログ型感知器14及び中継器16には1つの伝送回線当たり、例えば127アドレスを最大アドレスとする固有のアドレスが予め割り当てられている。

40

【0034】

アナログ型感知器14は火災による煙濃度または温度を検出し、検出した値をアナログデータとして受信機10に伝送し、受信機10側で受信した煙濃度または温度のアナログデータから火災を判断して警報するようにしている。

【0035】

一方、中継器16は伝送機能を持たないオンオフ型感知器20を伝送線12a、12bに接続するために設けられている。中継器16は受信機10との間で伝送機能を持ち、中継器16から引き出された感知器回線18a、18bにオンオフ型感知器20を接続している。オンオフ型感知器20は火災を検出すると、感知器回線18a、18b間に発報電流を流し、この発報電流を中継器16で受信し、火災発報データを受信機10に伝送する

50

。

【 0 0 3 6 】

ここで受信機 1 0 から子機となるアナログ型感知器 1 4 及び中継器 1 6 に対する下り信号は、電圧モードで伝送している。例えば受信機 1 0 は一定のポーリング周期で子機アドレスを順次指定してポーリング信号を伝送しており、このポーリング信号は伝送線 1 2 a , 1 2 b の電圧を例えば 1 8 ボルトと 3 0 ボルトの間で変化させる電圧パルスとして伝送される。

【 0 0 3 7 】

これに対し、アナログ型感知器 1 4 及び中継器 1 6 からの上り信号は電流モードで伝送される。即ち電流モードにあっては、伝送線 1 2 a , 1 2 b 間に伝送データのビット 1 の

10

【 0 0 3 8 】

また伝送線 1 2 a , 1 2 b は、子機となるアナログ型感知器 1 4 及び中継器 1 6 に対する電源供給線として使用されている。即ち伝送線 1 2 a , 1 2 b は、電圧モードによる下り信号の伝送時にあっても 1 8 ボルトから 3 0 ボルトの範囲で電圧を変動させており、最低でも 1 8 ボルトの電圧供給が行われていることから、これによって子機側に電源供給を継続的に行っている。

【 0 0 3 9 】

中継器 1 6 から引き出されている感知器回線 1 8 a , 1 8 b に対しても、伝送線 1 2 a , 1 2 b から行われた電源供給が中継器 1 6 を経由して同時に行われ、オンオフ型感知器 2 0 に電源を供給している。

20

【 0 0 4 0 】

受信機 1 0 には C P U 2 2 が設けられ、C P U 2 2 に対しては伝送回路部 2 4 が設けられ、伝送回路部 2 4 より伝送線 1 2 a , 1 2 b が引き出されている。

【 0 0 4 1 】

伝送回路部 2 4 には伝送出力回路 2 6 と本発明の伝送入力回路 2 8 が設けられている。伝送出力回路 2 6 は、C P U 2 2 からの例えばポーリングなどのコマンド指示に基づき、電圧モードで下り信号を伝送線 1 2 a , 1 2 b に出力する。

【 0 0 4 2 】

本発明の伝送入力回路 2 8 は、子機となるアナログ型感知器 1 4 または中継器 1 6 からの電流モードによる上り信号、即ち伝送電流を受信し、伝送電流検出信号を C P U 2 2 に出力し、火災警報動作を行わせる。

30

【 0 0 4 3 】

C P U 2 2 に対しては、表示部 3 0、操作部 3 2、記憶部 3 4 及び移報部 3 6 が設けられ、火災監視に必要な各種の警報出力、警報表示、操作、監視情報の記憶、移報信号の出力などができるようにしている。

【 0 0 4 4 】

アナログ型感知器 1 4 には、C P U 3 8、センサ部 4 0 及び伝送回路部 4 2 が設けられている。センサ部 4 0 は火災による煙濃度あるいは温度などを検出して C P U 3 8 に出力する。

40

【 0 0 4 5 】

伝送回路部 4 2 は、受信機 1 0 から自己アドレスを指定したポーリングコマンドの下り信号を受信し、C P U 3 8 に対し正常であれば、正常を示す応答上り信号を電流モードで受信機 1 0 に送信する。C P U 3 8 は火災を検出すると、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号として火災発報信号を受信機 1 0 に伝送する。

【 0 0 4 6 】

中継器 1 6 には、C P U 4 4、発報受信部 4 6 及び伝送回路部 4 8 が設けられている。発報受信部 4 6 からは感知器回線 1 8 a , 1 8 b が引き出され、そこにオンオフ型感知器

50

20を負荷として接続している。

【0047】

オンオフ型感知器20が火災を検出すると、感知器回線18a, 18b間に発報電流を流し、この発報電流を発報受信部46で受信してCPU44に出力し、CPU44は伝送回路部48により、自己アドレスを指定したポーリングコマンドの応答として火災割込みの上り信号を受信機10に伝送する。

【0048】

また中継器16は、アナログ型感知器14と同様、受信機10からの自己アドレスを指定したポーリングコマンドの下り信号を受信すると、異常がなければ、正常を示す上り信号を電流モードで受信機10に伝送する。

10

【0049】

更に、受信機10と子機との間の伝送処理を詳細に説明すると次のようになる。受信機10は、通常の監視時にあっては、子機アドレスを順次指定した正常監視用のポーリングコマンドを送信しており、アナログ型感知器14及び中継器16は自己の設定アドレスに一致するポーリングコマンドを受信すると、正常監視応答を行う。このため受信機10にあっては、ポーリングコマンドに対し応答がなかった子機となるアナログ型感知器14又は中継器16の障害を検出することができる。

【0050】

アナログ型感知器14は、受信機10の全ての感知器アドレスに対するポーリングコマンドの送信周期ごとに繰り返し出力される一括AD変換コマンドを受信した際に、内蔵した火災検出機構における煙濃度や温度などのアナログ検出データをサンプリングし、予め定めた火災レベルと比較し、火災レベルを超えたときに火災を検出するようにしている。

20

【0051】

アナログ型感知器14で一括AD変換コマンドに基づくサンプリング結果から火災を判断した場合には、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。割込信号は応答ビットをオール1とするような通常は使用されない信号を送る。

【0052】

中継器16も受信機10からの一括AD変換コマンドに基づき発報受信部46による受信状態をサンプリングし、発報受信を検出した場合は、その後の自己の感知器アドレスを指定したポーリングコマンドのタイミングで、受信機10に対し割込信号を送信する。

30

【0053】

受信機10はアナログ型感知器14又は中継器16からの割込信号を受信すると、グループ検索コマンドを発行して、火災検出したアナログ型感知器14又は中継器16を含むグループからの割込応答を受信してグループを判別し、続いて、判別したグループに含まれる個々のアナログ型感知器や中継器に対し、順次アドレスを指定したポーリングを行い、火災応答(アナログデータや火災発報データ)を受けることで、火災を検出したアナログ型感知器14又は中継器16の感知器アドレスを認識し、火災警報動作を行うことになる。

【0054】

40

伝送線12a, 12bに接続される最大127台のアナログ型感知器14及び中継器16は、例えば8台ごとにグループアドレスが設定されており、受信機10からのグループ検索コマンドに対し、火災を検出している感知器が含まれるグループから割込応答が行われ、火災を検出しているアナログ型感知器14又は中継器16を含むグループを特定できるようにしている。

【0055】

図2は本発明による伝送入力回路の第1実施形態を示した回路図である。図2において、受信機10に設けられた伝送入力回路28は、電流検出抵抗R0、オペアンプ48、DAコンバータ(デジタルアナログ変換器)50、コンパレータ52、基準電圧源54、オペアンプ48の入力抵抗R1と帰還抵抗R2、及びコンパレータ52の出力のブルアップ

50

抵抗  $R_3$  で構成される。

【0056】

受信機 10 から引き出された伝送線 12a には所定の電源電圧  $V_{cc}$  が印加されており、伝送線 12a, 12b 間には、図 1 に示したように、子機としてのアナログ型感知器 14 や中継器 16 が接続されており、主に中継器 16 に設けている感知器回線 18a, 18b に接続したオンオフ型感知器 20 の消費電流に伴う負荷電流  $I_z$  が伝送線 12b から流れており、受信機 10 からのポーリングなどによるアナログ感知器 14 及び中継器 16 からの正常応答などに伴う伝送電流  $I_a$  が一定周期で流れている。

【0057】

電流検出抵抗  $R_0$  は、伝送線 12b から流れ込む電流に応じた線路電流検出電圧  $V_i$  を発生する。子機が伝送電流  $I_a$  を出力しない状態にあっては、負荷電流  $I_z$  が基底的に流れ込んでおり、したがって電流検出抵抗  $R_0$  は負荷電流  $I_z$  に応じた負荷電流検出電圧  $V_z$  を発生する。

10

【0058】

この状態で負荷電流  $I_z$  に上乗せする形で子機からの伝送電流  $I_a$  が流れ、このとき電流検出抵抗  $R_0$  には負荷電流検出電圧  $V_z$  に伝送電流検出電圧  $V_a$  を加えた線路電流検出電圧  $V_i$ 、即ち

$$V_i = V_z + V_a$$

が発生する。

【0059】

オペアンプ 48 は電流検出抵抗  $R_0$  に発生した線路電流検出電圧  $V_i$  をプラス入力端子に入力し、マイナス入力端子に対しては D/A コンバータ 50 から調整電圧  $V_b$  を入力している。オペアンプ 48 は入力抵抗  $R_1$  及び帰還抵抗  $R_2$  によって増幅率が例えば 1 に設定されたバッファアンプとして動作し、線路電流検出電圧  $V_i$  から調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$ 、即ち

$$V_c = V_i - V_b$$

を出力する。

20

【0060】

オペアンプ 48 から出力された補正検出電圧  $V_c$  はコンパレータ 52 のマイナス入力端子に入力され、プラス入力端子に入力している基準電圧源 54 からの基準電圧  $V_r$  と比較される。即ち、補正検出電圧  $V_c$  が基準電圧  $V_r$  未満であればコンパレータ 52 は H レベル出力を生じており、補正検出電圧  $V_c$  が基準電圧  $V_r$  以上になるとコンパレータ 52 は L レベル出力に反転する。

30

【0061】

CPU 22 には、プログラムの実行により実現される機能として第 1 調整処理部 56 と第 2 調整処理部 58 が設けられている。第 1 調整処理部 56 と第 2 調整処理部 58 は、子機からの伝送電流  $I_a$  が流れていない空きタイミング即ち負荷電流  $I_z$  のみが入力しているタイミングで、調整処理を実行する。

【0062】

第 1 調整処理部 56 は、オペアンプ 48 から出力された線路電流検出電圧  $V_i$ 、即ち、この場合には負荷電流  $I_z$  のみであることから、負荷電流検出電圧  $V_z$  から D/A コンバータ 50 による調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$ 、即ち

40

$$V_c = V_z - V_b$$

を、コンパレータ 52 に設定している基準電圧源 54 からの基準電圧  $V_r$  に一致させるように、D/A コンバータ 50 からの調整電圧  $V_b$  を調整する。

【0063】

具体的には、第 1 調整処理部 56 は、D/A コンバータ 50 に対するデジタル値を 1 ビットずつ変化させて、コンパレータ 52 の出力が反転したときのデジタル値または反転直前のデジタル値に調整することで、補正検出電圧  $V_c$  ( $= V_z - V_b$ ) を基準電圧  $V_r$  に一致させる。

50

## 【 0 0 6 4 】

更に詳細には、例えば調整開始時に D A コンバータ 5 0 から出力される調整電圧  $V_b$  が 0 ボルトの初期値にあったとすると、このときのオペアンプ 4 8 から出力される補正検出電圧  $V_c$  は負荷電流検出電圧  $V_z$  と同じで基準電圧  $V_r$  より大きく、コンパレータ 5 2 の出力は L レベルとなっている。

## 【 0 0 6 5 】

コンパレータ 5 2 の出力が L レベルのときには D A コンバータ 5 0 からの調整電圧  $V_b$  が小さいことから、第 1 調整処理部 5 6 は D A コンバータ 5 0 に対するデジタル値を 1 ビット単位に増加させ、コンパレータ 5 2 の出力が L レベルから H レベルに反転したとき、反転したときのデジタル値または反転直前のデジタル値に固定し、このときの調整電圧  $V_b$  により、オペアンプ 4 8 から出力される補正検出電圧  $V_c$  が基準電圧  $V_r$  に一致した状態となる。

10

## 【 0 0 6 6 】

逆に、調整開始時に補正検出電圧  $V_c$  が基準電圧  $V_r$  より低かった場合には、コンパレータ 5 2 の出力は H レベルにあり、この場合には D A コンバータ 5 0 のデジタル値を 1 ビット単位に減少させるように変化させて調整電圧  $V_b$  を順次下げ、補正検出電圧  $V_c$  を上げていく。

## 【 0 0 6 7 】

この D A コンバータ 5 0 による調整電圧  $V_b$  の 1 ビット単位の減少に伴う補正検出電圧  $V_c$  の増加で、コンパレータ 5 2 の出力が H レベルから L レベルに反転したとき、このときの D A コンバータ 5 0 に対するデジタル値または反転直前のデジタル値に固定し、これによって補正検出電圧  $V_c$  を基準電圧  $V_r$  に一致させることができる。

20

## 【 0 0 6 8 】

第 2 調整処理部 5 8 は、第 1 調整処理部 5 6 による調整が完了したときに動作し、第 1 調整処理部 5 6 により、基準電圧  $V_r$  に一致するように調整された補正検出電圧  $V_c$  を、伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  の  $1/2$  となる一定電圧 ( $V_a/2$ ) だけ低下させた補正検出電圧  $V_c$  となるように、D A コンバータ 5 0 からの調整電圧  $V_b$  を調整する。

## 【 0 0 6 9 】

これによって、その後、入力する子機からの伝送電流  $I_a$  に応じた伝送電流検出電圧  $V_a$  分の増加に対し、基準電圧  $V_r$  は増加した線路電流検出電圧  $V_a$  のほぼ半分となる位置に設定され、これによって線路電流  $I_a$  をコンパレータ 5 2 により確実に検出することができる。

30

## 【 0 0 7 0 】

図 3 は図 2 の第 1 実施形態における各部の信号波形を示したタイムチャートである。即ち図 3 ( A ) は線路電流検出抵抗  $R_0$  に発生する線路電流検出電圧  $V_i$  であり、子機からの伝送電流  $I_a$  のない空きタイミングでは、基底的に流れる負荷電流  $I_z$  に対応した負荷電流検出電圧  $V_z$  が発生している。この状態で子機からの伝送電流  $I_a$  が流れると、負荷電流検出電圧  $V_z$  に上乘せする形で伝送電流検出電圧  $V_a$  分の増加となったパルス電圧が検出される。

40

## 【 0 0 7 1 】

図 3 ( B ) は D A コンバータ 5 0 から出力される調整電圧  $V_b$  である。また図 3 ( C ) はコンパレータ 5 2 に入力するオペアンプ 4 8 から出力された補正検出電圧  $V_c$  及び基準電圧  $V_r$  を示している。更に図 3 ( D ) はコンパレータ 5 2 の出力である。

## 【 0 0 7 2 】

図 3 において、図 2 の C P U 2 2 に設けた第 1 調整処理部 5 6 及び第 2 調整処理部 5 8 による調整処理を説明すると、次のようになる。

## 【 0 0 7 3 】

まず第 1 調整処理部 5 6 は、伝送線 1 2 b に伝送電流  $I_a$  が流れていない空きタイミングとなる時刻  $t_1$  で調整処理を開始し、オペアンプ 4 8 から出力される補正検出電圧  $V_c$

50

を基準電圧  $V_r$  に一致させるように、D/Aコンバータ50からの調整電圧  $V_b$  を調整する。

【0074】

なお、調整開始時にD/Aコンバータ50からの調整電圧  $V_b$  は0ボルトの初期値にあったものとする。また、このときの負荷電流検出電圧  $V_z$  は基準電圧  $V_r$  より高めになっていたとする。

【0075】

時刻  $t_1$  の調整開始時にあっては、調整電圧  $V_b = 0$  ボルトであることから、オペアンプ48から出力される補正検出電圧  $V_c$  は  $V_c = V_z$  であり、基準電圧  $V_r$  を上回っていることからコンパレータ52の出力はLレベルとなっている。したがって第1調整処理部56は、補正検出電圧  $V_c$  を下げるために、D/Aコンバータ50に対し1ビット単位に増加させるデジタル値を設定し、これに伴い、オペアンプ48に対する調整電圧  $V_b$  が1ビット単位に増加され、出力される調整電圧  $V_b$  を順次増加させる。

10

【0076】

調整電圧  $V_b$  が増加すると、オペアンプ48からは、そのときの負荷電流検出電圧  $V_z$  から調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$  が出力されるため、補正検出電圧  $V_c$  は、図3(C)に示すように基準電圧  $V_r$  に向かって減少する。

【0077】

時刻  $t_2$  で、D/Aコンバータ50における1ビット変化に伴う調整電圧  $V_b$  の上昇で、逆に補正検出電圧  $V_c$  が低下して基準電圧  $V_r$  を下回ると、コンパレータ52の出力が、それまでのLレベルからHレベルに反転する。これによって第1調整処理部56は、補正検出電圧  $V_c$  が基準電圧  $V_r$  に一致したことを判別して調整処理を終了する。

20

【0078】

続いて時刻  $t_3 \sim t_4$  で、第2調整処理部58がD/Aコンバータ50に対するデジタル値の調整により、コンパレータ52に対する補正検出電圧  $V_c$  を伝送電流検出電圧  $V_a$  の半分となる一定電圧 ( $V_a / 2$ ) だけ低下させる調整処理を行う。

【0079】

即ち第2調整処理部58は、D/Aコンバータ50に対するデジタル値を増加させ、調整電圧  $V_b$  を図3(B)に示すように伝送電流検出電圧  $V_a$  の半分の ( $V_a / 2$ ) だけ増加させ、これに伴い、図3(C)に示すように、コンパレータ52に対するオペアンプ48から出力される補正検出電圧  $V_c$  が ( $V_a / 2$ ) だけ低下させることになる。

30

【0080】

次に調整処理が終了した後の時刻  $t_5 \sim t_6$  に亘り、子機から例えば10ビットデータ「1011010001」に対応した伝送電流  $I_a$  が出力され、伝送電流検出電圧  $V_a$  が得られたとする。この伝送電流検出電圧  $V_a$  は負荷電流  $V_z$  に上乗せして流れることで、線路電流検出電圧  $V_i$  は  $V_i = (V_z + V_a)$  となり、オペアンプ48における調整電圧  $V_b$  の減算により一定電圧 ( $V_a / 2$ ) だけ低下された補正検出電圧  $V_c$  としてコンパレータ52に入力する。

【0081】

このため図3(C)に示すように、コンパレータ52に入力する補正検出電圧  $V_c$  における線路電流検出電圧  $V_a$  の変化分のほぼ中央に基準電圧  $V_r$  が位置し、これによって、より正確に線路電流検出電圧  $V_i$  を検出することができる。

40

【0082】

即ちコンパレータ52は、補正検出電圧  $V_c$  が基準電圧  $V_r$  以上であればLレベル出力を生じ、基準電圧  $V_r$  より小さければHレベル出力を生じ、したがって図3(D)に示すように、伝送電流検出電圧  $V_a$  を反転した伝送電流検出信号、例えば「0100101110」の10ビットデータをCPU22に入力することになる。

【0083】

図4は図2の第1実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートである。図4(A)は線路電流検出電圧  $V_i$ 、図4(B)はコンパレ

50

ータ 52 の入力、図 4 ( C ) は調整タイミング、更に図 4 ( D ) はコンパレータ 52 の出力である。

【 0084 】

図 4 ( A ) に示すように、この例では伝送線 12 b から流れ込む負荷電流  $I_z$  に対応した負荷電流検出電圧  $V_z$  は一定であり、ここに上乘せする形で伝送電流  $I_a$  による伝送電流検出電圧  $V_a$  が周期的に発生している。

【 0085 】

このように負荷電流  $V_z$  が一定の場合には、例えば受信機 10 からのポーリングに伴う子機側からの正常応答のデジタル電流の応答周期に対し、例えば 1 周期おきに図 4 ( A ) に示すように調整タイミングを設定して調整処理を行っている。

10

【 0086 】

図 4 における最初の調整タイミングは図 3 の場合と同じであり、その後、周期的な伝送電流の出力に対し 1 周期おきに調整タイミングを設定している。このような調整により、図 4 ( B ) に示すように、コンパレータ 52 にオペアンプ 48 から入力する補正検出電圧  $V_c$  に含まれる線路電流検出電圧  $V_a$  に対し、基準電圧  $V_r$  がそのほぼ半分となる位置に調整され、確実に子機からの伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  をコンパレータ 52 により検出することができる。

【 0087 】

ここで親機である受信機 10 と子機であるアナログ方感知器 14 や中継器 16 との間のデータ伝送速度を 19200 bps とした場合、子機からの伝送電流の送信周期は 4.3 ミリ秒となり、これに対し調整処理に要する時間は 0.2 ~ 0.3 ミリ秒と極く短い時間済むが、図 12 にあっては、説明を分かり易くするために、調整時間を長くして示している。

20

【 0088 】

図 5 は図 2 の第 1 実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図 5 ( A ) に示すように、この場合には伝送線に流れる負荷電流  $I_z$  の変動に伴い、負荷電流検出電圧  $V_z$  が時間の経過に伴い緩やかに変動しており、これに上乘せする形で子機からの伝送電流  $I_a$  による伝送電流検出電圧  $V_a$  が発生している。

【 0089 】

30

このように負荷電流  $I_z$  が変動する場合には、図 5 ( C ) に示す調整タイミングとしては、伝送電流出力周期の間の空き時間のすべてについて調整を行うようにしている。

【 0090 】

このような調整タイミングの設定により、図 5 ( B ) のコンパレータ 52 に対する入力に示すように、負荷電流検出電圧  $V_z$  が変動しても、調整処理によって、調整直後におけるオペアンプ 48 からの補正検出電圧  $V_c$  は常に基準電圧  $V_r$  に対し ( $V_a / 2$ ) だけ低い電圧に調整され、その後、次の調整までの間に負荷電流検出電圧  $V_z$  に変動があるが、その間も伝送電流検出電圧  $V_a$  は基準電圧  $V_r$  に対し、その変化分の中央付近に位置しており、負荷電流の緩やかに変動に対し確実に伝送電流を検出することができる。

【 0091 】

40

図 6 は図 2 の第 1 実施形態に設けた第 1 調整処理部 56 及び第 2 調整処理部 58 による調整処理を示したフローチャートである。図 6 において、まずステップ S1 で伝送電流が流れずに負荷電流  $I_z$  のみが流れている調整タイミングか否かを判別し、調整タイミングを判別すると、ステップ S2 に進み、コンパレータ 52 の出力が L レベルか否かチェックする。

【 0092 】

コンパレータの出力が L レベルであった場合には、このときオペアンプ 48 からの補正検出電圧  $V_c$  は基準電圧  $V_r$  より高いことから、補正検出電圧  $V_c$  を下げるためにはオペアンプ 48 に対する調整電圧  $V_b$  を上げる必要があり、したがってステップ S3 に進み、D/A コンバータ 50 を 1 ビット単位に増加させて、調整電圧  $V_b$  を増加させる。

50

## 【0093】

続いてステップS4でコンパレータ52の出力が反転したか否かチェックし、コンパレータ52の出力が反転するまで、ステップS2、S3の処理により、D/Aコンバータ50に対するデジタル値を1ビット単位に順次増加させて、調整電圧V<sub>b</sub>を増加させる処理を繰り返す。

## 【0094】

ステップS4でコンパレータの出力がLレベルからHレベルに反転することを判別すると、このとき補正検出電圧V<sub>c</sub>が基準電圧V<sub>r</sub>に一致するように調整電圧V<sub>b</sub>が調整されたと判断し、ステップS6に進み、第2調整処理部58による処理として、D/Aコンバータ50の出力を伝送電圧検出電圧V<sub>a</sub>の半分となる一定電圧( $V_a/2$ )だけ増加させる処理を行い、これによって基準電圧V<sub>r</sub>に一致したオペアンプ48からの補正検出電圧V<sub>c</sub>を一定電圧( $V_a/2$ )だけ低下させ、一連の調整処理を終了する。

10

## 【0095】

一方、ステップS2でコンパレータの出力がHレベルであった場合には、このときオペアンプ48から出力されている補正検出電圧V<sub>c</sub>は基準電圧V<sub>r</sub>より小さいことから、補正検出電圧V<sub>c</sub>を増加させるために調整電圧V<sub>b</sub>を下げる必要があり、そこでステップS5に進み、D/Aコンバータ50のデジタル値を1ビット単位にダウンさせ、調整電圧V<sub>b</sub>を順次減少させる。

## 【0096】

続いてステップS4でコンパレータの出力がHレベルからLレベルに反転したか否かチェックし、Lレベルに反転するまで、ステップS2、S5の処理を繰り返す。ステップS4でコンパレータの出力反転が判別されると、このときオペアンプ48からの補正検出電圧V<sub>c</sub>が基準電圧V<sub>r</sub>に一致したと判断し、ステップS6でD/Aコンバータ50からの調整電圧V<sub>b</sub>を一定電圧 $V_a/2$ だけ増加させる調整を行い、これによって基準電圧V<sub>r</sub>に一致したオペアンプ48からの補正検出電圧V<sub>c</sub>を一定電圧( $V_a/2$ )だけ低下させ、一連の調整処理を終了する。

20

## 【0097】

図7は本発明による伝送入力回路の第2実施形態を示した回路図である。この第2実施形態にあっては、図2の第1実施形態に設けたD/Aコンバータ50に代えてデジタル可変抵抗器60を設けたことを特徴とする。

30

## 【0098】

デジタル可変抵抗器60は、CPU22からのデジタル値、具体的にはアップカウンタパルスまたはダウンカウンタパルスの出力により、調整電圧V<sub>b</sub>を調整することができる。

## 【0099】

図8は図7の第2実施形態に設けたデジタル可変抵抗器の回路構成を示したブロック図である。図8において、デジタル可変抵抗器60は、直列抵抗アレイ62、アップダウンカウンタ66、不揮発メモリ68、制御回路70及びデコーダ72を備えている。

## 【0100】

直列抵抗アレイ62は所定の抵抗値を持つ固定抵抗rを所定数、直列接続しており、直列接続回路の両端及び抵抗接続間のそれぞれにMOS-FETなどを用いたスイッチ64を接続し、他端を共通接続している。

40

## 【0101】

直列抵抗アレイ62の直列抵抗回路の一端からは電源端子72が取り出され、他端からはグランド端子74が取り出され、更にスイッチ64を介して接続した共通側からはワイパー端子76が取り出されている。

## 【0102】

直列抵抗アレイ62はスイッチ64のいずれか1つをデコーダ72の出力によりオンすることで、例えば256段階に亘り抵抗値を切り替えることができ、これに対応して電源端子72とグランド端子74間に印加している直流電圧を256段階の任意の選択段階の

50

電圧として出力することができる。

【 0 1 0 3 】

デコーダ 7 2 に対してはアップダウンカウンタ 6 6 が設けられており、アップダウンカウンタ 6 6 は制御端子 7 8 に対する制御信号としてのカウント信号によりアップカウントまたはダウンカウントを最小値から最大値の間で行う。アップダウンカウンタ 6 6 にカウントされた 2 進データはデコーダ 7 2 で例えば 1 ~ 2 5 6 段階の 1 0 進データに変換され、デコーダ 7 2 から 1 0 進データに対応した位置のスイッチ 6 4 をオンすることで、デコーダ 7 2 で設定した値 ( 段数 ) に対応した電圧をワイパー端子 7 6 から取り出すことができる。

【 0 1 0 4 】

制御回路 7 0 はアップダウンカウンタ 6 6 及びデコーダ 7 2 のタイミング制御などを行っている。また不揮発メモリ 6 8 が設けられ、不揮発メモリ 6 8 にはアップダウンカウンタ 6 6 の値が記憶される。

【 0 1 0 5 】

このため、デジタル可変抵抗器 6 0 の電源が断たれても、不揮発メモリ 6 8 にそのときのアップダウンカウンタ 6 6 の値が保持されているため、次に電源を投入したときの初期値として不揮発メモリ 6 8 の値がアップダウンカウンタ 6 6 にセットされ、これによって、電源を切っても、そのときの調整値を保持することができる。なお電源を切っても調整値を保持する必要がない場合には、不揮発メモリ 6 8 を設ける必要はない。

【 0 1 0 6 】

図 9 は図 7 の第 2 実施形態における調整処理を示したフローチャートである。この調整処理は基本的に、図 6 に示した第 1 実施形態の調整処理と同じであるが、図 6 のステップ S 3 , S 5 に対応した図 9 のステップ S 1 3 , S 1 5 の処理において、D A コンバータ 5 0 に代えて、デジタル可変抵抗器 6 0 のアップまたはダウンを 1 ビット単位に行っている点が相違する。

【 0 1 0 7 】

またデジタル可変抵抗器 6 0 を用いた場合、ステップ S 1 6 におけるデジタル可変抵抗器 6 0 の出力を一定電圧 (  $V_a / 2$  ) だけ低下させる処理として、この電圧低下に相当するデジタル値のダウンカウントを必要とする分だけ、D A コンバータ 5 0 が単に所定の低下させるためのデジタル値を 1 回でセットする処理に比べ、調整処理に時間がかかることになる。

【 0 1 0 8 】

図 1 0 は本発明による伝送入力回路の第 3 実施形態を示した回路図である。この第 3 実施形態にあつては、第 1 調整処理部 5 6 による処理終了後の第 2 調整処理部 5 8 の処理として、D A コンバータのデジタル値の変更ではなく、スイッチと抵抗回路網によって伝送電流検出電圧  $V_a$  の半分となる一定電圧 (  $V_a / 2$  ) の変化を作り出すようにして、ソフトウェア側の処理を簡単にしたことを特徴とする。

【 0 1 0 9 】

図 1 0 において、受信機 1 0 に設けられた伝送入力回路 2 8 は、電流検出抵抗  $R_0$ 、オペアンプ 4 8、D A コンバータ 5 0、コンパレータ 5 2、基準電圧源 5 4、プルアップ抵抗  $R_3$  を備えており、この点は図 2 の第 1 実施形態と基本的に同じであるが、第 3 実施形態にあつては、コンパレータ 5 2 の基準電圧側のプラス入力端子に対し、スイッチ 8 0 と抵抗  $R_4$  ,  $R_5$  を直列接続した分圧回路 8 2 を設けたことを特徴とする。

【 0 1 1 0 】

即ち、コンパレータ 5 2 のプラス入力端子に対しては、基準電圧源 5 4 からの基準電圧  $V_r$  が抵抗  $R_4$  と  $R_5$  を直列接続した分圧回路 8 2 の分圧点から入力接続されており、分圧回路 8 2 にあつては、抵抗  $R_5$  とグランド側との間にトランジスタや M O S - F E T などのスイッチ 8 0 を設けている。

【 0 1 1 1 】

スイッチ 8 0 は第 1 調整処理部 5 6 による調整の際にはオンされ、抵抗  $R_4$  ,  $R_5$  の直

10

20

30

40

50

列接続による分圧回路 8 2 を有効とし、基準電圧  $V_r$  を抵抗  $R_4$  ,  $R_5$  で分圧した所定の分圧電圧  $V_e$  をコンパレータ 5 2 に設定する。

【 0 1 1 2 】

第 1 調整処理部 5 6 による調整が済むと、第 2 調整処理部 5 8 がスイッチ 8 0 を図示のようにオフに切り替えることで、分圧回路 8 2 をグランド側から切り離し、これによって基準電圧源 5 4 からの基準電圧  $V_r$  をそのままコンパレータ 5 2 に設定するようにしている。

【 0 1 1 3 】

ここで分圧回路 8 2 の基準電圧  $V_r$  は、分圧電圧  $V_e$  に伝送電流検出電圧  $V_a$  の半分の一定電圧 ( $V_a / 2$ ) を加算した電圧になるように、即ち

$$V_r = V_e + V_a / 2$$

の関係となるように、抵抗  $R_4$  ,  $R_5$  の値を決めている。

【 0 1 1 4 】

図 1 1 は図 1 0 の第 2 実施形態における各部の信号波形を示したタイムチャートであり、図 1 1 ( A ) は線路電流検出電圧  $V_i$ 、図 1 1 ( B ) は D A コンバータ 5 0 から出力される調整電圧  $V_b$ 、図 1 1 ( C ) はコンパレータ 5 2 に対する入力、図 1 1 ( D ) はコンパレータ 5 2 の出力を示している。

【 0 1 1 5 】

まず伝送電流  $I_a$  が流れずに負荷電流  $I_z$  のみが流れて、負荷電流検出電圧  $V_z$  が基底的に発生している空きタイミングとなる時刻  $t_1 \sim t_3$  で、第 1 調整処理部 5 6 及び第 2 調整処理部 5 8 による調整処理を行う。

【 0 1 1 6 】

ここで時刻  $t_1$  の調整開始時に、第 1 調整処理部 5 6 はスイッチ 8 0 をオンすることで分圧回路 8 2 を有効とし、コンパレータ 5 2 のプラス入力端子に分圧電圧  $V_e$  を設定した状態とする。

【 0 1 1 7 】

このようにコンパレータ 5 2 により分圧電圧  $V_e$  が設定されると、このときのオペアンプ 4 8 からの補正検出電圧  $V_c$  は分圧電圧  $V_e$  より高いことから、コンパレータ 5 2 の出力は L レベルに反転する。

【 0 1 1 8 】

続いて時刻  $t_2$  で、第 1 調整処理部 5 6 は、コンパレータ 5 2 の出力が L レベルとなって補正検出電圧  $V_c$  が分圧電圧  $V_e$  より高いことを判別し、この場合には、補正検出電圧  $V_c$  を下げて分圧電圧  $V_e$  に一致させるために、D A コンバータ 5 0 からの調整電圧  $V_b$  を増加させるようにデジタル値を 1 ビット単位で増加させる。

【 0 1 1 9 】

この D A コンバータ 5 0 からの調整電圧  $V_b$  の増加に伴い、補正検出電圧  $V_c$  が低下して分圧電圧  $V_e$  を時刻  $t_3$  で下回ると、コンパレータ 5 2 の出力が L レベルから H レベルに反転し、これによって第 1 調整処理部 5 6 は、補正検出電圧  $V_c$  が分圧電圧  $V_e$  に一致したことを判別できる。

【 0 1 2 0 】

続いて時刻  $t_4$  で第 2 調整処理部 5 8 がスイッチ 8 0 をオフに切り替える。スイッチ 8 0 をオフに切り替えると、分圧回路 8 2 のグランド側が切り離されて分圧機能が失われ、基準電圧源 5 4 からの基準電圧  $V_r$  が抵抗  $R_4$  を介して、そのままコンパレータ 5 2 のプラス入力端子に設定される。即ち、時刻  $t_4$  におけるスイッチ 8 0 のオフにより、コンパレータ 5 2 のプラス入力端子に対する分圧電圧  $V_e$  は基準電圧  $V_r$  に増加する。

【 0 1 2 1 】

ここで第 3 実施形態にあつては、分圧電圧  $V_e$  から基準電圧  $V_r$  への電圧変化、即ち ( $V_r - V_e$ ) が、線路電流  $I_a$  の伝送電流検出電圧  $V_a$  の半分、即ち

$$(V_r - V_e) = (V_a / 2)$$

となるように、基準電圧  $V_r$ 、分圧回路 8 2 の抵抗  $R_4$  ,  $R_5$  の値を決めている。

10

20

30

40

50

## 【 0 1 2 2 】

したがってスイッチ 8 0 をオフすると、図 1 1 ( C ) に示すように、分圧電圧  $V_e$  から一定電圧 (  $V_a / 2$  ) だけ増加した基準電圧  $V_r$  がコンパレータ 5 2 に設定されることになる。

## 【 0 1 2 3 】

このようにして時刻  $t_1 \sim t_4$  に亘る調整処理が終了すると、時刻  $t_5 \sim t_6$  に示すように、子機からの伝送電流  $I_a$  による伝送電流検出電圧  $V_a$  がパルスの的に負荷電流検出電圧  $V_z$  に重畳して入力し、オペアンプ 4 8 で調整電圧  $V_b$  を差し引いた補正検出電圧  $V_c$  とすることで、補正検出電圧  $V_c$  における線路電流検出電圧  $V_i$  の変化分のほぼ中央にコンパレータ 5 2 に対する基準電圧  $V_r$  が位置し、これによって線路電流を正確に検出することができる。

10

## 【 0 1 2 4 】

図 1 2 は図 1 0 の第 3 実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャートであり、図 1 2 ( A ) は線路電流検出電圧  $V_i$ 、図 1 2 ( B ) はコンパレータ 5 2 の入力、図 1 2 ( C ) は調整タイミング、図 1 2 ( D ) はコンパレータ 5 2 の出力である。

## 【 0 1 2 5 】

このように、負荷電流  $I_z$  に対応した負荷電流検出電圧  $V_z$  が安定している場合には、例えば親機からのポーリングに対する子機からの順次応答の伝送電流の空きタイミングにつき、1 周期おきに図 1 2 ( C ) に示すように調整タイミングを設定している。図 1 2 ( B ) のコンパレータ 5 2 の入力から明らかなように、調整処理によって基準電圧  $V_r$  は伝送電流検出電圧  $V_a$  のほぼ半分の位置に設定され、これによって負荷電流  $I_z$  に上乗せする形で流れる伝送電流  $I_a$  を正確に検出することができる。

20

## 【 0 1 2 6 】

図 1 3 は図 1 0 の第 3 実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャートである。図 1 3 ( A ) の線路電流検出電圧  $V_i$  に示すように、この例では、負荷電流  $I_z$  の変動に伴い、基底的に流れる負荷電流検出電圧  $V_z$  が緩やかに変動し、そこに上乗せする形で伝送電流  $I_a$  に対応した伝送電流検出電圧  $V_a$  が発生している。

## 【 0 1 2 7 】

30

このように負荷電流検出電圧  $V_z$  が変動する場合には、図 1 3 ( C ) に示すように、伝送電流  $I_a$  の空きタイミングのすべてを調整タイミングとしている。各調整タイミングにおける調整処理は、図 1 0 のスイッチ 8 0 をオンして分圧電圧  $V_e$  をコンパレータ 5 2 に設定し、オペアンプ 4 8 からの補正検出電圧  $V_c$  を分圧電圧  $V_e$  に一致させるように D A コンバータ 5 0 からの調整電圧  $V_b$  を調整した後、この一致をコンパレータ 5 2 の反転で判別した後、スイッチ 8 0 をオフとして、コンパレータ 5 2 に対する分圧電圧  $V_e$  の設定から基準電圧  $V_r$  の設定に切り替えている。

## 【 0 1 2 8 】

このように、負荷電流検出電圧  $V_z$  が変動しても、各調整タイミングごとに D A コンバータ 5 0 が調整電圧  $V_b$  を調整して、負荷電流検出電圧  $V_z$  の変動分を打ち消すように補正検出電圧  $V_c$  を補正する調整を行い、この結果、負荷電流検出電圧  $V_z$  に重畳する形で発生する伝送電流検出電圧  $V_a$  のほぼ半分に基準電圧  $V_r$  を位置させ、より正確に伝送電流  $I_a$  を検出することができる。

40

## 【 0 1 2 9 】

図 1 4 は図 1 0 の第 3 実施形態における調整処理を示したフローチャートである。図 1 4 において、まずステップ S 2 1 で伝送電流が流れずに負荷電流のみが流れている調整タイミングであることを判別すると、ステップ S 2 2 に進み、スイッチ 8 0 をオンしてコンパレータ 5 2 に対し分圧電圧  $V_e$  を設定する。

## 【 0 1 3 0 】

続いてステップ S 2 3 でコンパレータ 5 2 の出力が L レベルか否かチェックし、分圧電

50

圧  $V_e$  より補正検出電圧  $V_c$  が高い場合にはコンパレータ 52 の出力は L レベルになることから、補正検出電圧  $V_c$  を減少させるため、D/A コンバータ 50 からの調整電圧  $V_b$  を増加させるように、ステップ S 24 に進み、D/A コンバータ 50 のデジタル値を 1 ビット単位でアップさせる。

【0131】

続いてステップ S 25 でコンパレータ 52 の出力が反転したか否かチェックし、コンパレータ 52 の出力が L レベルから H レベルに反転するまで、ステップ S 23, S 24 の 1 ビット単位のダウンを繰り返す。ステップ S 25 でコンパレータ出力が H レベルに反転したことが判別されると、補正検出電圧  $V_c$  が分圧電圧  $V_e$  に一致したものと判断し、ステップ S 27 に進んでスイッチ 80 をオフすることで、コンパレータ 52 に対し分圧電圧  $V_e$  より ( $V_a / 2$ ) だけ高い基準電圧  $V_r$  を設定して調整処理を終了する。

10

【0132】

一方、ステップ S 23 でコンパレータの出力が H レベルであった場合には、分圧電圧  $V_e$  に対し補正検出電圧  $V_c$  の方が低いことから、補正検出電圧  $V_c$  を増加させるために、ステップ S 26 で D/A コンバータを 1 ビット単位にダウンして調整電圧  $V_b$  を低下させる。

【0133】

続いてステップ S 25 でコンパレータ 52 の出力が H レベルから L レベルに反転したか否かチェックし、L レベルへの反転を判別すると、補正検出電圧  $V_c$  が分圧電圧  $V_e$  に一致したものと判断して、ステップ S 27 に進み、スイッチ 80 をオフしてコンパレータ 52 に対し分圧電圧  $V_e$  より ( $V_a / 2$ ) だけ高い基準電圧  $V_r$  を設定する。

20

【0134】

なお上記の実施形態にあつては、CPU 22 の調整機能を第 1 調整処理部 56 と第 2 調整処理部 58 に分けて説明しているが、これに限らず、両者を合わせて 1 つの調整処理部として機能させても良い。

【0135】

また上記の実施形態は受信機から引き出された伝送線に主に負荷電流を流す機器としてオンオフ型火災感知器を接続した中継器を例に取っているが、オンオフ型感知器以外にガス漏れ検出器や盗難警報機などを接続した場合も同様である。

【0136】

30

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

【図面の簡単な説明】

【0137】

【図 1】本発明が適用される監視システムにおける受信機をアナログ型感知器及び中継器と共に示したブロック図

【図 2】本発明による伝送入力回路の第 1 実施形態を示した回路図

【図 3】第 1 実施形態における各部の信号波形を示したタイムチャート

【図 4】第 1 実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート

40

【図 5】第 1 実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート

【図 6】第 1 実施形態における調整処理を示したフローチャート

【図 7】本発明による伝送入力回路の第 2 実施形態を示した回路図

【図 8】第 2 実施形態に設けたデジタル可変抵抗器の回路構成を示した回路ブロック図

【図 9】第 2 実施形態における調整処理を示したフローチャート

【図 10】本発明による伝送入力回路の第 3 実施形態を示した回路図

【図 11】第 3 実施形態における各部の信号波形を示したタイムチャート

【図 12】第 3 実施形態における負荷電流が安定している場合の各部の信号波形を示したタイムチャート

50

【図 1 3】第 3 実施形態における負荷電流が変動している場合の各部の信号波形を示したタイムチャート

【図 1 4】第 3 実施形態における調整処理を示したフローチャート

【図 1 5】従来の監視システムを示したシステムブロック図

【図 1 6】従来の監視システムにおける中継器とアナログ型感知器を等価回路で示した本ブロック図

【図 1 7】従来の伝送入力回路を示した回路図

【図 1 8】図 1 7 の従来回路におけるコンバータ入力電圧とサンプルホールドのタイミングを示したタイムチャート

【図 1 9】負荷電流が安定している場合の従来の受信電圧とサンプルホールドのタイミングを示したタイムチャート

10

【符号の説明】

【 0 1 3 8 】

1 0 : 受信機

1 2 a , 1 2 b : 伝送線

1 4 : アナログ型感知器

1 6 : 中継器

1 8 a , 1 8 b : 感知器回線

2 0 : オンオフ型感知器

2 2 , 3 8 , 4 4 : C P U

20

2 4 : 伝送回路部

2 6 : 伝送出力回路

2 8 : 伝送入力回路

3 0 : 表示部

3 2 : 操作部

3 4 : 記憶部

3 6 : 移報部

4 0 : センサ部

4 2 , 4 8 : 伝送回路部

4 6 : 発報受信部

30

4 8 : オペアンプ

5 0 : D A コンバータ

5 2 : コンパレータ

5 4 : 基準電圧源

5 6 : 第 1 調整処理部

5 8 : 第 2 調整処理部

6 0 : デジタル可変抵抗器

6 2 : 直列抵抗アレイ

6 4 , 8 0 : スイッチ

6 6 : アップダウンカウンタ

40

6 8 : 不揮発メモリ

7 0 : 制御回路

7 2 : 電源端子

7 4 : グランド端子

7 6 : ワイパー端子


7 8 : 制御端子

7 6 : 第 2 インバータ


7 8 : A D コンバータ

8 2 : 分圧回路


【図 1】




【図 2】



【図 3】




【図 4】







【 図 1 0 】




【 図 1 2 】




【図 13】




【図 14】




【図 15】




【図 16】



【図 1 7】



【図 1 8】



【図 1 9】

