

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5048972号
(P5048972)

(45) 発行日 平成24年10月17日 (2012.10.17)

(24) 登録日 平成24年7月27日 (2012.7.27)

(51) Int.Cl. F I
G06F 12/16 (2006.01)
 G06F 12/16 32 OM
 G06F 12/16 31 OC
 G06F 12/16 31 OD
 G06F 12/16 32 OD

請求項の数 38 (全 16 頁)

(21) 出願番号	特願2006-159772 (P2006-159772)	(73) 特許権者	597154922
(22) 出願日	平成18年6月8日 (2006.6.8)		アルテラ コーポレーション
(65) 公開番号	特開2006-344223 (P2006-344223A)		Altera Corporation
(43) 公開日	平成18年12月21日 (2006.12.21)		アメリカ合衆国 95134 カリフォル
審査請求日	平成21年5月29日 (2009.5.29)		ニア州 サン ホセ イノベーション ド
(31) 優先権主張番号	60/688,980		ライヴ IO1
(32) 優先日	平成17年6月8日 (2005.6.8)	(74) 代理人	100064621
(33) 優先権主張国	米国 (US)		弁理士 山川 政樹
(31) 優先権主張番号	11/407,519	(74) 代理人	100098394
(32) 優先日	平成18年4月19日 (2006.4.19)		弁理士 山川 茂樹
(33) 優先権主張国	米国 (US)	(72) 発明者	デイビッド・ルイス
			カナダ国・エム54 3ビイ6・オンタリ
			オ・トロント・ホーランド アベニュー・1
			88

最終頁に続く

(54) 【発明の名称】 プログラマブル・デバイスの構成エラー検出の偽陽性の低減

(57) 【特許請求の範囲】

【請求項 1】

メモリに格納されたデータの保全性をテストする方法であって、
 前記メモリから第1データを取り出すステップと、
 エラー検出計算から前記第1データの少なくとも一部分を除外するように適合されるマ
 スク・データを前記第1データに適用し、第2データを生成するステップと、
 エラー検出結果を判定するために、前記第2データに対してエラー検出計算を実行する
 ステップと、
 前記第1データに少なくとも1つの重要なエラーが存在するか否かを判定するために、
 前記エラー検出結果を評価するステップと、
 前記第1データに少なくとも1つの重要なエラーが存在するという前記判定に応答して
 、エラー信号を出力するステップと
 をから構成され、
 前記マスク・データの1ビットは前記第1データの複数ビットに対応し、前記第1デー
 タの複数ビットのうち少なくとも1ビットが構成データである場合、前記第1データの複
 数ビットは前記エラー検出計算から除外されないことを特徴とする方法。

【請求項 2】

前記エラー検出計算は、少なくとも1つのソフト・エラーを検出するように適合される
 ことを特徴とする請求項1に記載の方法。

【請求項 3】

前記マスク・データは、前記第1データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項1に記載の方法。

【請求項4】

前記第1データの前記除外される部分は、前記メモリのうち有用なデータを格納するのに使用されない部分に対応することを特徴とする請求項1に記載の方法。

【請求項5】

前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項4に記載の方法。

【請求項6】

前記マスク・データは、複数のマスク・ビットを含み、マスク・ビットのそれぞれは、前記第1データの1ビットに対応することを特徴とする請求項1に記載の方法。

10

【請求項7】

前記マスク・データは複数のマスク・ビットを含み、少なくとも1つのマスク・ビットは、前記第1データの複数のビットに対応することを特徴とする請求項1に記載の方法。

【請求項8】

前記第1データの各複数のビットは同一のサイズを有することを特徴とする請求項7に記載の方法。

【請求項9】

マスク・ビットに関連する前記第1データの少なくとも1つの複数のビットは、プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項7に記載の方法。

20

【請求項10】

マスク・データを適用するステップは、
マスク・データ・メモリからマスク・データを取り出すステップと、
前記マスク・データのビットと前記第1データの少なくとも1つの対応するビットとの間でブール演算を実行するステップと
を含むことを特徴とする請求項1に記載の方法。

【請求項11】

前記ブール演算はAND演算であることを特徴とする請求項10に記載の方法。

【請求項12】

前記マスク・データ・メモリは、前記メモリに含まれることを特徴とする請求項10に記載の方法。

30

【請求項13】

前記マスク・データ・メモリは、外部データ・バスを介してアクセス可能な別のメモリに含まれることを特徴とする請求項10に記載の方法。

【請求項14】

メモリに格納されたデータの保全性をテストする方法であって、
前記メモリから第1データを取り出すステップと、
エラー検出結果を判定するために、前記第1データに対してエラー検出計算を実行するステップと、

40

前記第1データに少なくとも1つのエラーが存在するかどうかを判定するために、前記エラー検出結果を評価するステップと、

前記第1データに少なくとも1つのエラーが存在するとの判定にตอบสนองして、

エラー検出計算から前記第1データの少なくとも一部分を除外するように適合されるマスク・データを前記第1データに適用し、第2データを生成するステップと、

エラー検出結果を判定するために、前記第2データに対してエラー検出計算を実行するステップと、

前記第1データに少なくとも1つの重要なエラーが存在するかどうかを判定するために、前記エラー検出結果を評価するステップと、

前記第1データに少なくとも1つの重要なエラーが存在する前記判定にตอบสนองして、エラ

50

ー信号を出力するステップと

を有することを特徴とする方法。

【請求項 15】

前記エラー検出計算は、少なくとも1つのソフト・エラーを検出するように適合されることを特徴とする請求項 14 に記載の方法。

【請求項 16】

前記マスク・データは、前記第1データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項 14 に記載の方法。

【請求項 17】

前記第1データの前記除外される部分は、前記メモリのうちで有用なデータを格納するの
のに使用されない部分に対応することを特徴とする請求項 14 に記載の方法。 10

【請求項 18】

前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項 17 に記載の方法。

【請求項 19】

前記マスク・データは複数のマスク・ビットを含み、マスク・ビットのそれぞれは、前記第1データの1ビットに対応することを特徴とする請求項 14 に記載の方法。

【請求項 20】

前記マスク・データは複数のマスク・ビットを含み、少なくとも1つのマスク・ビットは、前記第1データの複数のビットに対応することを特徴とする請求項 14 に記載の方法 20

【請求項 21】

前記第1データの各複数のビットは同一のサイズを有することを特徴とする請求項 20 に記載の方法。

【請求項 22】

マスク・ビットに関連する前記第1データの少なくとも1つの複数のビットは、前記プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項 20 に記載の方法。

【請求項 23】

マスク・データを適用するステップは、 30
マスク・データ・メモリからマスク・データを取り出すステップと、
前記マスク・データのビットと前記第1データの少なくとも1つの対応するビットとの間でブール演算を実行するステップと
を有することを特徴とする請求項 14 に記載の方法。

【請求項 24】

前記ブール演算はAND演算であることを特徴とする請求項 23 に記載の方法。

【請求項 25】

前記マスク・データ・メモリは、前記メモリに含まれることを特徴とする請求項 23 に記載の方法。

【請求項 26】

前記マスク・データ・メモリは、外部データ・バスを介してアクセス可能な別のメモリに含まれることを特徴とする請求項 23 に記載の方法。

【請求項 27】

メモリに格納されたデータの保全性をテストするシステムであって、
制御ユニットと、
前記制御ユニットからの第1信号に応答してメモリから第1データを取り出すように適合された第1インターフェースと、
前記制御ユニットからの第2信号に応答して第2メモリからマスク・データを取り出すように適合された第2インターフェースと、
前記第1インターフェースと前記第2インターフェースに結合され、かつ前記マスク・ 50

データを前記第 1 データに適用し、これによって第 2 データを作成するように適合された論理を含むマスキング・ユニットであって、エラー検出計算から前記第 1 データの少なくとも一部分を除外するように適合された論理を含む、マスキング・ユニットと、

エラー検出結果を判定するために前記第 2 データに対して前記エラー検出計算を実行するように適合された論理を含み、前記マスキング・ユニットに結合して巡回冗長検査を行うエラー検出計算ユニットと

を備え、

前記制御ユニットは、前記第 1 データに少なくとも 1 つの重要なエラーが存在するかどうかを判定するために前記エラー検出結果を評価するように適合された論理と、前記第 1 データに少なくとも 1 つの重要なエラーが存在する前記判定に応答してエラー信号を出力するように適合された論理とを含み、

前記マスク・データの 1 ビットは前記第 1 データの複数ビットに対応し、前記第 1 データの複数ビットのうち少なくとも 1 ビットが構成データである場合、前記第 1 データの複数ビットは前記エラー検出計算から除外されないことを特徴とするシステム。

【請求項 28】

前記マスキング・ユニットは、前記マスク・データに응答して、前記第 1 データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合されることを特徴とする請求項 27 に記載のシステム。

【請求項 29】

前記第 1 データの前記除外される部分は、前記メモリのうちで有用なデータを格納するのに使用されない部分に対応することを特徴とする請求項 27 に記載のシステム。

【請求項 30】

前記メモリの前記部分は、プログラマブル・デバイスの未使用部分の構成データを格納するように適合されることを特徴とする請求項 29 に記載のシステム。

【請求項 31】

前記マスク・データは複数のマスク・ビットを含み、前記マスキング・ユニットは、前記第 1 データの対応するビットに各マスク・ビットを適用するように適合された論理を含むことを特徴とする請求項 27 に記載のシステム。

【請求項 32】

前記マスク・データは複数のマスク・ビットを含み、前記マスキング・ユニットは、前記第 1 データの対応する複数のビットに前記複数のマスク・ビットのうちの少なくとも 1 つを適用するように適合された論理を含むことを特徴とする請求項 27 に記載のシステム。

【請求項 33】

前記第 1 データの各対応する複数のビットは同一のサイズを有することを特徴とする請求項 32 に記載のシステム。

【請求項 34】

前記第 1 データの少なくとも 1 つの対応する複数のビットは、プログラマブル・デバイスのリソースに関連する構成データに対応することを特徴とする請求項 32 に記載のシステム。

【請求項 35】

前記マスキング・ユニットは、前記マスク・データのビットと前記第 1 データの少なくとも 1 つの対応するビットとの間でブール演算を実行するように適合された論理を含むことを特徴とする請求項 1 に記載の方法。

【請求項 36】

エラー検出計算を実行するステップは巡回冗長検査を実行するステップを有することを特徴とする請求項 1 に記載の方法。

【請求項 37】

エラー検出計算を実行するステップは巡回冗長検査を実行するステップを有することを特徴とする請求項 14 に記載の方法。

10

20

30

40

50

【請求項 38】

前記マスク・データの 1 ビットは前記第 1 データの複数ビットに対応することを特徴とする請求項 14 記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、プログラマブル・デバイスの分野に関し、プログラマブル・デバイスの構成エラーを検出するシステムおよび方法に関する。

【背景技術】

【0002】

FPGA などのプログラマブル・デバイスは、通常、論理動作を実行するのに論理ゲートおよび/またはルックアップ・テーブルのセット合seを使用する数千個のプログラマブル論理セルを含む。プログラマブル・デバイスはまた、加算器、積和演算(multiply and accumulate)回路、位相ロック・ループ、メモリなど、特定の論理演算に適合された特殊化された論理デバイスを有する複数の機能ブロックを含む。論理セルや機能ブロックは、構成可能スイッチング回路を用いて相互接続される。構成可能スイッチング回路は、論理セルと機能ブロックの間の接続を選択的にルーティングする。論理セル、機能ブロック、スイッチング回路のセット合seを構成させることによって、プログラマブル・デバイスを、事実上すべてのタイプの情報処理機能を実行するように適合させることができる。

【0003】

FPGA などのプログラマブル・デバイスの機能は、通常、構成 RAM セル(CRAM)または構成メモリのセットに格納された構成データによって制御される。CRAM 内の構成データは、プログラマブル・デバイスの所期の機能を実現するようにプログラマブル・デバイスを構成するために使用される論理信号を供給する。通常、CRAM 内のデータは、論理セルの機能を定義するルックアップ・テーブルの値と、入力、出力、論理セル、および機能ブロックの間で信号をルーティングするために構成可能スイッチング回路によって使用されるマルチプレクサや他のスイッチング・デバイスのための制御信号の値と、プログラマブル・デバイスやその類別された機能ブロック動作のモードと論理セルなど、プログラマブル・デバイスの構成の他の態様を指定する値とを含む。構成データのコピーは、通常、フラッシュ・メモリまたは ROM などの不揮発性メモリに格納され、この不揮発性メモリは、プログラマブル・デバイスと同一のチップ・パッケージ内にあるか、プログラマブル・メモリ・デバイスに接続された外部構成デバイス上にある。構成データのこのコピーは、所望の機能性を実現するようにプログラマブル・デバイスを構成するために、プログラマブル・デバイスの CRAM セルにロードされる。

【0004】

製造プロセスの進歩により CRAM セルの物理的寸法が小さくなるにつれて、CRAM セルは、瞬間的「ソフト・エラー」をより受けやすくなる。ソフト・エラーは、アルファ粒子または宇宙線などのバックグラウンド放射線によって誘発され、CRAM セルが「0」から「1」へまたはその逆に状態を瞬間的に変化する。プログラマブル・デバイスの機能が、CRAM セルに格納されたデータによって決定されるので、CRAM セルの状態の一つの変化であっても、プログラマブル・デバイスの機能を変更するかディスエーブルする可能性がある。さらに、プログラマブル・デバイスが、より複雑になり、その構成データを格納するのに追加の CRAM セルを必要とするようになるにつれて、ソフト・エラーの頻度も高まる。

【0005】

ソフト・エラーに対する以前の解決策には、CRAM から構成データを読み取り、対応するエラー訂正コードを生成する、プログラマブル・デバイス上のエラー検出回路が含まれる。エラーの検出時に、エラー検出回路は、通常、プログラマブル・デバイスにその構成データを再ロードさせ、正しい動作のために再構成させるエラー信号を送出する。もう 1 つの手法では、構成データに、エラー訂正コードを含めることもできる。エラー検出訂

10

20

30

40

50

正回路と共に、これらのエラー訂正コードを使用して、構成データのセット全体を再ロードせずにC R A M内の構成データを訂正することができる。構成データの再ロード中または訂正中に、プログラマブル・デバイスは、その通常動作を一時停止する。

【 0 0 0 6 】

多くの応用例が、プログラマブル・デバイスのC R A Mの大きい部分を効果的に使用しない。たとえば、通常の応用例は、その応用例によって使用される論理セル、機能ブロック、および/またはスイッチング回路の動作を構成するのに、プログラマブル・デバイスのC R A Mの40%しか使用しない。C R A Mの残りの部分は、ある論理値をセットされるが、プログラマブル・デバイスの機能に影響しない。C R A Mのこれらの未使用部分が、その応用例によって使用されない、論理セル、機能ブロック、および/またはスイッチング回路の動作を構成するからである。C R A Mのうちで応用例によって使用されない論理セル、機能ブロック、および/またはスイッチング回路を制御する部分を、C R A Mの未使用部分と呼ぶ。C R A Mの未使用部分でのソフト・エラーは、重要でなく、無視すべきである。

10

【 0 0 0 7 】

エラー検出回路は、C R A Mの使用されている部分と未使用部分を区別しないので、以前のプログラマブル・デバイスは、一般に、C R A M内のすべてのエラーの検出時に構成データを再ロードしていた。しかし、C R A Mの大きな部分が、プログラマブル・デバイスの応用例によって使用されない場合があるので、これらのソフト・エラーの多くが、プログラマブル・デバイスの機能性に影響しない「偽陽性(false positive)」である。したがって、プログラマブル・デバイスは、しばしば、偽陽性に起因して構成データを不必要に再ロードし、これが、構成データのロード中のダウン・タイムに起因してプログラマブル・デバイスの性能を低下させ、構成データの不必要なロードや格納によって電力消費を増やす。

20

【特許文献1】米国仮出願(15114-080200US)

【特許文献2】米国特許出願(Altera A2085)

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 8 】

したがって、装置および方法が、プログラマブル・デバイスの不必要な再ロードと再構成を避けるために偽陽性ソフト・エラーを検出することが望ましい。

30

【課題を解決するための手段】

【 0 0 0 9 】

本発明の実施態様では、デバイスが、マスキング・ユニットと感度マスク・データを使用して、メモリの未使用部分をエラー検出計算から除外することによって、偽陽性メモリ・エラー検出を低減させる。デバイスは、メモリからデータを読み取り、データ保全性を検証するエラー検出ユニットを含む。感度マスク・データはメモリの未使用部分を示す。メモリの未使用部分は、プログラマブル・デバイスの未使用部分に関する構成データに対応するものである。感度マスク・データの各ビットは、メモリからのデータの1つまたは複数のビットの使用状態を示す。マスク・データに回答して、マスキング・ユニットが、メモリの未使用部分からのデータを、エラー検出計算の結果を変更しない値に設定する。これによって、メモリの未使用部分からのデータのすべてのエラーが、エラー信号を送出しなくなる。

40

【 0 0 1 0 】

一実施態様は、メモリに格納されたデータの保全性をテストする方法であり、メモリから第1データを取り出すステップと、第2データを生成するために前記第1データにマスク・データを適用するステップとを含む。前記マスク・データは、エラー検出計算から前記第1データの少なくとも一部分を除外するように適合される。本方法は、エラー検出結果を判定するために、前記第2データに対してエラー検出計算を実行するステップと、前記第1データに少なくとも1つの重要なエラーが存在するかどうかを判定するために、前

50

記エラー検出結果を評価するステップと、前記第1データに少なくとも1つの重要なエラーが存在する前記判定に応答して、エラー信号を出力するステップをも含む。

【0011】

他の実施態様では、前記エラー検出計算が、少なくとも1つのソフト・エラーを検出するように適合される。さらなる実施態様では、前記マスク・データが、前記第1データの前記除外される部分を、前記エラー検出計算に影響しない値に設定するように適合される。もう1つの実施態様では、前記第1データの前記除外される部分が、前記メモリのうちで有用なデータを格納するのに使用されない部分に対応する。もう1つの実施態様では、前記メモリの前記部分が、プログラマブル・デバイスの未使用部分の構成データを格納するように適合される。

10

【0012】

一実施態様では、前記マスク・データが複数のマスク・ビットを含み、マスク・ビットのそれぞれが前記第1データの1ビットに対応する。もう1つの実施態様では、前記マスク・データが複数のマスク・ビットを含み、マスク・ビットのそれぞれが前記第1データの複数のビットに対応する。諸実施態様では、前記第1データの各複数のビットが、同一のサイズを有し、かつ/または、前記第1データの複数のビットが、前記プログラマブル・デバイスのリソースに関連する構成データに対応する。

【発明を実施するための最良の形態】

【0013】

本発明を、図面を参照して説明する。

20

【0014】

図1に、本発明の実施形態によるプログラマブル・デバイスでソフト・エラーを検出するシステム100を示す。システム100は、構成デバイス110に接続されたプログラマブル・デバイス105を含む。プログラマブル・デバイス105は、このプログラマブル・デバイスの機能を定義する構成データを格納するのに使用される構成メモリ120を含む。構成デバイス110は、構成データのコピー113を不揮発性メモリに格納する。プログラマブル・デバイス105のアクティブ化またはリセットに続いて、構成デバイス110は、構成データのコピー113を、構成メモリ120への格納のためにプログラマブル・デバイス105に供給するようになっている。

【0015】

30

ソフト・エラーの発生を検出するために、プログラマブル・デバイス105は、エラー検出ユニット115を含む。エラー検出ユニット115は、チェックサム値またはデータ保全性を検証するのに使用される他のタイプのコードを用いて初期化される。エラー検出ユニット115は、構成メモリ120から構成データのすべてを読み取り、巡回冗長検査(CRC)または当業者に既知の他のエラー検出アルゴリズムなどで、エラー検出計算を実行する。エラー検出ユニット115が、構成メモリ120内の構成データのすべてに対するエラー検出計算を完了した後に、エラー検出ユニットは、この計算の結果の値をチェックサム値と比較する。これらの値が一致しない場合は、ソフト・エラーが発生しており、エラー検出ユニット115は、出力125にエラー・フラグを生成する。このエラー・フラグに応答して、プログラマブル・デバイスの実施形態は、構成デバイスから構成データを再ロードする。一実施形態では、エラー検出ユニット115は、ソフト・エラーについて連続的にスクリーニングするために、繰り返してエラー検出計算を繰り返す。

40

【0016】

上述のように、プログラマブル・デバイス105の多くの構成が、構成メモリ120の大きい部分を使用しない。不必要にエラー・フラグを送出する、構成メモリ120内の未使用部分でのソフト・エラーである偽陽性の発生を防ぐために、エラー検出ユニット115の実施形態は、そのエラー検出計算に感度マスク・データを組み込む。感度マスク・データは、構成メモリ120のどの部分がプログラマブル・デバイスの現在の構成を指定するのに使用されているかを指定する。

【0017】

50

一実施形態では、感度マスク・データ 1 1 2 が、構成デバイス 1 1 0 の一部に格納される。エラー検出ユニット 1 1 5 は、必要に応じて構成デバイス 1 1 0 から感度マスク・データ 1 1 2 を取り出す。エラー検出ユニット 1 1 5 は、感度マスク・データを使用して、構成メモリ 1 2 0 の未使用部分をそのエラー検出計算から除外する。その結果、構成メモリの未使用部分で発生するソフト・エラーは、エラー検出計算に影響せず、したがって、エラー・フラグを立てることはない。これによって、感度マスク・データの大きさに応じて、構成メモリ 1 2 0 の未使用部分でのソフト・エラーから生じる偽陽性の発生が実質的に減少するか除去される。

【 0 0 1 8 】

図 2 に、本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出するシステムの詳細 2 0 0 を示す。エラー検出ユニット 2 1 5 は、制御ユニット 2 2 0、エラー検出コード・ジェネレータ 2 2 5、マスカ(masker)ユニット 2 3 0 を含む。この実施形態では、エラー検出ユニットが、プログラマブル・デバイスの構成メモリ 2 3 5 に格納された構成データを継続的に読み取り、テストする。これを行うために、制御ユニット 2 2 0 は、構成メモリ 2 3 5 に格納された構成データの一部分を取り出すコマンドを発行する。制御ユニット 2 2 0 は、構成デバイス 2 1 0 に格納された感度マスク・データ 2 1 2 の一部も取り出す。代替実施形態では、感度マスク・データ 2 1 2 を構成メモリ 2 3 5 の部分に格納する。その実施形態では、感度マスク・データ 2 1 2 自体をも、他の構成データをマスクするためのエラー検出計算に含めなければならない。感度マスク・データ 2 1 2 のその部分は、プログラマブル・デバイスの構成メモリ 2 3 5 に格納された構成データのうちで取り出される部分に対応する。もう 1 つの実施形態では、感度マスク・データ 2 1 2 を、構成データ 2 1 3 と異なるメモリに格納することができる。この実施形態では、感度マスク・データ 2 1 2 を、構成データ 2 1 3 に使用されるものと異なる入出力ピンおよび/または異なるメモリ・インターフェースを使用してプログラマブル・デバイスに通信することができる。

【 0 0 1 9 】

構成データの取り出された部分と感度マスク・データ 2 1 2 の対応する部分は、マスカ・ユニット 2 3 0 に向けられる。マスカ・ユニット 2 3 0 は、感度マスク・データを使用して、エラー検出計算への構成メモリの未使用部分の寄与をマスク・オフするか除去する。マスカ・ユニット 2 3 0 の出力は、エラー検出コード・ジェネレータ 2 2 5 に向けられ、エラー検出コード・ジェネレータ 2 2 5 は、チェックサム・コードまたは CRC コードなどのエラー検出計算を実行する。エラー検出コード・ジェネレータ 2 2 5 が、構成メモリ 2 3 5 内の構成データのすべてに関するエラー検出計算を完了したとき、得られるエラー訂正コードを制御ユニット 2 2 0 によって評価して、エラーが発生したかどうかを判定することができる。

【 0 0 2 0 】

一実施形態では、構成メモリ 2 3 5 の未使用部分に「 0 」の値がセットされる。構成メモリ 2 3 5 の使用部分には、プログラマブル・デバイスの所望の機能に応じて、「 0 」または「 1 」を設定される。感度マスク・データのうちで感度マスクの使用されている部分に対応する部分には、「 1 」がセットされ、感度マスク・データのうちで感度マスクの未使用部分に対応する部分には、「 0 」がセットされる。下で詳細に述べるように、感度マスク・データは、プログラマブル・デバイスの構成データの生成と共に生成することができる。

【 0 0 2 1 】

一実施形態では、マスカ・ユニット 2 3 0 は、取り出された構成データと対応する感度マスク・データとの間で、AND などのブール演算を適用する。取り出された構成データが、構成メモリ 2 3 5 の使用されている部分からのものである場合、対応する感度マスク・データは「 1 」になる。感度マスクからと、取り出された構成データとの「 1 」のブール AND は、構成データを未変更のままにする。マスカ・ユニット 2 3 0 は、得られるデータをエラー検出コード・ジェネレータ 2 2 5 に出力し、この場合、このデータは、未変

更の構成データである。

【 0 0 2 2 】

取り出された構成データが、構成メモリ 2 3 5 の未使用部分からのものである場合、対応する感度マスク・データは「 0 」になる。感度マスクからの「 0 」と取り出された構成データとのブール A N D は、常に「 0 」となる。通常、構成メモリ 2 3 5 の未使用部分には、「 0 」がセットされる。したがって、構成メモリ 2 3 5 の未使用部分に関するマスク・ユニット 2 3 0 からの結果の「 0 」データは、やはり「 0 」である。構成メモリ 2 3 5 の未使用部分でソフト・エラーが発生した場合、「 0 」が「 1 」に変化する。しかし、対応する感度マスク・データは、まだ「 0 」の値を有する。したがって、マスク・ユニットの出力は、依然として「 0 」になる。

10

【 0 0 2 3 】

マスク・ユニット 2 3 0 は、構成メモリ 2 3 5 の未使用部分からの構成データについて必ず「 0 」を出力するので、エラー検出計算の結果は、構成メモリ 2 3 5 の未使用部分でのソフト・エラーに関わりなく変更されない。したがって、構成メモリ 2 3 5 の未使用部分でのソフト・エラーからの偽陽性は実質的に減らされるか除去される。

【 0 0 2 4 】

図 3 A ~ 3 C に、本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出する際に偽陽性の発生を低減させるのに使用されるマスク・データの例示の配置を示す。図 3 A に、構成メモリ 3 0 5 の一部と感度マスク 3 1 0 の対応する部分を示す。この例では、感度マスクの各ビットが、構成メモリの一つのビットに対応する。構成メモリ 3 0 5 のビット 3 1 5 が未使用の場合、感度マスク 3 1 0 の対応するビット 3 1 7 に「 0 」がセットされる。同様に、構成メモリ 3 0 5 のビット 3 2 0 が、プログラマブル・デバイスの構成を指定するのに使用されている場合、感度マスク 3 1 0 の対応するビット 3 2 2 に「 1 」がセットされる。

20

【 0 0 2 5 】

図 3 B に、構成メモリ 3 2 5 の一部と感度マスク 3 3 0 の対応する部分を示す。この例では、感度マスクの各ビットが、構成メモリ 3 2 5 のビットの対に対応する。構成メモリ 3 2 5 のビット 3 3 1、3 3 2 が未使用の場合、感度マスク 3 3 0 の対応するビット 3 3 3 に「 0 」がセットされる。構成メモリ 3 2 5 のビット 3 3 4、3 3 5 が未使用の場合、感度マスク 3 3 0 の対応するビット 3 3 6 に「 0 」がセットされる。逆に、構成メモリ 3 2 5 のビット 3 3 7、3 3 8 がプログラマブル・デバイスの構成を指定するのに使用されている場合、感度マスク 3 3 0 の対応するビット 3 3 9 に「 1 」がセットされる。さらに、構成メモリのビットの対のうちの 1 つだけが使用されている場合、感度マスクの対応するビットに「 1 」をセットしなければならない。したがって、ビット 3 4 0 は未使用であるが、ビット 3 4 1 が使用されているので、感度マスク 3 3 0 のビット 3 4 2 には「 1 」がセットされる。図 3 B の例のさらなる実施形態では、構成メモリ・ビットの 1 つまたは複数の行や構成メモリ・ビットの 1 つまたは複数の列の長方形など、構成メモリの 2 次元領域のビットに感度ビットが対応する。

30

【 0 0 2 6 】

図 3 C に、構成メモリ 3 5 0 の一部と感度マスク 3 5 5 の対応する部分を示す。この実施形態では、感度マスクの各ビットが、特定の論理セル、機能ブロック、入出力ユニット、メモリ・ユニット、M A C ユニット、またはマルチプレクサなど、プログラマブル・デバイスのリソースに対応する。プログラマブル・デバイス構成が、プログラマブル・デバイスの所与のリソースを使用しない場合、このリソースに対応する感度マスク・ビットに「 0 」がセットされる。この実施形態では、各感度マスク・ビットが、基礎になるプログラマブル・デバイス・リソースに関連するビット数に応じて、構成メモリ 3 5 0 の可変個数のビットに対応することができる。たとえば、論理セル 3 6 5 の構成を指定する、構成メモリ 3 5 0 の 1 つまたは複数のビット 3 6 0 が使用されている場合、感度マスク 3 5 5 のビット 3 6 7 に「 1 」がセットされる。逆に、マルチプレクサ 3 7 5 の構成を指定する 1 つまたは複数のビット 3 7 0 と、入出力ユニット 3 8 5 の構成を指定する 1 つまたは複

40

50

数のビット380は、未使用であり、したがって、感度マスク355のビット377、387には「0」がセットされる。

【0027】

図4に、本発明の実施形態による、プログラマブル・デバイスの構成データ内でソフト・エラーを検出する方法400を示す。ステップ405で、エラー検出ユニットを初期化する。ステップ405は、エラー検出コード値をリセットするステップと、正しいチェックサムまたはCRC値など、所望のエラー検出結果をエラー検出ユニットにロードするステップを含むことができる。

【0028】

ステップ410で、感度マスク・データの一部を取り出す。一実施形態では、ステップ410で、構成デバイスから感度マスク・データを取り出す。もう1つの実施形態では、感度マスク・データが、プログラマブル・デバイス自体の中で、構成メモリの一部またはプログラマブル・デバイスの別のメモリ・ユニットのいずれかに格納されている。もう1つの実施形態では、感度マスク・データが、プログラマブル・デバイスの外部の、ある他のメモリに格納されている。

【0029】

ステップ415で、構成データのうちで、ステップ410で取り出された感度マスク・データに対応する部分を取り出す。ステップ420で、構成データのエラー評価を実行する。ステップ420の一実施形態では、上で説明したように、偽陽性の可能性を低減させるために、感度マスク・データを用いて、取り出された構成データをマスクする。ステップ420では、得られるマスクされた構成データに対してエラー検出計算を実行する。エラー検出計算の結果を、前に計算されたエラー検出動作と共に累積して、構成メモリ全体のエラー検出コードを判定する。

【0030】

ステップ425で、構成メモリ内の構成データのすべてが評価されたかどうかを判定する。そうでない場合は、方法400は、ステップ410に戻り、構成メモリの残りの部分についてステップ410から425を繰り返す。逆に、構成メモリ内の構成データのすべてを評価し終えた場合は、方法400はステップ430に進む。ステップ430では、エラー検出計算の結果を評価する。一実施形態では、ステップ430で、エラー検出計算の結果を所望のエラー検出結果と比較する。これらの2つの値が一致しない場合は、ソフト・エラーが発生しており、エラー・フラグ信号を送る。ステップ430に続いて、方法400を繰り返して、ソフト・エラーについて構成データを継続的に監視し、ソフト・エラーが検出された場合エラー・フラグを生成することができる。

【0031】

方法400の実施形態は、感度マスク・データに頻繁にアクセスする。感度マスク・データが、構成デバイス内など、プログラマブル・デバイスの外部に格納されている場合は、外部データ・バス・トラフィックの量に起因して、電力消費が増える場合がある。電力消費を低減させるために、本発明のもう1つの実施形態は、感度マスク・データ・アクセスの頻度を低減させる。

【0032】

図5に、本発明のさらなる実施形態による、プログラマブル・デバイスの構成データ内でソフト・エラーを検出する方法500を示す。ステップ505で、ステップ405に類似した形でエラー検出ユニットを初期化する。ステップ510で、プログラマブル・デバイスの構成メモリ内の構成データのすべてに対するエラー検出計算を実行する。ステップ510では、この計算を実行するのに感度マスク・データを全く使用しない。

【0033】

ステップ515で、エラー検出計算の結果を評価する。構成データ内でエラーが検出されない場合は、実施形態の方法500は、ステップ505に戻り、ソフト・エラーに関して構成メモリを監視する必要に応じて、ステップ505、510、515を繰り返す。

【0034】

逆に、ステップ515で、ソフト・エラーが発生したと判定される場合は、方法500はステップ520に進む。ステップ520は、前にステップ515で検出されたソフト・エラーが、構成メモリの使用されている部分または未使用部分のどちらで発生したかを判定するのに使用される。ステップ520では、感度マスク・データを使用して、プログラマブル・デバイスの構成メモリ内の構成データのすべてに対するエラー検出計算を実行する。一実施形態では、ステップ520は、方法400に似た形で実行される。

【0035】

ステップ520に続いて、ステップ525で、ステップ520の結果を評価して、ソフト・エラーが発生したかどうかを判定する。ステップ520の結果が、ソフト・エラーが発生したことを示す場合は、方法500は、ステップ530に進んでエラー・フラグを発行し、プログラマブル・デバイスの構成データを再ロードしなければならないことを示す。ステップ520の結果がソフト・エラーを検出しない場合は、ステップ515によって検出されたソフト・エラーは、構成メモリの未使用部分で発生した。したがって、このエラーを無視することができ、方法500は、構成データのさらなる監視のために、ステップ525からステップ505に進む。さらに、感度マスク・データが、潜在的なソフト・エラーの検出の後に限ってアクセスされるので、電力消費が減少する。

【0036】

図6に、本発明の実施形態を実装するのに適する例示のプログラマブル・デバイスを示す。プログラマブル・デバイス600は、論理アレイ・ブロック(LAB)605、610、615などの複数のLABを含む。デバイス600のLABは、行630、635、640、645に配置されるが、図6では原寸通りに図示されてはいない。各LABは、論理動作を実行するために、データを格納し、取り出すのにレジスタだけでなく、論理ゲートを使用する複数のプログラマブル論理セルとルックアップ・テーブルのいずれかまたは双方を使用する。LAB605に、論理セル620、621、622、623、624、625、626、27が詳細に示されている。論理セルは、図を明瞭にするために、図6の他のLABからは省略されている。一実施形態では、1つのLAB内の論理セルの配置と行内のLABの配置が、プログラマブル・スイッチング回路の構成可能接続の階層システムを提供する。LAB内の論理セルの間の接続、同一行内の異なるLAB内のセルの間の接続、異なる行内のLAB内のセルの間の接続が必要とするリソースが徐々に多くなる。

【0037】

LAB内に配置された論理セルの他に、プログラマブル・デバイス600は、積和演算ブロック(MAC)655やランダム・アクセス・メモリ・ブロック(RAM)660などの特殊化された機能ブロックをも含む。プログラマブル・デバイスの構成は、少なくとも一部には、構成メモリ675に格納された構成データによって指定される。構成データは、論理セルの機能を定義するルックアップ・テーブルの値と、入力、出力、論理セル、機能ブロックの間で信号をルーティングするために構成可能スイッチング回路によって使用されるマルチプレクサや他のスイッチング・デバイスのための制御信号の値と、プログラマブル・デバイスやその類別された機能ブロックの動作モードと論理セルなどのプログラマブル・デバイスの構成の他の態様を指定する値とを含むことができる。構成メモリ675は、図6ではモノリシック・ユニットとして図示されているが、一部のプログラマブル・デバイスでは、構成メモリ675が、プログラマブル・デバイス上のある範囲の位置に物理的に分散される。これらのタイプのプログラマブル・デバイスでは、構成メモリの諸部分が、プログラマブル・デバイスの、論理セル内、機能ブロック内、構成可能スイッチング回路内にあることが可能である。

【0038】

図を明瞭にするために、プログラマブル・デバイス600のうちで図6に示された部分には、少数の論理セル、LAB、機能ブロックだけが含まれている。通常のプログラマブル・デバイスには、数千個または数万個のこれらの要素が含まれる。一部の実装では、上述のエラー検出ユニットを、専用の機能ブロックとして実装することができる。他の実施

10

20

30

40

50

形態では、エラー検出ユニットのすべてまたは一部分を、プログラマブル・デバイス 600 の論理セルや他のプログラマブル・リソースを使用して実装することもできる。

【0039】

図 7 に、本発明の実施形態と共に使用される構成データを作成するのに適する例示のコンパイル処理 800 を示す。コンパイル処理 800 は、ユーザ設計を、そのユーザ設計を実装するためにプログラマブル・デバイスを構成するように適合されたプログラマブル・デバイス構成に変換する。抽出フェーズ 805 では、たとえばハードウェア記述言語で表されたユーザ設計の記述を、レジスタ・トランスファ層記述に変換する。

【0040】

合成フェーズ 810 では、ユーザ設計のレジスタ・トランスファ層記述を一組の論理ゲートに変換する。合成フェーズ 810 の実施形態では、同等な論理ゲートの間で選択して、上で説明したようにソフト・エラーに対する抵抗を改善することができる。テクノロジー・マッピング・フェーズ 815 では、一組の論理ゲートをアトムのセットに副分割する。このアトムは、プログラマブル・デバイスの論理セルまたは他の機能ブロックの機能と一致する論理ゲートのグループである。所与のユーザ設計を、そのユーザ設計を実装するのに使用されるプログラマブル・デバイスの基礎になるハードウェアに応じて、アトムの、任意の個数の異なるセットに変換することができる。

【0041】

テクノロジー・マッピング・フェーズ 815 に続いて、クラスタ・フェーズ 820 では、関連するアトムを一緒にクラスタにグループ化する。配置フェーズ 825 では、アトムのクラスタをプログラマブル・デバイス上の位置に割り当てる。ルート・フェーズ 830 では、ユーザ設計を実装するアトムを接続するのに使用される、プログラマブル・デバイスの構成可能スイッチング回路の構成を決定する。

【0042】

遅延アノテータ(delay annotator)フェーズ 835 では、プログラマブル・デバイスのタイミング・モデルを使用して、アトムのセットとそれらに関連する構成可能スイッチング回路内の接続に関する信号遅延を判定する。タイミング分析フェーズ 840 では、たとえばユーザ設計の一部が最大の信号遅延を有することを判定することによって、ユーザ設計を実装するときのプログラマブル・デバイスの最大動作速度を判定する。

【0043】

アセンブラ・フェーズ 845 では、ユーザ設計を実装するのに使用される論理セルのそれぞれの構成と論理セルを接続するのに使用される構成可能スイッチング回路の構成を含む、ユーザ設計を実装するプログラマブル・デバイスの構成を指定する構成情報のセットを生成する。一実施形態では、アセンブラ・フェーズ 845 で、構成データに対応する感度マスク・データも生成する。この実施形態では、アセンブラ・フェーズで、構成メモリのうちでユーザ設計によって使用される部分を識別し、それ相応に感度マスク・データを設定する。アセンブラ・フェーズ 845 では、構成情報を構成ファイルに書き込むことができ、その後、この構成ファイルを使用して、ユーザ設計のインスタンスを実装するために 1 つまたは複数のプログラマブル・デバイスを構成することができる。

【0044】

添付文書を読んだ後に、当業者は、さらなる実施形態を思い浮かべることができる。たとえば、本発明をプログラマブル・デバイスを参照して説明したが、本発明は、標準 ASIC、ストラクチャード ASIC、ゲート・アレイ、一般的なデジタル論理デバイスを含む、ソフト・エラーに対してデータ保全性を保つ必要があるすべてのタイプのデジタル・デバイスに同等に適用可能である。他の実施形態では、上で開示した発明のセット合せまたは副セット合せを有利に生成することができる。本アーキテクチャのブロック図と流れ図は、理解を容易にするためにグループ化されている。しかし、ブロックのセット合せ、新たなブロックの追加、ブロックの再配置などが、本発明の代替実施形態で企図されていることを理解されたい。

【0045】

したがって、本明細書と図面は、制限的な意味ではなく例示的な意味で顧慮されなければならない。しかし、請求項に示された本発明の広義の趣旨および範囲から逸脱せずに、これに対してさまざまな修正および変更を加えることができることは明白であろう。

【図面の簡単な説明】

【0046】

【図1】本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出するシステムを示す図である。

【図2】本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出するシステムの詳細を示す図である。

【図3A】本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出する際に偽陽性の発生を低減させるのに使用される感度マスク・データの例示の配置を示す図である。

10

【図3B】本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出する際に偽陽性の発生を低減させるのに使用される感度マスク・データの例示の配置を示す図である。

【図3C】本発明の実施形態による、プログラマブル・デバイスでソフト・エラーを検出する際に偽陽性の発生を低減させるのに使用される感度マスク・データの例示の配置を示す図である。

【図4】本発明の実施形態による、プログラマブル・デバイスの構成データ内でソフト・エラーを検出する方法を示す図である。

20

【図5】本発明のもう1つの実施形態による、プログラマブル・デバイスの構成データ内でソフト・エラーを検出する方法を示す図である。

【図6】本発明の実施形態を実装するのに適する例示のプログラマブル・デバイスを示す図である。

【図7】本発明の実施形態と共に使用される構成データおよびマスク・データを作成するのに使用される例示のコンパイル処理を示す図である。


【符号の説明】

【0047】


200 システムの詳細、210 構成デバイス、212 感度マスク・データ、213 構成データ、215 エラー検出ユニット、220 制御ユニット、225 エラー検出コード・ジェネレータ、230 マスカ・ユニット、235 構成メモリ

30


【図 1】




【図 2】




【図 3 A】




【図 3 B】



【図 3 C】




【図 4】




405 エラー検出ユニットを初期化する
 410 感度マスク・データを取り出す
 415 感度マスク・データに対応する構成データを取り出す
 420 エラー評価を実行する
 425 構成メモリのすべてを評価したか
 430 エラー検出計算結果を評価する

【図 5】




505 エラー検出ユニットを初期化する
 510 感度マスク・データなしで構成データに対するエラー検出計算を実行する
 515 潜在的なエラーが発生したか
 520 感度マスク・データを用いて構成データに対するエラー検出計算を実行する
 525 潜在的なエラーが発生したか
 530 エラー・フラグを送出する

【図 6】



【図 7】



フロントページの続き

- (72)発明者 ロバート・ブレーク
アメリカ合衆国・95070・カリフォルニア州・サトガ・オールド ウッド ロード・143
94
- (72)発明者 リチャード・ジイ・クリフ
アメリカ合衆国・94022・カリフォルニア州・ロスアルトス・ミドルバリー レーン・6
- (72)発明者 スリニバス・ティ・レディ
アメリカ合衆国・94539・カリフォルニア州・フレモント・カメラア コート・2289

審査官 中野 裕二

- (56)参考文献 米国特許第06553523(US, B1)
特開2006-221334(JP, A)
特開平11-161559(JP, A)
特開平10-146437(JP, A)

- (58)調査した分野(Int.Cl., DB名)
G06F 12/16