

公告本

406399

申請日期	86.12.5
案號	86118271
類別	Int. Cl. ⁶ H01L 27/10

A4
C4

(以上各欄由本局填註)

發明專利說明書

406399

一、發明 名稱	中文	不同電路可共用之限流電路及方法
	英文	CURRENT LIMITING CIRCUIT AND METHOD THAT MAY BE SHARED AMONG DIFFERENT CIRCUITRY
二、發明 人	姓名	可馬克 Marco Corsi
	國籍	英國籍
三、申請人	住、居所	美國德州波蘭諾市維洛區八八〇四號 8804 Vernon Court, Plano, TX. 75025, USA
	代表人姓名	郝威廉(William E. Hiller)

裝

訂

線

406399

(由本局填寫)

承辦人代碼：

大類：

I P C分類：

A6

B6

本案已向：

美國(地區) 申請專利，申請日期：西元1996年 案號：60/032,968，☒有 ☐無主張優先權
12月13日

有關微生物已寄存於：

，寄存日期：

，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明(1)

發明背景

1. 發明範圍

本發明有關於限流電路與方法之改良，尤其有關於限流電路與方法之改良，其可用於RS485型之類電路中。

2. 背景說明

許多電路是以不同時導通的至少2個通道或部分建構的，雖然這種電路有許多種類，一類這種電路是根據所謂RS485標準而設計，這種電路例如可具有2或多個驅動器以異相輸出源與／或沉。

這種驅動器例如包括其中設置2個驅動器之高測驅動器電路，而在任一時間僅有一驅動器將電流送入另一電路或應用。在一些電路中也可包括其中設置2個驅動器級之低測驅動器，以接收一應用電流；惟，僅操作一級以便在任一時間導通。在這一類的一些電路中都設置高與低測驅動器，在這些例子，任一時間中2個高測驅動器中僅有一個是導通，而2個低測驅動器中僅有一個是導通。此外雖然以基本觀點來看僅說明一單級，要了解的是本文中這類電路中的典型電路具有附屬於單一積體電路裝置的許多級。

在許多應用中需要這類電路，因而期望提供在電路中提供限流功能，通常為了提供這種限流功能，要在電路的各驅動器中提供限流電路，因此在上述具有2個高測驅動器與2個低測驅動器之這類電路中需要4個限流電路。當電路整合在單石積體電路晶片中時，限流功能佔據大量供積體電路元件使用的晶片面積，此外當各驅動器設置這種限

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(二)

流電路時，靜電流的需求會很顯著。

因此需要一種提供限流功能之方法與電路，以極小的積體電路晶片面積需求供這類電路使用，該電路中設置多個電流驅動器電路，惟其輸出與／或汲取至少部分異相輸出電流。

發明之概述

因此由上觀之，本發明之目的是提供一種電路及方法以減少實施 RS485 功能之類所需之有源電路量。

本發明之另一目的是提供一種上述類型之電路及方法，以減少大晶片的必要大小。

本發明之另一目的是提供一種上述類型之電路及方法，以減少靜電流需求。

本發明之另一目的是提供一種上述類型之電路及方法，以便於 RS485 之類驅動器電路應用中的低與高測驅動器電路之間共用。

由以下本發明之詳細說明並配合附圖與後附申請專利範圍，即可明了本發明之這些與其他目標、特徵與優點。

因此根據本發明之廣泛特點，在具有至少 2 個輸出驅動器之電路中提供限制輸出電流之電路，該電路包括電流源與第一電流鏡，第一電流鏡具有連接之第一測以感測輸出驅動器中的電流，並具有接至電流源之第二測。輸出驅動器中電流的大小在第二測與電流源之間之接點產生正比電壓，第一與第二控制電晶體互連以提供控制電流以控制驅動器之各輸出電流，連接第一與第二控制電晶體以接收輸

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(3)

入信號以傳送控制電流。提供電路並根據該正比電壓以修正送入第一與第二控制電晶體之控制電流。

在一實例中，各驅動器包括一電流鏡，具有一連接測以感測來自驅動器之輸出電流，與另一連接測以鏡射輸出電流至第一電流鏡之第一測。

根據本發明之另一廣泛特點，在具有至少2個輸出驅動器之電路中提供限制輸出電流之電路，以產生第一與第二異相輸出電流。該電路包括第一與第二驅動電晶體，及第一與第二控制電晶體，其分別串接至第一與第二驅動電晶體。複製驅動電晶體與複製控制電晶體也串接，該串接序列以電流鏡關係與第一及第二驅動電晶體以及與第一及第二控制電晶體連接。連接電流源以建立通過複製驅動器與複製控制電晶體之電流，並連接驅動電流提供電晶體以便根據複製驅動電晶體中之電流，而提供驅動電流至第一與第二驅動電晶體及複製驅動電晶體。根據本發明之另一廣泛特點而顯示一驅動器電路，其包括第一與第二輸出驅動器以產生第一與第二異相輸出電流，而第一電路則由第一與第二輸出驅動器共用以限制第一與第二異相輸出電流之電流大小。驅動器電路也包括第三與第四輸出驅動器以產生第三與第四異相輸出電流，而第二電路則由第三與第四輸出驅動器共用以限制第三與第四異相輸出電流之電流大小。第一與第二輸出驅動器是高測驅動器電路，而第三與第四輸出驅動器是低測驅動器電路。根據本發明之另一廣泛特點而顯示一種方法，以便在具有至少2個輸出驅動器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

泉

五、發明說明(4)

之電路中限制輸出驅動電流以產生第一與第二異相輸出電流，該方法包括連接第一電路至第一與第二輸出驅動器之步驟，以偏壓至少2個輸出驅動器以限制第一與第二異相輸出電流之電流大小。

附圖之簡單說明

以附圖來說明本發明，其中：

圖1是典型高測驅動電路之電氣示意圖，其設置有根據本發明較佳實施例之電路與方法的限流電路。

圖2低測驅動電路之電氣示意圖，其包括根據本發明較佳實施例之限流電路與方法。

在各圖中用相同數字表示相同或類似元件。

較佳實施例之詳細說明

本發明之電路與方法特別適用於其中設置多個驅動器的那種電路，惟其中任何時間僅有一部分驅動電路開啟，特別適用於本發明的這種驅動電路的例子是一種稱為RS485電路的，雖然本發明的原理也適用於本文的它種電路。因為任何時間僅有一部分驅動器開啟，本發明的限流電路可在驅動器的二測之間共用，這導致實施本發明所需的晶片大小減小以及元件數目減少。

圖1是高測驅動電路10之電氣示意圖，其設置有根據本發明較佳實施例之限流電路與方法，例如電路10是所謂RS485驅動電路的一部分，包括2個輸出電路12與14，其分別在輸出點16與18上提供輸出電流。輸出驅動電路12包括2個NPN電晶體20與22，而輸出驅動器14包括

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(5)

2 個 NPN 電晶體 24 與 26，各輸出驅動器 12 與 14 的 NPN 電晶體 20 與 24 透過蕭特基二極體 38 而提供輸出電流，很明顯的，各輸出點 16，18 上的輸出是配置成異相。

點 16 與 18 上傳送的輸出電流分別由電流鏡 NPN 電晶體 22 與 26 感測，各感測電晶體 22 與 26 接至電流鏡 28 的第一測上的 PNP 電晶體 30。換言之電流源 34 接至電流鏡 28 的第二測上的 PNP 電晶體 32。

透過驅動器 12 的驅動電晶體 20 與 22 的傳導電流控制是由 PMOS 電晶體 40 控制，類似的，透過驅動器 14 的驅動電晶體 24 與 26 的導通電流的控制是由 PMOS 電晶體 42 控制。PMOS 電晶體 42 的閘極直接接至電路的輸入 46，而 PMOS 電晶體 40 的閘極接至倒相器 RS485 的輸出以便將輸入 46 的信號倒相到電路 10。因此異相驅動 PMOS 電晶體 40 與 42 以便任何時間僅有一驅動電路 12 或另一驅動電路 14 會導通。

由 PMOS 電晶體 48 提供流過 PMOS 電晶體 40 與 42 的電流，該 PMOS 電晶體 40 與 42 分別提供驅動電晶體 20 與 22，及 24 與 26 的基極驅動電流，而 PMOS 電晶體 48 則由蕭特基二極體 50 接至 V_{cc} 軌 36。PMOS 電晶體 48 的閘極經由 PNP 電晶體 32 的集極的接點而接至電流源 34。

操作時可看出當電流流過 NPN 電晶體 20 或 24 中的任一者時，其導通電流會增加，而點 52 的電壓也開始上升到 V_{cc} ，點 52 的上升電壓則將 PMOS 電晶體 48 的導通截止，其又減少選取 PMOS 電晶體 40 或 42 提供給選取驅動電晶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(6)

體 20 與 22 或 24 與 26 的基極驅動電流。

圖 2 是低測驅動電路之電氣示意圖，其包括根據本發明較佳實施例之限流電路與方法。電路 60 包括 2 個低測驅動器 62 與 64 以便於各輸出點 66 與 68 上提供輸出。驅動電路 62 包括由蕭特基二極體 70，NPN 電晶體 72，與 NMOS 電晶體 74 提供的電流路徑，並串接於第一輸出點 66 與接地匯流排 76 之間。PNP 電晶體 78 提供崩潰保護鉗位以防止電晶體 72 的基射極接面崩潰。

類似的，低測驅動電路 64 包括一電流路徑，其包括：蕭特基二極體 80，NPN 電晶體 82，與 NMOS 電晶體 84，並串接於第二輸出點 68 與接地匯流排 76 之間。PNP 電晶體 86 提供崩潰保護鉗位以防止電晶體 82 的基射極接面崩潰。

包含 NPN 電晶體 100 與 NMOS 裝置 102 的電路取代驅動電晶體 72 與 82 及其各自控制電晶體 74 與 84。電流源提供電流至複製電晶體 101 與 102，將電壓加在點 104 上的電晶體 102 閘極以確保電晶體 102 是偏壓導通，電壓 ON 大致上是將電晶體導通所需的邏輯電壓。

提供偏壓電晶體 108 以供給基極偏壓電流至驅動電晶體 72 與 82 及複製電晶體 100，NPN 電晶體 88 接在 V_{dd} 與電阻器 90(其另一端接地)之間，而基極接至電流源 101 與複製電晶體 100 之間的點 89，因此分別經由各自的蕭特基二極體 92，94，與 108 而供給電流至驅動電晶體 72 與 82 及複製電晶體 100，並受通過複製電晶體 100 與 102 的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

電流大小控制。此外 NPN 驅動電晶體 72 與 82 的基極接至各自的電流源 96 與 98，而複製電晶體 100 的基極接至電流源 106。

輸入輸入端 110 的電路直接接至 NMOS 電晶體 74 的閘極，並經由倒相器 112 而接至 NMOS 電晶體 84 的閘極，因此可看出大致上是異相驅動著驅動電路 62 與 64。

操作時可看出電流源 101 供給的電流 I 控制了驅動電晶體 72 與 82 中的電流大小，尤其是驅動電晶體 72 與 82 及其各自控制電晶體 74 與 84 大致上連接成電流鏡以鏡射複製電路中的電流，該電路包括電晶體 100 與 102。

該注意的是電流源 86 與 96 實質上相同而電流源 106 最好也相同，惟電流源 106，NPN 電晶體 100 與 NMOS 電晶體 102 的大小可改變以具有不同的已知比例，該比例是相對於驅動電路 62 與 64。

雖然已用一定程度的特殊範例來說明本發明，惟要了解的，本發明是以例子來說明，因此熟於此技術者可在不偏離申請專利範圍之精神與範圍下，可作合併與元件配置的許多變化。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要 (發明之名稱: 不同電路可共用之限流電路及方法)

一種在具有至少 2 個輸出驅動器(12, 14)之電路中限制輸出電流之電路(10)及方法, 在輸出(16, 18)上產生第一與第二異相輸出電流, 包括電流源(34)與第一電流鏡(28)。第一電流鏡(28)具有連接之第一測(30)以感測輸出驅動器中之電流, 並具有接至電流源(34)之第二(32)。輸出驅動器(12, 14)中電流的大小在第二測(32)與電流源(34)間之接點(52)產生正比電壓, 第一與第二控制電晶體(40, 42)互連以提供控制電流以控制驅動器(12, 14)之各輸出電流, 連接第一與第二控制電晶體(40, 42)以接收輸入信號(46)以傳送控制電流。提供電路(48)並根據該正比電壓以修正送入第一與第二控制電晶體(40, 42)之控制電流。

英文發明摘要 (發明之名稱: CURRENT LIMITING CIRCUIT AND METHOD THAT MAY BE SHARED AMONG DIFFERENT CIRCUITRY)

A circuit (10) and method for limiting output currents in a circuit having at least two output drivers (12, 14) with outputs (16, 18) on which first and second out-of-phase output currents are produced includes a current source (34) and a first current mirror (28). The first current mirror (28) has a first side (30) connected to sense a current in the output drivers and has a second side (32) connected to the current source (34). A magnitude of the current in the output drivers (12, 14) produces a proportional voltage at a connection (52) between the second side (32) and the current source (34). First and second control transistors (40, 42) are each connected to provide a control current to control respective output currents of the drivers (12, 14), the first and second control transistors (40, 42) being connected to receive an input signal (46) to pass the control current. A circuit (48) is provided for modifying the control current to the first and second control transistors (40, 42) according to the proportional voltage.

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

六、申請專利範圍

專利申請案第 86118271 號
ROC Patent Appln. No.86118271
修正之申請專利範圍中文本 - 附件一
Amended Claims in Chinese - Encl. I
(民國 89 年 5 月 5 日送呈)
(Submitted on May 5, 2000)

1. 一種在具有至少 2 個輸出驅動器之電路中限制輸出電流之電路，以產生第一與第二異相輸出電流，該電路包括：
一電流源；
第一電流鏡，具有連接以感測該輸出驅動器中電流之第一測，及具有接至該電流源之第二測，其中該輸出驅動器中之該電流大小在該第二測與該電流源間之接點產生正比電壓；
第一與第二控制電晶體，互連以提供控制電流以控制該驅動器之各輸出電流，連接該第一與第二控制電晶體以接收輸入信號以傳送控制電流；及
一電路，根據該正比電壓而修正送入該第一與第二控制電晶體之控制電流。
2. 如申請專利範圍第 1 項之電路，其中各該驅動器包括一電流鏡，具有一連接測以感測來自驅動器之輸出電流，及另一連接測以鏡射該輸出電流至該第一電流鏡之該第一測。
3. 如申請專利範圍第 1 項之電路，其中該電路根據該正比電壓而修正送入該第一與第二控制電晶體之控制電流，該電路包含一 MOS 電晶體，具有一閘極接至該正比電

六、申請專利範圍

專利申請案第 86118271 號
ROC Patent Appln. No.86118271
修正之申請專利範圍中文本 - 附件一
Amended Claims in Chinese - Encl. I
(民國 89 年 5 月 5 日送呈)
(Submitted on May 5, 2000)

1. 一種在具有至少 2 個輸出驅動器之電路中限制輸出電流之電路，以產生第一與第二異相輸出電流，該電路包括：
一電流源；
第一電流鏡，具有連接以感測該輸出驅動器中電流之第一測，及具有接至該電流源之第二測，其中該輸出驅動器中之該電流大小在該第二測與該電流源間之接點產生正比電壓；
第一與第二控制電晶體，互連以提供控制電流以控制該驅動器之各輸出電流，連接該第一與第二控制電晶體以接收輸入信號以傳送控制電流；及
一電路，根據該正比電壓而修正送入該第一與第二控制電晶體之控制電流。
2. 如申請專利範圍第 1 項之電路，其中各該驅動器包括一電流鏡，具有一連接測以感測來自驅動器之輸出電流，及另一連接測以鏡射該輸出電流至該第一電流鏡之該第一測。
3. 如申請專利範圍第 1 項之電路，其中該電路根據該正比電壓而修正送入該第一與第二控制電晶體之控制電流，該電路包含一 MOS 電晶體，具有一閘極接至該正比電

六、申請專利範圍

壓，及具有一導通路徑在供給電壓與該第一及第二控制電晶體之間。

4. 一種在具有至少 2 個輸出驅動器之電路中限制輸出電流之電路，以產生第一與第二異相輸出電流，該電路包括：
第一與第二驅動電晶體；
第一與第二控制電晶體，其分別串接至該第一與第二驅動電晶體；
一複製驅動電晶體與一複製控制電晶體也串接，該串接序列以電流鏡關係與該第一及第二驅動電晶體以及與該第一及第二控制電晶體連接；
一連接電流源，以建立通過該複製驅動器與該複製控制電晶體之電流；及
一連接驅動電流提供電晶體，根據該複製驅動電晶體中之電流而提供驅動電流至該第一與第二驅動電晶體及該複製驅動電晶體。
5. 如申請專利範圍第 4 項之電路，其中該第一與第二驅動電晶體及該複製驅動電晶體係雙極電晶體。
6. 如申請專利範圍第 5 項之電路，其中該第一與第二控制電晶體及該複製控制電晶體係 MOS 電晶體。
7. 一種驅動電路，包含：
第一與第二輸出驅動器，以產生第一與第二異相輸出電流；及
第一電路，由該第一與第二輸出驅動器共用以限制該第

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

六、申請專利範圍

- 一與第二異相輸出電流之電流大小。
8. 如申請專利範圍第 7 項之驅動器電路，更包含：
- 第三與第四輸出驅動器，以產生第三與第四異相輸出電流；及
- 第二電路，由該第三與第四輸出驅動器共用以限制該第三與第四異相輸出電流之電流大小。
9. 如申請專利範圍第 8 項之電路，其中該第一與第二輸出驅動器係高測驅動器電路，而該第三與第四輸出驅動器係低測驅動器電路。
10. 如申請專利範圍第 7 項之電路，其中各該第一與第二驅動器包含一電流鏡，具有一連接測以感測來自驅動器之輸出電流，及另一連接測以產生一驅動器電流鏡以鏡射該輸出電流。
11. 如申請專利範圍第 7 項之電路，其中該第一電路由該第一與第二輸出驅動器共用以限制該第一與第二異相輸出電流之電流大小，該第一電路包含一電流鏡，具有一連接測以接收驅動器電流鏡，及具有另一測接至電晶體以修正送入該第一與第二驅動器之驅動電流。
12. 如申請專利範圍第 11 項之電路，其中該電晶體，修正送入該第一與第二驅動器之驅動電流，包含一 MOS 電晶體。
13. 如申請專利範圍第 7 項之電路，其中該第一與第二輸出驅動器係在 RS485 電路中連接。

六、申請專利範圍

14. 一種在具有至少 2 個輸出驅動器之電路中限制輸出驅動電流以產生第一與第二異相輸出電流之方法，該方法包含以下步驟：
- 連接第一電路至該第一與第二輸出驅動器以偏壓該至少 2 個輸出驅動器，以限制該第一與第二異相輸出電流之電流大小。
15. 如申請專利範圍第 14 項之方法，更包含：
- 鏡射該第一與第二異相輸出電流以產生第一與第二電流鏡；及
- 將該第一與第二電流鏡當成偏壓使用以限制該第一與第二異相輸出電流之電流大小。
16. 如申請專利範圍第 15 項之方法，其中該步驟連接第一電路至該第一與第二輸出驅動器以偏壓該至少 2 個輸出驅動器，以限制該第一與第二異相輸出電流之電流大小，包含連接一電晶體至該第一與第二輸出驅動器以提供偏壓電流至該至少 2 個輸出驅動器，以限制該第一與第二異相輸出之電流大小。
17. 如申請專利範圍第 16 項之方法，其中該步驟將該第一與第二電流鏡當成偏壓使用，以限制該第一與第二異相輸出電流之電流大小，包含鏡射第一與第二以控制該電晶體以提供一偏壓電流至該至少 2 個輸出驅動器，以限制該第一與第二異相輸出之電流大小。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

406399

TI-20901P
1 of 1

