



(12) 发明专利

(10) 授权公告号 CN 102792279 B

(45) 授权公告日 2016.06.01

(21) 申请号 201080053168.9

(22) 申请日 2010.11.17

(30) 优先权数据

61/262,704 2009.11.19 US

12/780,588 2010.05.14 US

(85) PCT国际申请进入国家阶段日

2012.05.18

(86) PCT国际申请的申请数据

PCT/US2010/057089 2010.11.17

(87) PCT国际申请的公布数据

W02011/063031 EN 2011.05.26

(73) 专利权人 高通股份有限公司

地址 美国加利福尼亚州

(72) 发明人 L·许 V·K·卡达嘎啦

(74) 专利代理机构 上海专利商标事务所有限公
司 31100

代理人 亓云

(51) Int. Cl.

G06F 11/34(2006.01)

(56) 对比文件

US 2007/0288728 A1, 2007.12.13, 说明书第
[0001]-[0002]、[0012]-[0067]段,附图1-5.

US 2005/0198635 A1, 2005.09.08, 摘要、说
明书第 [0007]-[0013]、[0025]、[0030]-[0037]
段,附图1-3.

US 7421592 B1, 2008.09.02, 摘要、说明书第
2栏第51行-第4栏第18行、第5栏第5行-第
9栏第49行、第11栏第9-44行,附图2,4,5.

CN 1193144 A, 1998.09.16, 全文.

US 2007/0061521 A1, 2007.03.15, 全文.

审查员 林坚


权利要求书2页 说明书9页 附图6页

(54) 发明名称

用于测量多线程处理器的性能的方法和装置

(57) 摘要

公开了用于测量多线程处理器的性能的方法和装置。该方法和装置通过在预定时段期间在多线程处理器的个体线程中执行空闲任务来确定该多线程处理器的负载。该空闲任务被配置成在没有其他任务正在这些线程上运行时循环并运行。对空闲任务在这些预定时段中的每个预定时段上在每个线程上的循环执行进行计数。随后,可以从这些计数来确定该多线程处理器的这些线程中的每个线程的负载。该负载可被用来逐渐形成随后可被实时显示的处理器概况。



1. 一种用于确定多线程处理器的负载的方法,该方法包括:

在至少一个预定时段期间在所述多线程处理器的至少一个线程中执行至少一个空闲任务,所述空闲任务被配置成在没有其他任务正在所述至少一个线程上运行时循环并运行;

确定对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的至少一个计数,其中确定对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的所述至少一个计数进一步包括:

形成空闲任务计数阵列,所述空闲任务计数阵列包括关于在多个预定时段上的每个预定时段期间在一个或多个线程中所执行的每个空闲任务的每个计数的条目;以及

基于对循环执行次数的所述至少一个计数来确定所述多线程处理器的所述至少一个线程的负载。

2. 如权利要求 1 所述的方法,其特征在于,进一步包括:

基于所测得的负载来确定所述多线程处理器的性能概况。

3. 如权利要求 2 所述的方法,其特征在于,进一步包括:

针对所述多线程处理器的一个或多个线程中的每个线程显示所述性能概况。

4. 如权利要求 1 所述的方法,其特征在于,进一步包括:

强制所述多线程处理器进入在其中没有任务在所述一个或多个线程中被执行的空闲操作中;

在至少一个线程中执行所述至少一个空闲任务;以及

确定在所述多线程处理器被强制进入了空闲操作中时所述空闲任务在至少一个预定时段上在所述至少一个线程中的执行的最大计数值。

5. 如权利要求 4 所述的方法,其特征在于,进一步包括:

通过演算对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的所述至少一个计数与所述最大计数值的比值来确定所述多线程处理器的性能概况。

6. 如权利要求 1 所述的方法,其特征在于,进一步包括:

确定在预定采样时段上所述处理器的所有线程均空闲的多线程处理器周期数目;

确定在所述预定采样时段期间发生的多线程处理器周期总数;以及

基于所确定的所述处理器的所有线程均空闲的多线程处理器周期数目与所确定的多线程处理器周期总数的比值来推导所述多线程处理器的性能概况。

7. 如权利要求 6 所述的方法,其特征在于,进一步包括:

针对所述多线程处理器的一个或多个线程全体显示所述性能概况。

8. 一种用于确定多线程处理器的负载的设备,包括:

用于在至少一个预定时段期间在所述多线程处理器的至少一个线程中执行至少一个空闲任务的装置,所述空闲任务被配置成在没有其他任务正在所述至少一个线程上运行时循环并运行;

用于确定对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的至少一个计数的装置,其中所述用于确定对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的所述至少一个计数的装置进一步包括:

用于形成空闲任务计数阵列的装置,所述空闲任务计数阵列包括关于在多个预定时段

上的每个预定时段期间在一个或多个线程中所执行的每个空闲任务的每个计数的条目；
以及

用于基于对循环执行次数的所述至少一个计数来确定所述多线程处理器的所述至少一个线程的负载的装置。

9. 如权利要求 8 所述的设备,其特征在於,进一步包括:

用于基于所测得的负载来确定所述多线程处理器的性能概况的装置。

10. 如权利要求 9 所述的设备,其特征在於,进一步包括:

用于针对所述多线程处理器的一个或多个线程中的每个线程显示所述性能概况的装置。

11. 如权利要求 8 所述的设备,其特征在於,进一步包括:

用于强制所述多线程处理器进入在其中没有任务在所述一个或多个线程中被执行的空闲操作中的装置;

用于在至少一个线程中执行所述至少一个空闲任务的装置;以及

用于确定在所述多线程处理器被强制进入了空闲操作中时所述空闲任务在至少一个预定时段上在所述至少一个线程中的执行的最大计数值的装置。

12. 如权利要求 11 所述的设备,其特征在於,进一步包括:

用于通过演算对所述至少一个空闲任务在所述至少一个预定时段上的循环执行的所述至少一个计数与所述最大计数值的比值来确定所述多线程处理器的性能概况的装置。

13. 如权利要求 8 所述的设备,其特征在於,进一步包括:

用于确定在预定采样时段上所述处理器的所有线程均空闲的多线程处理器周期数目的装置;

用于确定在所述预定采样时段期间发生的多线程处理器周期总数的装置;以及

用于基于所确定的所述处理器的所有线程均空闲的多线程处理器周期数目与所确定的多线程处理器周期总数的比值来推导所述多线程处理器的性能概况的装置。

14. 如权利要求 13 所述的设备,其特征在於,进一步包括:

用于针对所述多线程处理器的一个或多个线程全体显示所述性能概况的装置。

用于测量多线程处理器的性能的方法和装置

[0001] 优先权要求

[0002] 本专利申请要求于 2009 年 11 月 19 日提交的题为“METHODS AND APPARATUS FOR PERFORMANCE PROFILING OF A MULTI-THREAD PROCESSOR(用于多线程处理器的性能概况剖析的方法和装置)”的临时申请 No. 61/262, 704 的优先权, 其已转让给本申请受让人并通过援引明确纳入于此。

[0003] 背景

[0004] 领域

[0005] 本公开一般涉及用于测量多线程处理器的性能的方法和装置, 并且尤其涉及用于在每线程的基础上并针对各种使用和数据率来对诸如无线设备之类的设备中的多线程处理器进行负载测量和性能概况剖析的方法和装置。

[0006] 背景

[0007] 在诸如无线设备之类的设备中, 对无线通信藉以运行的处理器的性能概况剖析是重要的。对处理器性能概况剖析和测量能够提供对设计最优化的洞察以及为设计调试提供便利的工具。此类概况剖析的结果可被用于在利用该处理器的设备(诸如在一个示例中为无线设备)中进行资源管理。如果概况剖析是以实时方式执行的, 那么此类资源管理可以是动态的且灵活的。一个示例是基于处理器负载的通信流量控制, 该处理器负载则是基于性能概况剖析来测量的。

[0008] 随着无线技术的演进, 需要在无线设备或手持式设备中实现许多尖端的移动特征和高数据率。无线设备的处理器技术因此也在演进。例如, 对于诸如 GSM/GPRS 之类的 2G 蜂窝技术, 典型的处理器是基于单线程架构的, 而对于诸如 HSPA+/LTE/EV-DO 之类的 3G/4G 蜂窝技术, 处理器已演进成是基于多线程的。

[0009] 然而, 现有技术中没有在各种使用情形和数据率下测量多线程处理器 CPU 负载的方案和装置可用。另外, 没有用来在分组数据会话正在诸如无线设备之类的设备中进行时按每线程来探测多线程处理器 CPU 使用的已知工具或仪器可用。不仅如此, 没有用来在分组数据会话正在无线设备中进行时探测多线程处理器“全在等待”(即, 所有处理器线程都空闲)状态的已知工具或仪器可用。相应地, 需要确定多线程处理器的负载并使用所确定的负载来对处理器性能进行概况剖析。

[0010] 概述

[0011] 在一方面, 公开了一种用于确定多线程处理器的负载的方法。该方法包括在至少一个预定时段期间在多线程处理器的至少一个线程中执行至少一个空闲任务。该空闲任务被配置成在没有其他任务正在该至少一个线程上运行时循环并运行。确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数。最后, 该方法包括基于对循环执行次数的该至少一个计数来确定多线程处理器的至少该至少一个线程的负载。

[0012] 在另一方面, 公开了一种用于确定多线程处理器的负载的装置。该装置包括至少一个处理器, 其被配置成在至少一个预定时段期间在多线程处理器的至少一个线程中执行至少一个空闲任务, 其中该空闲任务被配置成在没有其他任务正在该至少一个线程上运行

时循环并运行。该处理器还被配置成确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数。最后,该处理器被配置成基于对循环执行次数的该至少一个计数来确定多线程处理器的至少该至少一个线程的负载。

[0013] 根据又一方面,公开了一种用于确定多线程处理器的负载的设备。该设备包括用于在至少一个预定时段期间在多线程处理器的至少一个线程中执行至少一个空闲任务的装置,其中该空闲任务被配置成在没有其他任务正在该至少一个线程上运行时循环并运行。进一步包括用于确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数的装置。而且,该设备包括用于基于对循环执行次数的该至少一个计数来确定多线程处理器的至少该至少一个线程的负载的装置。

[0014] 根据再一个方面,公开了一种包括计算机可读介质的计算机程序产品。该介质包括用于使计算机生成多线程处理器的性能概况的代码,其中该代码包括用于使计算机在至少一个预定时段期间在多线程处理器的至少一个线程中执行至少一个空闲任务的代码。该空闲任务被配置成在没有其他任务正在该至少一个线程上运行时循环并运行。进一步包括用于使计算机确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数的代码,以及用于使计算机基于对循环执行次数的该至少一个计数来确定多线程处理器的至少该至少一个线程的负载的代码。

[0015] 附图简述

[0016] 图 1 解说了多址无线通信系统的示例。

[0017] 图 2 是可采用或利用本文公开的方法和装置的示例性通信系统的框图。

[0018] 图 3 解说了多线程处理器概况剖析布局的框图。

[0019] 图 4 是解说用于确定多线程处理器的负载的装置操作的框图。

[0020] 图 5 解说了用于对在多线程处理器的多个线程上运行的空闲任务进行累积计数的休眠向量阵列。

[0021] 图 6 是根据本公开的一方面的用于实现多线程处理器概况剖析的方法。

[0022] 图 7 是根据本公开的一方面的用于实现另一种多线程处理器概况剖析的另一种方法。

[0023] 图 8 解说了用于确定多线程处理器的概况的另一示例性装置的框图。

[0024] 详细描述

[0025] 本公开的特色在于提供对多线程处理器 CPU 的性能进行测量和 / 或概况剖析的方法和装置,该多线程处理器 CPU 诸如是在用于 3G/4G 技术的设备中的那些多线程处理器 CPU,3G/4G 技术诸如是高速分组接入 (HSPA)、演进型 HSPA (HSPA+)、长期演进 (LTE)、和 EV-DO 技术之类。另外,本文公开的方法和装置提供可被实时显示的实时概况剖析和 / 或测量以供在设计或优化多线程 CPU 使用或操作中使用。

[0026] 本文中所描述的装置和方法适用于利用多线程处理器的各种设备。在特定方面,本文中的装置和方法可被应用于利用多线程处理器的无线设备以帮助优化该无线设备中的处理器操作。注意到,此类设备可实现的示例性无线通信技术包括码分多址 (CDMA)、时分多址 (TDMA) 网络、频分多址 (FDMA)、正交 FDMA (OFDMA)、单载波 FDMA (SC-FDMA)、高速分组接入 (HSPA 和 HSPA+) 技术、长期演进 (LTE)、EV-DO 技术、等等。CDMA 网络可实现诸如通用地面无线电接入 (UTRA)、cdma2000 等无线电技术。UTRA 包括宽带 CDMA (W-CDMA) 和低码

片率 (LCR)。cdma2000 涵盖 IS-2000、IS-95 和 IS-856 标准。TDMA 网络可实现诸如全球移动通信系统 (GSM) 之类的无线电技术。OFDMA 网络可实现诸如超移动宽带 (UMB)、演进型 UTRA (E-UTRA)、IEEE 802. 11、IEEE 802. 16 (WiMax)、IEEE 802. 20、Flash-OFDM 等无线电技术。UTRA、E-UTRA 和 GSM 是通用移动通信系统 (UMTS) 的部分。长期演进 (LTE) 是即将发布的使用 E-UTRA 的 UMTS 版本。UTRA、E-UTRA、GSM、UMTS 和 LTE 在来自名为“第 3 代伙伴项目” (3GPP) 的组织的文献中描述。cdma2000 在来自名为“第 3 代伙伴项目 2” (3GPP2) 的组织的文档中描述。这些各色无线电技术和标准是本领域公知的。

[0027] 而且,如本文中所使用的术语“处理器”可包括但不限于 CPU、ASIC、数字信号处理器 (DSP)、或能够执行指令的任何其他类型的处理器。另外,尽管本公开主要涉及多线程处理器,但是对本领域技术人员显然的是,本文中的装置和方法适用于并行地、并发地等运行进程的任何处理器或甚至潜在地适用于多任务作业。另外,尽管本公开是在无线设备中使用的处理器的上下文来讨论的,但是本领域技术人员将可领会,无论应用或使用如何,本文中的方法和装置可以宽泛地应用于任何多线程处理器。

[0028] 参照图 1,示出了其中可采用本发明方法和装置的多址无线通信系统的示例。接入点 100 (AP) (或演进型 B 节点或基站) 包括多个天线群,一个天线群包括 104 和 106,另一个天线群包括 108 和 110,且再一个天线群包括 112 和 114。在图 1 中,每个天线群仅示出了两个天线,然而,每个天线群可利用更多或更少的天线。接入终端 116 (AT) (或移动设备或用户装备 (UE)) 与天线 112 和 114 正处于通信,其中天线 112 和 114 在下行链路 (DL) 或即前向链路 120 上向接入终端 116 传送信息,并在上行链路 (UL) 或即反向链路 118 上接收来自接入终端 116 的信息。接入终端 122 与天线 106 和 108 正处于通信,其中天线 106 和 108 在前向链路 126 上向接入终端 122 传送信息,并在反向链路 124 上接收来自接入终端 122 的信息。在 FDD 系统中,通信链路 118、120、124 和 126 可使用不同频率进行通信。例如,DL 120 所使用的频率可以与 UL 118 所使用的频率不同。在 TDD 系统中,单个频率被用于 UL 118 和 DL 120 两者,其中 UL 和 DL 信号是时间复用的。

[0029] 每个天线群和 / 或它们被设计成在其中通信的区域常常被称作接入点的扇区。一方面,天线群各自被设计成与落在接入点 100 所覆盖的区域的一扇区中的诸接入终端通信。

[0030] 接入点可以是用于与诸终端通信的固定站,并且也可以被称为接入点、B 节点、或其他某个术语。接入终端也可被称为接入终端、用户装备 (UE)、无线通信设备、终端、接入终端、或其他某个术语。

[0031] 图 2 是提供空间分集复用的 MIMO 系统 200 中发射机系统 210 (也称为接入点) 和接收机系统 250 (也称为接入终端) 的示例的框图。在发射机系统 210 处,从数据源 212 向发射 (TX) 数据处理器 214 提供数个数据流的话务数据。

[0032] 一方面,每一数据流在各自相应的发射天线上被发射。TX 数据处理器 214 基于为每个数据流选择的特定编码方案来格式化、编码、和交织该数据流的话务数据以提供经编码数据。

[0033] 可使用 OFDM 技术将每个数据流的经编码数据与导频数据进行复用。导频数据典型情况下是以已知方式处理的已知数据码型,并且可在接收机系统处被用来估计信道响应。每一数据流的经复用的导频和经编码数据随后基于为该数据流选择的特定调制方案

(例如, BPSK、QPSK、M-PSK 或 M-QAM) 被调制(即, 码元映射) 以提供调制码元。每个数据流的数据率、编码、和调制可由处理器 230 执行的指令来决定。

[0034] 所有数据流的调制码元随后被提供给 TX MIMO 处理器 220, 后者可进一步处理这些调制码元(例如, 针对 OFDM)。TX MIMO 处理器 220 随后向 NT 个发射机(TMTR) 222a 到 222t 提供 NT 个调制码元流。在某些方面, TX MIMO 处理器 220 向这些数据流的码元并向藉以发射该码元的天线施加波束成形权重。

[0035] 每个发射机 222 接收并处理各自相应的码元流以提供一个或多个模拟信号, 并进一步调理(例如, 放大、滤波、和上变频) 这些模拟信号以提供适于在 MIMO 信道上传输的经调制信号。来自发射机 222a 到 222t 的 NT 个经调制信号随后分别从 NT 个天线 224a 到 224t 被发射。

[0036] 在接收机系统 250 处, 所发射的经调制信号被 NR 个天线 252a 到 252r 所接收, 并且从每个天线 252 接收到的信号被提供给相应各个接收机(RCVR) 254a 到 254r。每个接收机 254 调理(例如, 滤波、放大、以及下变频) 各自相应的收到信号, 将经调理的信号数字化以提供采样, 并进一步处理这些采样以提供相应的“收到”码元流。

[0037] RX 数据处理器 260 随后从 NR 个接收机 254 接收这 NR 个收到码元流并基于特定接收机处理技术对其进行处理以提供 NT 个“检出”码元流。RX 数据处理器 260 然后解调、解交织、以及解码每个检出码元流以恢复该数据流的话务数据。RX 数据处理器 260 所作的处理与发射机系统 210 处由 TX MIMO 处理器 220 和 TX 数据处理器 214 所执行的处理互补。

[0038] 反向链路或即 UL 消息可包括涉及通信链路和 / 或收到数据流的各种类型的信息。该反向链路消息随后由还从数据源 236 接收数个数据流的话务数据的 TX 数据处理器 238 处理, 由调制器 280 调制, 由发射机 254a 到 254r 调理, 并被传回给发射机系统 210。

[0039] 在发射机系统 210 处, 来自接收机系统 250 的经调制信号被天线 224 所接收, 由接收机 222 调理, 由解调器 240 解调, 并由 RX 数据处理器 242 处理以提取接收机系统 250 所发射的反向链路或即 UL 消息。处理器 230 随后决定要使用哪个预编码矩阵来确定波束成形权重, 然后处理所提取的消息。

[0040] 注意到, 本公开提供了用于对诸如无线设备 210 和 250 中的处理器 230 或 270 之类的处理器进行概况剖析的装置和方法, 但是这些装置和方法还可被应用于任何数目的各种装置(无论是否是无线设备) 中的任何多线程处理器。

[0041] 作为实现的一个示例, 图 3 解说了多线程处理器概况剖析布局的框图。如所解说的, 可被配置为集成的或芯片组(例如, 移动站调制解调器™(MSM™)) 的或者更宽泛地视为是整个设备的设备 300 可包括实为多线程处理器的处理器 302。连同处理器 302 一起的是可被整合到处理器 302 的封装或者与其分开(或者甚至与设备 300 分开) 的存储器 304。另外, 其他逻辑 306 可被包括在设备 300 内(或在其外部) 以提供附加概况或性能数据, 诸如确定在其中处理器 302 的所有线程均空闲的 CPU 周期之类, 这将在以下进一步讨论。替换地, 由逻辑 306 执行的功能可由处理器 302 执行。另外, 可包括显示器接口 308 以显示实时概况剖析数据。

[0042] 图 4 是解说用于确定多线程处理器的负载的装置操作的框图。仅作为一个示例, 此解说示出了代表可在诸如无线设备之类的设备中工作的多线程处理系统的系统 400。系统 400 基于某个底层操作系统(OS) 402 来执行包括多线程的操作。该操作系统和伴随的软

件可被配置成在多线程处理系统中的一个或更多个线程上执行空闲任务。空闲任务被配置成在没有其他任务正在线程中被执行时执行并且可以是无限循环或其他某种重复操作。在一方面,空闲任务不过是除了其重复被计数以外不执行其他操作的循环。

[0043] 在一方面,系统 400 可包括被用来存储对在这些线程中的相应的一个或更多个线程中运行的空闲任务的循环的计数的寄存器 404 或等效设备(或在软件或固件情形中为功能)。寄存器 404 为每个线程包括分开的计数存储,如由指出寄存器 404 中的这些计数存储之一的参考标号 406 所解说的那样。寄存器 404 存储对在预定时段(例如,数目 T 个毫秒(ms))上在数目 N 个线程(T_1 到 T_N)中的每个线程中运行的每个空闲任务的计数。在一方面,寄存器 404 包括对数目 N 个独立线程中的每个线程的已执行空闲任务的循环计数。随后为每个预定时段(T ms)形成由向量 408 象征性地示出的具有 N 个元素的向量,这些元素各自具有对空闲任务执行的循环计数。经由通信耦合 410 向诸如计算机和存储器 412 之类的处理设备输出该向量,以便核对整理并处理计数数据以供向用户显示。

[0044] 每 T ms 输出针对 N 个线程向量中的每个线程向量的数目 N 个空闲任务计数的向量 $[T_1, T_2, T_3, \dots, T_N]$ 408,从而可以形成具有数个 T ms 采样时段的向量阵列。相应地,每 T ms 预定时段,向量数就增加 1。休眠向量的最大数目是预定数目 M 。在 $M * T$ ms 之后,所有空闲任务计数向量形成大小为 $M * N$ 的阵列。在 $M * T$ ms 之后更新该阵列。

[0045] 图 5 解说了用于对在多线程处理器的多个线程上运行的空闲任务进行累积计数的空闲任务计数向量的示例性阵列 500。例如,如果线程数 $N = 6$,并且预定的采样时段 $T = 10$ ms,并且采样时段总数 $M = 1024$,那么休眠阵列看上去像如所示的 $1024 * 6$ (即, $M * N$)阵列 500。注意到,图 5 的示例仅是解说性的,并且 M 、 N 和 T 的值可被设置成任何合意数字。

[0046] 图 6 解说了用于多线程处理器概况剖析的方法 600,该方法可被用来对多线程处理器(例如,处理器 302)的性能进行概况剖析。如框 602 中所示,方法 600 包括首先在至少一个预定时段期间在多线程处理器的至少一个线程中执行至少一个空闲任务,其中该空闲任务被配置成在没有其他任务正在该至少一个线程上运行时循环并运行。在特定方面,框 602 的处理可包括在多线程处理器(例如,302)的每个独立线程中,每当相应线程空闲(即,在该线程上没有其他功能或任务正被执行)时实现循环空闲任务。

[0047] 如由框 604 指示的,方法 600 进一步包括确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数。如先前所讨论的,计数可以由寄存器 404 或类似的单元或功能来实现。在进一步的方面,为数目 M 个预定时段执行框 602 中的用于执行空闲任务并计数的过程以形成如先前所讨论的 $M * N$ 向量阵列。因此,框 602 和 604 可包括在 M 个预定时段上为数目 N 个线程执行空闲任务并对循环执行进行多个 N 元向量的计数以获得 $M * N$ 阵列。

[0048] 本领域技术人员还将领会,图 6 中在时间上顺序地解说框 602 和 604 的过程,这些过程可以同时地或重复地执行,其中寄存器在每个空闲任务循环执行之后使这些计数增加直至该预定时段结束。在该时段到期之后,寄存器被复位到 0 以对下一预定时段中的空闲任务的循环进行计数,并且依此类推直至推导出 M 个时段的计数阵列。

[0049] 在框 604 的过程完成之后,诸如在至少一个预定时段之后,可以使用循环计数如由框 606 所解说的那样基于该计数来确定多线程处理器的一个或更多个独立线程的负载。在一示例中,对空闲任务循环的计数提供了特定线程空闲的频繁程度的时基,因为该空闲

任务被配置成仅在没有其他任务正在该线程中被执行时才运行。相应地,如果给定线程在给定的预定时段上的最大休眠计数是已知的,那么可以基于正常的处理器操作期间的空闲任务循环计数与基线最大休眠计数的比值来确定该时段的负载。此在多个预定时段(例如,如先前所讨论的 M 个时段)上的负载可被用来推导性能概况的至少一个方面以便知道多线程处理器中的一个或更多个线程的负载程度如何。

[0050] 在框 606 中如何确定负载的一个特定示例中(尽管在图 6 中未显式地解说),多线程处理器的这一个或更多个线程可被强制处于空闲操作中。随后,可以在多线程处理器的每个线程中运行空闲任务达至少该预定时段,并且空闲任务的循环执行次数被计数。在另一特定示例中,可以运行空闲任务达总共 M 个预定时段以获得足以填充先前所讨论的 M*N 阵列的计数。该处理器(或与该多线程处理器分开的另一处理器)可以随后找到在其中仅运行了空闲任务的这 M 个时段期间记入此 M*N 阵列的最大空闲任务计数(本文中称为最大休眠标量值或“MAX_SLEEP_SCALAR”)。在实效上,该值代表 100% CPU 空闲状况或任何给定线程的休眠。

[0051] 随后可将每个 N 元向量中对每个线程的计数值除以 MAX_SLEEP_SCALAR 值以推导空闲任务或休眠概况,其为空闲任务相对于最大空闲任务状况的百分比,该百分比即代表特定线程的负载。替换地,当 M*N 阵列被确定时,特定线程在这 M 个时段上的总计数可被加总并除以 MAX_SLEEP_SCALAR 与 M 的乘积以获得该特定线程的负载。在任何情形中,所确定的负载可以随后以百分比或者任何其他合适的数字为单位来显示(例如,简单地显示为空闲任务或休眠计数除以 MAX_SLEEP_SCALAR 的分数),如由框 608 中的过程所指示的那样。在多线程处理器中,可以按每线程地来显示每个空闲任务或休眠概况。

[0052] 注意到,在执行了方法 600 中的所有过程之后,方法 600 将不断重复以随着时间推移继续生成概况剖析数据。在一个示例中,预定时段可以为 10ms,其中 M 个时段的总数等于 25。因此,对用于确定休眠概况的数据的累积每 250ms 被执行(即,框 602 到 606)、被显示(框 608)并且每随后 250ms 时段被重复和显示。

[0053] 图 7 解说了用于确定多线程处理器的另一性能概况的另一示例性方法 700。如图所示,方法 700 包括确定在预定采样时段(例如, Y ms)上该处理器的所有线程均空闲的多线程处理器周期数目,如框 702 中所示的那样。注意,术语处理器周期表示处理单元的 CPU 周期。另外,关于哪些周期里所有线程均空闲的确定可以由诸如图 3 中所示的逻辑 306 之类的逻辑来实现,其中在所有线程均空闲时输出指示。在一方面,注意到,此确定可以依赖于多线程处理器中在线程并非正在执行任务时线程时钟空闲这一特性。因此,该逻辑可被配置成使得在所有线程时钟均空闲时,该逻辑输出指示所有线程均空闲的逻辑状态。在一个示例中,框 702 的处理包括获得“所有线程均在等待(空闲)”的多线程处理器周期数目,在本文中称为“All_Wait_Cycle”。

[0054] 进而,方法 700 包括确定在此预定采样时段(例如, Y ms)期间发生的多线程处理器周期的总数,如框 704 中所示的那样。在一方面,此在采样时段中发生的周期的总数可被称为“Total_Cycle”。

[0055] 而且,方法 700 包括基于所确定的该处理器的所有线程均空闲的多线程处理器周期数目与所确定的多线程处理器周期总数的比值来推导该多线程处理器的性能概况,如在框 706 中所示的那样。此在本文中称为“全在等待比值”或“全在等待百分比”的比值因此

是用 All_Wait_Cycle/Total_Cycle 的商来推导的。

[0056] 类似于方法 600, 方法 700 还包括导致显示此全在等待百分比信息的进一步过程。注意到, 在一方面, 方法 600 和 700 合起来能用于通过确定每个线程被利用程度的负载概况以及确定关于所有线程均空闲或等待的频繁程度的概况来获得多线程处理器的更全面的性能概况剖析记录数据集。另外, 所公开的装置和方法可以每 Y ms 生成概况剖析记录数据集并将其提交给显示功能 (例如, 由处理器 (302) 实现的功能) 以经由显示器接口 (例如, 308) 来显示概况信息。概况剖析记录数据集可包括 (诸如图 4 中所示的) 空闲计数阵列和以上所讨论的 MAX_SLEEP_SCALER。概况剖析记录数据集还可包括采样时段 Yms 期间的全在等待百分比。注意到, 在一方面, 此预定的采样时段 Y ms 可以等于计数阵列中的总共 M 个预定时段。作为可被生成的概况剖析记录数据集的示例, 下表 1 给出至少 3 个项的特定示例, 其中 Y = 250ms, N = 6 (6 个线程), 每个预定时段等于 10ms, 并且 M = 25 (即, 25x 10ms = 250ms 的总阵列时间)。

[0057]

记录项	类型	描述
MAX_250ms_SLEEP_SCALER (最大 250ms 休眠标量)	UINT3 2	250ms 时段上的最大空闲休眠计数。 默认=20500 最大计数* 25
250ms 休眠概况剖析原始数据	UINT3 2 数组 [6]	250 ms 时段上的 6 个休眠概况剖析原始数据 (针对 6 个线程)。
250 ms 期间的全在等待百分比 (%)	UINT1 6	此值是 250ms 时段期间所有 6 个线程均处于等待状态 (即, “全在等待”) 的百分比 (0% 与 100% 之间)

[0058] 表 1: 概况剖析记录数据集

[0059] 如所示出的, 所包括的这三个项为 M = 25 个预定时段的总计 205ms 采样上的 MAX_SLEEP_SCALER, M (= 25) 乘 10ms 长度的预定时段 (即, 250ms 总时段) 上的 M*N 阵列的原始计数数据, 以及 250ms 的相同长度时段期间的全在等待百分比。在此示例中, 以上所讨论的显示功能可以推导以百分比 (%) 为单位的空闲计数 (即, 将每个个体休眠计数除以 MAX_SLEEP_SCALER), 并按每线程来显示休眠概况剖析。然而, 在替换方案中, 此百分比演算可以由正接受考察的多线程处理器执行并作为数据集的另一字段来发送。

[0060] 图 8 解说了用于确定多线程处理器的概况的另一示例性设备 800 的框图。设备 800 包括用于实现诸如以上结合用于推导多线程处理器的性能概况的方法 600 和 700 所描述的那些功能之类的各种功能的各种模块或装置。设备 800 的装置或模块可用硬件、软件、固件、或其任何组合来实现。另外, 正接受考察的多线程处理器、其他处理器、个人计算机、专用设备、或其任何组合可以实现设备 800 的各种模块或装置。另外, 在一个方面, 设备 800 可以至少部分地在无线通信设备内实现。

[0061] 设备 800 包括用于在至少一个预定时段期间在多线程处理器 (例如, 处理器 302) 的至少一个线程中执行至少一个空闲任务的装置 802, 其中该空闲任务被配置成在没有其

他任务正在该至少一个线程上运行时循环并运行。在一个示例中,装置 802 可以由处理器 302 实现并且尤其由在该处理器上运行的 OS(例如,OS 402) 来实现。设备 800 进一步包括通信装置或通信耦合,该通信耦合在图 8 中被表示为耦合 804 以仅指示诸装置之间的通信或者各种功能间的信息传递。

[0062] 设备进一步包括用于确定对该至少一个空闲任务在该至少一个预定时段上的循环执行的至少一个计数的装置 806。在一个示例中,装置 806 还可以由该多线程处理器(例如,302) 协同诸如寄存器(例如,先前所讨论的寄存器 404) 之类的用于递增并存储对空闲任务循环的计数的装置来实现。由装置 806 积累的计数信息可以随后被传达给用于基于对循环执行次数的该至少一个计数来确定多线程处理器的至少该至少一个线程的负载的装置 808。注意到,装置 808 可以用多线程处理器、其他处理器、个人计算机、或在包含该多线程处理器的设备外部的其他计算机来实现。例如,来自装置 806 的原始计数数据可以构成诸如表 1 中的数据集中的数据的一部分,该数据集进而被发送给外部设备以确定负载。

[0063] 另外,设备 800 可包括用于显示性能概况的装置 810。替换地,装置 810 可被配置为用于向设备 800 外部的显示器(未示出) 发送性能概况数据集的装置。另外,设备 800 可替换地包括处理器 812 和存储器 814,该存储器 814 尤其可存储可由处理器(例如,多线程处理器或处理器 812) 执行的代码并还存储性能概况数据等。最后,设备 800 可包括配置成确定诸如该多线程处理器空闲或等待的 CPU 周期数目(即先前讨论的 All_Wait_Cycle) 之类的数据的附加硬件或逻辑 816。

[0064] 本领域技术人员将领会,以上公开的装置和方法提供了动态且实时方式的处理器性能概况剖析,而无需附加的装备或软件。另外,本文公开的概况剖析不导致性能降格,因为概况剖析部分地是用“空闲”任务来执行的。本文中的装置和方法可以作为调试以及系统优化(包括功率优化)的工具。不仅如此,这些方法和装置可被用于设计和开发使用 CPU 作为测试工具的系统,或者还可与诸如无线设备中之类的使用中的 CPU 一起实现以执行概况剖析,这样的概况剖析使得能够对 CPU 和 / 或伴随系统实现进行中的“运行时”优化。

[0065] 在特定方面,本文中公开的方法和装置提供动态且实时的方式来测量和概况剖析无线设备的处理器性能,尽管它们并不仅限于此类设备。所公开的方法和装置可包括“空闲”任务的设计和实现、“全在等待百分比”功能的设计、推导最大休眠或空闲计数标量、搜集并提交概况剖析记录数据集、以及以实时方式显示任何或全部概况剖析信息。归纳起来,本文中公开的装置和方法提供创新方式来测量各种使用情形和数据率下的多线程处理器 CPU 负载,按每线程来探测多线程处理器 CPU 使用、以及探测当正在执行特定任务(诸如无线设备中正在进行的分组数据会话之类)时的多线程处理器“全在等待”(即,所有处理器线程均空闲)状态。注意到,所有这些提供的特征均不要求无线标准化或任何附加工具。

[0066] 注意到,本文中使用的措辞“示例性的”来表示“起到示例、实例、或解说的作用”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。

[0067] 应理解,所公开的过程中各步骤的具体次序或位阶仅仅是示例性办法的例子。基于设计偏好,应理解这些过程中步骤的具体次序或位阶可被重新安排而仍在本公开的范围之内。所附方法权利要求以样本次序呈现各种步骤的要素,且并不意味着被限定于所呈现的具体次序或位阶。

[0068] 本领域技术人员将可理解,信息和信号可使用各种不同技术和技艺中的任何技术和技艺来表示。例如,贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。

[0069] 本领域技术人员将进一步领会,结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性,各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和强加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性,但这样的实现决策不应被解读成导致脱离了本发明的范围。

[0070] 结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器 (DSP)、专用集成电路 (ASIC)、现场可编程门阵列 (FPGA) 或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器,但在替换方案中,该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合,例如 DSP 与微处理器的组合、多个微处理器、与 DSP 核心协作的一个或更多个微处理器、或任何其他此类配置。

[0071] 结合本文所公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在 RAM 存储器、闪存、ROM 存储器、EPROM 存储器、EEPROM 存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从 / 向该存储介质读写信息。在替换方案中,存储介质可以被整合到处理器。处理器和存储介质可驻留在 ASIC 中。ASIC 可驻留在用户终端中。在替换方案中,处理器和存储介质可作为分立组件驻留在用户终端中。

[0072] 提供了以上对所公开的实施例的描述是为了使得本领域任何技术人员皆能够制作或使用本发明。对这些实施例的各种改动对于本领域技术人员将是显而易见的,并且本文中定义的普适原理可被应用于其他实施例而不会脱离本发明的精神或范围。由此,本发明并非旨在被限定于本文中示出的实施例,而是应被授予与本文中公开的原理和新颖性特征一致的最广义的范围。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8