

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5535547号  
(P5535547)

(45) 発行日 平成26年7月2日 (2014.7.2)

(24) 登録日 平成26年5月9日 (2014.5.9)

(51) Int. Cl.

F I

G 0 6 F 12/16 (2006.01)

G 0 6 F 12/16 3 1 0 B

G 0 6 F 12/16 3 1 0 C

請求項の数 26 (全 23 頁)

(21) 出願番号 特願2009-187810 (P2009-187810)  
 (22) 出願日 平成21年8月13日 (2009.8.13)  
 (65) 公開番号 特開2010-86523 (P2010-86523A)  
 (43) 公開日 平成22年4月15日 (2010.4.15)  
 審査請求日 平成24年7月27日 (2012.7.27)  
 (31) 優先権主張番号 10-2008-0096574  
 (32) 優先日 平成20年10月1日 (2008.10.1)  
 (33) 優先権主張国 韓国 (KR)  
 (31) 優先権主張番号 12/319,788  
 (32) 優先日 平成21年1月12日 (2009.1.12)  
 (33) 優先権主張国 米国 (US)

(73) 特許権者 390019839  
 三星電子株式会社  
 Samsung Electronics  
 Co., Ltd.  
 大韓民国京畿道水原市靈通区三星路129  
 129, Samsung-ro, Yeon  
 g t o n g - g u, Suwon-si, G  
 yeonggi-do, Republic  
 of Korea  
 (74) 代理人 100108453  
 弁理士 村山 靖彦  
 (74) 代理人 100064908  
 弁理士 志賀 正武  
 (74) 代理人 100089037  
 弁理士 渡邊 隆

最終頁に続く

(54) 【発明の名称】 セキュアメモリーインターフェース

(57) 【特許請求の範囲】

【請求項 1】

セキュアモードが活性化された場合に、メモリ装置から受信された初期読出データからエラー検出コードを分離してデータプロセッシング部に送信される最終読出データを生成する読出部と、

前記データプロセッシング部からのメモリアクセス情報を使用して前記セキュアモードを活性化または非活性化させるモード選択部と、を含み、

前記最終読出データのデータ幅が16ビットの場合には前記エラー検出コードは16ビットであり、前記最終読出データのデータ幅が24ビットの場合には前記エラー検出コードは8ビットである

ことを特徴とするセキュアメモリーインターフェース。

【請求項 2】

前記読出部は、

前記セキュアモードが非活性化された場合に、前記初期読出データから前記エラー検出コードを分離せず、前記最終読出データを生成することを特徴とする請求項1記載のセキュアメモリーインターフェース。

【請求項 3】

前記メモリアクセス情報は、命令語名称を含み、

前記モード選択部は、前記命令語名称がセキュア読出命令語に該当する場合に、前記セキュアモードを活性化させ、前記命令語名称が通常の読出命令語に該当する場合に、前記

セキュアモードを非活性化させる命令語デコーダーを含むことを特徴とする請求項 2 記載のセキュアメモリインターフェース。

【請求項 4】

前記読出部及び前記命令語デコーダーは、中央処理装置 CPU である前記データプロセッシング部の内部に配置されることを特徴とする請求項 3 記載のセキュアメモリインターフェース。

【請求項 5】

前記メモリアクセス情報は、前記初期読出データのためにアクセスされる前記メモリ装置のアドレスを含み、

前記モード選択部は、前記アクセスされるメモリ装置のアドレスがセキュアアドレスである場合に、前記セキュアモードを活性化させ、前記アクセスされるメモリ装置のアドレスが非セキュアアドレスである場合に、前記セキュアモードを非活性化させるアドレスデコーダーを含むことを特徴とする請求項 2 記載のセキュアメモリインターフェース。

10

【請求項 6】

前記アドレスデコーダーは、前記アクセスされるメモリ装置のアドレスを生成する CPU である前記データプロセッシング部の外部に配置されることを特徴とする請求項 5 記載のセキュアメモリインターフェース。

【請求項 7】

前記メモリアクセス情報はレジスタ名称を含み、

前記モード選択部は、前記レジスタ名称が前記セキュアモードの活性化または非活性化に相応するかの有無を示す各々のレジスタフラグを含むことを特徴とする請求項 2 記載のセキュアメモリインターフェース。

20

【請求項 8】

前記読出部と前記各々のレジスタフラグは、CPU である前記データプロセッシング部の内部に配置されることを特徴とする請求項 7 記載のセキュアメモリインターフェース。

【請求項 9】

前記読出部は、

前記セキュアモードが活性化された場合に、前記初期読出データから前記エラー検出コードを分離して最終読出データを生成し、前記セキュアモードが非活性化された場合に、前記初期読出データから前記エラー検出コードを分離せず前記最終読出データを生成するデミキサ (demixer) と、

30

相応するアドレスまたは最終読出しデータのうち、少なくとも何れかの 1 つから予想エラー検出コードを生成するエンコーダーと、

前記初期読出データから分離された前記エラー検出コードと前記予想エラー検出コードを比較してエラー検出信号を生成する比較器と、

を含むことを特徴とする請求項 1 記載のセキュアメモリインターフェース。

【請求項 10】

前記読出部は、

前記メモリアクセス情報からメモリアドレス及び読出イネーブル信号を生成して前記メモリ装置から前記初期読出データを読み出す状態機械と、

40

少なくとも 1 つのデータ幅制御信号に従ったメモリデータ幅を有する前記初期読出データを読み出すように前記状態機械を制御する幅選択器と、をさらに含み、

前記少なくとも 1 つのデータ幅制御信号は、前記エンコーダーと前記デミキサの動作も制御することを特徴とする請求項 9 記載のセキュアメモリインターフェース。

【請求項 11】

前記メモリデータ幅は、前記メモリ装置に相応し、

前記少なくとも 1 つのデータ幅制御信号は、前記データプロセッシング部のプロセッシングデータ幅に相応することを特徴とする請求項 10 記載のセキュアメモリインターフェース。

【請求項 12】

50

前記データプロセッシング部は、バスによって前記メモリ装置から分離されたCPUであることを特徴とする請求項11記載のセキュアメモリインターフェース。

【請求項13】

前記データプロセッシング部及び前記メモリ装置は、1つの集積回路チップで製作されることを特徴とする請求項12記載のセキュアメモリインターフェース。

【請求項14】

前記データプロセッシング部及び前記メモリ装置は2つの分離された集積回路チップで製作されることを特徴とする請求項12記載のセキュアメモリインターフェース。

【請求項15】

セキュアモードが活性化された場合に、初期書込データ及び前記エラー検出コードから前記メモリ装置に書込まれるための最終書込データを生成し、前記セキュアモードが非活性化された場合に、前記エラー検出コード無しで前記初期書込データから前記最終書込データを生成する書込部をさらに含むことを特徴とする請求項1記載のセキュアメモリインターフェース。

10

【請求項16】

前記書込部及び前記読出部は、ハードウェア論理ゲートで具現されることを特徴とする請求項15記載のセキュアメモリインターフェース。

【請求項17】

セキュアモードが活性化された場合に、初期書込データ及びエラー検出コードからメモリ装置に書込されるための最終書込データを生成する書込部と、

20

データプロセッシング部から生成されたメモリアクセス情報を使用して前記セキュアモードを活性化または非活性化させるモード選択部と、を含み、

前記初期書込データのデータ幅が16ビットの場合には前記エラー検出コードは16ビットであり、前記初期書込データのデータ幅が24ビットの場合には前記エラー検出コードは8ビットである

ことを特徴とするセキュアメモリインターフェース。

【請求項18】

前記書込部は、

前記セキュアモードが非活性化された場合に、前記エラー検出コード無しで前記初期書込データから前記最終書込データを生成することを特徴とする請求項17記載のセキュアメモリインターフェース。

30

【請求項19】

前記メモリアクセス情報は、命令語名称を含み、

前記モード選択部は、前記命令語名称がセキュア書込命令語に該当する場合に、前記セキュアモードを活性化させ、前記命令語名称が通常の書込命令語に該当する場合に、前記セキュアモードを非活性化させる命令語デコーダーを含むことを特徴とする請求項18記載のセキュアメモリインターフェース。

【請求項20】

前記メモリアクセス情報は、アクセスされる前記メモリ装置のアドレスを含み、

前記モード選択部は、前記アクセスされるメモリ装置のアドレスがセキュアアドレスである場合に、前記セキュアモードを活性化させ、前記アクセスされるメモリ装置のアドレスが非セキュアアドレスである場合に、前記セキュアモードを非活性化させるアドレスデコーダーを含むことを特徴とする請求項18記載のセキュアメモリインターフェース。

40

【請求項21】

前記メモリアクセス情報は、レジスタ名称を含み、

前記モード選択部は、前記レジスタ名称が前記セキュアモードの活性化または非活性化に相応するかの有無を示す各々のレジスタフラグを含むことを特徴とする請求項18記載のセキュアメモリインターフェース。

【請求項22】

前記書込部は、

50

相応するアドレスまたは前記初期書込データのうち、少なくとも１つから前記エラー検出コードを生成するエンコーダーと、

前記セキュアモードが活性化された場合に、前記初期書込データ及び前記エラー検出コードから混合書込データを生成し、前記セキュアモードが非活性化された場合に、前記エラー検出コード無しで前記初期書込データから前記混合書込データを生成するミキサ (mixer) を含み、

前記混合書込データは前記最終書込データを定めることを特徴とする請求項 18 記載のセキュアメモリインターフェース。

【請求項 23】

前記書込部は、

前記混合書込データから前記最終書込データ、書込イネーブル信号及び前記最終書込データを保存する前記メモリ装置のメモリアドレスを生成する状態機械と、

少なくとも１つのデータ幅制御信号によるメモリデータ幅を有する前記最終書込データを生成するように前記状態機械を制御する幅選択器をさらに含み、

前記少なくとも１つのデータ幅制御信号は、前記データプロセッシング部のプロセッシングデータ幅に相応し、

前記少なくとも１つのデータ幅制御信号は、前記エンコーダーと前記ミキサの動作を制御することを特徴とする請求項 22 記載のセキュアメモリインターフェース。

【請求項 24】

前記データプロセッシング部は、バスによって前記メモリ装置から分離された CPU であることを特徴とする請求項 23 記載のセキュアメモリインターフェース。

【請求項 25】

前記データプロセッシング部及び前記メモリ装置は１つの集積回路チップで製作されることを特徴とする請求項 24 記載のセキュアメモリインターフェース。

【請求項 26】

前記データプロセッシング部及び前記メモリ装置は、２つの分離された集積回路チップで製作されることを特徴とする請求項 24 記載のセキュアメモリインターフェース。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、メモリ装置及びデータプロセッシング部を含む電子システムに関する。より詳しくは、データプロセッシング部を通じてメモリ装置へのセキュアアクセスまたは通常のアクセスを柔軟に制御する電子システムに関する。

【背景技術】

【0002】

メモリ装置は、レーザーまたはレントゲンの使用などによる欠陥注入攻撃 (fault injection attack) を受けやすい。例えば、レーザーとレントゲンはメモリ装置内のビットの状態を変更させることができる精密な攻撃が可能である。特に、レーザーはレジスタ、RAM (random access memory)、EEP (electrically erasable and programmable)、フラッシュメモリ装置などを欠陥注入するのに適している。このような欠陥注入は、永久的であるかまたは一時的であってもよい。

【0003】

また、このような欠陥注入攻撃は、暗証番号を露出させるかまたはメモリに書込まれた内容を流出させるのに使用してもよい。メモリ装置に保存された情報の誤用または悪用を防ぐためにこのようなメモリ装置への欠陥注入 (fault injection) を検出することが必要である。

【0004】

従来の技術において、レーザー光源を検出するためにレーザー検出器が使用された。しかし、レーザー検出器は、メモリ装置に対するレーザー攻撃を検出するのに適合ではない

10

20

30

40

50

。

【 0 0 0 5 】

また、他の従来技術においては、メモリ装置はエラー検出コードを保存して適応される。この場合、メモリ装置は前記メモリ装置内部の欠陥注入攻撃を検出する。しかし、メモリ装置内部に検出コードを実装するこのような方法は、メモリ装置のシリコン面積を増加させる。さらに、ビットの状態がメモリ装置外部のバスを通じて変更されると、エラー検出コードはこのようなメモリ装置の外部から発生した欠陥注入を検出できない可能性がある。

【 0 0 0 6 】

従来技術では、メモリ装置はメモリ装置内部で欠陥注入を検出するために余分のデータを保存するハードウェア冗長 ( r e d u n d a n c y ) を含むことができる。しかし、このような保存冗長によって特に大きなシリコン面積を有する高容量のメモリ装置において、シリコン面積が重複される結果が発生する。また、保存冗長のデータ検証によってメモリ装置の動作が遅くなることがあることがある。

10

【 0 0 0 7 】

また、別の従来技術において、メモリ装置にアクセスするCPU ( c e n t r a l p r o c e s s i n g u n i t ) のようなデータプロセッシング部はデータのインテグリティ ( i n t e g r i t y ) を確認するソフトウェアを含む。しかし、メモリ装置に保存されたこのようなソフトウェアもやはり欠陥注入攻撃を受けやすい。さらに、CPUのソフトウェアに対するコードの大きさと実行時間が追加的データ検証機能によって増加する

20

。

【 0 0 0 8 】

従って、メモリ装置の内部及びメモリ装置のバスにまたはバスからなどメモリ装置の外部の欠陥注入を検出するための効率的なメカニズムが要求される。

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 9 】

前述のような問題点を解決するために、本発明は欠陥注入を自動的に検出するように作動するセキュアメモリインターフェースを提供することを一目的とする。

【 課題を解決するための手段 】

30

【 0 0 1 0 】

前記目的を達成するために、本発明の一実施形態によるセキュアメモリインターフェースは、読出部及びモード選択部を含む。読出部はセキュアモードが活性化された場合、メモリ装置から受信された初期読出データからエラー検出コードを分離してデータプロセッシング部に送信される最終読出データを生成する。モード選択部は、前記データプロセッシング部から生成されたメモリアクセス情報を使用して前記セキュアモードを活性化または非活性化させる。

【 0 0 1 1 】

一実施形態において、前記読出部は前記セキュアモードが非活性化された場合、前記初期読出データから前記エラー検出コードを分離せずに前記最終読出データを生成することができる。

40

【 0 0 1 2 】

一実施形態において、前記メモリアクセス情報は、命令語名称を含んでもよい。この場合、前記モード選択部は、前記命令語名称がセキュア読出命令語に該当する場合、前記セキュアモードを活性化させ、前記命令語名称が通常の読出命令語に該当する場合、前記セキュアモードを非活性化させる命令語デコーダーを含んでもよい。前記読出部及び前記命令語デコーダーは、前記データプロセッシング部、即ち、中央処理装置 ( C P U : C e n t r a l P r o c e s s i n g U n i t ) 内部に配置されてもよい。

【 0 0 1 3 】

他の実施形態において、前記メモリアクセス情報は前記初期読出データのためにアクセ

50

スされる前記メモリ装置のアドレスを含んでもよい。この場合、前記モード選択部は、前記アクセスされるメモリ装置のアドレスがセキュアアドレスである場合、前記セキュアモードを活性化させ、前記アクセスされるメモリ装置のアドレスが非セキュアアドレスである場合、前記セキュアモードを非活性化させるアドレスデコーダーを含んでもよい。前記アドレスデコーダーは、前記アクセスされるメモリ装置のアドレスを生成するCPUである前記データプロセッシング部の外部に配置されてもよい。

【0014】

また他の実施形態において、前記メモリアクセス情報はレジスタ名称を含んでもよい。この場合、前記モード選択部は、前記レジスタ名称が前記セキュアモードの活性化または非活性化に相応するかを示す各々のレジスタフラグを含んでもよい。前記読出部と前記各々のレジスタフラグは、CPUである前記データプロセッシング部の内部に配置されることができ。

10

【0015】

一実施形態において、前記読出部はデミキサ(demixer)、エンコーダー、及び比較器を含んでもよい。前記デミキサは、前記セキュアモードが活性化された場合、前記初期読出データから前記エラー検出コードを分離して前記最終読出データを生成し、前記セキュアモードが非活性化された場合、前記初期読出データから前記エラー検出コードを分離せずに前記最終読出データを生成する。前記エンコーダーは相応するアドレスまたは前記最終読出データのうち、少なくとも何れかの1つから予想エラー検出コードを生成する。前記比較器は前記初期読出データから分離された前記エラー検出コードと前記予想エラー検出コードを比較してエラー検出信号を生成する。

20

【0016】

他の実施形態において、前記読出部は状態機械(state machine)及び幅選択器をさらに含むことができる。前記状態機械は、前記メモリアクセス情報からメモリアドレス及び読出イネーブル信号を生成して前記メモリ装置から前記初期読出データを読み出す。前記幅選択器は、前記エンコーダーと前記デミキサの動作を制御する、少なくとも1つのデータ幅制御信号によるメモリデータ幅を有する前記初期読出データを読み出すように前記状態機械を制御する。

【0017】

一実施形態において、前記メモリデータ幅は前記メモリ装置に相応し、前記少なくとも1つのデータ幅制御信号は、前記データプロセッシング部のプロセッシングデータ幅に相応することができる。

30

【0018】

一実施形態において、前記データプロセッシング部はバスによって前記メモリ装置から分離されたCPUであってもよい。前記データプロセッシング部及び前記メモリ装置は、1つの集積回路チップで製作されてもよい。他の実施形態において、前記データプロセッシング部及び前記メモリ装置は2つの分離された集積回路チップで製作されてもよい。

【0019】

他の実施形態において、前記セキュアメモリアインターフェースは、前記セキュアモードが活性化された場合、初期書込データ及び前記エラー検出コードから前記メモリ装置に書込むための最終書込データを生成する書込部をさらに含んでもよい。前記書込部は、前記セキュアモードが非活性化された場合、前記エラー検出コードなしで前記初期書込データから前記最終書込データを生成する。

40

【0020】

一実施形態において、前記書込部及び前記読出部は、ハードウェア論理ゲートで前記CPU内に具現されることができる。

【0021】

前記メモリアクセス情報が命令語名称を含む場合、前記命令語デコーダーは前記命令語名称がセキュア書込命令語に該当する場合、前記セキュアモードを活性化させ、前記命令語名称が通常の書込命令語に該当する場合、前記セキュアモードを非活性化させることが

50

できる。

【 0 0 2 2 】

一実施形態において、前記書込部はエンコーダー及びミキサを含んでもよい。前記エンコーダーは相応するアドレスまたは前記初期書込データのうち、少なくとも1つから前記エラー検出コードを生成する。前記ミキサは、前記セキュアモードが活性化された場合、前記初期書込データ及び前記エラー検出コードから混合書込データを生成し、前記セキュアモードが非活性化された場合、前記エラー検出コード無しで前記初期書込データから前記混合書込データを生成する。前記混合書込データは、前記最終書込データを決める。

【 0 0 2 3 】

他の実施形態において、前記書込部は状態機械及び幅選択器をさらに含んでもよい。前記状態機械は、前記混合書込データから前記最終書込データ、書込イネーブル信号、及び前記最終書込データを保存する前記メモリ装置のメモリアドレスを生成する。前記幅選択器は、前記エンコーダーと前記ミキサの動作を制御する少なくとも1つのデータ幅制御信号によるメモリデータ幅を有する前記最終書込データを生成するように前記状態機械を制御する。本発明の一実施形態に従った電子システムは、メモリ装置、データプロセッシング部、及びインターフェース部を含む。前記データプロセッシング部は、メモリ装置に対するアクセス種類を指定する少なくとも1つのアドレスビットまたはレジスタ名称を含むメモリアクセス情報を生成する。前記インターフェース部は、前記メモリアクセス方法によって指定された前記アクセス種類に基づいて前記メモリ装置にアクセスする。一実施形態において、前記アクセス種類は、セキュアアクセスまたは非セキュアアクセスを含んでもよい。前記データプロセッシング部から生成された前記少なくとも1つのアドレスビットは、前記メモリ装置に対する前記アクセス種類を決定することができる。他の実施形態において、前記データプロセッシング部から生成された前記レジスタ名称は前記メモリ装置に対する前記アクセス種類を決定することができる。

【 0 0 2 4 】

このような方式で、CPUはセキュアアクセスのためにメモリ装置に保存されたデータの量と位置を柔軟に指定することができる。欠陥注入はハードウェアで具現された書込部と読出部を使用するCPUで指定された前記データによって検出される。従って、書込部と読出部のシリコン面積の増加は、どの容量のメモリ装置においても大きな影響を及ぼさない。さらに、メモリ装置内またはCPUとメモリ装置との間のバスで発生する欠陥注入が効率的に検出される。

【 0 0 2 5 】

本文に開示されている本発明の実施形態に対して、特定の構造的乃至は機能的説明は、単に本発明の実施形態を説明するための目的で例示されたもので、本発明の実施形態は多様な形態で実施することができ、本文に説明された実施形態に限定されることがと解釈されてはいけない。

【 0 0 2 6 】

本発明は多様な変更を加えることができ、様々な形態を有することができるため、特定実施例を図面に例示し、本明細書に詳しく説明する。しかし、これは本発明を特定の開示形態に対して限定しようとするのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、ないしは代替物を含むことと理解されるべきである。各図面を説明しながら類似する参照符号を、類似する構成要素に対して使用した。

【 0 0 2 7 】

第1、第2などの用語は多様な構成要素を説明するにあたって使用することができるが、各構成要素は使用される用語によって限定されるものではない。各用語は1つの構成要素を他の構成要素と区別する目的で使用されるものであって、例えば、明細書中において、第1構成要素を第2構成要素に書き換えることも可能であり、同様に第2構成要素を第1構成要素とすることができる。

【 0 0 2 8 】

有る構成要素が他の構成要素に「連結されて」いるかまたは「接続されて」いると言及

10

20

30

40

50

された際には、その他の構成要素に直接的に連結されているかまたは接続されていることもあるが、中間に他の構成要素が存在することもあると理解するべきである。反面、有る構成要素が他の構成要素に「直接連結されて」いるかまたは「直接接続されて」いると言及された際には、中間に他の構成要素が存在しないことと理解するべきである。構成要素間の関係を説明する他の表現、即ち、「～間に」と「すぐ～間に」、または「～に隣接する」と「～に直接隣接する」なども同様に解釈するべきである。

【 0 0 2 9 】

本明細書で使用する用語は、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするのであって、1つまたはそれ以上の別の特徴、数字、段階、動作、構成要素、部分品、またはこれらを組み合わせたものの存在または付加可能性を予め排除しないことと理解されるべきである。

10

【 0 0 3 0 】

また、別に定義しない限り、技術的或いは科学的用語を含んで、ここにおいて使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されることと同一な意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解されるべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈しない。

【 図面の簡単な説明 】

【 0 0 3 1 】

20

【 図 1 】本発明の一実施形態によるセキュアメモリインターフェースを含む電子システムのブロック図である。

【 図 2 】本発明の一実施形態による図 1 のセキュアメモリインターフェースを示すブロック図である。

【 図 3 】本発明の一実施形態による図 2 のセキュアメモリインターフェースに含まれた書込部を示すブロック図である。

【 図 4 】本発明の一実施形態による図 3 の書込部に含まれた幅選択器を示す回路図である。

【 図 5 】本発明の一実施形態による図 3 の書込部に含まれたエラー検出コードを生成するエンコーダーを示すブロック図である。

30

【 図 6 】本発明の一実施形態による図 2 のセキュアメモリインターフェースに含まれた読出部を示すブロック図である。

【 図 7 】本発明の一実施形態による図 3 及び図 6 の書込部及び / または読出部に含まれたモード選択部として命令語デコーダーを含む CPU を示すブロック図である。

【 図 8 】本発明の一実施形態による図 3 及び図 6 の書込部及び / または読出部に含まれたモード選択部としてアドレスデコーダーを含む CPU を示すブロック図である。

【 図 9 】本発明の他の実施形態による CPU の外部にモード選択部が配置された図 8 の変形例を示すブロック図である。

【 図 1 0 】本発明の一実施形態によるセキュアモードの活性化または非活性化を示すように使用される CPU アドレスビットを示した図である。

40

【 図 1 1 】本発明の一実施形態による図 3 及び図 6 の書込部及び / または読出部に含まれたモード選択部としてフラグレジスタを含む CPU を示すブロック図である。

【 図 1 2 】本発明の一実施形態によるフラグレジスタ及びアドレスデコーダーがモード選択部のために使用される場合にセキュアモードの活性化または非活性化を示す表である。

【 図 1 3 】本発明の一実施形態による CPU とセキュアモードの活性化または非活性化によるメモリ装置のデータ幅を示す表である。

【 図 1 4 】本発明の一実施形態による図 2 のセキュアメモリインターフェースと図 3 の書込部動作による段階を示すフローチャートである。

【 図 1 5 】本発明の一実施形態による図 2 のセキュアメモリインターフェースと図 6 の読出部の動作による段階を示すフローチャートである。

50



【図 1 6】本発明の一実施形態による図 5 のエンコーダーに入力される入力値を示す表である。

【図 1 7】本発明の一実施形態による図 5 のエンコーダーから出力される出力値を示す表である。

【発明を実施するための最良の形態】

【0032】

以下、添付図面を参照しつつ、本発明の望ましい実施形態をより詳しく説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対して重複される説明は省略する。

【0033】

10

図 1 は、メモリ装置 102、データプロセッシング部 104、及びバス 106 を含む電子システム 100 を示すブロック図である。本発明の一実施形態によると、電子システム 100 は、スマートカード 110 に構成要素として含まれてもよい。しかし、本発明はこれに限定されず、電子システム 100 は他のアプリケーションに適用されてもよい。本発明のメモリ装置 102 及びデータプロセッシング部 104 は 1 つの集積回路チップで製作されてもよく、2 つの分離された集積回路チップで製作されてもよい。

【0034】

メモリ装置 102 とデータプロセッシング部 104 は、バス 106 を通じて信号を交換する。本発明の実施形態によると、データプロセッシング部 104 は、セキュアメモリインターフェース 108 (即ち、インターフェース部) を含む CPU (Central Processing Unit) であってよい。

20

【0035】

図 1 及び図 2 を参照すると、セキュアメモリインターフェース 108 は、モード選択部 112、書込部 114、及び読出部 116 を含む。書込部 114 は、メモリ装置 102 の指定されたアドレスにデータを書込するために CPU 104 からアドレス (CPU アドレス) とデータ (CPU データ) を受信する。読出部 116 は、メモリ装置 102 の指定されたアドレスからデータを読み出すために CPU 104 からアドレス (CPU アドレス) を受信する。

【0036】

モード選択部 112 は、書込部 114 及び読出部 116 の動作に対するセキュアモードを活性化または非活性化させる。書込部 114 及び読出部 116 は、モード選択部 112 による前記セキュアモードの活性化または非活性化に従って各々セキュアモードまたは非セキュアモードで動作する。モード選択部 112 は前記セキュアモードの活性化または非活性化を示すセキュアモードイネーブル信号 (SMI\_Enable) を生成する。

30

【0037】

図 3 は、本発明の一実施形態に従った図 2 の書込部 114 を示すブロック図である。書込部 114 は、幅選択器 202、エンコーダー 204、ミキサ (mixer) 206、及びメモリ書込有限状態機械 (memory write finite state machine) 208 を含む。

【0038】

40

図 1、図 2、及び図 3 を参照すると、CPU 104 は、CPU 104 とメモリ装置 102 で処理されるビット数 (即ち、CPU データ幅またはさらに一般的にプロセッシングデータ幅) を示す Resistor\_Width 信号である「24」、「16」、及び「8」のうち、何れかの 1 つを活性化させる。例えば、CPU 104 は、1 回に 8 ビット、16 ビット、または 24 ビットのデータのうちの 1 つを生成してメモリ装置 102 に提供するかまたはメモリ装置 102 から 8 ビット、16 ビット、または 24 ビットのデータのうちの 1 つを受信する。

【0039】

図 13 は、前記 CPU データ幅に従ってメモリ装置 102 を占有するデータビットを示す表である。第 1 列 902 は、8 ビット、16 ビット、または 24 ビットのような CPU

50

データ幅の典型的な例を示す。第2列904は、前記セキュアモードが非活性化された場合、前記8ビット、16ビット、または24ビットのCPUデータ幅の各々に相応するメモリ装置102に保存されたビット数を示す。第3列906は、前記セキュアモードが発生化された場合、前記8ビット、16ビット、または24ビットのCPUデータ幅の各々に相応するメモリ装置102に保存されたビット数を示す。

【0040】

前記セキュアモードが非活性化された場合、CPU104から生成された前記8ビットデータは、8ビットでメモリ装置102に保存される。これと類似に、前記セキュアモードが非活性化された場合、CPU104から生成された前記16ビットデータは、16ビットでメモリ装置102に保存される。また、前記セキュアモードが非活性化された場合、CPU104から生成された前記24ビットデータは所定のビット値で設定された8ビットのデータが追加されて32ビットでメモリ装置102に保存される。

10

【0041】

前記セキュアモードが活性化された場合、CPU104から生成された前記8ビットデータはエラー検出コードが追加されて16ビットでメモリ装置102に保存される。これと類似に前記セキュアモードが活性化された場合、CPU104から生成された前記16ビットのエラー検出コードが追加されて32ビットでメモリ装置102に保存される。また、前記セキュアモードが活性化された場合、CPU104から生成された前記24ビットデータは、8ビットのエラー検出コードが追加されて32ビットでメモリ装置102に保存される。

20

【0042】

図13の表の第4例908は、前記セキュアモードが非活性化状態から活性化状態になった場合における、CPU104から生成されたビット数（即ち、CPUデータ幅）に対するメモリ装置102に保存されたビット数（即ち、メモリデータ幅）の倍数（即ち、大きさ増加因子（size increase factor））の増加比率を示す。前記CPUデータ幅が8ビットまたは16ビットである場合、前記セキュアモードが活性化されると、前記CPU104から生成されたビット数に対するメモリ装置102に保存されたビット数の倍数は2倍に増加する。前記CPUデータ幅が24ビットである場合、前記セキュアモードが活性化されても前記CPU104から生成されたビット数に対するメモリ装置102に保存されたビット数の倍数は1に維持される。

30

【0043】

図13の表の第5列910は、前記CPUデータ幅が8ビット、16ビット、または24ビットである場合、前記セキュアモードの活性化に従ったセキュア等級を示す。前記CPUデータ幅が8ビットまたは16ビットである場合、前記エラー検出コードが結合されると、メモリ装置102に保存されるビット数が2倍に増加するため、前記セキュア等級（即ち、欠陥注入を検出する能力）は非常に高い。前記CPUデータ幅が24ビットである場合、前記エラー検出コードが結合されると、メモリ装置102に保存されるビット数が2倍より少なく増加されるため、前記セキュア等級は高いが、前記CPUデータ幅が8ビットまたは16ビットである場合よりは低い。

【0044】

40

図3及び図13を参照すると、幅選択器202は、メモリ書込有限状態機械208が8ビット、16ビット、または32ビットで前記メモリデータを生成するように前記メモリデータ幅信号「8」、「16」、及び「32」のうちの1つを活性化する。図4は、前記CPUデータ幅信号である「8」、「16」、及び「24」のうちの何れが活性化されたかに従って、また前記セキュアモードイネーブル信号（SMI\_Enable）が活性化されたかに従って、前記メモリデータ幅信号である「8」、「16」、及び「32」のうちの1つを活性化する幅選択器202の一例を示す回路図である。

【0045】

図4を参照すると、幅選択器202はインバーター220、第1～第4論理積ゲート（222, 224, 226, 228）と第1及び第2論理和ゲート（232, 234）を含

50

む。前記セキュアモードイネーブル信号 ( S M I \_ E n a b l e ) は、インバーター 2 2 0、第 1 論理積ゲート 2 2 2、及び第 3 論理積ゲート 2 2 6 に印加される。前記 C P U データ幅信号「 2 4 」は、第 1 論理和ゲート 2 3 2 に印加され、前記 C P U データ幅信号「 1 6 」は第 1 及び第 2 論理積ゲート ( 2 2 2 , 2 2 4 ) に印加され、前記 C P U データ幅信号「 8 」は、第 3 及び第 4 論理積ゲート ( 2 2 6 , 2 2 8 ) に印加される。

【 0 0 4 6 】

インバーター 2 2 0、第 1 ~ 第 4 論理積ゲート ( 2 2 2 , 2 2 4 , 2 2 6 , 2 2 8 ) 及び第 1 及び第 2 論理和ゲート ( 2 3 2 , 2 3 4 ) は、図 4 に示したように接続される。第 1 論理和ゲート 2 3 2 は前記メモリデータ幅信号「 3 2 」を出力し、第 2 論理和ゲート 2 3 4 は、前記メモリデータ幅信号「 1 6 」を出力し、第 4 論理和ゲート 2 2 8 は、前記メモリデータ幅信号「 8 」を出力する。図 4 及び図 1 3 を参照すると、図 1 3 の第 1 列 9 0 2 及び第 2 列 9 0 4 に示したように、前記 C P U データ幅信号「 8 」、「 1 6 」、及び「 2 4 」のうちの 1 つが活性化され、前記セキュアモードが非活性化された場合、前記メモリデータ幅信号「 8 」、「 1 6 」、及び「 3 2 」のうち、相応する 1 つが活性化される。

【 0 0 4 7 】

他の実施形態において、図 1 3 の第 1 列 9 0 2 及び第 3 列 9 0 6 に示したように、前記 C P U データ幅信号「 8 」、「 1 6 」、及び「 2 4 」のうちの 1 つが活性化され前記セキュアモードが活性化された場合、前記メモリデータ幅信号「 1 6 」及び「 3 2 」のうち、相応する 1 つが活性化される。図 3 を参照すると、前記メモリデータ幅信号「 8 」、「 1 6 」、及び「 3 2 」は前記メモリデータ幅信号「 8 」、「 1 6 」、及び「 3 2 」のうちの何れが活性化されるかによって 8 ビット、16 ビット、または 32 ビットの前記メモリデータを生成するメモリ書込有限状態機械 2 0 8 に印加される。

【 0 0 4 8 】

図 5 は、前記セキュアモードが活性化された場合に使用される前記エラー検出コード ( E D C ) を生成するエンコーダー 2 0 4 を示すブロック図である。図 5 に示した例示的なエンコーダー 2 0 4 は前記エラー検出コードを生成するために C P U 1 0 4 から生成される前記 C P U データを使用する。しかし、本発明は C P U 1 0 4 から生成される前記 C P U データ及び前記 C P U アドレスから前記エラー検出コードを生成するエンコーダーで具現されてもよい。この場合、セキュアメモリアンターフェース 1 0 8 は、前記データ及び前記アドレス情報に対する欠陥注入を検出することができる。

【 0 0 4 9 】

図 1 6 は、本発明の一実施形態に従って前記 C P U データ幅信号「 8 」、「 1 6 」、及び「 2 4 」各々を活性化するために図 5 のエンコーダー 2 0 4 に入力される値を示す表である。図 1 7 は、本発明の一実施形態に従って前記 C P U データ幅信号「 8 」、「 1 6 」、及び「 2 4 」各々を活性化するために図 5 のエンコーダー 2 0 4 から出力される値を示す表である。

【 0 0 5 0 】

図 5 の実施形態を参照すると、エンコーダー 2 0 4 は 8 ビットの入力信号「 E 」 2 4 2、8 ビットの入力信号「 R h 」 2 4 4、及び 8 ビットの入力信号「 R l 」 2 4 8 を含む。また、エンコーダー 2 0 4 は、8 ビットの出力信号「 E D C \_ o u t \_ H 」 2 5 8 及び 8 ビットの出力信号「 E D C \_ o u t \_ L 」 2 6 0 を含む。

【 0 0 5 1 】

図 5、図 1 6、及び図 1 7 の実施形態を参照すると、前記 C P U データ幅が 8 ビットである場合、入力信号「 R l 」 2 4 8 は前記 C P U データを含む反面、入力信号「 E 」 2 4 2 及び入力信号「 R h 」 2 4 4 は定義されない ( 即ち、図 1 6 の X )。またこの場合、出力信号「 E D C \_ o u t \_ L 」 2 6 0 は有効である反面、出力信号「 E D C \_ o u t \_ H 」 2 5 8 は定義されない。従って、前記 C P U データ幅が 8 ビットである場合、出力信号「 E D C \_ o u t \_ L 」 2 6 0 はミキサ 2 0 6 で使用される前記 8 ビットのエラー検出コード ( E D C ) を含む。

【 0 0 5 2 】

10

20

30

40

50

他の実施形態において、前記CPUデータ幅が16ビットである場合、入力信号「R1」248は前記CPUデータの下位バイトを含み、入力信号「Rh」244は前記CPUデータの上位バイトを含み、入力信号「E」242は「0」に固定される。またこの場合、出力信号「EDC\_out\_L」260及び出力信号「EDC\_out\_H」258は有効である。従って、前記CPUデータ幅が16ビットである場合、出力信号「EDC\_out\_L」260及び出力信号「EDC\_out\_H」258はミキサ206で利用される前記16ビットのエラー検出コード(EDC)を含む。

#### 【0053】

前記CPUデータ幅が24ビットである場合、入力信号「R1」248は前記CPUデータの下位バイトを含み、入力信号「Rh」244は、前記CPUデータの中間バイトを含み、入力信号「E」242は、前記CPUデータの上位バイトを含む。またこの場合、出力信号「EDC\_out\_H」260は、有効である反面、出力信号「EDC\_out\_L」258は定義されない。従って、前記CPUデータ幅が24ビットである場合、出力信号「EDC\_out\_H」260はミキサ206で利用される前記8ビットのエラー検出コード(EDC)を含む。

#### 【0054】

また、本発明の一実施形態において、エンコーダー204は、前記CPUデータ幅信号「16」であってもよい1ビットの制御信号である「Ctrl\_16bits\_Access」246に従って動作する。また、エンコーダー204は予め決定されたデータレジスタ250、下位ビットコード252、上位ビットコード256、及びマルチプレクサ254を含む。「Ctrl\_16bits\_Access」信号246は予め決定されたデータレジスタ250の出力または下位ビットコード252の出力のうちの1つを出力するマルチプレクサ254を制御する。

#### 【0055】

「Ctrl\_16bits\_Access」信号246は、CPU104が16ビットのCPUデータ幅を有する16ビットデータを生成する場合、論理ハイ状態で活性化される。この場合、マルチプレクサ254は上位ビットコード256に inputs される、予め決定されたビットパターンである前記予め決定されたデータレジスタ250の出力(例えば、0x00または0xFF)を選択する。

#### 【0056】

結果的に、上位ビットコード256は、8ビットの出力信号「EDC\_out\_H」258を生成するために8ビットの入力信号「Rh」244を使用する反面、入力信号「E」242はCPUによって「0」に設定される。またこの場合、下位ビットコード252は、8ビットの出力信号「EDC\_out\_L」260を生成するために8ビットの入力信号「R1」248を使用する。図3及び図5を参照すると、前記16ビットのCPUデータ幅を有することによって、「Ctrl\_16bits\_Access」信号246が活性化される場合に、出力信号「EDC\_out\_H」258及び出力信号「EDC\_out\_L」260を合算した総16ビットの前記エラー検出信号がミキサ206で利用可能である。

#### 【0057】

「Ctrl\_16bits\_Access」信号246は、CPU104が前記8ビットまたは24ビットのCPUデータ幅を有する8ビットまたは24ビットデータを生成する場合、論理ロー状態で非活性化される。前記2つの場合、下位ビットコード252は、ミキサ206及びマルチプレクサ254で利用可能な8ビットの出力信号「EDC\_out\_L」260を生成するために8ビットの入力信号「R1」248のみを使用する。前記2つの場合、マルチプレクサ254は上位ビットコード256に inputs するように前記下位ビットコード252の出力を選択する。

#### 【0058】

前記ビットコード256は、ミキサ206で利用可能な8ビットのEDC出力信号「EDC\_out\_H」258を生成するために入力信号「Rh」244、入力信号「E」2

10

20

30

40

50

42、及び前記下位ビットコード252の出力を使用する。前記8ビットのCPUデータ幅を有する場合、出力信号「EDC\_out\_L」260のみが有効でありミキサ206で使用され、出力信号「EDC\_out\_H」258は無視される。前記24ビットのCPUデータ幅を有する場合、出力信号「EDC\_out\_H」258のみが有効でありミキサ206で使用され、出力信号「EDC\_out\_L」260は無視される。

【0059】

図2及び図3を参照すると、CPU104が書込動作のためにメモリ装置102にアクセスする場合、セキュアメモリアンターフェース108及び書込部114は、図14のフローチャートに従って動作する。CPU104は、書込命令語名称、アクセスされるメモリ装置102のアドレスを示すCPUアドレス及びメモリ装置102に書込まれるCPUデータを含む書込コマンドのような書込メモリアクセス情報を生成する(図14のステップS701)。前記CPUアドレスは前記CPUデータを保存するメモリ装置102の位置を示す。CPU104は前記書込メモリアクセス情報の一部として前記CPUデータに保存する各々のレジスタ名称を生成することができる。

【0060】

モード選択部112は、前記書込メモリアクセス情報から前記セキュアモードがCPUによって活性化されたかの有無を判断する(図14のステップS702)。本発明の一実施形態において、図7は、モード選択部112が命令語名称デコーダーに具現された場合を示す。この場合、CPU104は相応する前記命令語名称を有する前記書込コマンドによって前記セキュアモードの活性化または非活性化を指定する。

【0061】

例えば、前記書込コマンドは前記セキュアモードの非活性化を示す通常の手続命令語名称及び前記セキュアモードの活性化を示すセキュア書込命令語を含む。この場合、図7のモード選択部112は、前記命令語名称に従って前記セキュアモードイネーブル信号(SMI\_Enable)の活性化または非活性化するように前記命令語名称を復号化する。図7の実施形態において、CPU104は通常の手続命令語、セキュア手続命令語、通常の手続命令語及びセキュア手続命令語を含む追加的な命令語3つを実行することができる。各々の通常の手続命令語及び通常の手続命令語はセキュアモードイネーブル信号(SMI\_Enable)が非活性化されるようにし、各々のセキュア手続命令語及びセキュア手続命令語はセキュアモードイネーブル信号(SMI\_Enable)が活性化されるようにする。

【0062】

図8は、本発明の他の実施形態に従ってアドレスデコーダー264に具現されたモード選択部112を示す。この場合、CPU104は、CPU104内のアドレス生成器262によって生成された前記CPUアドレスを有する前記書込コマンドによって前記セキュアモードの活性化または非活性化を指定する。図10に示したように、CPUアドレスのビット数は16メガバイトのメモリ容量を指定するのに充分である。しかし、実際にスマートカードのような装置に含まれた電子システム100の全てのメモリ装置の総容量はアドレス可能なメモリ容量より十分に小さい。

【0063】

従って、CPU104から生成された前記CPUアドレスの一部ビットは、メモリ装置102のアドレスを指定するのに必要ではないために前記セキュアモードの活性化または非活性化を指定するのに使用してもよい。この場合、アドレスデコーダー264は、前記セキュアモードの活性化または非活性化を示すセキュアモードイネーブル信号(SMI\_Enable)を活性化または非活性化するために、アドレス生成器262から生成された前記CPUアドレスを復号化する。例えば、アドレスデコーダー264は、アドレス生成器262から生成された各々のCPUアドレスが前記セキュアモードの活性化を示すセキュアアクセスであるかまたは前記セキュアモードの非活性化を示す非セキュアアドレスであるかを決定するアドレスフィルタを含む。

【0064】

図 9 は、本発明の他の実施形態に従ってアドレスデコーダー 265 が CPU 104 の外部に具現される場合を示した図である。図 9 のアドレス生成器 262 は、図 8 のアドレス生成器 262 と類似に動作する。しかし、図 9 において、電子システム 100 の CPU 104 の変更を最小化させるためにアドレスデコーダー 265 を有するモード選択部 112 は、CPU 104 の外部に具現される。

#### 【0065】

図 11 は、本発明の他の実施形態に従ってモード選択部 112 が CPU 104 の複数のデータレジスタ 760 に対応するフラグレジスタ 750 に具現される場合を示す。前記複数のデータレジスタ 760 各々は、CPU 104 とメモリ装置 102 との間に処理される各々の前記 CPU データを保存する。書込 / 読出コマンドを生成する際、CPU 104 は、前記 CPU データを保存する前記レジスタの各々の識別名 ( identifier、即ち、対応するレジスタ名称 ) を指定する。

#### 【0066】

フラグレジスタ 750 は、複数のレジスタフラグを含み、前記レジスタフラグ各々は、複数のデータレジスタ 760 のうち、対応するデータレジスタに対する活性化または非活性化の有無を示すように設定される。例えば、レジスタフラグ #1 は、レジスタ #1 と対応し、レジスタフラグ #2 は、レジスタ #2 と対応する。図 11 のモード選択部 112 は、レジスタマルチプレクサ 762 を通じて前記 CPU データを出力するようにデータレジスタ 760 のうち、Resister\_\_Select 信号によって選択された 1 つに相応するレジスタフラグを出力するフラグマルチプレクサ 752 を含む。

#### 【0067】

この場合、CPU 104 は、前記 CPU データに相応する各々のレジスタ名称を含む書込 / 読出コマンドを生成する。フラグレジスタ 750 のうちの相応する 1 つ及びデータレジスタ 760 のうちの相応する 1 つに保存された前記 CPU データ出力するようにフラグマルチプレクサ 752 及びレジスタマルチプレクサ 762 を制御するために前記 Resister\_\_Select 信号は、前記各々のレジスタ名称に従って生成される。フラグマルチプレクサ 752 から選択された前記レジスタフラグはセキュアモードイネーブル信号 (SMI\_\_Enable) である。

#### 【0068】

図 11 の実施形態において、フラグレジスタ 750 の各々のフラグは CPU 104 でプログラム可能である。図 11 の実施形態は、スタック動作 ( stack operation ) における各々のポインタのためのメモリ装置 102 へのアクセスがセキュアかまたは非セキュアかを自動的に示すフラグレジスタ 750 による CPU 104 のスタック動作に特に有用である。

#### 【0069】

図 12 は、アドレスデコーダー ( 264 または 265 ) 及びプレグレジスタ 750 を全て含むモード選択部 112 を有する本発明の他の実施形態を示す図である。この場合 CPU 104 から生成される前記メモリアクセス情報内の前記レジスタ名称及び前記 CPU アドレスは図 12 の表に従って前記セキュアモードの活性化または非活性化を決定することに使用される。

#### 【0070】

図 12 の表の第 1 行 771 を参照すると、前記レジスタ名称のフラグは前記セキュアモードの非活性化を示し、前記 CPU アドレスは前記セキュアモードの非活性化を示す。この場合、前記セキュアモードの非活性化のためにセキュアモードイネーブル信号 ( SMI\_\_Enable ) は非活性化される。図 12 の表の第 2 行 772 を参照すると、前記レジスタ名称のフラグは前記セキュアモードの非活性化を示すが、前記 CPU アドレスは前記セキュアモードの活性化を示す。この場合、前記セキュアモードの活性化のためにセキュアモードイネーブル信号 ( SMI\_\_Enable ) は活性化される。

#### 【0071】

図 12 の表の第 3 行 773 を参照すると、前記レジスタ名称のフラグは前記セキュアモ

10

20

30

40

50

ードの活性化を示すが、前記CPUアドレスは、前記セキュアモードの非活性化を示す。この場合、前記セキュアモードの活性化のためにセキュアモードイネーブル信号(SMI\_\_Enable)は活性化される。図12の表の第4行774を参照すると、前記レジスタ名称のフラグは前記セキュアモードの活性化を示し、前記CPUアドレスは前記セキュアモードの活性化を示す。この場合、前記セキュアモードの活性化のためにセキュアモードイネーブル信号(SMI\_\_Enable)は活性化される。図12の方法において、前記レジスタ名称または前記CPUアドレスのうち、少なくとも1つが前記セキュアモードの活性化を示す場合、前記セキュアモードの活性化のためにセキュアモードイネーブル信号(SMI\_\_Enable)は活性化される。

【0072】

CPU104から生成されるメモリアドレス情報は、次の例のように一連の読出/書込コマンドを含む。

【0073】

```
write__8   R0   @0x100
secure__write__16  A8   @0x10A
read__8    R1   @0x102
secure__read__24  A8   @0x10A
```

【0074】

前記例示コマンド「write\_\_8 R0 @0x100」は、前記セキュアモードの非活性化及び8ビットのCPUデータ幅を有する通常の書込を示す命令語名称「write\_\_8」、メモリ装置102に書き込まれる前記CPUデータを含むレジスタ名称「R0」及び前記書込動作にアクセスされるためのメモリ装置102のアドレスを示すCPUアドレス「0x100」を含む。

【0075】

前記例示コマンド「secure\_\_write\_\_16 A8 @0x10A」は前記セキュアモードの活性化及び16ビットのCPUデータ幅を有するセキュア書込を示す命令語名称「secure\_\_write\_\_16」、メモリ装置102に書き込まれる前記CPUデータを含むレジスタ名称「A8」及び前記書込み動作にアクセスされるためのメモリ装置102のアドレスを示すCPUアドレス「0x10A」を含む。

【0076】

前記例示コマンド「read\_\_8 R1 @0x102」は前記セキュアモードの非活性化及び8ビットのCPUデータ幅を有する読出を示す命令語名称「read\_\_8」、メモリ装置102から読み出された前記データを受信するレジスタ名称「R1」及び前記読出動作にアクセスするためのメモリ装置102のアドレスを占めずCPUアドレスである「0x102」を含む。

【0077】

前記例示コマンド「secure\_\_read\_\_24 A8 @0x10A」は前記セキュアモードの活性化及び24ビットのCPUデータ幅を有するセキュア読出を示す命令語名称「secure\_\_read\_\_24」、メモリ装置102から読み出された前記データを受信するレジスタ名称「A8」及び前記読出動作にアクセスされるためのメモリ装置102のアドレスを示すCPUアドレスである「0x10A」を含む。

【0078】

再び、図3及び図14を参照すると、前記セキュアモードがセキュアモードイネーブル信号(SMI\_\_Enable)に従って非活性化された場合(図14のステップS703)、ミキサ206は前記CPUデータ(即ち、初期書込データ)として前記混合データをメモリ書込有限状態機械208に出力する(図14のステップS704)。結果的に、メモリ書込有限状態機械208は前記書込みイネーブル信号の活性化に従ってメモリ装置102に前記メモリデータとして前記CPUデータ(即ち、初期記入データ)を伝達し、前記メモリアドレスとして前記CPUアドレスを伝達する(図14のステップS707)。従って、前記メモリデータはメモリ装置102の前記メモリアドレスに書き込まれる。メ

10

20

30

40

50

メモリ装置 102 に書き込まれた前記メモリデータの大きさは、図 4 及び図 13 を参照して前述説明した幅選択器 202 の出力に従う。

【0079】

他の実施形態において、前記セキュアモードがセキュアモードイネーブル信号 (SMI\_Enable) に従って活性化された場合 (図 14 のステップ S703)、エンコーダー 204 は CPU104 から生成された前記 CPU データ (即ち、初期書込データ) 及び / または相応する前記 CPU アドレスを使用して前記エラー検出コード (EDC) を生成する。前記エラー検出コード (EDC) のビット数は、図 5、図 16、及び図 17 を参照して、前述説明した前記 CPU データ幅に従う (図 14 のステップ S705)。

【0080】

前記エラー検出コード (EDC) は前記請求項 CPU データ幅に従って多数のビットを有する混合書込データを生成するミキサ 206 によって前記 CPU データ (即ち、初期書込データ) と混合される (図 14 のステップ S706)。結果的に、書込み有限状態機械 208 は、前記混合書込データから前記メモリデータ (即ち、最終書込みデータ) 及び前記メモリアドレスを生成する (図 14 のステップ S707)。前記メモリデータのビット数は図 4 及び図 13 を参照して、前述説明した幅選択器 202 から生成された前記メモリデータ幅信号「8」、「16」、及び「32」に従う。メモリ装置 102 は、メモリ装置 102 の前記メモリアドレスに前記メモリデータを受信し、保存する。このような方式で、図 14 のステップ 707 から前記セキュアモードが活性化された場合、セキュア書込み動作のためにメモリ装置 102 に保存された前記メモリデータは前記エラー検出コード (EDC) と統合される。

【0081】

図 6 は、本発明の実施形態に従う図 2 の読出部 116 を示すブロック図である。読出部 116 は、幅選択器 252、エンコーダー 254、デミキサ 256、メモリ読出有限状態機械 258、及び比較器 260 を含む。本発明の一実施形態に従うと、図 6 の読出部 116 の幅選択器 252 及びエンコーダー 254 は図 3 の書込部 114 の幅選択器 202 及びエンコーダー 204 と類似に具現される。図 6 の読出部 116 のデミキサ 256 は、前記データから前記エラー検出コード (EDC) を分離するために、図 3 の書込部 114 のミキサ 206 と逆の動作をする。

【0082】

図 2 及び図 6 を参照すると、セキュアメモリインターフェース 108 及び読出部 116 の前記構成要素である幅選択器 252、エンコーダー 254、デミキサ 256、メモリ読出有限状態機械 258、及び比較器 260 は、CPU104 が読出動作のためにメモリ装置 102 にアクセスする場合、図 15 のフローチャートに従って動作する。CPU104 は読出命令語名称及びアクセスするためのメモリ装置 102 のアドレスを示す CPU アドレスを含む読出コマンドのような読出メモリアクセス情報を生成する (図 15 のステップ S801)。前記 CPU アドレスは、前記 CPU データが読み出されるメモリ装置 102 の位置を示す。

【0083】

モード選択部 112 は、前記読出メモリアクセス情報から前記セキュアモードが CPU によって活性化されたかの有無を判断する (図 15 のステップ S802)。モード選択器 112 は、前述説明した図 7、8、9、10、11、及び 12 の実施形態のうち、何れかの 1 つに従って具現されることができる。

【0084】

さらに、メモリ読出有限状態機械 258 は、前記読出イネーブル信号の活性化に従ってメモリ装置 102 に前記メモリアドレスとして前記 CPU アドレスを伝達する (図 15 のステップ S803)。結果的に、メモリ装置 102 は、メモリ装置 102 の前記メモリアドレスから前記メモリデータを初期読出データとしてメモリ読出有限状態機械 258 に伝送する (図 15 のステップ S804)。前記初期読出データのビット数は図 4 及び図 13 を参照して、前述説明した幅選択器 252 から生成された前記メモリデータ幅信号「8」



、「１６」、及び「３２」に従う。

【００８５】

前記セキュアモードがセキュアモードイネーブル信号（ＳＭＩ＿Ｅｎａｂｌｅ）に従って非活性化された場合（図１５のステップＳ８０５）、デミキサ２５６は前記初期読出データからどのエラー検出コードも分離せず、前記初期読出データから最終読出データ（即ち、前記ＣＰＵデータ）を生成する（図１５のステップＳ８０６）。前記最終読出データ（即ち、ＣＰＵデータ）はＣＰＵ１０４に伝送され、活性化された前記ＣＰＵデータ幅信号「８」、「１６」、及び「２４」に相応する前記最終読出データのビット数を有する。

【００８６】

他の実施形態において、前記セキュアモードがセキュアモードイネーブル信号（ＳＭＩ＿Ｅｎａｂｌｅ）に従って活性化された場合（図１５のステップＳ８０５）、デミキサ２５６は前記初期読出データからエラー検出コードを分離して前記初期読出データから最終読出データ（即ち、ＣＰＵデータ）を生成する（図１５のステップＳ８０７）。結果的に、エンコーダー２５４は少なくとも１つの前記ＣＰＵアドレス及び前記最終読出データを使用する予想エラー検出コード（ＥＤＣ）を生成する（図１５のステップＳ８０８）。その後、比較器２６０は、エンコーダー２５４から生成された前記予想エラー検出コードとデミキサ２５６によって前記初期読出データから生成された計算されたエラー検出コード（ＥＤＣ）を比較してエラー検出信号（ＳＭＩ＿Ｅｒｒｏｒ）を生成する（図１５のステップＳ８０９）。

【００８７】

エンコーダー２５４から生成された前記予想エラー検出コードがデミキサ２５６によって前記初期読出データから生成された前記計算されたエラー検出コードＥＤＣと実質的に同じではないと、比較器２６０は、メモリ読出有限状態機械２５８から受信された前記初期読出データによって欠陥注入が検出されたことを示すためにエラー検出信号（ＳＭＩ＿Ｅｒｒｏｒ）を活性化する。電子システム１００に前記初期読出データに対する前記欠陥注入が通知される。

【００８８】

本発明の一実施形態において、書込部１１４と読出部１１６は、ＣＰＵ１０４内において、各々ハードウェア論理ゲートで具現されてもよい。前記追加的なハードウェア論理ゲートはＣＰＵ１０４内において相対的に小さいシリコン面積を占める。欠陥注入はＣＰＵ１０４によって指定された前記セキュアデータに対してＣＰＵ１０４のハードウェアに具現された書込部１１４と読出部１１６を使用して検出される。従って、書込部１１４と読出部１１６に従ってシリコン面積の増加は、高容量のメモリ装置１０２においても大きな影響は及ぼさない。

【００８９】

さらに、メモリ装置１０２内において、またはＣＰＵ１０４とメモリ装置１０２間のバス１０６で発生された欠陥注入が効率的に検出される。また、ＣＰＵ１０４はメモリ装置１０２の容量に関わらずメモリ装置に保存された前記セキュアデータの量と位置を柔軟に指定することができる。

【００９０】

前述説明した内容は、本発明の実施形態を示すのみで、本発明を限定しようとする意図ではない。従って、図示して説明した多数の構成要素は本発明の実施形態を示すのみである。さらに、本発明の一実施形態によると、この発明の詳細な説明に与えられた書込部１１４と読出部１１６の構成要素は、ハードウェア論理ゲートで具現されてもよい。しかし、書込部１１４と読出部１１６の構成要素はハードウェア及び／またはソフトウェアの組合せで具現されてもよい。

【００９１】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例ま

10

20

30

40

50

たは修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

【産業上の利用可能性】

【0092】

前述のような本発明の実施形態に従ったセキュアメモリアンターフェースはCPU内において相対的に小さい面積を占める。さらに、メモリ装置内でまたはCPUとメモリ装置と間のバスで発生する欠陥注入が効率的に検出される。また、CPUはメモリ装置の容量に関係なくメモリ装置に保存された前記セキュアデータの量と位置を柔軟に指定することができる。

【符号の説明】

10


【0093】

100	電子システム
102	メモリ装置
104	データプロセッシング部(CPU)
106	バス
108	セキュアメモリアンターフェース
110	スマートカード
112	モード選択部
114	書込部
116	読出部
202、252	幅選択器
204、254	エンコーダー
206	ミキサ
208	メモリ書込有限状態機械
256	デミキサ
258	メモリ読出有限状態機械
260	比較器
264、265	アドレス生成器
750	フラグレジスタ
SMI__Enable	セキュアモードイネーブル信号
SMI__Error	エラー検出信号
EDC	エラー検出コード


20

30


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 9】




【図 8】



【図 10】



【図 1 1】




【図 1 2】

レジスタフラグ状態	ソース/目的地 メモリアドレスタイプ	アクセスモード
771 0	非セキュア空間	非セキュア
772 0	セキュア空間	セキュア
773 1	非セキュア空間	セキュア
774 1	セキュア空間	セキュア


【図 1 3】

データ幅 (Register_Width)	非セキュアモードの メモリサイズ	セキュアモードの メモリサイズ	サイズ増加因子	セキュアレベル
8	8	16	2	非常に高い
16	16	32		
24	32	32	1	高い

【図 1 4】



【図 15】



【図 16】

活性化された CPUデータ幅信号	エンコーダー入力		
	E	Rh	Rl
8 bits	X	X	Data
16 bits	0x00	Data MSB	Data LSB
24 bits	Data MSB	Data Middle Byte	Data LSB

【図 17】

活性化された CPUデータ幅信号	エンコーダー出力	
	EDC_out_H	EDC_out_L
8 bits	Undefined	EDC8
16 bits	EDC16H	EDC16L
24 bits	EDC24	Undefined

---

フロントページの続き

(74)代理人 100110364

弁理士 実広 信哉

(72)発明者 セバスチャン・リウ

大韓民国京畿道城南市盆唐区亭子洞(番地なし) 斗山ウィーブパビリオンビル棟826号

審査官 園田 康弘

(56)参考文献 特開平01-209552(JP,A)

特開平03-263148(JP,A)

特表2001-503181(JP,A)

特開平05-314021(JP,A)

特開平06-012270(JP,A)

特開平05-282880(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 12/16