

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2013 年 12 月 5 日(05.12.2013)



(10) 国際公開番号
WO 2013/180244 A1

- (51) 国際特許分類:
H01L 21/22 (2006.01) H01L 21/762 (2006.01)
H01L 21/336 (2006.01) H01L 29/739 (2006.01)
H01L 21/76 (2006.01) H01L 29/78 (2006.01)
- (21) 国際出願番号: PCT/JP2013/065104
- (22) 国際出願日: 2013 年 5 月 30 日(30.05.2013)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2012-124176 2012 年 5 月 31 日(31.05.2012) JP
- (71) 出願人: 富士電機株式会社(FUJI ELECTRIC CO., LTD.) [JP/JP]; 〒2109530 神奈川県川崎市川崎区田辺新田 1 番 1 号 Kanagawa (JP).
- (72) 発明者: 寺西 秀明(TERANISHI, Hideaki); 〒2109530 神奈川県川崎市川崎区田辺新田 1 番 1 号 富士電機株式会社内 Kanagawa (JP). 中澤 治雄(NAKAZAWA, Haruo); 〒2109530 神奈川県川崎

市川崎区田辺新田 1 番 1 号 富士電機株式会社内 Kanagawa (JP). 荻野 正明(OGINO, Masaaki); 〒2109530 神奈川県川崎市川崎区田辺新田 1 番 1 号 富士電機株式会社内 Kanagawa (JP).


(74) 代理人: 酒井 昭徳(SAKAI, Akinori); 〒1006020 東京都千代田区霞が関 3 丁目 2 番 5 号 霞が関ビルディング 20 階 酒井総合特許事務所 Tokyo (JP).

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

[続葉有]

(54) Title: METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置の製造方法



(57) Abstract: With regards to formation of a deep diffusion layer by thermal diffusion over a long period at a high temperature of 1290°C or above, the heat treatment to perform thermal diffusion for forming the deep diffusion layer is configured so that a first heat treatment is performed in an oxygen atmosphere or a gas mixture atmosphere containing oxygen and an inert gas, and a second heat treatment is subsequently performed in a nitrogen atmosphere or a gas mixture atmosphere containing nitrogen and oxygen. In the first heat treatment, the exposed portion of a CZ-FZ silicon semiconductor substrate (1) is thermally oxidized and the vacancy defects (2) in the CZ-FZ silicon semiconductor substrate (1) is filled with interstitial silicon atoms, and the boron ion injection layer (6) is caused to diffuse and a boron diffusion layer is formed. In the second heat treatment, the boron diffusion layer is caused to diffuse, and a deep diffusion layer is formed. It is thereby possible, even if there is a step for forming a diffusion layer having a depth of 50 μm or more over a long period of 100 hours or more and a high heat treatment temperature equal to or greater than 1290°C and less than the melting temperature of silicon crystals, to minimize occurrence of crystal defects, as well as reduce the amount of inert gas used and cut manufacturing cost.

(57) 要約:

[続葉有]

- 1 FZ/Si substrate
2 Vacancy defects
3 Oxide film
4 Opening part
5 Boron ion injection
6 Boron ion injection layer

WO 2013/180244 A1



(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR),

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第 21 条(3))

1290°C以上の高温長時間の熱拡散によって深い拡散層を形成するにあたって、深い拡散層を形成する熱拡散のための熱処理を、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気での第1熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気での第2熱処理を行う構成とする。第1熱処理では、CZ-FZシリコン半導体基板(1)の露出部分を熱酸化してCZ-FZシリコン半導体基板(1)内の空孔欠陥(2)を格子間シリコン原子で埋めるとともに、ボロンイオン注入層(6)を拡散させてボロン拡散層を形成する。第2熱処理では、ボロン拡散層を拡散させて深い拡散層を形成する。これにより、1290°C以上シリコン結晶の融解温度未満の熱処理温度および100時間以上の高温長時間の熱拡散によって深さ50 μm以上の拡散層を形成する工程を有する場合でも、結晶欠陥の発生を抑制し、かつ不活性ガスの使用量を削減させて製造コストを低減することができる。

明 細 書

発明の名称：半導体装置の製造方法

技術分野

[0001] 本発明は、半導体装置の製造方法に関する。

背景技術

[0002] 近年、半導体素子を用い、AC（交流）／AC変換や、AC／DC（直流）変換、DC／AC変換などを行うための電力変換回路では、電解コンデンサや直流リアクトルなどで構成される直流平滑回路を不要にすることができる直接リンク形変換回路として、マトリクスコンバータが知られている。このマトリクスコンバータは交流電圧下で使用されるため、マトリクスコンバータを構成する複数のスイッチングデバイスには、順方向および逆方向に電流制御可能な双方向スイッチングデバイスを必要とする。

[0003] 最近、回路の小型化、軽量化、高効率化、高速応答化および低コスト化等の観点から、前記双方向スイッチングデバイスを、図9の等価回路図に示すように2個の逆阻止IGBT（絶縁ゲート型バイポーラトランジスタ）を逆並列接続構成としたものが着目されている。図9は、逆阻止IGBTを用いた双方向スイッチングデバイスの等価回路を示す回路図である。このような逆阻止IGBTの逆並列接続構成には、逆方向電圧を阻止するためのダイオードを不要にすることができるというメリットがある。すなわち、逆阻止IGBTとは、逆耐圧を順耐圧と同程度の耐圧にすると共に耐圧信頼性も高めた特性を有するデバイスをいう。一方、従来の電力変換回路に使用される通常のIGBTでは、逆耐圧を有しない通常のトランジスタやMOSFET（絶縁ゲート型電界効果トランジスタ）と同様に、有効な逆耐圧は求められていなかったため、逆耐圧が順耐圧に比べて低く耐圧信頼性も低いIGBTで充分であった。

[0004] つぎに、従来の逆阻止IGBTの構造について説明する。図8は、従来の逆阻止IGBTの断面構造を模式的に示す断面図である。図8は、下記特許

文献 1 に記載されている。この従来の逆阻止 IGBT は、中央に活性領域 110 があり、この活性領域 110 を取り巻く外周側に、耐圧構造領域 120 を挟んで、さらにその外側を取り囲む p 型分離層 31 を有する構造を特徴とする。このため、p 型分離層 31 を半導体基板の一方の主面からの熱拡散のみにより形成するためには、p 型分離層 31 の深さを非常に深くする必要があり、高温長時間の熱拡散（ドライブイン）を伴う。熱拡散は、一般に酸化雰囲気で行われる。その理由は、半導体基板の表面に酸化膜を形成することにより半導体基板内にイオンを閉じ込め、熱拡散により基板表面側から基板外にイオンが散逸するのを防ぐためである。また、デバイス設計上、熱拡散時に必要以上に酸化膜を形成したくない場合は、酸素分圧を低くして、他のガス（アルゴン（Ar）、窒素（N₂）など）も含む混合ガス雰囲気中で熱処理したり、酸素を含まない不活性ガス雰囲気中での熱処理を行う場合もある。

[0005] 図 8 の活性領域 110 は、n⁻型ドリフト領域 21、p 型ベース領域 22、n⁺型エミッタ領域 23、ゲート絶縁膜 24、ゲート電極 25、層間絶縁膜 26、エミッタ電極 29、p 型コレクタ領域 27 およびコレクタ電極 28 などを用意する縦型の IGBT の主電流の経路となる領域である。p 型分離層 31 は、ボロン（B）の熱拡散により半導体基板のおもて面から裏面側の p 型コレクタ領域 27 に達する深さに形成される p 型の領域である。この p 型分離層 31 によって、逆耐圧接合である p 型コレクタ領域 27 と n⁻型ドリフト領域 21 との間の p n 接合面の終端部は、チップ化の際の切断面となるチップ側端面 30 に露出されず、絶縁膜で保護された耐圧構造部 120 の表面 32 に露出される。このため、p 型分離層 31 を備えた逆阻止 IGBT は、逆耐圧信頼性を高くすることができる。

[0006] 図 5（（a）～（d））、図 6（（a）～（d））は、そのような逆阻止 IGBT にかかる p 型分離層 104 を塗布拡散またはイオン注入によって、それぞれ形成する不純物拡散プロセスを工程順に示す製造工程断面図である。図 5 は、従来の塗布拡散による分離層の形成途中の状態を示す断面図であ

る。図6は、従来のイオン注入による分離層の形成途中の状態を示す断面図である。図7は、従来の逆阻止IGBTの端部構造を示す断面図である。図7(a)には、図5、図6の製造工程によって作製される、半導体基板を貫通する深さの拡散層により分離層を構成した逆阻止IGBTを示す。まず、 $500\mu\text{m}$ 以上の厚いシリコン(Si)を半導体材料とする半導体基板100のおもて面側に、厚さ(膜厚)がおおよそ $1.5\mu\text{m}\sim 2.5\mu\text{m}$ 程度の熱酸化膜101をドーパントマスクとして形成する(図5(a)、図6(a))。

[0007] つぎに、この熱酸化膜101をパターニングして分離層を形成する不純物を導入するための開口部102を形成する(図5(b)、図6(b))。つぎに、開口部102に不純物となるボロンソース103を塗布し、ボロンの浅いデポジット層を形成する(または、熱酸化膜101の開口部102に露出する半導体基板100にボロンをイオン注入105する)(図5(c)、図6(c))。つぎに、ボロンの選択拡散(p型分離層用拡散)のためのドーパントマスクとして用いた熱酸化膜101を除去する。つぎに、高温(1300°C)、長時間(100時間 $\sim$ 200時間)の熱処理を行い、 $100\mu\text{m}\sim 200\mu\text{m}$ 程度の深さのp型の拡散層104を形成する(図5(d)、図6(d))。このp型の拡散層104を分離層として利用する。

[0008] その後、p型の拡散層104により取り囲まれた半導体基板100のおもて面に再度酸化膜を形成しMOSゲート構造および必要なおもて面側機能領域を形成するプロセス(図示せず)を施す。つぎに、半導体基板100の裏面から前記p型の拡散層104の底部に達するまで破線で示すように研削し除去して半導体基板100を薄くする(図5(d)、図6(d))。この裏面研削面に図示しないp型コレクタ領域とコレクタ電極とで構成される裏面構造を形成し、p型の拡散層104の中心部に位置するスクライブライン108で半導体基板100を切断する。この切断によりチップ化された逆阻止IGBTを図7(a)および前記図8の断面図に示す。

[0009] しかし、前記図5、図6に示すように、p型分離層を塗布拡散またはイオ

ン注入によって形成する逆阻止 IGBT では、前述のように深い p 型分離層の形成のために高温長時間の熱拡散を必要とする。その結果、この高温長時間の熱拡散中に、半導体基板内の格子間に酸素原子が導入され、酸素析出物や酸素ドナー化現象、結晶欠陥などが発生する。これらの結晶欠陥が導入されると、半導体基板中の p n 接合でリーク電流が高くなったり、半導体基板上に形成された絶縁膜の耐压、信頼性が大幅に劣化する虞が大きくなる。

[0010] そこで、この高温長時間の熱拡散に起因する問題点を解消するために、p 型分離層の拡散深さを浅くして高温の熱拡散にかかる時間を短くする方法が複数開発されている。例えば、半導体基板の裏面から V 字溝を形成して分離層の深さを浅くすることにより分離層の形成に要する高温の熱拡散にかかる時間を短くする製造方法である（例えば、下記特許文献 2～4 参照。）。下記特許文献 2～4 により作製される逆阻止 IGBT の端部構造の一例を図 7 (b) に示す。さらに、図 10 の断面図に示すように、半導体基板 100 のおもて面側から深さ 200 μ m の垂直側壁を有するトレンチ 109 を形成し、その側壁に深さの浅い分離層 104 b を設けることにより高温の熱拡散にかかる時間を短縮する方法も知られている。図 10 は、従来のトレンチを利用して形成した分離層を有する逆阻止 IGBT の構造を示す断面図である。図 10 中の符号 106 は p 型コレクタ領域、108 はスクライブライン、111 は基板おもて面側の MOS ゲート構造をそれぞれ示す。

[0011] 一方、従来、高耐压パワーデバイスの製造に用いられる半導体基板には、多結晶シリコン（以降、FZ 用多結晶シリコンと略記）を用いて FZ（フローティングゾーン）法により製造されるシリコン単結晶（以降、FZ シリコン単結晶と略記）から切り出されたシリコン半導体基板（以降、FZ シリコン半導体基板と略記）が使用されてきた。この FZ シリコン半導体基板は、CZ（チョクラルスキー）法により製造されるシリコン単結晶（以降、CZ シリコン単結晶と略記）から切り出されたシリコン半導体基板（以降、CZ シリコン半導体基板と略記）に比べて結晶に含まれる転位が少ない、含有酸素が少ないなどの利点がある。このため、FZ シリコン単結晶は、特に高耐

圧大電流容量のパワーデバイス用シリコン結晶として欠かせない。しかし、近年は、デバイスのコスト低減のため、より大口径のF Zシリコン半導体基板が求められているが、F Zシリコン半導体基板はC Zシリコン半導体基板に比べて大口径化が難しい。

[0012] 通常、F Zシリコン単結晶の原料としては、前述のようにF Z用多結晶シリコンを使用する。しかし、F Z法の原料として必要であるF Z用多結晶シリコンは、高純度で、クラックや割れが生じにくく、均一な粒界組織であり、かつ、製造するF Zシリコン単結晶に適した直径であるとともに、扁平やクランクが少なくなく、表面状態の良い円柱状であることが必要とされる。このようなF Z用多結晶シリコンの製造は、C Z法で使用されるナゲット状の多結晶シリコン（以降、C Z用多結晶シリコンと略記）の製造に比較して、歩留りや、生産性が非常に低い。一方、直径300mm向けを中心としたC Z用多結晶シリコンの需要が大幅に増加している。そこで、従来のF Z用多結晶シリコンの代わりに大口径の結晶シリコンが安定して得られるC Zシリコン単結晶を原料として、大口径のF Zシリコン単結晶を製造する方法が公知になっている（例えば、下記特許文献5参照。）。この方法によって製造されたF Zシリコン単結晶から切り出されたシリコン半導体基板を以降、C Z－F Zシリコン半導体基板と略記する。

先行技術文献

特許文献

- [0013] 特許文献1：特開2006－80269号公報
特許文献2：米国特許第7741192号明細書
特許文献3：特開2006－303410号公報
特許文献4：特開2011－181770号公報
特許文献5：特開2007－314374号公報

発明の概要

発明が解決しようとする課題

[0014] しかしながら、前述のように、上記特許文献 2～4 に記載の半導体基板の裏面から V 字溝を形成する方法では、基板おもて面側からの p 型の拡散層 104a の深さを浅くすることで高温での熱拡散時間を確実に短縮することができるが、p 型の拡散層 104a の深さを浅くし過ぎた場合、別の問題が生じる。具体的には、高温での熱拡散時間を短くするために基板おもて面側からの拡散層 104a の深さを浅くしていくと、その分、V 字溝を深くしなければならないため、半導体基板 100 が割れやすくなるという新たな問題が生じる。

[0015] さらに、図 10 に示すような主面に垂直な側壁を有するトレンチ 109 を利用して p 型分離層 104b を形成することにより高温の熱拡散時間を短縮する方法では、つぎの問題が生じる。例えば、200 μ m 程度の深さのトレンチ 109 のエッチングに要する時間は、典型的なドライエッチング装置を用いた場合、1 枚あたり 100 分間程度である。このため、トレンチ 109 を利用して p 型分離層 104b を形成する場合、リードタイムの増加、メンテナンス回数の増加などの弊害をもたらす。

[0016] また、前述の図 5～図 7 の説明にかかる高温長時間の熱拡散では、前述の CZ-FZ シリコン半導体基板を用いた場合、当初（半導体装置の製造工程投入前）から基板内に含まれるとされる空孔に起因して相乗的に発生する結晶欠陥、および、熱拡散処理時の雰囲気ガス種に起因して半導体基板内に新たに発生する結晶欠陥の影響で、従来の FZ シリコン半導体基板を用いた場合よりもさらに半導体装置の良品率が低下（悪化）するという問題が生じる。

[0017] すなわち、半導体基板には、熱処理条件により析出物が発生する。この析出物により積層欠陥などの結晶欠陥が発生し、この結晶欠陥が、半導体基板を用いて製造する半導体装置の電気的特性に悪影響を及ぼす虞がある。その代表的な結晶欠陥は、CZ シリコン半導体基板を熱処理した際に発生する酸素析出物（ SiO_2 ）である。これは、CZ シリコンインゴット（CZ シリコン結晶）の引き上げ中に容器の石英るつぽから散逸した酸素が CZ シリコン

インゴット中に取り込まれ、この酸素が熱処理時に SiO_2 として析出したものである。

[0018] このような SiO_2 の析出に伴って発生する結晶欠陥が半導体装置の p n 接合付近に存在する場合、接合リークや耐圧不良の原因となる。このため、LSI (Large Scale Integration) などの横型半導体装置においては、通常、熱処理によって半導体基板のおもて面付近の活性部内に酸素析出物が生じないような対策を行う。一方、IGBT などの大電力向けの縦型半導体装置は、半導体基板のおもて面側から裏面側までの基板全体に電流が流れるため、CZシリコン半導体基板を熱処理して基板のおもて面付近の酸素析出物発生を抑制するだけでは不十分である。

[0019] そのため、縦型半導体装置に用いる半導体基板を製造するには、インゴット製造時に酸素の混入を防ぐことのできるFZ法を用いてFZシリコンインゴットを製造するのが一般的である。FZシリコンインゴットを用いることにより、前述の酸素析出物の発生を抑制することができ、基板全面に電流が流れる縦型半導体装置の電気的特性不良を低減することが可能である。しかしながら、半導体基板を熱処理した際に発生する析出物は、酸素析出物だけではない。

[0020] 近年、FZシリコンインゴットの原料のポリシリコンロッド材料の需給逼迫に伴い、原料にポリシリコンロッドではなくCZシリコンインゴットを用いてFZシリコンインゴットを製造することが行われている。これは、CZシリコンインゴット中に含まれる酸素を、誘導加熱による溶融時に外方拡散させ、再結晶化させるときにFZシリコンインゴット中に含まれる酸素濃度を低下させることにより、低酸素濃度のFZシリコンインゴットを製造する方法である。

[0021] しかしながら、CZシリコンインゴットを用いて製造したFZシリコンインゴットから切り出されたCZ-FZシリコン半導体基板において、深い導電層を形成するために高温長時間（例えば1300℃の温度で100時間）の熱処理を行った場合、析出物が発生し、半導体装置の電気的特性の不良

が生じることがある。この析出物は、微視的解析により、窒素析出物 (α - Si_3N_4) であることがわかっており、この窒素析出物は窒素を含む雰囲気での熱処理に起因するものである。このような窒素析出物の発生を防ぐ方法として、アルゴンと酸素との混合ガス雰囲気での熱処理方法があるが、アルゴンと酸素との混合ガス雰囲気での高温長時間の熱処理は、原料ガスにアルゴンを多く用いるため、コスト増になるという問題がある。

[0022] 本発明は、前述した従来技術による問題点を解消するため、CZシリコン結晶を用いて製造されるFZシリコン結晶から切り出されたシリコン半導体基板を使用して、1290℃以上および100時間以上の高温長時間の熱拡散によって深い拡散層を形成する工程を有する場合でも、シリコン半導体基板内に前記高温長時間の熱拡散に起因する結晶欠陥の発生を抑制することができる半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

[0023] 上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、つぎの特徴を有する。FZ法により製造されるシリコン半導体基板に、1290℃以上シリコン結晶の融解温度未満の範囲内の熱処理温度の熱拡散によって深さ50 μm 以上の拡散層を形成する拡散工程を行う。前記拡散工程では、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第1熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第2熱処理を行うことにより前記拡散層を形成する。

[0024] また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板として、FZ用多結晶シリコンを原料としてFZ法で製造されるFZシリコン結晶から切り出されたFZシリコン半導体基板を用いることが好ましい。

[0025] また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板として、CZ用多結晶シリコンを原料としてFZ法で製造されるCZ-FZシリコン結晶から切り出されたCZ-FZシリコン半導体基板を用いることも好ましい。

[0026] また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板の厚さを L (μm)とした場合に、前記第1熱処理の処理時間 t (時間)は、 $t > 3.5 \times 10^{-6} \times L^2$ を満たすことが好ましい。

[0027] また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記シリコン半導体基板の厚さを L (μm)とし、前記第1熱処理の処理温度 T における格子間シリコン原子の拡散係数を DT ($\mu\text{m}^2/\text{h}$)とした場合に、前記第1熱処理の処理時間 t (時間)は、 $t > L^2 / (16 \times DT)$ を満たすことが好ましい。

[0028] また、この発明にかかる半導体装置の製造方法は、上述した発明において、耐圧に応じたシリコン基板の厚さを M (μm)とした場合に、前記第1熱処理の処理時間 t (時間)は、 $t > 3.5 \times 10^{-6} \times M^2$ を満たすことが好ましい。

[0029] また、この発明にかかる半導体装置の製造方法は、上述した発明において、耐圧に応じたシリコン基板の厚さを M (μm)とし、前記第1熱処理の処理温度 T における格子間シリコン原子の拡散係数を DT ($\mu\text{m}^2/\text{h}$)とした場合に、前記第1熱処理の処理時間 t (時間)は、 $t > M^2 / (16 \times DT)$ を満たすことが好ましい。

[0030] また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記拡散工程では、逆阻止型の絶縁ゲート型バイポーラトランジスタを構成する分離層となる前記拡散層を形成することが好ましい。

発明の効果

[0031] 本発明にかかる半導体装置の製造方法によれば、大口径化とコストダウンのためにCZシリコン結晶を用いてFZ法で製造されるFZシリコン結晶から切り出されたシリコン半導体基板を使用して、 1290°C 以上および100時間以上の高温長時間の熱拡散によって深い拡散層を形成する場合であっても、半導体基板内に高温長時間の熱拡散に起因する結晶欠陥の発生を抑制することができるという効果を奏する。また、本発明にかかる半導体装置の

製造方法によれば、高温長時間の熱拡散を行う際の原料ガスである不活性ガスの使用量を削減することができるため、製造コストを低減することができるという効果を奏する。

図面の簡単な説明

[0032] [図1]図1は、本発明の実施の形態にかかる半導体装置の製造途中のC Z - F Zシリコン半導体基板の状態を模式的に示す断面図である。

[図2]図2は、本発明の実施の形態にかかる半導体装置の製造途中のC Z - F Zシリコン半導体基板の状態を模式的に示す断面図である。

[図3]図3は、本発明の実施の形態にかかる半導体装置の製造途中のC Z - F Zシリコン半導体基板の状態を模式的に示す断面図である。

[図4]図4は、C Z - F Zシリコン半導体基板の断面X線トポグラフィー写真を模した断面図である。

[図5]図5は、従来の塗布拡散による分離層の形成途中の状態を示す断面図である。

[図6]図6は、従来のイオン注入による分離層の形成途中の状態を示す断面図である。

[図7]図7は、従来の逆阻止 I G B T の端部構造を示す断面図である。

[図8]図8は、従来の逆阻止 I G B T の断面構造を模式的に示す断面図である。

[図9]図9は、逆阻止 I G B T を用いた双方向スイッチングデバイスの等価回路を示す回路図である。

[図10]図10は、従来のトレンチを利用して形成した分離層を有する逆阻止 I G B T の構造を示す断面図である。

発明を実施するための形態

[0033] 以下、本発明にかかる半導体装置の製造方法の好適な実施の形態について、添付図面を参照して詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそ

れが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。

[0034] (実施の形態)

以下、本発明の実施の形態にかかる半導体装置の製造方法について、大口径化とコストダウンのために、CZ（チョクラルスキー）シリコン（Si）インゴット（CZシリコン結晶）を原料としてFZ（フローティングゾーン）法により製造したFZシリコン単結晶（FZシリコンインゴット）から切り出されたFZシリコン半導体基板（CZ-FZシリコン半導体基板）を用いて、耐圧600Vの逆阻止IGBTを製造する場合を例に説明する。CZシリコンインゴットは、ナゲット状の多結晶シリコン（CZ用多結晶シリコン）を原料としてCZ法により作製されたCZシリコン単結晶である。特に、本発明の特徴である高温長時間の熱拡散（ドライブイン）によって深い拡散層、例えば半導体基板のおもて面から裏面に達する程度の深さを有する分離層を形成するための拡散工程について説明する。以降説明する拡散工程の大部分は前記図6、図7（a）を参照して説明した従来の逆阻止IGBTの製造プロセスを用いる。

[0035] 本発明の実施の形態にかかる逆阻止IGBTの製造方法が前述した従来の逆阻止IGBTの製造方法と異なる点は、本発明の実施の形態にかかる逆阻止IGBTの製造方法では、高温長時間を要する分離層の熱拡散を、酸素（ O_2 ）雰囲気中または酸素と不活性ガスとの混合ガス雰囲気中で第1熱処理した後に、窒素（ N_2 ）雰囲気中または窒素と酸素との混合ガス雰囲気中で第2熱処理する構成とした点である。図1～3は、本発明の実施の形態にかかる半導体装置の製造途中のCZ-FZシリコン半導体基板の状態を模式的に示す断面図である。まず、CZ-FZシリコン半導体基板1を用意する。CZ

ーF Zシリコン半導体基板1内には、初期状態（半導体装置の製造工程投入前）から、部分的に空孔欠陥2（V : V a c a n c y）が存在する場合がある（図1（a））。この空孔欠陥2は、サイズが微小であるため直接検出することはできない（図中では模式的に大きく表示している）。

[0036] つぎに、このC ZーF Zシリコン半導体基板1に対して窒素を含まない雰囲気中の熱酸化を行い、C ZーF Zシリコン半導体基板1のおもて面に厚さ（膜厚）をおおよそ $1\mu\text{m}$ 程度にした酸化膜3をドーパントマスクとして形成する（図1（b））。つぎに、この酸化膜3にパターニング・エッチングにより、導電層を形成するための開口部4を形成する（図1（c））。つぎに、開口部4に露出するC ZーF Zシリコン半導体基板1にボロン（B）のイオン注入（ボロンイオン注入）5を例えば 10^{15}cm^{-2} 程度の高ドーズ量で行うことにより、ボロンイオン注入層6を形成する（図1（d））。

[0037] つぎに、例えば酸素（ O_2 ）10を30%とアルゴン（Ar）9を70%とを混合した混合ガス雰囲気中で、 1300°C の温度の第1熱処理を10時間実施する。炉入れ、炉出し温度は例えば 700°C で、昇降温速度は例えば $1^\circ\text{C}/\text{min}$ である。これによって、C ZーF Zシリコン半導体基板1の露出部分を酸化して熱酸化膜7を形成するとともに、ボロンイオン注入5により注入したボロンイオン注入層6を拡散させてボロン拡散層8を形成する。この時点でのC ZーF Zシリコン半導体基板1の断面構造模式図を図2に示す。第1熱処理による熱酸化に伴い発生した余剰Si原子が、格子間原子（以下、格子間Si原子とする）としてC ZーF Zシリコン半導体基板1に注入11されることにより（図2（a））、空孔欠陥2が埋められる（図2（b））。

[0038] その後、例えば酸素（ O_2 ）10を30%と窒素（ N_2 ）12を70%とを混合した混合ガス雰囲気中で、 1300°C の温度の第2熱処理を90時間実施する。これによって、ボロン拡散層8をさらに拡散させて、C ZーF Zシリコン半導体基板1のおもて面から裏面に達する深さのp型導電層13を形成する。この時点での断面構造模式図を図3に示す。第1熱処理によって既に

CZ-FZシリコン半導体基板1内の空孔欠陥2が埋められているため、その後窒素を含む雰囲気中で第2熱処理を行っても、CZ-FZシリコン半導体基板1内に窒素析出物が析出する起点となる空孔欠陥2が存在しない。したがって、窒素析出現象は起こらない。

[0039] 次に、第1、2熱処理後のCZ-FZシリコン半導体基板1の断面観察を行った結果について説明する。図4は、CZ-FZシリコン半導体基板の断面X線トポグラフィー写真を模した断面図である。図4(a)には、酸素(O_2)10を30%とアルゴン(Ar)9を70%とを混合した混合ガス雰囲気中で、1300℃の温度の第1熱処理を10時間実施した後に、酸素(O_2)10を30%と窒素(N_2)12を70%とを混合した混合ガス雰囲気中で、1300℃の温度の第2熱処理を90時間実施したCZ-FZシリコン半導体基板1の断面X線トポグラフィー写真を模した図を示す(以下、実施例とする)。比較として、図4(b)に、酸素(O_2)を30%と窒素(N_2)を70%とを混合した混合ガス雰囲気中で、1300℃の温度の熱処理を100時間実施したCZ-FZシリコン半導体基板1の断面X線トポグラフィー写真を模した図を示す(以下、比較例1とする)。図4(a)、4(b)に示すように、実施例においては、比較例1のような、窒素析出物に起因する欠陥によるコントラスト変化は観測されなかった。さらに、比較として、図4(c)に、酸素(O_2)を30%とアルゴン(Ar)を70%とを混合した混合ガス雰囲気中で、1300℃の温度の熱処理を100時間実施したCZ-FZシリコン半導体基板1の断面X線トポグラフィー写真を模した図を示す(以下、比較例2とする)。図4(a)、4(c)に示すように、実施例は、比較例2と同様に、窒素析出物を発生させずに深い導電層を基板中に形成することができることが確認された。図4(a)、4(b)、4(c)のいずれの断面X線トポグラフィー写真を模した図にも、縦方向のコントラストが見られるが、これは結晶の完全性が高い場合に生じる動力学回折現象によるペンデル縞と呼ばれるコントラストであり、結晶欠陥ではない。

[0040] なお、本実施の形態では酸素(O_2)10を30%とアルゴン(Ar)9を

70%とを混合した混合ガス雰囲気中での第1熱処理において、熱処理温度を1300℃とし、熱処理時間を10時間としたが、初期状態でCZ-FZシリコン半導体基板1内に存在する空孔欠陥2を格子間Si原子で埋めることができればよく、熱処理温度と熱処理時間とを種々変更してもよい。以下に、その条件について述べる。

[0041] 格子間Si原子の拡散係数Dと、第1熱処理の熱処理時間t(h)と、拡散長X(濃度1/e)と間には、 $X = 2\sqrt{Dt}$ の関係がある。松本智による「高純度同位体を用いた半導体中の自己拡散現象の解明」(応用物理学会、応用物理80(2011)、p.987-990)で求められた拡散係数の値を高温領域に外挿すると、熱処理温度が1300℃である場合、 $D = 5.0 \times 10^{-8} (\text{cm}^2/\text{s}) = 1.8 \times 10^4 (\mu\text{m}^2/\text{h})$ である。また、CZ-FZシリコン半導体基板1を第1熱処理すると、基板のおもて面と裏面との両面側から格子間Si原子が注入11される。このため、CZ-FZシリコン半導体基板1の厚さをL(μm)とすると、酸化雰囲気での第1熱処理の熱処理時間tが、 $2\sqrt{Dt} = L/2$ の関係を満たす熱処理時間より長ければ、CZ-FZシリコン半導体基板1の全体に格子間Si原子が注入11されることになる。これらの関係式から、第1熱処理の熱処理時間tは、第1熱処理の処理温度Tにおける格子間シリコン原子の拡散係数をDTとしたときに、 $t = L^2 / (16 \times DT)$ とあらわすことができる。この式に熱処理温度1300℃における格子間Si原子の拡散係数 $D = 1.8 \times 10^4 (\mu\text{m}^2/\text{h})$ を上記式のDTに代入すると、 $t(\text{h}) = 3.47 \times 10^{-6} \times L^2 (\mu\text{m}^2)$ となる。よって、CZ-FZシリコン半導体基板1の厚さLを例えば500(μm)とすると、 $t = 0.87(\text{h}) = 52(\text{min})$ となり、熱処理温度が1300℃である場合においては52分以上の第1熱処理を行えば、CZ-FZシリコン半導体基板1中の空孔欠陥2を格子間Si原子で埋めることができる。なお、h:時間(hour)、min:分(minute)、s:秒(second)である。

[0042] また、上記ではCZ-FZシリコン半導体基板1の厚さ方向全体に格子間

S i 原子を注入 1 1 する熱処理条件としたが、C Z - F Z シリコン半導体基板 1 は、最終的な半導体装置の耐圧に応じて研削して薄ウェハ化を行う場合があるため、その場合は、C Z - F Z シリコン半導体基板 1 のおもて面から、半導体装置の最終的な製品厚さの位置まで格子間 S i 原子を注入 1 1 すれば良い。

[0043] また、アルゴンガスの代わりに、他の不活性ガス（例えばヘリウム（H e）、ネオン（N e）など）を含む雰囲気を用いて第 1 熱処理を行っても良い。また、熱酸化膜 7 の厚さをより厚くしたい場合は、不活性ガス無しで、酸素 1 0 0 % の酸素雰囲気にしても同様の効果が得られる。

[0044] 上記の関係式から決定した熱処理温度・熱処理時間で酸素雰囲気中または酸素と不活性ガスとの混合ガス雰囲気中の第 1 熱処理を行った後に、引き続き、窒素雰囲気中または窒素と酸素との混合ガス雰囲気中での第 2 熱処理を行うことにより、C Z - F Z シリコン半導体基板 1 内に窒素析出物を生成させずに所望の深さまでボロン（ボロンイオン注入層 6）を拡散させ、深い p 型導電層 1 3 を形成することができる。第 2 熱処理の熱処理時間は、p 型導電層 1 3 の深さに応じて設定される。すなわち、第 2 熱処理の熱処理時間は、例えば、第 1 熱処理により拡散されてなるボロン拡散層 8 を第 2 熱処理によってさらに拡散させて所望の深さの p 型導電層 1 3 を形成可能な時間であり、第 1 熱処理の熱処理時間と第 2 熱処理の熱処理時間とを合わせて例えば 1 0 0 時間を超えてもよい。この場合においても、第 1 熱処理により C Z - F Z シリコン半導体基板 1 内の空孔欠陥 2 が格子間 S i 原子で埋められているため、第 2 熱処理により窒素析出物を生成させずに所望の深さの p 型導電層 1 3 を形成することができる。

[0045] このようにして形成した深い p 型導電層 1 3 は、逆耐圧構造を持つ I G B T（逆阻止 I G B T）の逆耐圧構造を保持するための p 型分離層として用いることができる（逆阻止 I G B T の断面構造は例えば図 8 参照）。p 型分離層は、半導体装置（半導体チップ）の周辺端部を全て取り囲むように形成する必要があるため、p 型分離層を熱拡散方式のみで形成する場合、半導体基

板の一方の主面から他方の主面まで達する深さの連続した p 型導電層 13 を形成する必要がある。なお、半導体装置に使用する半導体基板の製品厚さは、その半導体装置の耐圧によって決まる。例えば、600 V クラス耐圧の逆阻止 IGBT であれば、半導体基板の製品厚さは約 100 μm である。1200 V クラス耐圧の逆阻止 IGBT であれば、半導体基板の製品厚さは約 180 μm である。1700 V クラス耐圧の逆阻止 IGBT であれば、半導体基板の製品厚さは約 240 μm である。p 型分離層を、熱拡散方式と V 字型溝に対するイオン注入後のレーザーアニール方式とを併用して形成する場合は、熱拡散により形成する p 型分離層の厚さはより浅くできる（逆阻止 IGBT の断面構造は例えば図 7（b）参照）。その場合でも、V 字型溝形成後に半導体基板の機械的強度が低下して製造工程中で半導体基板が割れることを防止するために、熱拡散により形成する p 型分離層の厚さは 50 μm 以上を必要とする。

- [0046] 第 2 熱処理の熱処理温度について、前述の説明では 1300℃としたが、1290℃としてもよい。第 2 熱処理の熱処理温度を 1290℃より低くすることは耐圧特性には問題が生じないが、熱拡散時間が長くなり、作業効率が悪くなるという実用性の問題が生じるため好ましくない。具体的には、耐圧 600 V の逆阻止 IGBT に必要な深い分離層を熱拡散によって形成する場合、例えば、1300℃の温度での熱拡散では 100 時間の熱処理時間で済むが、1280℃の温度での熱拡散では 150 時間も熱処理時間が必要になり効率が悪い。したがって、第 2 熱処理の熱処理温度は、1290℃以上とするのが好ましい。一方、第 2 熱処理の熱処理温度の上限は、CZ-FZ シリコン半導体基板 1 に、ウエハプロセスに支障があるような変形が生じない温度にまでは上昇させることができる。CZ-FZ シリコン半導体基板 1 に変形が生じなければ、熱拡散温度を高温にするほど熱拡散時間を短縮させることができるので好ましい。すなわち、第 2 熱処理の熱処理温度は Si の融点以下とするのが好ましい。その理由は、CZ-FZ シリコン半導体基板 1 が溶け出して CZ-FZ シリコン半導体基板 1 の形状を変形させないよう

な温度（およそ1350℃程度）であるからである。

[0047] 第1熱処理は、格子間Si原子をウェハのおもて面側から少なくとも深さ50μm以上まで拡散させる工程で格子間Si原子の拡散速度が速いため、熱拡散温度が1290℃以下であっても、熱拡散時間が100時間以下であっても、上述したように $t > L^2 / (16 \times DT)$ または $t > M^2 / (16 \times DT)$ の条件を満たしていれば問題ない。また、第1熱処理は、熱拡散温度が1300℃の場合は、上述したように $t > 3.5 \times 10^{-6} \times L^2$ または $t > 3.5 \times 10^{-6} \times M^2$ の条件を満たしていればよい。これらの条件式において、 t 、 DT 、 L および M は、上述したようにそれぞれ第1熱処理の熱処理時間、第1熱処理の処理温度 T における格子間シリコン原子の拡散係数、CZ-FZシリコン半導体基板1の厚さ、および半導体基板の製品厚さ（耐圧に応じたシリコン基板の厚さ）である。第2熱処理は、逆阻止IGBTの逆耐圧構造の分離領域を形成するために、p型ドーパント（ボロン）をウェハのおもて面側から少なくとも深さ50μm以上まで拡散させる工程で、ボロンの拡散速度は格子間Si原子よりも遅く、熱拡散温度が1290℃以上であることが望ましい条件となる。

[0048] 以上、説明したように、本発明の実施の形態によれば、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第1熱処理によりCZ-FZシリコン半導体基板内の空孔欠陥を埋めることで、その後の窒素を含む雰囲気での第2熱処理によって、CZ-FZシリコン半導体基板内に窒素析出物を発生させずに、例えば逆阻止IGBTの分離層となる所望の深さの拡散層を形成することができる。したがって、大口径化とコストダウンのために、結晶欠陥が生じ易いCZ-FZシリコン半導体基板を使用して、1290℃以上および100時間以上の高温長時間の熱拡散を伴う深い拡散層を有する半導体装置を製造する場合でも、拡散層を形成するための熱処理に用いる原料ガスであるアルゴンなどの不活性ガスの使用量を削減して低コストで、かつ結晶欠陥の発生を抑制することができる。

[0049] 以上において本発明では、逆阻止IGBTのp型分離層の形成のための高

高温長時間の熱拡散プロセスを中心に説明したが、1290℃以上の温度で100時間を超えるような高温長時間の熱拡散によって深い拡散層を形成するプロセスを有する他の半導体装置の製造方法にも適用することができる。また、上述した実施の形態では、CZ-FZシリコン半導体基板を使用して半導体装置を製造する場合を例に説明しているが、これに限らず、FZ用多結晶シリコンを用いてFZ法により製造されるFZシリコン単結晶から切り出されたFZシリコン半導体基板を用いても同様の効果が得られる。FZ用多結晶シリコンとは、FZ法で用いられる略円柱状のポリシリコンロッドである。また、本発明は、導電型を反転させても同様に成り立つ。

産業上の利用可能性

[0050] 以上のように、本発明にかかる半導体装置の製造方法は、高温長時間の熱拡散を伴う深い不純物拡散層を有する半導体装置に有用である。

符号の説明

- [0051]
- 1 CZ-FZシリコン半導体基板
 - 2 空孔欠陥
 - 3 酸化膜
 - 4 酸化膜の開口部
 - 5 ボロンイオン注入
 - 6 ボロンイオン注入層
 - 7 熱酸化膜
 - 8 ボロン拡散層
 - 9 アルゴン原子
 - 10 酸素分子
 - 11 余剰シリコン原子の注入
 - 12 窒素分子
 - 13 p型導電層
 - 21 n-型ドリフト領域（シリコン半導体基板）
 - 22 p型ベース領域

- 2 3 n^+ 型エミッタ領域
- 2 4 ゲート絶縁膜
- 2 5 ゲート電極
- 2 6 層間絶縁膜
- 2 7 p型コレクタ領域
- 2 8 コレクタ電極
- 2 9 エミッタ電極
- 3 0 チップ側端面
- 3 1 p型分離層
- 3 2 耐圧構造部の表面
- 1 1 0 活性領域
- 1 2 0 耐圧構造部


請求の範囲

- [請求項1] フローティングゾーン法により製造されるシリコン半導体基板に、
1290℃以上シリコン結晶の融解温度未満の範囲内の熱処理温度の熱拡散によって深さ50μm以上の拡散層を形成する拡散工程を含み、
、
前記拡散工程では、酸素雰囲気または酸素と不活性ガスとの混合ガス雰囲気の第1熱処理を行った後に、窒素雰囲気または窒素と酸素との混合ガス雰囲気の第2熱処理を行うことにより前記拡散層を形成することを特徴とする半導体装置の製造方法。
- [請求項2] 前記シリコン半導体基板として、多結晶シリコンを原料としてフローティングゾーン法で製造されるシリコン結晶から切り出された半導体基板を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項3] 前記シリコン半導体基板として、チョクラルスキー法で製造される結晶シリコンを原料としてフローティングゾーン法で製造されたシリコン結晶から切り出された半導体基板を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項4] 前記シリコン半導体基板の厚さを L (μm) とした場合に、前記第1熱処理の処理時間 t (時間) は、 $t > 3.5 \times 10^{-6} \times L^2$ を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項5] 前記シリコン半導体基板の厚さを L (μm) とし、前記第1熱処理の処理温度 T における格子間シリコン原子の拡散係数を DT (μm²/h) とした場合に、前記第1熱処理の処理時間 t (時間) は、 $t > L^2 / (16 \times DT)$ を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。
- [請求項6] 耐圧に応じたシリコン基板の厚さを M (μm) とした場合に、前記第1熱処理の処理時間 t (時間) は、 $t > 3.5 \times 10^{-6} \times M^2$ を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。


[請求項7] 耐圧に応じたシリコン基板の厚さを M (μm) とし、前記第1熱処理の処理温度 T における格子間シリコン原子の拡散係数を D_T ($\mu\text{m}^2/\text{h}$) とした場合に、前記第1熱処理の処理時間 t (時間) は、 $t > M^2 / (16 \times D_T)$ を満たすことを特徴とする請求項1に記載の半導体装置の製造方法。

[請求項8] 前記拡散工程では、逆阻止型の絶縁ゲート型バイポーラトランジスタを構成する分離層となる前記拡散層を形成することを特徴とする請求項1～7のいずれか一つに記載の半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



[illegible]

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/065104

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/22(2006.01)i, H01L21/336(2006.01)i, H01L21/76(2006.01)i,
H01L21/762(2006.01)i, H01L29/739(2006.01)i, H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/22, H01L21/336, H01L21/76, H01L21/762, H01L29/739, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2013
Kokai Jitsuyo Shinan Koho	1971-2013	Toroku Jitsuyo Shinan Koho	1994-2013

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2006-80269 A (Fuji Electric Holdings Co., Ltd.), 23 March 2006 (23.03.2006), paragraphs [0014], [0016]; fig. 1, 11 (Family: none)	1-8
Y	JP 60-92610 A (Rohm Co., Ltd.), 24 May 1985 (24.05.1985), entire text; fig. 3 (Family: none)	1-8
Y	JP 2007-314374 A (Shin-Etsu Handotai Co., Ltd.), 06 December 2007 (06.12.2007), entire text; fig. 3(A) (Family: none)	3

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
26 July, 2013 (26.07.13)

Date of mailing of the international search report
06 August, 2013 (06.08.13)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2013/065104

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 9-227300 A (Siemens AG.), 02 September 1997 (02.09.1997), entire text; all drawings & US 5902135 A & EP 769809 A1 & DE 19538983 A	4-7

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/22(2006.01)i, H01L21/336(2006.01)i, H01L21/76(2006.01)i, H01L21/762(2006.01)i,
H01L29/739(2006.01)i, H01L29/78(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/22, H01L21/336, H01L21/76, H01L21/762, H01L29/739, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 3 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 3 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 3 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2006-80269 A（富士電機ホールディングス株式会社）2006.03.23, 段落【0014】【0016】，図1，11（ファミリーなし）	1-8
Y	JP 60-92610 A（ローム株式会社）1985.05.24，全文，図3 （ファミリーなし）	1-8
Y	JP 2007-314374 A（信越半導体株式会社）2007.12.06，全文， 図3（A）（ファミリーなし）	3

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 6 . 0 7 . 2 0 1 3

国際調査報告の発送日

0 6 . 0 8 . 2 0 1 3

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

柴山 将隆

5 F

3 0 3 5

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 1 6

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 9-227300 A (シーメンス アクチエンゲゼルシャフト) 1997.09.02, 全文, 全図 & US 5902135 A & EP 769809 A1 & DE 19538983 A	4-7