

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6327742号
(P6327742)

(45) 発行日 平成30年5月23日(2018.5.23)

(24) 登録日 平成30年4月27日(2018.4.27)

(51) Int.Cl.

H03K 17/28 (2006.01)
G06F 1/32 (2006.01)

F 1

H03K 17/28
H03K 17/28
G06F 1/32H
F
Z

請求項の数 4 (全 15 頁)

(21) 出願番号 特願2013-236015 (P2013-236015)
 (22) 出願日 平成25年11月14日 (2013.11.14)
 (65) 公開番号 特開2014-99856 (P2014-99856A)
 (43) 公開日 平成26年5月29日 (2014.5.29)
 審査請求日 平成28年11月7日 (2016.11.7)
 (31) 優先権主張番号 13/678,117
 (32) 優先日 平成24年11月15日 (2012.11.15)
 (33) 優先権主張国 米国(US)

(73) 特許権者 504199127
 エヌエックスピー ユーエスエイ インコ
 ーポレイテッド
 N X P U S A, I n c.
 アメリカ合衆国 テキサス州 78735
 オースティン ウィリアム キャノン
 ドライブ ウエスト 6501
 (74) 代理人 100142907
 弁理士 本田 淳
 (72) 発明者 デール ジェイ. マッククワーカ
 アメリカ合衆国 78726 テキサス州
 オースティン チェストナット リッジ
 ロード 10209

最終頁に続く

(54) 【発明の名称】 温度依存性タイマ回路

(57) 【特許請求の範囲】

【請求項 1】

温度依存性タイマを有する回路であって、
 第1の入力、第2の入力、および出力を含む比較器であって、前記出力は動作中にタイマ信号を提供する、前記比較器と、

第1の電流端子および制御端子を含むトランジスタであって、前記第1の電流端子は前記比較器の前記第2の入力に結合されている、前記トランジスタと、

前記比較器の前記第1の入力に結合されている第1のノードと、

前記比較器の前記第2の入力および前記トランジスタの前記第1の電流端子に結合されている第2のノードと、

前記トランジスタの前記制御端子に結合されている第3のノードと、を備え、

動作中、前記第3のノードは、温度に応じたレートで前記第2のノードの電圧を変化させるべく、前記トランジスタが動作のサブスレッショルド領域にあるようにバイアスされ、前記比較器の前記出力の状態は、前記第2のノードの前記電圧が前記第1のノードの電圧を跨ぐとき変化し、

動作中、前記第3のノードは、温度に指數関数的に応じたレートで前記第2のノードの電圧を変化させるべく、前記トランジスタが動作のサブスレッショルド領域にあるようにバイアスされ、

前記回路は、

前記第1のノードに結合されている第1の端子を含む第1のキャパシタと、

10

20

前記第2のノードに結合されている第1の端子を含む第2のキャパシタと、
前記第3のノードに結合されている第1の端子を含む第3のキャパシタと、
バンドギャップ生成器と、をさらに備え、前記比較器の前記出力の状態の変化は、前記
バンドギャップ生成器を起動して生成器出力において電圧を提供するために用いられ、前
記生成器出力における前記電圧は、ある期間にわたって前記第1のキャパシタ、前記第2
のキャパシタ、および前記第3のキャパシタを充電するために使用される、回路。

【請求項2】

温度依存性タイマを有する回路であって、
 第1の入力、第2の入力、および出力を含む比較器であって、前記出力は動作中にタイ
 マ信号を提供する、前記比較器と、

第1の電流端子および制御端子を含むトランジスタであって、前記第1の電流端子は前
 記比較器の前記第2の入力に結合されている、前記トランジスタと、

前記比較器の前記第1の入力に結合されている第1のノードと、
 前記比較器の前記第2の入力および前記トランジスタの前記第1の電流端子に結合され
 ている第2のノードと、

前記トランジスタの前記制御端子に結合されている第3のノードと、を備え、
 動作中、前記第3のノードは、温度に応じたレートで前記第2のノードの電圧を変化さ
 せるべく、前記トランジスタが動作のサブスレッショルド領域にあるようにバイアスされ
 、前記比較器の前記出力の状態は、前記第2のノードの前記電圧が前記第1のノードの電
 圧を跨ぐとき変化し、

前記回路は、

前記第1のノードに結合されている第1の端子を含む第1のキャパシタと、
 前記第2のノードに結合されている第1の端子を含む第2のキャパシタと、
 前記第3のノードに結合されている第1の端子を含む第3のキャパシタと、
 バンドギャップ生成器と、をさらに備え、前記比較器の前記出力の状態の変化は、前記
 バンドギャップ生成器を起動して生成器出力において電圧を提供するために用いられ、前
 記生成器出力における前記電圧は、ある期間にわたって前記第1のキャパシタ、前記第2
 のキャパシタ、および前記第3のキャパシタを充電するために使用される、回路。

【請求項3】

温度依存性タイマを有する回路であって、
 第1の入力、第2の入力、および出力を含む比較器であって、前記出力は動作中にタイ
 マ信号を提供する、前記比較器と、

第1の電流端子および制御端子を含むトランジスタであって、前記第1の電流端子は前
 記比較器の前記第2の入力に結合されている、前記トランジスタと、

前記比較器の前記第1の入力に結合されている第1のノードと、
 前記比較器の前記第2の入力および前記トランジスタの前記第1の電流端子に結合され
 ている第2のノードと、

前記トランジスタの前記制御端子に結合されている第3のノードと、を備え、
 動作中、前記第3のノードは、温度に応じたレートで前記第2のノードの電圧を変化さ
 せるべく、前記トランジスタが動作のサブスレッショルド領域にあるようにバイアスされ
 、前記比較器の前記出力の状態は、前記第2のノードの前記電圧が前記第1のノードの電
 圧を跨ぐとき変化し、

前記回路は、

前記第1のノードに結合されている第1の端子を含む第1のキャパシタと、
 前記第2のノードに結合されている第1の端子を含む第2のキャパシタと、
 前記第3のノードに結合されている第1の端子を含む第3のキャパシタと、
 バンドギャップ生成器と、をさらに備え、前記比較器の前記出力の状態の変化は、前記
 バンドギャップ生成器を起動して生成器出力において電圧を提供するために用いられ、前
 記生成器出力における前記電圧は、ある期間にわたって前記第1のキャパシタ、前記第2
 のキャパシタ、および前記第3のキャパシタを充電するために使用され、

10

20

30

40

50

前記回路は、

前記生成器出力と前記第1のキャパシタとの間に結合されている第1のスイッチと、前記生成器出力と前記第2のキャパシタとの間に結合されている第2のスイッチと、前記生成器出力と前記第3のキャパシタとの間に結合されている第3のスイッチと、をさらに備え、動作中、前記第1のスイッチ、前記第2のスイッチ、および前記第3のスイッチは、前記生成器出力において提供される前記電圧を用いてそれぞれ前記第1のキャパシタ、前記第2のキャパシタ、および前記第3のキャパシタを充電するために前記比較器の前記出力の前記状態の変化に基づく1つの時点に閉じられる、回路。

【請求項4】

回路においてタイマを動作させる方法であって、

10

比較器の出力において複数のパルスを提供するようにタイマを動作させるステップを含み、前記パルスの周波数は温度に応じてあり、前記複数のパルスの各パルスを提供することは、

所定の電圧において前記比較器の第1の入力をバイアスさせるステップと、

温度に応じたレートで比較器の前記第1の入力の電圧を変化させるべく、トランジスタを動作のサブスレッシュルド領域において動作させる、トランジスタ動作ステップと、を含み、前記比較器の出力の状態は、前記第1の入力の電圧が前記比較器の第2の入力の電圧を跨ぐとき変化し、

前記トランジスタ動作ステップは、温度に指數関数的に応じたレートで前記比較器の前記第1の入力の電圧を変化させるべく、前記トランジスタを動作のサブスレッシュルド領域において動作させるステップを含み、

20

前記トランジスタは、第1の電流端子および制御端子を含み、前記第1の電流端子は前記比較器の前記第1の入力に結合されており、

前記回路は、

前記比較器の前記第2の入力に結合されている第1のノードと、

前記比較器の前記第1の入力および前記トランジスタの前記第1の電流端子に結合されている第2のノードと、

前記トランジスタの前記制御端子に結合されている第3のノードと、

前記第1のノードに結合されている第1の端子を含む第1のキャパシタと、

前記第2のノードに結合されている第1の端子を含む第2のキャパシタと、

30

前記第3のノードに結合されている第1の端子を含む第3のキャパシタと、

バンドギャップ生成器と、を備え、前記比較器の前記出力の状態の変化は、前記バンドギャップ生成器を起動して生成器出力において電圧を提供するために用いられ、前記生成器出力における前記電圧は、ある期間にわたって前記第1のキャパシタ、前記第2のキャパシタ、および前記第3のキャパシタを充電するために使用される、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して半導体デバイスに関し、より具体的には、温度依存性タイマ回路に関する。

40

【背景技術】

【0002】

半導体チップレベル電力管理システムは、より一層複雑になっており、低電力調整モードのために多くの電圧基準および電流基準を必要とし得る。例として、クロックのための電圧基準および電流基準、正確な調整制御（ウェルバイアス、ソースバイアス、およびコア調整レベルを含む）のための電圧基準および電流基準、ならびに、比較器およびバンドギャップ回路などの、低電力モードで作動する必要がある他のアナログブロックのための電流基準および電圧基準を含む。

【0003】

いくつかの解決策は、特別な非常に電力の低い直流（d c）基準を提案しているが、こ

50

これらの解決策では始動するのが遅く、温度にわたる精度に劣る場合があり、通常ただ1つの固定値を有する。より新しいシステムでは、より正確なリフレッシュされるサンプルホールド基準が使用されている。これらのシステムの1つの利点は、複数の基準が生成されることができるよう同時にリフレッシュされるアドオンデジタル-アナログ変換器(DAC)または抵抗ラダーおよび乗算器を使用してより柔軟性があることである。このシステムのもう1つの利点は、リフレッシュ期間内で任意の数の電圧が生成されることができるが、サンプルフェーズよりも著しく長いホールドフェーズにおいてすべてがオフになることによって電力が節約されることである。

【0004】

このシステムに対する制約の1つは、そのリフレッシュレートが、最悪の場合の条件、たとえば、125の高温に対して行われることである。低電力クロックは常に作動してリフレッシュレートを設定することができるが、これは公称温度における電力を必要とし、スイッチング電流および基板上の領域を伴う。低電力スリープモードについて空間および電力のオーバヘッドを低減することが望ましい。

【0005】

なお、関連するメモリに遅延フィードバックを行うサンプルホールド回路について、特許文献1に記載されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】米国特許第4,906,865号明細書

10

【発明の概要】

【発明が解決しようとする課題】

【0007】

リフレッシュ可能電圧基準システムによって使用される電力を最小限に抑えることによって、高度な電力管理システムにおいて待機モードおよびスリープモードにおける電力消費を著しく低減する半導体デバイスおよび方法の提供が必要とされる。

【課題を解決するための手段】

【0008】

上記問題点を解決するために、請求項1に記載の発明は、温度依存性タイマを有する回路であって、第1の入力、第2の入力、および出力を含む比較器であって、前記出力は動作中にタイマ信号を提供する、前記比較器と、第1の電流端子および制御端子を含むトランジスタであって、前記第1の電流端子は前記比較器の前記第2の入力に結合されている、前記トランジスタと、前記比較器の前記第1の入力に結合されている第1のノードと、前記比較器の前記第2の入力および前記トランジスタの前記第1の電流端子に結合されている第2のノードと、前記トランジスタの前記制御端子に結合されている第3のノードと、を備え、動作中、前記第3のノードは、温度に応じたレートで前記第2のノードの電圧を変化させるべく、前記トランジスタが動作のサブスレッショルド領域にあるようにバイアスされ、前記比較器の前記出力の状態は、前記第2のノードの前記電圧が前記第1のノードの電圧を跨ぐとき変化する、ことを要旨とする。

20

【0009】

請求項15に記載の発明は、タイマを動作させる方法であって、比較器の出力において複数のパルスを提供するようにタイマを動作させるステップを含み、前記パルスの周波数は温度に応じており、前記複数のパルスの各パルスを提供することは、所定の電圧において前記比較器の第1の入力をバイアスさせるステップと、温度に応じたレートで比較器の前記第1の入力の電圧を変化させるべく、トランジスタを動作のサブスレッショルド領域において動作させる、トランジスタ動作ステップと、を含み、前記比較器出力の状態は、前記第1の入力の電圧が前記比較器の第2の入力の電圧を跨ぐとき変化する、ことを要旨とする。

【図面の簡単な説明】

40

50

【0010】

【図1】例示的な実施形態に応じた、温度指数タイマを含む半導体デバイスの一実施形態のブロック図。

【図2】図1の半導体デバイスの実施形態における構成要素のさらなる詳細を示す概略図。

【図3】図2のタイマ回路に使用されてもよい比較器の一実施形態のさらなる詳細を示す概略図。

【図4】図1の半導体デバイスに使用される様々な信号のタイミング図の例を示す図。

【発明を実施するための形態】

【0011】

本開示は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。

【0012】

いくつかの実施形態において、温度に対して略指数関数的な依存性を有するタイマ回路が開示される。タイマは、リフレッシュ期間がサンプルホールドスイッチ上の漏れ（リーク）に比例するので、より低い温度におけるリフレッシュ電力を最小限に抑えるべく、サンプルホールドシステムに使用されることができる。回路は、非常に低い電力、たとえば、10 nAの電流で動作する。

【0013】

本明細書において使用される「温度に指数関数的に応じてレートで電圧を変化させる」という語句は、少なくとも特定の範囲の動作温度にわたって温度が増大するにつれて増大する、温度変化ごとのトランジスタによる電圧変化のレートを指す。

【0014】

図1は、温度指数タイマ102と、遅延モジュール104と、インバータ105と、論理積(AND)ゲート106と、基準電圧生成器108と、第2の遅延モジュール110と、ANDゲート112とを含む半導体デバイス100の一実施形態のブロック図である。温度指数タイマ102は遅延モジュール104にリフレッシュ信号を提供し、ANDゲート106の出力からリフレッシュイネーブル信号、基準電圧生成器108から電圧基準(REF A、REF B、REF C)、およびANDゲート112の出力からリフレッシュスイッチ信号を受信するように結合されている。

【0015】

タイマ102は、基準電圧生成器108内のバンドギャップ回路をオンするためのエッジをトリガして、3つの基準電圧信号REF A、REF B、REF Cを含む、半導体デバイス100のために記憶される必要があるすべての電圧をサンプリングするために使用されるリフレッシュ信号を生成する。

【0016】

遅延モジュール104は、温度指数タイマ102からリフレッシュ信号を受信し、インバータ105への入力として第1の遅延リフレッシュ信号を提供するように結合されている。第1の遅延リフレッシュ信号はインバータ105によって反転され、反転された第1の遅延リフレッシュ信号はANDゲート106に対する入力として提供される。リフレッシュ信号はもう一方の入力においてANDゲート106に提供される。ANDゲート106によってリフレッシュイネーブル信号が出力され、基準電圧生成器108に提供される。

【0017】

遅延モジュール110は温度指数タイマ102から入力としてのリフレッシュ信号を受信し、第2の遅延基準信号をANDゲート112に出力する。遅延モジュール104と遅延モジュール110とは、異なる時間遅延をリフレッシュ信号に課すことができる。たとえば、遅延モジュール104は16マイクロ秒の時間遅延をリフレッシュ信号に課し、遅延モジュール110は4マイクロ秒の時間遅延をリフレッシュ信号に課す。遅延モジュ

10

20

30

40

50

ル 110 は、バンドギャップ回路などの様々な回路構成要素内の信号が、基準電圧または他の信号を生成 / リフレッシュするのに使用される前に安定化させて定常値にすることを可能にするために使用されることができる。遅延モジュール 104、110 の他の時間遅延値が使用されてもよい。

【 0018 】

AND ゲート 112 は第 1 の入力において第 2 の遅延リフレッシュ信号を受信し、第 2 の入力においてリフレッシュ信号を受信し、入力として基準電圧生成器 108 および温度指数タイマ 102 に提供されるリフレッシュスイッチ信号を出力する。

【 0019 】

基準電圧生成器 108 は、バンドギャップ回路、抵抗ラダーまたは抵抗分割器、乗算器、サンプルホールド回路、および他の適切な回路または構成要素を含むことができる。図示される実施形態において、基準電圧生成器 108 は、AND ゲート 106 からリフレッシュイネーブル信号を受信し、AND ゲート 112 からリフレッシュスイッチ信号を受信する。基準電圧生成器 108 は、第 1 のまたは「1」～N の基準電圧信号 (REF1、REF2、REF3…REFN) および温度指数タイマ 102 に提供される電圧基準信号 (REFA、REFB、REFC) などの電圧基準を出力する。

10

【 0020 】

図 2 は、基準電圧生成器 108 の一部分およびタイマ 102 の一部分を含む、図 1 の半導体デバイス 100 の実施形態における構成要素のいくつかのさらなる詳細を示す概略図である。基準電圧生成器 108 において、バンドギャップ回路 200 はバンドギャップ電圧信号 VBG を抵抗分割器 202 に出力する。抵抗分割器 202 は、VBG 信号とグランドとの間で直列に結合されている抵抗器 220、222、224、226 を含む。本明細書において使用されるものとしての「グランド」および「VSS」という用語は、0 ボルトの電圧レベル、または供給電圧 (VDD など) よりも低い仮想グランド信号を指す。

20

【 0021 】

第 1 の電圧供給 RDB が VBG 信号にタッピングされる。第 2 の電圧供給 RDA が抵抗ラダー 202 の抵抗器 220 と抵抗器 222 との間でタッピングされる。第 3 の電圧供給 RDN が抵抗ラダー 202 の抵抗器 222 と抵抗器 224 との間でタッピングされる。第 4 の電圧供給 RDC が抵抗ラダー 202 の抵抗器 224 と抵抗器 226 との間でタッピングされる。

30

【 0022 】

図示されている基準電圧生成器 108 の部分は、スイッチ 212～218 およびキャパシタ 206～211 も含む。スイッチ 212 は、電圧供給 RDB とキャパシタ 206 との間で直列に結合されている。キャパシタ 206 の一方の電極はスイッチ 212 の出力に結合されており、キャパシタ 206 の第 2 の電極はグランドに結合されている。REFB 電圧信号はリフレッシュスイッチ 212 およびキャパシタ 206 の動作によって生成される。

【 0023 】

スイッチ 214 は、電圧供給 RDA とキャパシタ 208 との間で直列に結合されている。第 2 のキャパシタ 208 の一方の電極はスイッチ 214 の出力に結合されており、キャパシタ 208 の第 2 の電極はグランドに結合されている。REFA 電圧信号はリフレッシュスイッチ 214 およびキャパシタ 208 の動作によって生成される。

40

【 0024 】

スイッチ 216 は、電圧供給 RDN とキャパシタ 210 との間で直列に結合されている。第 3 のキャパシタ 210 の一方の電極はスイッチ 216 の出力に結合されており、キャパシタ 210 の第 2 の電極はグランドに結合されている。REFN 電圧信号はリフレッシュスイッチ 216 およびキャパシタ 210 の動作によって生成される。

【 0025 】

スイッチ 218 は、電圧供給 RDC とキャパシタ 211 との間で直列に結合されている。第 4 のキャパシタ 211 の一方の電極はスイッチ 218 の出力に結合されており、キャ

50

パシタ 211 の第 2 の電極はグランドに結合されている。REFC 電圧信号はリフレッシュユスイッチ 218 およびキャパシタ 211 の動作によって生成される。

【0026】

なお、抵抗ラダー 202 は、所望の数の基準電圧を提供するために任意の適切な数の抵抗器を含むことができる。図 2 に示す基準電圧の数およびタイプは例示を目的としたものに過ぎず、本明細書に開示の方法およびデバイスを限定するようには意図されていない。

【0027】

タイマ 102 の図示される部分において、REFA 電圧信号は比較器 204 の正入力端子に結合されている。REFB 電圧信号は、比較器 204 の負入力端子、および、N チャネル MOS トランジスタ 205 のドレイン電極に結合されている。トランジスタ 205 の制御ゲートは REFC 電圧信号に結合されている。比較器 204 はリフレッシュ信号を出力する。

【0028】

REFA 電圧信号は、比較器 204 に対する記憶される一定の基準であって、該 REF A 電圧信号は、タイマ 102 がタイムアウトするたびにリフレッシュされる。REFB 電圧信号は、比較器 204 の出力をアサートして新たなリフレッシュサイクルを始動するために REFB が降下して REF A を下回るまでトランジスタ 205 を通じてゆるやかに放電することになる予備充電電圧である。REFC 電圧信号は、バンドギャップ回路からトリムされた基準電圧ができることにより定期的にリフレッシュされる一定の値である。

【0029】

REFC 電圧信号の値は一般的に、トランジスタ 205 の閾値電圧を下回る。たとえば、REFC 電圧は約 200 mV であってもよく、一方でトランジスタ 205 をオンにするための閾値電圧はおよそ 600 mV 以上であってもよい。トランジスタ 205 を含む半導体回路構成要素は一般的に、温度とともに変化する電流の漏れがある。したがって、より多くの漏れが発生し、所望のレベルの基準電圧を維持するのにより高いリフレッシュレートが必要とされる温度において、基準電圧生成器 108 において基準電圧のリフレッシュサイクルをトリガるためにトランジスタ 205 が使用されることができる。漏れは温度とともに変化するため、リフレッシュサイクルの頻度は温度とともに変化することになり、それによって、より高い温度におけるよりも漏れが顕著でないより低い温度においてリフレッシュサイクルの数を低減することによって電力が節約される。REFC 電圧信号をトランジスタ 205 の閾値電圧未満に維持することによって、トランジスタ 205 の漏れは依然として検出され、REFB 電圧信号が REF A 電圧信号のレベル以下に達するときにリフレッシュサイクルをトリガするのに使用されることがある。トランジスタ 205 のサブスレッショルド特性の結果として、REFB 電圧の変化のレートにおける応答が略指数関数的になる。

【0030】

図 3 は、P チャネルトランジスタ 302 ~ 316、N チャネルトランジスタ 318 ~ 328 および 332 ~ 336、論理和 (OR) ゲート 338、ならびにインバータ 340 を含む、図 1 および図 2 のタイマ 108 内で使用されてもよい比較器 204 の一実施形態のさらなる詳細を示す概略図である。P チャネルトランジスタ 302 ~ 316 のソース電極は供給電圧 VDD に結合されている。N チャネルトランジスタ 322、326、328、332、334、336 のソース電極はグランドに結合されている。

【0031】

N チャネルトランジスタ 326 は、REFB 電圧信号に結合されているドレイン電極、および、比較器出力 (CMPOUT) 信号に結合されている制御ゲートをさらに有する。

P チャネルトランジスタ 302 は、N チャネルトランジスタ 328 のドレイン電極に結合されているドレイン電極、および、P チャネルトランジスタ 304 のドレイン電極と N チャネルトランジスタ 318 のドレイン電極との間に結合されている制御ゲートをさらに有する。

【0032】

10

20

30

40

50

Nチャネルトランジスタ328は、Nチャネルトランジスタ332および334の制御ゲートに結合されている制御ゲートをさらに有する。Nチャネルトランジスタ328の制御ゲートは、Nチャネルトランジスタ328のドレイン電極にも結合されている。

【0033】

Pチャネルトランジスタ304は、Pチャネルトランジスタ306および312の制御ゲートに結合されている制御ゲート、ならびに、Nチャネルトランジスタ318のドレイン電極に結合されているドレイン電極をさらに有する。Pチャネルトランジスタ304の制御ゲートは、Pチャネルトランジスタ304のドレイン電極にも結合されている。

【0034】

Nチャネルトランジスタ318は、REFB電圧信号に結合されている制御ゲート、および、Nチャネルトランジスタ320のソース電極に結合されているソース電極をさらに有する。 10

【0035】

Nチャネルトランジスタ318、320のソース電極とグランドとの間にはテール電流源330が結合されている。

Pチャネルトランジスタ306は、Pチャネルトランジスタ304の制御ゲートに結合されている制御ゲート、および、Nチャネルトランジスタ320のドレイン電極に結合されているドレイン電極をさらに有する。

【0036】

Nチャネルトランジスタ320は、REFA電圧信号に結合されている制御ゲート、および、Nチャネルトランジスタ318のソース電極に結合されているソース電極をさらに有する。 20

【0037】

Pチャネルトランジスタ308は、リフレッシュスイッチ信号の相補物に結合されているゲート電極、および、Pチャネルトランジスタ306のドレイン電極とNチャネルトランジスタ320のドレイン電極との間に結合されているドレイン電極を有する。

【0038】

Pチャネルトランジスタ310は、Pチャネルトランジスタ308のドレイン電極に結合されている制御ゲート、ならびに、Nチャネルトランジスタ332のドレイン電極およびトランジスタ322の制御ゲートに結合されているドレイン電極を有する。 30

【0039】

Nチャネルトランジスタ332は、Nチャネルトランジスタ328および334の制御ゲートに結合されている制御ゲート、ならびに、Pチャネルトランジスタ310のドレイン電極に結合されているドレイン電極を有する。

【0040】

Pチャネルトランジスタ312は、Pチャネルトランジスタ302、304および306の制御ゲートに結合されている制御ゲート、ならびに、トランジスタ322のドレイン電極に結合されているドレイン電極を有する。

【0041】

Nチャネルトランジスタ322は、Pチャネルトランジスタ310およびNチャネルトランジスタ332のドレイン電極の間に結合されている制御ゲート、ならびに、トランジスタ312のドレインに結合されているドレイン電極を有する。 40

【0042】

Pチャネルトランジスタ314は、リフレッシュスイッチ信号の相補物に結合されている制御ゲート、ならびに、トランジスタ316の制御ゲートとPチャネルトランジスタ312およびNチャネルトランジスタ322のドレイン電極との間に結合されているドレイン電極を有する。

【0043】

Pチャネルトランジスタ316は、Pチャネルトランジスタ312、314およびNチャネルトランジスタ322のドレイン電極の間に結合されている制御ゲート、ならびに、 50

Nチャネルトランジスタ334のドレイン電極に結合されているドレイン電極を有する。

【0044】

比較器出力信号C M P O U TはPチャネルトランジスタ316およびNチャネルトランジスタ334のドレイン電極の間の信号である。

Nチャネルトランジスタ336は、リフレッシュスイッチ信号に結合されている制御ゲート、および、ORゲート338の入力に結合される比較器出力信号C M P O U Tに結合されているドレイン電極をさらに有する。ORゲート338の第2の入力はリフレッシュイネーブル信号に結合されている。

【0045】

インバータ340の入力はリフレッシュスイッチ信号を受信し、インバータ340の出力は、リフレッシュスイッチ信号の相補物である。 10

ここで、比較器204の動作を、図4に示す様々な信号のタイミング図を参照して説明する。タイミング図の「ハイ」電圧または論理「ハイ」における信号の段線分は、本明細書においては「パルス」としても参照される。リフレッシュサイクルを通じたR E F A電圧信号に対するR E F B電圧信号の関係の時間履歴が図402に示されている。R E F A電圧信号は、経時的に指定レベルにおいて相対的に一定のままである。図示される例において、R E F A電圧信号は0.4ボルトの一定値を有する。R E F B電圧信号は、R E F A電圧信号の値に等しい値に達するまで経時的に直線的に下降する。

【0046】

トランジスタ302、304、306、310、318、320、328および332ならびにテール電流源330が、プッシュプル比較器を形成する。トランジスタ312、322が第1のインバータを形成し、トランジスタ316、334が第2のインバータを形成する。R E F B電圧信号の放電は、経時的に徐々に発生する。第1のインバータおよび第2のインバータは、電流欠乏インバータとして作用し、R E F B電圧信号がR E F A電圧信号以下になるまで、プッシュプル比較器204からの遅い信号がORゲート338に入力されるのを防止するのに使用される。 20

【0047】

R E F B電圧信号の値がR E F A電圧信号の値に達すると、比較器出力信号C M P O U Tの値は図404に示すようにハイになる。トランジスタ326のゲートにおけるC M P O U T信号のハイ値によってトランジスタ326は導通し、R E F B電圧信号の値を、R E F A電圧信号の値をさらに下回るグランドに引きこむ。 30

【0048】

ORゲート338の入力においてC M P O U T信号の値がハイ値にあることによって、ORゲート338はリフレッシュ信号に対してハイ値を出力する。

図1および図4を参照すると、リフレッシュ信号はANDゲート106の第1の入力、および遅延モジュール104に結合される。遅延モジュール104は、指定時間量が経過するまでロー値を出力する。ロー値はインバータ105によってハイ値に反転され、第2の入力としてANDゲート106に提供される。ANDゲート106に対する入力が両方ともハイになることによって、図408に示すリッシュイネーブル信号であるANDゲート106の出力もハイになる。図410に示すように、リフレッシュイネーブル信号がハイになるとバンドギャップ電圧V B Gがリフレッシュされる。 40

【0049】

バンドギャップ電圧信号V B Gの値を安定化させて定常値にするのに十分な時間を提供するために遅延モジュール110によって追加の遅延が導入されることができる。「安定化」遅延を実施するために、リフレッシュ信号が遅延モジュール110およびANDゲート112に対する入力として提供される。遅延モジュール110の出力は、リフレッシュ信号の値がハイである場合であっても、4マイクロ秒または他の適切な値などの第2の指定時間量にわたってローであることになる。リフレッシュ信号の値は、第2の指定時間量が満了するとANDゲート112へと通過することになる。ANDゲート112に対する入力が両方ともハイであることによって、リフレッシュスイッチ信号であるANDゲート 50

112の出力は、図412に示すようにハイになる。

【0050】

リフレッシュスイッチ信号はインバータ340を使用して反転されて、トランジスタ308および314の制御ゲートに提供される。リフレッシュスイッチ信号はトランジスタ336の制御ゲートに提供される。トランジスタ336のゲートがアクティブ化されると、トランジスタ336は比較器出力信号C M P O U Tの電圧をグランドに引き込み、それによって、トランジスタ326の制御ゲートが非アクティブ化されて、電圧信号R E F Bが基準電圧生成器108によってリフレッシュされることが可能になる。

【0051】

遅延モジュール104内で使用される第1の指定時間量が満了すると、遅延モジュール104は、リフレッシュ信号がインバータ105に移動することを可能にする。インバータ105がハイ値のリフレッシュ信号をロー値に反転させると、ANDゲート106の出力はローになり、図402、408、410、および412に示すようにリフレッシュサイクルが終了する。その後、電圧信号R E F Bが、電圧信号R E F Aの値に達するまで徐々に減衰することが可能になり、これによって別のリフレッシュサイクルの状態が開始することになり、以下同様である。

【0052】

なお、各リフレッシュサイクルが開始する時点は、電圧信号R E F Bが、電圧信号R E F Aの値に達するまで放電するレートに応じる。減衰のレートはトランジスタ205(図2)のサブスレッシュルドの漏れに比例し、これは温度とともに変化する。減衰のレートにおける変動は、温度が増大するにつれて増大する漏れのレートと指数関数的またはほぼ指数関数的であってもよい。したがって、リフレッシュサイクルの頻度は温度に比例し、それによって、基準電圧を必要なときにのみリフレッシュすることによって電力が節約される。

【0053】

ここまでで、いくつかの実施形態において、温度依存性タイマを有する回路であって、第1の入力、第2の入力、および出力を含む比較器であって、出力は動作中にタイマ信号を提供する、比較器と、第1の電流端子および制御端子を含むトランジスタであって、第1の電流端子は比較器の第2の入力に結合されている、トランジスタと、比較器の第1の入力に結合されている第1のノードと、比較器の第2の入力およびトランジスタの第1の電流端子に結合されている第2のノードと、トランジスタの制御端子に結合されている第3のノードとを備える、温度依存性タイマを有する回路が提供されたことを理解されたい。動作中、第3のノードは、温度に応じたレートで第2のノードの電圧を変化させるべく、トランジスタが動作のサブスレッシュルド領域にあるようにバイアスされる。比較器の出力の状態は、第2のノードの電圧が第1のノードの電圧を跨ぐとき変化する。

【0054】

別の態様において、動作中、第3のノードは、温度に指数関数的に応じたレートで第2のノードの電圧を変化させるべく、トランジスタが動作のサブスレッシュルド領域にあるようにバイアスされることができる。

【0055】

別の態様において、回路はバンドギャップ生成器をさらに備えることができる。比較器出力の状態の変化は、バンドギャップ生成器を起動して電圧を提供するために用いられることができる。

【0056】

別の態様において、動作中、比較器の出力はパルスを提供し、パルスの周波数は温度に依存する。

別の態様において、回路は、第1のノードに結合されている第1の端子を含む第1のキャパシタと、第2のノードに結合されている第1の端子を含む第2のキャパシタと、第3のノードに結合されている第1の端子を含む第3のキャパシタと、バンドギャップ生成器と、をさらに備えることができる。比較器の出力の状態の変化は、バンドギャップ生成器

10

20

30

40

50

を起動して生成器出力において電圧を提供するために用いられることがある。生成器出力における電圧は、ある期間にわたって第1のキャパシタ、第2のキャパシタ、および第3のキャパシタを充電するために使用されることがある。

【0057】

別の態様において、回路は、生成器出力と第1のキャパシタとの間に結合されている第1のスイッチと、生成器出力と第2のキャパシタとの間に結合されている第2のスイッチと、生成器出力と第3のキャパシタとの間に結合されている第3のスイッチとをさらに備えることができる。動作中、第1のスイッチ、第2のスイッチ、および第3のスイッチは、生成器出力において提供される電圧を用いてそれぞれ第1のキャパシタ、第2のキャパシタ、および第3のキャパシタを充電するために比較器の出力の状態の変化に基く1つの時点に閉じられる。

10

【0058】

別の態様において、生成器出力は抵抗ラダーに結合され、第1のスイッチは抵抗ラダーの第1のノードに接続され、第2のスイッチは抵抗ラダーの第2のノードに接続され、第3のスイッチは抵抗ラダーの第3のノードに接続される。

【0059】

別の態様において、回路は、第1のノードに結合されている第1の端子を含む第1のキャパシタと、第2のノードに結合されている第1の端子を含む第2のキャパシタと、第3のノードに結合されている第1の端子を含む第3のキャパシタと、をさらに備えることができる。動作中、第1のキャパシタ、第2のキャパシタ、および第3のキャパシタは、電圧の放電のレートに応じた頻度で充電される。

20

【0060】

別の態様において、回路はさらにキャパシタを備えることができる。第2のノードはキャパシタに結合されることができる。動作中、キャパシタはトランジスタを通じて放電されることができる。

【0061】

別の態様において、回路はさらにキャパシタを備えることができる。動作中、キャパシタは、電圧の変化のレートに応じた頻度で再充電されることができる。

別の態様において、動作中、キャパシタは、比較器の出力の状態の変化によって決定される時点において充電されることがある。

30

【0062】

別の態様において、キャパシタは、比較器の出力の状態が変化した後、予め決定された時間にわたって充電されることがある。

別の態様において、回路は、基準電圧を提供するための基準ノードをさらに備えることができる。基準ノードは、比較器の出力の状態の変化によって決定される時点において充電されることがある。

【0063】

別の態様において、動作中、第3のノードは、温度に応じたレートで第2のノードの電圧を放電するべく、トランジスタが動作のサブスレッシュルド領域にあるようにバイアスされることができる。比較器の出力の状態は、第2のノードの電圧が放電し第1のノードの電圧未満となるとき変化する。

40

【0064】

他の実施形態において、タイマを動作させる方法であって、比較器出力において複数のパルスを提供するようにタイマを動作させるステップを含み、パルスの周波数は温度に応じる、方法を提供する。各パルスを提供することは、所定の電圧において比較器の第1の入力をバイアスさせるステップと、温度に応じたレートで比較器の第1の入力の電圧を変化させるべく、トランジスタを動作のサブスレッシュルド領域において動作させる、トランジスタ動作ステップとを含む。比較器の出力の状態は、第1の入力の電圧が比較器の第2の入力の電圧を跨ぐとき変化する。

【0065】

50

別の態様において、トランジスタ動作ステップは、温度に指数関数的に応じたレートで比較器の第1の入力の電圧を変化させるべくトランジスタを動作のサブスレッショルド領域において動作させるステップを含む。

【0066】

別の態様において、方法は、基準ノードの基準電圧をリフレッシュするために各パルスを使用するステップをさらに含むことができる。

別の態様において、基準電圧をリフレッシュするために各パルスを使用するステップは、基準電圧をリフレッシュするための電圧を提供するためにバンドギャップ生成器を起動するように各パルスを使用するステップを含むことができる。バンドギャップ生成器は、複数のパルスのうちの次のパルスによって起動される前に停止することができる。 10

【0067】

別の態様において、基準ノードの基準電圧をリフレッシュするために各パルスを使用するステップは、基準電圧をリフレッシュするために基準ノードに結合されているキャパシタを充電するステップを含むことができる。

【0068】

別の態様において、パルスのうちの各パルスは、次のパルスを生成するために第1の入力をバイアスするように使用されることがある。

別の態様において、第1の入力はキャパシタに結合されており、該キャパシタはパルスに基づく時点において充電される。

【0069】

別の態様において、トランジスタ動作ステップは、温度に応じたレートで比較器の第1の入力の電圧を放電するべくトランジスタを動作のサブスレッショルド領域において動作させるステップを含むことができ、比較器の出力の状態は、第1の入力の電圧が放電し比較器の第2の入力の電圧未満となるとき変化する。 20

【0070】

「アサート」または「セット」および「ネゲート」（または「アサート停止」もしくは「クリア」）という用語は、本明細書においては、信号、ステータスピット、または類似の装置をそれぞれ、その論理的に真または論理的に偽の状態にすることを指す場合に使用される。論理的に真の状態が論理レベル1である場合、論理的に偽の状態は論理レベル0である。そして、論理的に真の状態が論理レベル0である場合、論理的に偽の状態は論理レベル1である。 30

【0071】

本明細書に記載される各信号は、正または負論理として設計されることができ、ここで、負論理は、信号名の上のバーまたは信号名に続く「B」（「バー」を表す）によって指示されることができる。負論理信号の場合、信号は、論理的真状態が論理レベル0に対応するアクティブ・ローである。正論理信号の場合、信号は、論理的真状態が論理レベル1に対応するアクティブ・ハイである。本明細書に記載される信号はいずれも負または正論理信号のいずれかとして設計されることに留意されたい。それゆえ、代替の実施形態では、正論理信号として記載される信号は、負論理信号として実装されてもよく、負論理信号として記載される信号は、正論理信号として実装されてもよい。 40

【0072】

本開示を実装する装置は、大部分について、当業者に既知の電子部品および回路から成っているため、本開示の基礎となる概念の理解および評価のために、ならびに本開示の教示を分かりにくくせず当該教示から注意を逸らせないために、回路の詳細は上記で例示されるように必要と考えられる範囲を超えては説明されない。

【0073】

本開示は特定の導電型または電位の極性について記載されているが、当業者には導電型および電位の極性は逆であってもよいことが理解されるであろう。

本明細書において、具体的な実施形態を参照して本開示を説明したが、添付の特許請求の範囲に明記される本開示の範囲から逸脱することなくさまざまな改変および変更を為す 50

ことができる。たとえば、Nチャネルトランジスタ205はPチャネルトランジスタに置き換えることができ、論理比較器204が対応して変化する。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本開示の範囲内に含まれることが意図されている。本明細書において具体的な実施形態に關して記載されるいかなる利益、利点、または問題に対する解決策も、任意のまたはすべての請求項の重要な、必要とされる、または基本的な特徴または要素として解釈されるようには意図されない。

【0074】

本明細書において使用される場合、「結合されている」という用語は、直接結合または機械的結合に限定されるようには意図されない。

10


さらに、本明細書において使用される場合、「1つ（“a” or “an”）」という用語は、1つまたは2つ以上として定義される。さらに、特許請求の範囲における「少なくとも1つの」および「1つ以上の」などの前置きの語句の使用は、不定冠詞「1つの（“a” or “an”）」による別の請求項要素の導入が、このように導入された請求項要素を含む任意の特定の請求項を、たとえ同じ請求項が前置きの語句「1つ以上の」または「少なくとも1つの」および「1つの（“a” or “an”）」などの不定冠詞を含む場合であっても、1つだけのこのような要素を含む開示に限定することを暗示するように解釈されるべきではない。同じことが、定冠詞の使用についても当てはまる。

【0075】


別途記載されない限り、「第1の」および「第2の」などの用語は、このような用語が説明する要素間で適宜区別するように使用される。したがって、これらの用語は必ずしも、このような要素の時間的なまたは他の優先順位付けを示すようには意図されない。

20


【図1】




【図2】



【 図 3 】



【 図 4 】



フロントページの続き

(72)発明者 マイケル ティ . ベーレンス

アメリカ合衆国 78737 テキサス州 オースティン クリスタル ウェイ 13301

(72)発明者 マイテン エイチ . ナグダ

アメリカ合衆国 78745 テキサス州 オースティン プロディー レーン 5800 ナン
バー 937

審査官 白井 亮

(56)参考文献 特開平09-073331 (JP, A)

特開2008-072566 (JP, A)

特開2011-055459 (JP, A)

特開平11-168358 (JP, A)

特開2002-261608 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H03K 17/28

G06F 1/32