

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4564110号
(P4564110)

(45) 発行日 平成22年10月20日(2010.10.20)

(24) 登録日 平成22年8月6日(2010.8.6)

(51) Int.Cl. F I
 G O 6 F 11/26 (2006.01) G O 6 F 11/26
 G O 6 F 11/28 (2006.01) G O 6 F 11/28 3 4 O C

請求項の数 9 (全 24 頁)

<p>(21) 出願番号 特願平9-284063 (22) 出願日 平成9年10月16日(1997.10.16) (65) 公開番号 特開平10-228393 (43) 公開日 平成10年8月25日(1998.8.25) 審査請求日 平成14年7月2日(2002.7.2) 審判番号 不服2007-21762(P2007-21762/J1) 審判請求日 平成19年8月6日(2007.8.6) (31) 優先権主張番号 08/730866 (32) 優先日 平成8年10月16日(1996.10.16) (33) 優先権主張国 米国(US)</p>	<p>(73) 特許権者 390019839 三星電子株式会社 SAMSUNG ELECTRONICS CO., LTD. 大韓民国京畿道水原市靈通区梅灘洞416 416, Maetan-dong, Yeongtong-gu, Suwon-si, Gyeonggi-do 442-742 (KR) (74) 代理人 100086368 弁理士 萩原 誠 (72) 発明者 モアタズ エー モハメッド アメリカ合衆国 カリフォルニア州 95 050 サンタクララ ワーバートン ア ベニュー7番 1721 最終頁に続く</p>
---	--

(54) 【発明の名称】 二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法及び信号プロセッサシミュレータ

(57) 【特許請求の範囲】

【請求項1】

二重プロセッサ回路上の並列実行をシミュレーションするための信号プロセッサシミュレータであって、

二重プロセッサの第1プロセッサ上の命令の実行をシミュレーションするための第1プロセッサシミュレータと、

前記二重プロセッサの第2プロセッサ上の命令の実行をシミュレーションするための第2プロセッサシミュレータと、

前記第1プロセッサシミュレータと前記第2プロセッサシミュレータとによりアクセスされる値を格納するための共有されるメモリと、

前記第1プロセッサに関する組み合わされた実行プログラムの命令の実行に要するクロックサイクル時間をシミュレーションするための第1クロックシミュレータと、

前記第2プロセッサに関する組み合わされた実行プログラムの命令の実行に要するクロックサイクル時間をシミュレーションするための第2クロックシミュレータと、

前記第1クロックシミュレータと第2クロックシミュレータとの前記クロックサイクル時間を比較し、アイドル状態と見なすに足る遅れを示すクロックシミュレータに該当するプロセッサシミュレータ上の命令の処理を実行させる同期装置と、
 を備え、

前記同期装置は、並列処理のシミュレートを開始するため、前記第2プロセッサシミュレータを先に活性化させることにより、前記第2プロセッサシミュレータが前記命令を用

意すると、前記第1クロックシミュレータと前記第2クロックシミュレータとのクロックを初期化し、前記第1プロセッサシミュレータが前記第2プロセッサシミュレータに対しアイドル状態と見なすに足る遅れを示していれば、組み合わされた実行プログラムから前記第1プロセッサ上で実行される次の命令を取り出し前記第1プロセッサシミュレータに実行させて、並列処理をシミュレーションするコンピュータ実行段階を含む第1ループを遂行することを特徴とする信号プロセッサシミュレータ。

【請求項2】

前記第1プロセッサシミュレータは、RISCプロセッサをシミュレーションすることを特徴とする請求項1記載の信号プロセッサシミュレータ。

【請求項3】

前記第1プロセッサシミュレータは、ARMULATORであることを特徴とする請求項1記載の信号プロセッサシミュレータ。

【請求項4】

前記第2プロセッサシミュレータは、ベクトルプロセッサをシミュレーションすることを特徴とする請求項1記載の信号プロセッサシミュレータ。

【請求項5】

前記共有されるメモリは、前記第1プロセッサシミュレータと第2プロセッサシミュレータとに示されることを特徴とする請求項1乃至4のいずれかに記載の信号プロセッサシミュレータ。

【請求項6】

前記共有されるメモリは、前記第2プロセッサシミュレータにより変更できる前記第1プロセッサシミュレータのレジスタ値を含むことを特徴とする請求項5記載の信号プロセッサシミュレータ。

【請求項7】

前記同期装置は、前記第2プロセッサシミュレータに関する命令に要求されるクロック周期を含む検査表を含み、前記第2プロセッサシミュレータ上の命令を実行する前に、命令に必要なクロック周期を決定するために前記検査表を検査して前記第1プロセッサ上で実行される1つ以上の命令をフェッチし、前記命令と前記フェッチした命令との実行を開始し、前記第1プロセッサシミュレータによりシミュレーションされる第1プロセッサ動作が、少なくとも前記第2プロセッサシミュレータによりシミュレーションされる第2プロセッサの動作期間以内に、前記第1プロセッサシミュレータ上の1個以上の他の命令を実行することを特徴とする請求項1乃至6のいずれかに記載の信号プロセッサシミュレータ。

【請求項8】

二重プロセッサ回路上で実行される命令を含む実行可能なプログラムと、
前記二重プロセッサ回路の第1プロセッサ上の命令実行をシミュレーションするための第1プロセッサシミュレータと、

前記二重プロセッサ回路の第2プロセッサ上の命令実行をシミュレーションするための第2プロセッサシミュレータと、

前記第1プロセッサシミュレータと第2プロセッサシミュレータとの間の命令実行をインターリーブするための同期装置と、

第1プロセッサクロックを示す第1クロック周波数と、

第2プロセッサクロックを示す第2クロック周波数と、

前記第1プロセッサシミュレータと第2プロセッサシミュレータに示されて、前記第1プロセッサシミュレータに要求される一個以上の第1レジスタ値及び前記第2プロセッサシミュレータに要求される一個以上の第2レジスタ値を含む、共有されるメモリと、を含むコンピュータ格納媒体に提供される二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法において、

前記実行可能なプログラムから第1命令をフェッチし、

前記第1命令が並列処理のための信号でなければ、前記第1プロセッサシミュレータ上

10

20

30

40

50

の第1命令実行をシミュレーションし、

前記第1命令が並列処理のための信号であれば、並列処理をシミュレーションするコンピュータ実行段階を含む第1ループを遂行し、

前記の並列処理をシミュレーションする段階が、

初期化後の各処理時間を示す前記第1クロック数と第2クロック数とを比較し、

前記第1クロック数が第2クロック数より小さければ、前記の実行可能なプログラムから前記第1プロセッサ上で実行される第2命令をフェッチし、前記第1プロセッサシミュレータ上で前記第2命令の実行をシミュレーションし、前記第1プロセッサ上の前記第2命令の実行に必要なクロック数を前記第1クロック数に加えて、

前記第1クロック数が前記第2クロック数と同一であるかまたは大きければ、前記の実行可能なプログラムから前記第2プロセッサ上で実行される第3命令をフェッチし、前記第2プロセッサシミュレータ上で前記第3命令の実行をシミュレーションし、前記第2プロセッサ上の前記第3命令を遂行するに必要なクロック数を前記第2クロック数に加えて、

前記第2プロセッサシミュレータがこれ以上必要となくなると前記第1ループに戻って、

前記の実行可能なプログラム内の第1プロセッサシミュレータと関連されているすべての命令がシミュレーションされたら、前記第1ループを終了するコンピュータ実行段階を含むことを特徴とする二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法。

【請求項9】

二重プロセッサ回路上で実行される命令を含む実行可能なプログラムと、

前記二重プロセッサ回路の第1プロセッサ上の命令の実行をシミュレーションするための第1プロセッサシミュレータと、

前記二重プロセッサ回路の第2プロセッサ上の命令の実行をシミュレーションするための第2プロセッサシミュレータと、

前記第1プロセッサシミュレータと第2プロセッサシミュレータ間の命令の実行をインターリーブするための同期装置と、

第1プロセッサクロックを示す第1クロック周波数と、

第2プロセッサクロックを示す第2クロック周波数と、

命令を実行することに必要な時間を示す検査表と、

前記第1プロセッサシミュレータと第2プロセッサシミュレータで示されて、前記第1プロセッサシミュレータに要求される1個以上の第1レジスタ値及び前記第2プロセッサシミュレータに要求される1個以上の第2レジスタ値を含む、共有されるメモリと、を含むコンピュータ格納媒体に提供される二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法において、

前記の実行可能なプログラムから第1命令をフェッチし、

前記第1命令が、並列プロセッシングのための信号でなければ、前記第1プロセッサシミュレータ上の第1命令の実行をシミュレーションし、

前記第1命令が、並列処理のための信号であれば、並列処理をシミュレーションするコンピュータ実行段階を含む第1ループを遂行し、

前記の並列処理をシミュレーションする段階が、

初期化後の各処理時間を示す前記第1クロック数と第2クロック数とを比較し、

前記第1クロック数が第2クロック数より小さければ、前記の実行可能なプログラムから前記第1プロセッサ上で実行される第2命令をフェッチし、前記第1プロセッサシミュレータ上で前記第2命令の実行をシミュレーションし、前記第1プロセッサ上の前記第2命令を実行することに必要なクロック数を前記第1クロック数に加えて、

前記第1クロック数が前記第2クロック数より同一であるかまたは大きければ、前記の実行可能なプログラムから前記第2プロセッサ上で実行される第3命令をフェッチし、前記第3命令に必要な実行時間を決定するために検査表をアクセスし、前記第2プロセッサ

10

20

30

40

50

シミュレータ上で前記第3命令の実行をシミュレーションし、前記第2プロセッサ上の前記第3命令を遂行することに必要なクロック数を前記第2クロック数に加えて、前記第3命令に必要な実行時間を基準とし、前記実行可能なプログラムから所定の命令の実行をシミュレーションし、

前記第2プロセッサシミュレータがこれ以上必要となくなると前記第1ループに戻って

、
前記の実行可能なプログラム内の第1プロセッサシミュレータと関連されているすべての命令がシミュレーションされたら、前記第1ループを終了するコンピュータ実行段階を含むことを特徴とする二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法。

10

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、回路のシミュレーションに係るもので、特に二重プロセッサ(dual processor)回路の動作をシミュレーションするためのコンピュータ実行方法及び信号プロセッサシミュレータに関する。

【0002】

【従来の技術】

一般的に、電子回路設計と、新しく設計された回路の大量生産との間には多くの時間間隔があるので、大量生産に費用を投資する前に、製造業者は回路設計が適合しているか否かを確認するために回路のテストを行っている。個々の回路段階に回路を製造するには費用が嵩むことから、回路のテストに物理的な制限が伴う。回路の少量生産にかかる費用を削減するために、回路設計者は少ない費用で且つ新しい回路設計の正確なテストを提供するコンピュータシミュレーションに関心を持つようになってきている。

20

【0003】

従来、コンピュータシミュレータ間の信号伝達に臨時ファイルを用いて行う方法がある。この方法は、第1のシミュレータが臨時ファイルを割り当て、この臨時ファイルに記入してから割り当てを取り消し、第2のシミュレータは同じ臨時ファイルを割り当て、伝送されるデータを読み出してから当該臨時ファイルの割り当てを取り消すものである。

【0004】

30

【発明が解決しようとする課題】

しかしながら、この方法では、第1、第2のシミュレータ間の情報伝達に一連の長い命令を伴うので、シミュレータの性能が低下するという問題点がある。

【0005】

シミュレータ間の情報伝達のための他の方法として、パイプとバッファの構造を用いたものがあるが、このような構造を処理することもまた多くの費用がかかる。また、伝統的なシミュレータでは、基礎となるハードウェアに存在する情報伝達能力をシミュレーションすることができない。例えば、回路要素は臨時ファイルを通して情報を伝達しない。従って、従来のシミュレーションより性能を向上させた二重プロセッサ回路のシミュレータが要求される。また、基礎となる電子回路に存在する信号伝達動作を正確にシミュレーションするシミュレータも要求される。

40

【0006】

そこで本発明は、従来のシミュレータに比して向上された性能を有し、基礎となる電子回路に存在する信号伝達動作を正確にシミュレーションできる二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法及び信号プロセッサシミュレータを提供することを目的としている。

【0007】

【課題を解決するための手段】

上記課題を解決し、上記目的を達成するために、請求項1記載の発明による信号プロセッサシミュレータは、二重プロセッサ回路上の並列実行をシミュレーションするための信号

50

プロセッサシミュレータであって、二重プロセッサの第1プロセッサ上の命令の実行をシミュレーションするための第1プロセッサシミュレータと、二重プロセッサの第2プロセッサ上の命令の実行をシミュレーションするための第2プロセッサシミュレータと、信号プロセッサシミュレータによりアクセスされた値を格納するための共有されるメモリと、第1プロセッサに関するクロックをシミュレーションするための第1クロックシミュレータと、第2プロセッサに関するクロックをシミュレーションするための第2クロックシミュレータと、第1クロックシミュレータと第2クロックシミュレータとを比較し、後のクロックシミュレータに該当するプロセッサシミュレータ上の命令を処理する同期装置とを備えるものである。

【0008】

第1プロセッサシミュレータは、RISCプロセッサをシミュレーションするものであっても良い。

【0009】

また、第1プロセッサシミュレータは、ARMULATORとしても良い。

【0010】

第2プロセッサシミュレータは、ベクトルプロセッサをシミュレーションするものであっても良い。

【0011】

前記共有されるメモリは、第1プロセッサシミュレータと第2プロセッサシミュレータとに示されるものであっても良い。

【0012】

前記共有されるメモリは、第2プロセッサシミュレータにより変更できる第1プロセッサシミュレータのレジスタ値を含むものであっても良い。

【0013】

同期装置は、第2プロセッサシミュレータに関する命令に要求されるクロック周期を含む検査表を含み、第2プロセッサシミュレータ上の命令を実行する前に、命令に必要なクロック周期を決定するために検査表を検査し、命令を実行してから、第1プロセッサシミュレータによりシミュレーションされる第1プロセッサ動作が、少なくとも第2プロセッサシミュレータによりシミュレーションされる第2プロセッサの動作期間程度に遂行される時まで、第1プロセッサシミュレータ上の1個以上の他の命令を実行するものであっても良い。

【0014】

請求項8記載の発明による二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法は、二重プロセッサ回路上で実行される命令を含む実行可能なプログラムと、二重プロセッサ回路の第1プロセッサ上の命令実行をシミュレーションするための第1プロセッサシミュレータと、二重プロセッサ回路の第2プロセッサ上の命令実行をシミュレーションするための第2プロセッサシミュレータと、第1プロセッサシミュレータと第2プロセッサシミュレータとの間の命令実行をインターリーブするための同期装置と、第1プロセッサクロックを示す第1クロック値と、第2プロセッサクロックを示す第2クロック値と、第1プロセッサシミュレータと第2プロセッサシミュレータに示されて、前記の第1プロセッサシミュレータに要求される一個以上の第1レジスタ値及び第2プロセッサシミュレータに要求される一個以上の第2レジスタ値を含む、共有されるメモリとを含むコンピュータ格納媒体に提供される二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法において、実行可能なプログラムから第1命令をフェッチし、第1命令が並列処理のための信号でなければ、第1プロセッサシミュレータ上の第1命令実行をシミュレーションし、第1命令が並列処理のための信号であれば、並列処理をシミュレーションするコンピュータ実行段階を含む第1ループを遂行し、前記の並列処理をシミュレーションする段階が、クロック値と第2クロックとを比較し、第1クロック値が第2クロック値より小さければ、前記の実行可能なプログラムから第2命令をフェッチし、第1プロセッサシミュレータ上の第2命令の実行をシミュレーションし、第1プロ

10

20

30

40

50

セッサ上の第2命令の実行に必要な時間を第1クロック値に加えて、第1クロック値が第2クロック値より同一であるかまたは大きければ、前記の実行可能なプログラムから第3命令をフェッチし、第2プロセッサシミュレータ上の第3命令の実行をシミュレーションし、第2プロセッサ上の第3命令を遂行するために必要な時間を第2クロック値に加えて、第2プロセッサシミュレータがこれ以上必要となくなると第1ループに戻って、前記の実行可能なプログラム内の第1プロセッサシミュレータと関連されているすべての命令がシミュレーションされたら、第1ループを終了するコンピュータ実行段階を含むことを特徴とする。

【0015】

請求項9記載の発明による二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法は、二重プロセッサ回路上で実行される命令を含む実行可能なプログラムと、二重プロセッサ回路の第1プロセッサ上の命令の実行をシミュレーションするための第1プロセッサシミュレータと、二重プロセッサ回路の第2プロセッサ上の命令の実行をシミュレーションするための第2プロセッサシミュレータと、第1プロセッサシミュレータと第2プロセッサシミュレータ間の命令の実行をインターリーブするための同期装置と、第1プロセッサクロックを示す第1クロック値と、第2プロセッサクロックを示す第2クロック値と、命令を実行するために必要な時間を示す検査表と、第1プロセッサシミュレータと第2プロセッサシミュレータで示されて、第1プロセッサシミュレータに要求される1個以上の第1レジスタ値及び第2プロセッサシミュレータに要求される1個以上の第2レジスタ値を含む、共有されるメモリと、を含むコンピュータ格納媒体に提供される二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法において、前記の実行可能なプログラムから第1命令をフェッチし、第1命令が並列プロセッシングのための信号でなければ、第1プロセッサシミュレータ上の第1命令の実行をシミュレーションし、第1命令が、並列処理のための信号であれば、並列処理をシミュレーションするコンピュータ実行段階を含む第1ループを遂行し、前記の並列処理をシミュレーションする段階が、クロック値と第2クロック値とを比較し、第1クロック値が第2クロック値より小さければ、前記の実行可能なプログラムから第2命令をフェッチし、第1プロセッサシミュレータ上の第2命令の実行をシミュレーションし、第1プロセッサ上の第2命令を実行するために必要な時間を第1クロック値に加えて、第1クロック値が第2クロック値より同一であるかまたは大きければ、前記の実行可能なプログラムから第3命令をフェッチし、第3命令に必要な実行時間を決定するために検査表をアクセスし、第2プロセッサシミュレータ上の第3命令の実行をシミュレーションし、第2プロセッサ上の第3命令を遂行するために必要な時間を第2クロック値に加えて、第3命令に必要な実行時間を基準とし、実行可能なプログラムから所定の命令の実行をシミュレーションし、第2プロセッサシミュレータがこれ以上必要となくなると第1ループに戻って、前記の実行可能なプログラム内の第1プロセッサシミュレータと関連されているすべての命令がシミュレーションされたら、第1ループを終了するコンピュータ実行段階を含むことを特徴とする。

【0016】

【発明の実施の形態】

<付録Aに関する参考>

本明細書の一部である表1～表5に示されている付録Aは、本発明のコンピュータプログラム実施例として以下で詳細に説明する。付録Aは、著作権が保護されなければならないもので、著作権者は米国特許及び商標国の特許ファイル、または記録に示されているように、誰も特許明細書をファクシミリ複写できることには異議ないが、そうでなければすべての著作権が取り消される。

【0017】

図1は本発明の実施の形態の信号プロセッサシミュレータの概略構成を示すブロック図である。

【0018】

この図において、コアイメージ(core image) 102は、2個の他のプログラムのための

10

20

30

40

50

実行可能なファイルからなる組み合わせられた実行可能なファイルである。一方のプログラムは、ARM7プロセッサ(“ARM7プロセッサプログラム”)を動作させるために設計されたもので、他方のプログラムはベクトルプロセッサ(“ベクトルプロセッサプログラム”)を動作させるために設計されたものである。

【0019】

ARM7プロセッサは、ARMプロセッサまたは“ARM”とも呼ばれる。ベクトルプロセッサは、ベクトルコプロセッサまたは“VCP”とも呼ばれる。それぞれのプログラムの実行可能なファイルは、コード部分領域とデータ部分領域とを含んでいる。

【0020】

2個の他のプログラムは、共有する変数及びそれぞれの変数を有する。コアイメージ102の一例を表6に示した付録Bに表した。付録Bにおいて、コアイメージ102は、ARM7プロセッサプログラムに関するコード部分(A1-A4ライン)、ARM7プロセッサプログラムに関するデータ部分(A5ライン)、ベクトルプロセッサプログラムに関するコード部分(A6-A7ライン)、及びベクトルプロセッサプログラムに関するデータ部分(A8)を順序に含む。このコアイメージ102は二重プロセッサシミュレータ104の入力となる。

10

【0021】

二重プロセッサシミュレータ104は、命令-ラベルシミュレータである。二重プロセッサシミュレータ104は、2個のプロセッサシミュレータ間の命令実行シミュレーションをインターリーブし、二プロセッサ上の並列命令実行をシミュレーションする。

20

【0022】

一方のプロセッサシミュレータはARM7・RISCプロセッサの動作をシミュレーションし、他方のプロセッサシミュレータはベクトルプロセッサの動作をシミュレーションする。ARM7・RISCプロセッサのために設定された構造と命令は、英国ケンブリッジのAdvance RISC Machines Ltd.により提供される文書番号: ARM DDI 0010Gの“ARM7DM Data Sheet”に記述されている。ARM7DMデータシートは本明細書の参考文献として共に記述されている。

【0023】

ARM7レジスタと命令は、本明細書の参考文献として共に記述された米国特許出願番号08/699,303、弁理士事件番号M-4368の“Methods and Apparatus for Processing Video Data”にも記述されている。

30

【0024】

ARM7・RISCプロセッサシミュレータの一例であるARMULATORは、英国ケンブリッジのAdvance RISC Machine Ltd.により常用化されたものである。

【0025】

ベクトルプロセッサのために設定された構造と命令は、本明細書の参考文献の一つであるカリフォルニア・サンホセの三星半導体の“Preliminary MSP-1EX System Specification”及び“MSP Architecture Specification”に記述されている。

【0026】

ベクトルプロセッサレジスタと命令は、米国特許出願番号08/699,597、弁理士事件番号M-4355の“Single-Instruction-Multiple-Data Processing in a Multimedia Signal Processor”に記述されている。

40

【0027】

ベクトルプロセッサシミュレータの一例は、マルチメディア命令ラベルシミュレーションツール(Multimedia Instruction Level simulation Tool;MINT)であり、これはカリフォルニア・サンホセの三星半導体の“Architecture and Design Specification of MINT”に記述されている。

【0028】

ARM7・RISCプロセッサとベクトルプロセッサは例示的なもので、本発明を特定な

50

プロセッサシミュレータとして制限するものではない。本明細書を考慮すると、本発明の原理は適切なプロセッサシミュレータを採用する限り、プロセッサの特定構造でも、すべての二重プロセッサ回路のシミュレーションに使用される場合もある。例えば、ARM7・RISCプロセッサは、従来の構造である多目的プロセッサに代替され得る。

【0029】

二重プロセッサシミュレータ104は、ARM7プロセッサシミュレータとベクトルプロセッサとを一つの共有するアドレス領域に丈夫に連結させる。この2個の他のプロセッサシミュレータは、傘のような構造のプロセッサの傘の骨の役割に該当するそれぞれのプロセッサシミュレータ動作の一過程として共に実行される。

【0030】

二重プロセッサシミュレータ104は命令実行のシミュレーションをインターリーブする。例えば、ARM7プロセッサシミュレータが命令実行をシミュレーションしてから、ベクトルプロセッサシミュレータが命令実行をシミュレーションし、それからARM7プロセッサシミュレータの動作が続く。シミュレータの動作は、このように飛ばす(leap-frog)形態で並列に実行される命令がこれ以上存在しない時まで継続される。

【0031】

二重プロセッサシミュレータ104は、どんなプロセッサシミュレータが一番最後のクロッキング技術を通して次に動作するかを決定する。別途のクロックシミュレータがそれぞれのプロセッサシミュレータに対して提供される。命令をフェッチする前に2個のクロックシミュレータを比較して、いずれのものが最後のものであるかを決定する。一番最後のクロックシミュレータと関連されたプロセッサシミュレータが命令の実行をシミュレーションしてから、プロセッサシミュレータとなる。

【0032】

二重プロセッサシミュレータ104の動作は、2個のプロセッサシミュレータ間の同期を維持することによって、二重プロセッサ集積回路上での実行順序と比較した時に、命令が一つの命令以上から外れて実行されないようにする。このように命令の実行をシミュレーションすることで費用を低く抑えることができる。

二重プロセッサシミュレータ104は、コアイメージ102の入力で動作する二重プロセッサ集積回路から認可される結果を模写するシミュレーション結果106を生成する。シミュレーション結果106はコアイメージ102を処理することに必要な周期を表す作業データを含む。シミュレーション結果106はコードをデバッグ(debug)し、作業数値を得るための正確な情報を提供する。

【0033】

本実施の形態による二重プロセッサシミュレータ104の構造を図2に詳細に示した。

【0034】

二重プロセッサシミュレータ104の最上部は、デバッガーインタフェース(debugger interface)202である。このデバッガーインタフェース202はプロセッサ制御及びデバッグ命令を使用者から受ける。この場合、デバッガーインタフェース202はレジスタをディスプレイし、プログラム命令を目録化し、変数を変更するような機能を遂行するための命令を受ける。なお、デバッガーインタフェース202は、WINDOWS 95™使用者インタフェースのための仕様に適合するように変形され得る。WINDOWS 95™は、ワシントン・レドモンドのマイクロソフト社により常用化されたものである。

【0035】

同期装置(synchronizer)204は、デバッガーインタフェース202と二重プロセッサシミュレータ104の残余要素間の制御を行う部分である。デバッガーインタフェース202は同期装置に命令を伝達し、同期装置204からデータが印加される。

【0036】

同期装置204は、メモリ位置ARM7clk216(Arm7プロセッサクロックのシミュレーションのための)と、メモリ位置VPClk218(ベクトルプロセッサクロックのシミュレーションのための)とを含んでいる。同期装置204は2個のプロセッサシ

10

20

30

40

50

ミュレータであるARM7プロセッサシミュレータ206 (“ARM7シミュレータ206”ともいう)とベクトルプロセッサシミュレータ208 (“VPシミュレータ208”ともいう)に連結される。情報は同期装置204と2個のプロセッサシミュレータ206、208間の両方向に伝達される。

【0037】

ARM7プロセッサシミュレータ206とVPプロセッサシミュレータ208は、メモリアクセスモジュール210、コプロセッサモジュール212及びイベントモジュール214を共有する。メモリアクセスモジュール210の一部はプロセッサシミュレータ206、208に示される。メモリアクセスモジュール210は、2個のプロセッサシミュレータがそれぞれの変数と共有する変数を維持する。メモリアクセスモジュール210はARM7プロセッサのレジスタの内容を維持するためのメモリ位置(ARM7 reg mem)220と、ベクトルプロセッサのレジスタの内容を維持するためのメモリ位置(VP reg mem)222とを備えている。

10

【0038】

コプロセッサモジュール212は、ARM7プロセッサシミュレータ206とVPプロセッサシミュレータ208との間のデータ伝送を遂行させる役割をする。イベントモジュール214はリセット、排除(exception)及びインタラプトのようなイベントを処理する。メモリアクセスモジュール210、コプロセッサモジュール212及びイベントモジュール214は直接的に連結されない。

【0039】

ARM7プロセッサシミュレータ206は、VPプロセッサシミュレータ208を丈夫に連結し、二重プロセッサ回路構造を精密に複写できる。例えば、ベクトルプロセッサシミュレータ208は、二重プロセッサ集積回路上の状態レジスタを表すメモリ位置(VP reg mem)220に格納された状態レジスタ変数の書き込みが可能であり、ARM7プロセッサシミュレータ206は、ARM7プロセッサシミュレータ206とVPプロセッサシミュレータ208との間の情報伝達のために前記と同一な状態レジスタ変数をポーリング(polling)することができる。

20

【0040】

ARM7プロセッサシミュレータ206は、VPプロセッサシミュレータ208によりポーリングされたレジスタに書き込みできる。メモリアクセスモジュール210を通じたこのような情報伝達は、ARM7プロセッサシミュレータ206とVPプロセッサシミュレータ208との間の情報伝達のためにファイル、パイプ、または共有されるバッファを使用することより効率的である。このような方法には、付加的な手段管理と性能を落とす動作のアクセスが要求される。

30

【0041】

例えば、ある動作システムにおいて、ファイルを通じた情報伝達のためには、そのファイルを開き、そのファイルに記入してファイルを閉じるためのVPプロセッサシミュレータ208が要求され、ARM7プロセッサシミュレータ206は前記ファイルを開き、このファイルから読み出しを遂行してファイルを閉じるべきである。上述のごとく、メモリアクセスモジュール210を利用して正常的なプロセッサ動作のシミュレーションのための情報伝達により、余分の段階を除去できる。

40

【0042】

二重プロセッサシミュレータ104の動作を図3に詳細に図示した。

【0043】

まず、“デバッガーインタフェースの始動”ブロック302でデバッガーインタフェース202(図2に図示されている)が始動される。“同期装置の始動”ブロック304で使用者は二重プロセッサ回路上で実行される命令のシミュレーションを要求し、デバッガーインタフェース202は同期装置204(図2参考)に信号を送る。

【0044】

同期装置204は、ARM7プロセッサシミュレータ206とVPプロセッサシミュレー

50

タ 208 との間の命令実行のシミュレーションをインターリーブする方式に同期させて、二重プロセッサ回路上で発生する並列実行に近づくようにする。

【0045】

同期装置 204 は、駆動を開始してから“ARM7 プロセッサシミュレータの活性化”ブロック 306 で、ARM7 シミュレータ 206 (図 2 参考) を始動する。二重プロセッサ回路上で ARM7 プロセッサとベクトルプロセッサは主従 (master-slave) 関係を有する。ベクトルプロセッサの動作は ARM7 プロセッサで実行される命令“STARTVP”(付録 B、A2 ライン) を通して始動される。このような関係をシミュレーションするために、ARM7 プロセッサシミュレータ 206 が先に活性化される。前記の命令がベクトルプロセッサを始動するための信号として使用されるために、必ず“STARTVP”と
10

【0046】

ARM7 プロセッサシミュレータ 206 が活性化された後、同期装置 204 は“ARM7 部分から命令をフェッチ”ブロック 308 を遂行する。ブロック 308 で同期装置 204 は、ARM7 プロセッサプログラム (表 6 に示されている付録 B、A1 - A4 ライン) に該当するコアイメージ 102 のコード部分から命令を検索する。

【0047】

“ARM7 部分を終了するか?” 決定 310 段階で、同期装置 204 は ARM7 プログラムが終了されなかったこと、すなわちブロック 308 で ARM7 命令を成功的にフェッチしたことを確認する。ARM7 プログラムが終了されると、同期装置 204 は動作を終了し、デバッガインタフェース 202 に戻る。
20

【0048】

同期装置 204 が、ブロック 308 で成功的に命令をフェッチした場合、同期装置 204 は“STARTVP 命令であるか?” 決定ブロック 312 で、この命令が“STARTVP”であるかを決定する。ブロック 308 で同期装置 204 がフェッチした命令が“STARTVP”命令であると、処理過程は“並列処理のシミュレーション”ブロック 314 に移動する。

【0049】

“STARTVP”命令とぶつかる時まで同期装置 204 の制御下の単一プロセッサは、単一流れ (thread) を有する。この流れは、ARM7 プロセッサシミュレータ 206 の動作と関連する。“STARTVP”命令は、VP プロセッサシミュレータ 208 の動作と関連している他の流れの生成を要求する。ブロック 314 は、次に記述する“並列処理”で詳細に説明する。
30

【0050】

ブロック 308 でフェッチされた命令が“STARTVP”でなければ、同期装置 204 は、ARM7 プロセッサシミュレータ 206 が“ARM7 命令のシミュレーション”ブロックでフェッチされた命令の実行をシミュレーションする信号を送る機能を遂行する。

【0051】

なお、本発明の他の実施の形態として、同期装置 204 は、ARM7 プロセッサシミュレータ 206 を使用するためのサブルーチン信号を送るようにしてもよい。この場合、同期装置 204 が ARM7 プロセッサシミュレータ 206 を使用する特定な方法は、同期装置 204 と ARM7 プロセッサシミュレータのプログラミング遂行に依存する。
40

【0052】

ブロック 316 のプロセッシングが終了されてから、ARM7 プロセッサシミュレータ 206 は同期装置 204 に戻り、制御ループはブロック 308 に戻って、ARM7 プログラム (付録 B、A1 ライン) から付加的な命令を読み出す。

【0053】

<並列処理>

上述のごとくブロック 314 は、二重プロセッサ集積回路の ARM7 プロセッサとベクトルプロセッサ上の命令の並列実行をシミュレーションする。ここで、ブロック 314 を図
50

4に図示した。プロセッシングは同期装置204がVPプロセッサ208を活性化する“ベクトルプロセッサシミュレータの活性化”ブロック402で開始される。VPプロセッサシミュレータ208が命令をプロセッサするために用意してから、同期装置204は“シミュレータクロックの開始”ブロック404を実行する。

【0054】

同期装置204は、2個の独立されたクロックシミュレータを時間プロセッサシミュレータ206、208に維持させるが、この中で一方のクロックシミュレータはARM7クロック(図5参考)をシミュレーションし、他方のクロックシミュレータはベクトルクロック(図5参考)に該当する。ARM7クロックシミュレータはメモリ位置ARM7clk216(図2参考)を含む。ベクトルクロックシミュレータはメモリ位置VPclk218(図2参考)を含む。

10

【0055】

ブロック404で同期装置204はメモリ位置ARM7clk216とVPclk218をt1値(図5参考)に初期化する。

【0056】

なお、本発明の実施の形態において、ARM7クロックは40MHz周波数で動作し、ベクトルクロックは80MHzの周波数で動作する。なお、この二クロックの周波数のみに制限されるのではなく、本発明の原理はいずれの周波数のプロセッサでも使用可能であることは言うまでもない。

【0057】

20

同期装置204は、2個のプロセッサシミュレータの中のいずれのものが命令を受けて次の命令を遂行するかを決定するために、前記の二クロックシミュレータを利用する。同期装置204は、続いて“二重処理流れがそのまま活性化の状態であるか?”決定ブロック406を実行する。両側の流れが活性化状態でなければ、プロセッサシミュレータの中の或る一つに対するプロセッシングが終了され、これにより並列処理はこれ以上必要なくなる。並列処理がこれ以上必要なくなると、ブロック314は終了する。

【0058】

両側の流れがまだ活性化状態であれば、プロセッシングは“ARM7クロックが後であるか?”を決定するブロック408に移動する。決定段階408で同期装置204は、ARM7クロックシミュレータがベクトルクロックシミュレータより後であるかを決定する。このような決定はARM7clk216とVPclk218を比較して遂行される。例えば、ARM7clk(216) = t1で、VPclk(218) = t3であれば(図5参考)、ARM7クロックシミュレータがもっと後である。ARM7クロックがもっと後であれば、これはVPプロセッサシミュレータ208が命令をプロセッシングし、ARM7プロセッサシミュレータ206はアイドル(idle)状態であることを表す。二重プロセッサ回路において2個のプロセッサが存在するので、この二プロセッサが同時に動作する。

30

【0059】

ARM7プロセッサシミュレータ206がアイドル状態であれば、ARM7プロセッサシミュレータ206は、次の命令をプロセッシングすることにより命令実行の順序が維持され、並列処理がシミュレーションされる。例えば、図5を参考すると、VPプロセッサシミュレータ208が時間t4の間にベクトルプロセッサ動作をシミュレーションし、ARM7プロセッサシミュレータ206が時間t2の間にARM7プロセッサ動作をシミュレーションすると、命令を実行する次のプロセッサはARM7プロセッサシミュレータ206になるはずである。ARM7プロセッサシミュレータ206は少なくともVPプロセッサシミュレータ208が動作する時間だけ、動作する間に命令の処理を継続する。或る命令は終了されるための時間の量が異なるので、同期装置204はアイドル状態で最後まで待機しているプロセッサシミュレータがもっと多い命令を実行するように、2個のプロセッサシミュレータ間の命令実行の厳しいインターリーブングから外れるようになる。

40

【0060】

ARM7クロックシミュレータがベクトルクロックシミュレータより後であれば(即ち、

50

ARM7clk216 < VPclk218)、プロセッシングは同期装置204がコアイメージ102のARM7プログラムのコード部分(付録B、A2-A4ライン)から命令をフェッチする“ARM7命令のフェッチ”ブロック410に移動する。前記命令がフェッチされてから、プロセッシングは同期装置204がARM7シミュレータ206によって、ARM7プロセッサ命令の実行をシミュレーションするように信号を送る“ARM7命令のシミュレーション”ブロック412に移動する。命令実行のシミュレーションの一部として同期装置204はARM7プロセッサ上のシミュレーティングされた命令を遂行することにかかる時間をARM7clk216に加える。例えば、図5を参考すると、ARM7プロセッサシミュレータ206がARM7clk(216) = t1で命令の実行を開始し、命令を実行することに必要な時間がARM7プロセッサ上の1クロック周期であれば、ARM7clk(216)はt2にセットされる。ARM7命令の実行がシミュレーションされてから、プロセッシングは決定段階406に移動し、命令の並列実行をシミュレーションするループを形成する。

10

【0061】

この実施の形態において、ARM7プロセッサが、ベクトルプロセッサが実行(付録B、A4ライン)を完了することを待っている間、待機ループを形成することも可能である。ARM7プロセッサシミュレータ206が待機ループをシミュレーションする時、両側の流れはまだ活性化状態であり、並列処理がシミュレーションされる。

【0062】

ARM7クロックシミュレータがベクトルクロックシミュレータより後でなければ(即ち、ARM7clk216 >= VPclk218)、処理過程は“ベクトル命令のフェッチ”ブロック414に移動してから、“ベクトル命令のシミュレーション”ブロック416に移動する。

20

【0063】

なお、本発明の他の実施の形態として、ARM7クロックシミュレータとベクトルクロックシミュレータとが同一であれば、ARM7プロセッサシミュレータ206がARM7プログラム命令の実行をシミュレーションする。図4のブロック414で、ARM7クロックシミュレータが後の場合の処理過程と類似して、同期装置204はコアイメージ102のベクトルプログラムのコード部分(付録B、A6-A7ライン)から命令をフェッチする。ブロック416で、同期装置204はVPクロックシミュレータ208が命令の実行をシミュレーションする。ベクトルプログラム命令実行のシミュレーションの一部として、同期装置204はVPclk(216)をベクトルプロセッサ上の命令を実行することに必要な時間だけ増加させる。ブロック416以後の処理過程の制御は決定ブロック416に移動されて命令の並列実行をシミュレーションするループを形成する。

30

【0064】

本発明の実施の形態において、ベクトルプロセッサ命令“JOIN”(付録B、A7ライン)に注目する。ARM7命令“STARTVP”に対応する“JOIN”は、ベクトルプログラムが終了され、VPプロセッサシミュレータ208に対する処理流れが取り消されなければならないし、処理過程が基本ARM7プログラムに戻るはずであるということを表す。前記の命令をベクトルプロセッサを終了する信号として使用するためには、必ず“JOIN”としなくても良いということは、当分野の通常の知識を有する者は理解できる。

40

【0065】

ARM7プロセッサシミュレータ206とVPプロセッサシミュレータ208の丈夫な連結の一つの長所は、同期装置204がコンテキスト(context)とタスクスイッチング(task switching)でぶつかるようになる費用の問題を避けることにある。同期装置204はプロセッサシミュレータ(ブロック412のARM7プロセッサシミュレータ206とブロック416のVPプロセッサシミュレータ208)に信号することができる。同期装置204が本来は二プロセッサ間のタスクスイッチングであることは、当分野で通常の知識を有する者は理解できる。

50

【0066】

二つのプロセッサシミュレータ206, 208が丈夫に連結されなければ、命令の形態がその前にシミュレーションされた形態から変更されるごとに、一方のプロセッサシミュレータは停止し、他方のプロセッサシミュレータが始動されるはずであるので、実行される新しいプロセッサが必要である(すなわち、ARM7命令からベクトルプロセッサ命令に変更され、またはベクトルプロセッサ命令からARM7命令に変更される)。

【0067】

なお、本発明の他の実施の形態として決定ブロック406から開始される図4に図示したループは、クロック数を減らすために変更されることもある。図4で同期装置204は、それぞれの命令を実行してから、ARM7clk(216)とVPclk(218)とを比較する。図6は前記の変更されたループを表したもので、ブロック602, 604が追加されたことを除外しては、図4のループと同一である。

10

【0068】

それぞれのベクトル命令が必要とするクロック周期の数を含むクロック周期検査表(clock-cycle lookup table)(図示されていない)が同期装置204内に構成される。ブロック414が終了された後のブロック416の前、ベクトル命令の実行がシミュレーションされる前に“命令周期時間の検査”ブロック602で、同期装置204は命令が数個の周期を必要とするかを決定するためにクロック周期検査表を検索する。

【0069】

一般的に、ARM7プロセッサ上の命令は1周期を必要とし、ベクトルプロセッサ上の命令は多数のクロック周期を必要とする。ブロック602が終了されてから、“ベクトル命令のシミュレーション”ブロック416が上述のごとく実行される。ベクトル命令のシミュレーションの後、ARM7clk(216)とVPclk(218)を比較する代わりに、“ARM7命令の反復実行(loop)”ブロック604で、同期装置204はベクトル命令に要求されるクロック数の半分に該当する数のARM7命令をフェッチし、その命令の実行をシミュレーションする。例えば、処理過程が時間 $t = 1$ から開始され(図5参考)、8個のクロック周期を必要とするベクトルプロセッサ命令が実行されると仮定すると、ベクトルプロセッサは時間 $t = 5$ で命令の実行を終了する。VPクロックがARM7クロックより2倍程度早いので、ARM7clk(216)はVPclk(218)より8クロック周期でない4クロック周期遅れるようになる。

20

30

【0070】

同期装置204は、4個のARM7命令をフェッチしてから、ARM7プロセッサシミュレータ206に信号を送ることにより、これらの命令の遂行をシミュレーションする。図4に示したプロセッサ終了の後、同期装置204はブロック414からフェッチされたベクトル命令がシミュレーションされた後、4回のクロック比較を行う。図6に示した方法はこのような4回のクロック比較を必要としない。ブロック606後、処理過程は図4のブロック416以後の過程と同様である。

【0071】

付録Aのコンピュータプログラムは、本発明の実施の形態において、マイクロソフト社により常用化されたマイクロソフトビジュアルC++4.0の統合された開発環境を利用し、コムファイルされリンクされたもので、マイクロソフト社により常用化されたマイクロソフトWINDOWS 95™を利用する個人用コンピュータ上で使用されることである。

40

【0072】

他の実施の形態において、付録Aのコンピュータプログラムは、UNIX Solaris 2.5 駆動システムとGCCコンパイラ及びリンカーを利用してコムファイル、リンクされる。付録Aのコンピュータプログラムに使用される特定なコンピュータ言語と、付録Aのコンピュータプログラムにより規定されるコンピュータプロセッサが遂行される、コンピュータシステムは、本発明の重要な面ではない。他のコンピュータ言語及び他のコンピュータシステムを利用して本発明を具現できることは当分野の通常の知識を有する者は理解できる。

50

【 0 0 7 3 】

なお、上述の実施の形態は例示的なもので、本発明を制限しない。例えば、前記の実施の形態では、ARM7プロセッサとベクトルプロセッサのシミュレーションに関して記述しているが、他のプロセッサにも本発明を適用し、2個以上のプロセッサの実行をシミュレーションし、マルチプロセッサ回路が集積回路ではない場合もある。

【 0 0 7 4 】

また、本発明を特定の望ましい実施の形態に関連して図示、説明したが、以下の特許請求の範囲により用意される本発明の精神や分野を逸脱しない限り、本発明が多様に改造及び変化することができるということは、当業界で通常の知識を有する者は容易に知ることができる。

10

【 0 0 7 5 】

このように、実施の形態では、新しい二重プロセッサ回路シミュレータは、それぞれ分離されたシミュレータを連結し、このシミュレータ間の命令の実行をインターリーブする。この新しい二重プロセッサシミュレータは、正確なシミュレーションと基礎となる集積回路の動作において優秀な性能を提供する。

【 0 0 7 6 】

同期装置204は、RISCプロセッサシミュレータとベクトルプロセッサシミュレータの調整された動作を処理する。二重プロセッサシミュレータの入力は基礎となるRISCプロセッサの実行可能なファイルと、基礎となるベクトルプロセッサの実行可能なファイルとを組み合わせて構成された実行可能な組合せファイルから構成される。同期装置204は外部ループ内のRISCプロセッサと関連される、組み合わせられた実行可能なファイルから命令をフェッチする。同期装置204はRISCプロセッサと関連されたすべての命令が遂行されるとき動作を終了する。

20

【 0 0 7 7 】

同期装置204は、ベクトルプロセッサが初期化しなければならないフェッチされた命令信号を除外した前記フェッチされた命令実行をRISCプロセッサシミュレータがシミュレーションするようにする。ベクトルプロセッサが要求される場合、同期装置204は並列処理をシミュレーションする。

【 0 0 7 8 】

並列処理をシミュレーションするために、同期装置204は、まずベクトルプロセッサシミュレータを動作させた後、RISCプロセッサシミュレータに該当するクロックシミュレータを初期時間にセットさせる。ベクトルプロセッサに該当するクロックシミュレータは同一な初期時間にセットされる。

30

【 0 0 7 9 】

同期装置204は、並列処理が要求される間、内部ループを実行する。並列処理がこれ以上要求されなければ、同期装置204は外部ループに戻る。内部ループで、同期装置204はRISCクロックシミュレータとベクトルクロックシミュレータとを比較し、RISCクロックシミュレータが遅ければ、同期装置204は組み合わせられた実行可能なプログラムからRISC命令をフェッチする。この命令はRISCプロセッサシミュレータ上でシミュレーションされる。

40

【 0 0 8 0 】

シミュレーションの後、RISCプロセッサが命令を実行するのに必要な時間がRISCクロックシミュレータ値に加えられる。その後、同期装置204は内部ループの最初に戻る。

【 0 0 8 1 】

ベクトルクロックシミュレータがRISCクロックシミュレータと同一、またはRISCクロックシミュレータより遅ければ、同期装置204は組み合わせられた実行可能なプログラムからベクトルプロセッサ命令をフェッチする。この命令はベクトルプロセッサシミュレータ上でシミュレーションされる。シミュレーションした後、ベクトルプロセッサが命令を実行するのに必要な時間がベクトルクロックシミュレータ値に加えられる。それから

50

、同期装置 204 は内部ループの最初に戻る。

【0082】

RISC プロセッサとベクトルプロセッサ間の情報伝達は、共有されるメモリを利用して遂行される。RISC プロセッサはベクトルプロセッサレジスタへの書き込みや読み出しを遂行し得る。

【0083】

本発明によると、多数のプロセッサ回路の動作をシミュレーションする方法及び装置が提供される。本発明の実施の形態において、プロセッサ回路は二重プロセッサ集積回路である。本発明の実施の形態によると、新しい二重クロックシミュレーション方法は、丈夫に連結された 2 個の独立的なプロセッサシミュレータ間の命令実行シミュレーションをイン
ターリーブする。集積回路上の二重プロセッサを表す 2 個の独立的なプロセッサシミュ
レータは、一つの共有されるアドレス空間で統合される。2 個のプロセッサシミュレータは
相互に情報を伝達し得るメモリを共有する。一般的に、命令実行が同期されることにより
シミュレータプロセッサはシミュレーション命令実行を交替に行う。

10

【0084】

このようにして、集積回路上で可能な並列実行がシミュレーションされる。別途のクロックシミュレータはそれぞれのプロセッサシミュレータに備えられる。

次の命令の実行をシミュレーションするために選択された実際のプロセッサは、最後のクロックシミュレータと関連されたプロセッサである。このように命令実行のシミュレーションが行われるようにすると、命令実行の順序が実際の二重プロセッサ集積回路の実行順
序の一つの命令内にあることが確実になる。

20

【0085】

【発明の効果】

本発明によると、従来のシミュレータに比して向上された性能を有する二重プロセッサ回路のシミュレータが提供され、基礎となる電子回路に存在する信号伝達動作を正確にシミュレーションするシミュレータを提供できる。

【0086】

【表 1】

[付 録 A]

```

/* Synchronize the ARM and VCP
 * If VCP is IDLE run/step ARM
 * NumVcpCycles contains the number of cycles available for VCP
 * execution
 * if RUN do as many instructions as available cycles
 * if STEP run one instruction and then break
 * telling debugger that it was a VCP instruction
 */
if (state->vcp.UER_Regs[VPSTATE].int_val & UER_MASK &&
    (state->NumVcpCycles > 0)) {
    /* VCP is running and there are cycles available */
    do {
        int nCount = state->vcp.CycleCount ;
        if (state->CallDebug > 0) {
            /* check for breakpoint */
            ARMword pc = state->vcp.SP_Regs[VPC].int_val;
            ARMul_Debug(state, pc, 0) ;
            if (state->Emulate < ONCE) {
                state->Emulate = ONCE;
                break ;
            }
        }
        VCP_DoInstr(state) ; /* Emulate VCP instruction */
        state->NumVcpCycles -= (state->vcp.CycleCount -
                               nCount);
    } while (state->Emulate == RUN && (state->NumVcpCycles > 0) &&
             (state->vcp.UER_Regs[VPSTATE].int_val & UER_MASK)) ;

    if (state->Emulate == ONCE) {
        state->Emulate = STOP ;
        state->NextInstr = RESUME ;
        if (state->EndCondition == RDIError_BreakpointReached)
            state->EndCondition = RDIError_VcpBreakpointReached ;
        else
            state->EndCondition = RDIError_VCPInstruction ;
        break ;
    }
}

/*****\
 *      Execute the next instruction      *
 \*****/
#   ifdef CYCLEBASED
instr = state->instr ;
decoded = state->decoded ;
loaded = state->loaded ;
pc = state->pc ;
temp = state->temp ;
instruction_size = INSTRUCTIONSIZE;
has_halfword_prop = state->Processor & ARM_Halfword_Prop;

if (state->EventSet)
    ARMul_InvokeEvent(state) ;

```

【 0 0 8 7 】

【表 2】

[表 1 から続く]

```

#   ifdef MODE32
   UNDEF_Prog32SigChange ;
   UNDEF_Data32SigChange ;
#   endif

   if (state->NresetSig == LOW) {
       if (state->Reseted) {
           state->Nrwsig = LOW ;
           ADDRWORD;
           state->Nopcsig = LOW ;
           state->locksig = LOW ;
           SCYCLE ;
           state->Ncpisig = HIGH ;
           state->doutensig = LOW ;
           state->LSCActive = FALSE ;
           state->NextCycle = RESET1 ;
           state->NexecSig = 1 ;
       }
       else
           state->Reseted = TRUE ;
   }
else {
   switch (state->LastCycle) {
case NEWINSTR :
   PREFETCH(loaded,pc + instruction_size * 2) ;
   break;
case DESTPC3 :
   /* !! NOT instruction_size * 2 */
   PREFETCH(loaded,pc + instruction_size) ;
   break ;

case STR2 :
case STRB2 :
case STRH2 :
   state->doutensig = LOW ;
   if (state->abortsig || state->Aborted) {
       if (!state->lateabtsig)
           LSBBase = state->OldBase ;
       if (!state->Aborted)
           state->Aborted = ARMul_DataAbortV ;
       if (state->Processor & ARM_Abort7_Prop)
           state->NextCycle = KILLNEXT ;
       else
           state->NextCycle = ABORT1 ;
   }
   break ;
   }
}

```

【 0 0 8 8 】

【表 3】

[表 2 から続く]

```

case STM3 :
    state->doutenSig = LOW ;
    if (state->abortSig || state->Aborted) {
        if (state->Processor & ARM_Abort7_ProD &&
            ((state->Aborted != ARMul_DataAbortV &&
              state->abortSig) ||
             (state->Aborted == ARMul_AddrExceptnV && (LSMNumRegs
              / 4) == 1)))
            state->NextCycle = KILLNEXT ;
        else
            state->NextCycle = ABORT1 ;
        if (!state->Aborted)
            state->Aborted = ARMul_DataAbortV ;
    }
    break ;
10

case UNDEF :
    PREFETCH(loaded, pc + instruction_size * 2) ;
    if (!IntPending(state)) {
        if (!state->cpaSig || !state->cpbSig) {
            UNDEF_UndefNotBounced ;
        }
        state->NcpiSig = HIGH ;
        ARMul_Abort(state, ARMul_UndefinedInstrV) ;
    }
    state->NextCycle = DESTPC1 ;
    break ;
20

case LDC1 :
    PREFETCH(loaded, pc + instruction_size) ;
case LDCBUSY :
    state->NextCycle = CoProNextState(state, LDC2, LDCBUSY) ;
    if (state->NextCycle == LDC2) {
        BUSUSEDINPCN ;
        if (BIT(21))
            LSBBase = state->Base ;
    }
    break ;
30

case LDC2 :
    if (state->cpaSig == HIGH && state->cpbSig == HIGH) {
        state->LSCActive = FALSE ;
        if (state->abortSig || state->Aborted) {
            state->NextCycle = ABORT1 ;
        }
        else
            state->NextCycle = NEWINSTR ;
    }
    else
        if (state->abortSig && !state->Aborted)
            state->Aborted = ARMul_DataAbortV ;
    break ;
40

```

【 0 0 8 9 】

【表 4】

[表 3 から続く]

```

case STC1 :
    PREFETCH(loaded,pc + instruction_size * 2) ;
case STCBUSY :
    state->NextCycle = CoProNextState(state,STC2,STCBUSY) ;
    if (state->NextCycle == STC2) {
        BUSUSEDINPCPN ;
        if (BIT(21))
            LSBase = state->Base ;
    }
    break ;
case STC2 :
case STC3 :
    if (state->cpaSig == HIGH && state->cpbSig == HIGH) {
        if (state->abortSig || state->Aborted) {
            if (state->Processor & ARM_Abort7_Prop &&
                ((state->Aborted != ARMul_DataAbortV &&
                  state->abortSig) ||
                 (state->Aborted == ARMul_AddrExceptnV &&
                  state->LastCycle == STC2)))
                state->NextCycle = KILLNEXT;
            else
                state->NextCycle = ABORT1 ;
        }
        else
            state->NextCycle = NEWINSTR ;
        state->LSCActive = FALSE ;
        state->doutenSig = LOW ;
    }
    else
        if (state->abortSig && !state->Aborted)
            state->Aborted = ARMul_DataAbortV ;
        break ;

case MCR1 :
    PREFETCH(loaded,pc + instruction_size * 2) ;
case MCRBUSY :
    state->NextCycle = CoProNextState(state,MCR2,MCRBUSY) ;
    if (state->NextCycle == MCR2) {
        BUSUSEDINPCPN ;
    }
    break ;

case MCR2 :
    state->doutenSig = LOW ;
    break ;

case MRC1 :
    PREFETCH(loaded,pc + instruction_size * 2) ;
case MRCBUSY :
    state->NextCycle = CoProNextState(state,MRC2,MRCBUSY) ;
    if (state->NextCycle == MRC2) {
        BUSUSEDINPCPN ;
    }
    break ;

```

【 0 0 9 0 】

【表 5】

[表 4 から続く]

```

case CDP1 :
    PREFETCH(loaded_pc + instruction_size * 2) ;
case CDPBUSY :
    state->NextCycle = CoProNextState(state, NEWINSTR, CDPBUSY) ;
    if (state->NextCycle == NEWINSTR) {
        BUSUSEDN ;
    }
    break ;
}
}
state->LastCycle = state->NextCycle ;

switch (state->NextCycle) { /* In a cycle based world, a new      */
                            /* instruction is just an          */
                            /* (important) state in a state    */
                            /* machine                          */
case NEWINSTR :
    switch (state->NextInstr) {
case SEQ :
case NONSEQ :
    /* Inc PC, and fall through */
    state->Reg[15] = state->Reg[15] + instruction_size ;

case PCINCEDESEQ :
case PCINCEDNONSEQ :
    pc = pc + instruction_size ; /* Advance the dummy pc */
    instr = decoded ;
    decoded = loaded ;
    break ;

case RESUME :
#ifdef MODE32
    state->Reg[15] = state->Reg[15] + PCR15DIFFERENCE ;
#else
    state->Reg[15] = (state->Reg[15] + PCR15DIFFERENCE) &
        R15PCBITS ;
#endif
    break ;

default : /* The program counter has been changed */
    pc = state->Reg[15] ;

#ifdef CODE16
    state->Reg[15] = PCADDRESSBITS(pc) + PCR15DIFFERENCE ;
#else
    state->Reg[15] = (pc & R15PCBITS) + PCR15DIFFERENCE ;
#endif
    instr = decoded ;
    decoded = loaded ;

    break ;

}
NORMALCYCLE ;

if ((state->Inted & 3) < 3) {
    if (!(state->Inted & 1))
        ARMul_Abort(state, ARMul_FIQV) ;
    else
        ARMul_Abort(state, ARMul_IROV) ;
    break ;
}

#else /* Instruction based */

instruction_size = INSTRUCTIONSIZE ;
has_halfword_prop = state->Processor & ARM_Halfword_Prop ;

if (state->NextInstr < PRIMEPIPE) {
    decoded = state->decoded ;
    loaded = state->loaded ;
    pc = state->pc ;
}

```

【 0 0 9 1 】

【表 6】

[付 録 B]

コアイメージ 102 の具体例

```

    /* ARM7 CODE SEGMENT */
A1.  /* ARM7 instructions */
A2.  STARTVP
A3.  /* other ARM7 instructions */
A4.  /* wait loop for VP */
    /* ARM7 DATA SEGMENT */
A5.  /* ARM7 data */
    /* VECTOR PROCESSOR CODE SEGMENT */
A6.  /* Vector processor instructions */
A7.  JOIN
    /* VECTOR PROCESSOR DATA SEGMENT */
A8.  /* Vector processor data */

```

【図面の簡単な説明】

【図 1】本発明の実施の形態の信号プロセッサシミュレータの概略構成を示す図である。

【図 2】図 1 の信号プロセッサシミュレータの二重プロセッサシミュレーションの構造を示す図である。

【図 3】図 1 の信号プロセッサシミュレータの論理流れ図である。

【図 4】図 3 の並列処理のシミュレーションブロックで遂行される処理過程を示す論理流れ図である。


【図 5】図 1 の信号プロセッサシミュレータによりシミュレーションされるプロセッサのクロックを示す図である。

【図 6】図 4 の処理過程よりクロックシミュレータの周波数を減少させるための、本発明の他の実施の形態による論理流れ図である。


【符号の説明】

102 コアイメージ
 104 シミュレータ
 106 シミュレーション結果
 202 デバッガインタフェース
 204 同期装置
 206 ARM7 プロセッサシミュレータ
 208 ベクトルプロセッサシミュレータ
 210 メモリアクセスモジュール
 212 コプロセッサモジュール
 214 イベントモジュール
 216 メモリ位置 ARM7 clk
 218 メモリ位置 VP clk
 220 メモリ位置 ARM7 REG MEM
 222 メモリ位置 VP REG MEM


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 イアン ジェイ リッカーズ
アメリカ合衆国 カリフォルニア州 95050 サンタクララ ワーバートン アベニュー7番
1721

合議体

審判長 赤川 誠一
審判官 宮司 卓佳
審判官 富吉 伸弥

(56)参考文献 特開昭64-076236号公報(JP,A)
特開平03-157779号公報(JP,A)
特開平07-160537号公報(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 11/26 , G06F 11/28 340C, G06F 15/16 450D