

(19) 日本国特許庁(JP)

(12) **公開特許公報(A)**

(11)特許出願公開番号

**特開2015-158624**

(P2015-158624A)

(43) 公開日 平成27年9月3日(2015.9.3)

(51) Int.Cl.

F 1

テーマコード (参考)

G09G 3/34 (2006.01)

G09G 3/34

C

2K101

**G09G 3/20 (2006.01)**

G O 9 G 3/20

6 3 1 D

5C080

**GO2F 1/167 (2006.01)**

G O 9 G 3/20

631 V

G O 9 G 3/20

621 K

G O 9 G 3/20

6 2 1 D

審査請求 未請求 請求項の数 13 O L (全 21 頁) 最終頁に続く

(21) 出願番号 特願2014-33978 (P2014-33978)

(22) 出願日 平成26年2月25日 (2014. 2. 25)

(71) 出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(74) 代理人 110000752

特許業務法人朝日特許事務所

(72) 発明者 武藤 幸太

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

(72) 發明者 金森 広晃

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

[最終頁に続く](#)


(54) 【発明の名称】 制御装置、表示装置、制御方法およびプログラム

(57) 【要約】

【課題】表示しようとする画像とは異なる画像が表示されるのを防ぐ。

【解決手段】コントローラ２０は、表示中の画像の画像データを第２記憶部３１Ｂに格納し、新たに表示する画像の画像データを第１記憶部３１Ａに格納する。コントローラ２０は、表示中の画像と第２記憶部３１Ｂに格納されている画像データが表す画像とが対応している場合、第１記憶部３１Ａと第２記憶部３１Ｂに格納されている画像データを比較し、階調を変更する画素については、階調を書き換える。コントローラ２０は、表示中の画像と第２記憶部３１Ｂに格納されている画像データが表す画像とが対応していない場合、全ての画素を白に書き換えた後、第１記憶部３１Ａに格納されている画像データに基づいて階調を書き換える。

【選択図】図2



**【特許請求の範囲】****【請求項 1】**

記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、

前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第 1 記憶部に記憶されている画像データに基づいて画素の階調を書き換える第 2 方法で画素の階調を制御する制御部と、

を備える制御装置。

**【請求項 2】**

前記検出部は、一致を検出した場合、フラグを第 1 状態とし、不一致を検出した場合、フラグを第 2 状態とし、

前記制御部は、前記フラグが第 1 状態の場合、前記第 1 方法で画素の階調を制御し、前記フラグが第 2 状態の場合、前記第 2 方法で画素の階調を制御する

請求項 1 に記載の制御装置。

**【請求項 3】**

前記検出部は、リセット指示を外部装置から取得した場合、前記フラグを前記第 2 状態にする

請求項 2 に記載の制御装置。

**【請求項 4】**

前記制御部は、前記記憶性表示部に表示されている画像の画像データを他の装置から取得した場合、当該画像データを前記第 2 記憶部に記憶させ、前記フラグを前記第 1 状態にする

請求項 2 または請求項 3 に記載の制御装置。

**【請求項 5】**

前記制御部は、前記第 2 方法による書き換えが終了した場合、前記第 1 記憶部に記憶されていた画像データを前記第 2 記憶部へ書き込み、前記フラグを前記第 1 状態にする

請求項 2 乃至請求項 4 のいずれか一項に記載の制御装置。

**【請求項 6】**

前記検出部は、前記記憶性表示部を駆動する駆動回路へ電力を供給する電源部から当該駆動回路へ電力の供給が正常に行われなかった場合、前記フラグを前記第 2 状態にする

請求項 2 乃至請求項 5 のいずれか一項に記載の制御装置。

**【請求項 7】**

前記検出部は、前記記憶性表示部を駆動する駆動回路の異常を検出した場合、前記フラグを前記第 2 状態にする

請求項 2 乃至請求項 6 のいずれか一項に記載の制御装置。

**【請求項 8】**

前記第 2 方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記複数フレームの所定フレームが終了したときに全ての画素が所定階調となる

請求項 1 乃至請求項 7 のいずれか一項に記載の制御装置。

**【請求項 9】**

前記第 2 方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、

前記画素は、当該書き換えにおいて前記所定階調を経由し、

前記所定階調となるフレームは、前記第 1 記憶部に記憶されている画像データと前記第 2 記憶部に記憶されている画像データに応じて異なる

10

20

30

40

50

請求項 1 乃至請求項 7 のいずれか一項に記載の制御装置。

【請求項 10】

前記制御部は、前記第 1 記憶部に記憶されている画像データの画像と前記第 2 記憶部に記憶されている画像データの画像とで階調が同じ画素についても、所定階調を経由して画素の階調を書き換える

請求項 9 に記載の制御装置。

【請求項 11】

記憶性表示部と、

前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部と、

前記記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部と、

前記第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、

前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第 1 記憶部に記憶されている画像データに基づいて画素の階調を書き換える第 2 方法で画素の階調を制御する制御部と、

を備える表示装置。

【請求項 12】

記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、

前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第 1 記憶部に記憶されている画像データに基づいて画素の階調を書き換える第 2 方法で画素の階調を制御する制御ステップと、

を備える制御方法。

【請求項 13】

コンピュータに、

記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、

前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第 1 記憶部に記憶されている画像データに基づいて画素の階調を書き換える第 2 方法で画素の階調を制御する制御ステップと、

を実行させるためのプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、制御装置、表示装置、制御方法およびプログラムに関する。

【背景技術】

【0002】

記憶性を有する表示パネルを制御する発明として、例えば特許文献 1 に開示された発明がある。この発明においては、表示中の画像と次に表示する画像との間で階調に差がある画素について、階調差に応じた時間の間、階調を変化させるための電圧を印加する。この方法によれば、階調差が小さい画素については電圧の印加時間が短くなるため、表示を速く書き換えることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特許第 3 7 5 0 5 6 5 号明細書

【発明の概要】

10

【発明が解決しようとする課題】

【0004】

特許文献 1 の発明においては、書き換えを要する画素を特定するためには、表示中の画像と次に表示する画像との間で階調に差がある画素を特定する必要がある。これには、表示中の画像をメモリーに記憶しておき、次に表示する画像と比較を行えば、書き換えを要する画素を特定することができる。しかしながら、この種のメモリーには揮発性のものが用いられるため、例えば、メモリーへの電力の供給が絶たれた場合、書き込まれた画像が消えてしまう。こうなると、表示の書き換えの前後で階調に差がある画素を正しく特定できなくなり、正しく表示を行えない場合が生じ得る。

【0005】

20

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、表示しようとする画像とは異なる画像が表示されるのを防ぐことにある。

【課題を解決するための手段】

【0006】

本発明は、記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、前記検出部で不一致を検出した場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第 1 記憶部に記憶されている画像データに基づいて画素の階調を書き換える第 2 方法で画素の階調を制御する制御部と、を備える制御装置を提供する。

30

この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0007】

本発明においては、前記検出部は、一致を検出した場合、フラグを第 1 状態とし、不一致を検出した場合、フラグを第 2 状態とし、前記制御部は、前記フラグが第 1 状態の場合、前記第 1 方法で画素の階調を制御し、前記フラグが第 2 状態の場合、前記第 2 方法で画素の階調を制御する構成としてもよい。

40

この構成によれば、フラグの状態から第 1 方法と第 2 方法のいずれかを容易に選択することができる。

【0008】

本発明においては、前記検出部は、リセット指示を外部装置から取得した場合、前記フラグを前記第 2 状態にする構成としてもよい。

この構成によれば、制御装置をリセットしたときに、表示部の表示を第 1 記憶部に記憶された画像データの画像に確実にすることができる。

【0009】

本発明においては、前記制御部は、前記記憶性表示部に表示されている画像の画像データを他の装置から取得した場合、当該画像データを前記第 2 記憶部に記憶させ、前記フラ

50

グを前記第 1 状態にする構成としてもよい。

この構成によれば、表示部の表示を第 1 記憶部に記憶された画像データの画像に確実にすることができる。

【0010】

本発明においては、前記制御部は、前記第 2 方法による書き換えが終了した場合、前記第 1 記憶部に記憶されていた画像データを前記第 2 記憶部へ書き込み、前記フラグを前記第 1 状態にする構成としてもよい。

この構成によれば、第 2 記憶部には、表示中の画像の画像データが記憶され、次に表示を書き換えるときには、第 1 方法で表示の書き換えを行うことができる。

【0011】

本発明においては、前記検出部は、前記記憶性表示部を駆動する駆動回路へ電力を供給する電源部から当該駆動回路へ電力の供給が正常に行われなかった場合、前記フラグを前記第 2 状態にする構成としてもよい。

この構成によれば、表示されている画像と第 2 記憶部に記憶されている画像とが異なる可能性がある場合、第 2 方法を選択して画素の階調が書き換えられるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0012】

本発明においては、前記検出部は、前記記憶性表示部を駆動する駆動回路の異常を検出した場合、前記フラグを前記第 2 状態にする構成としてもよい。

この構成によれば、表示されている画像と第 2 記憶部に記憶されている画像とが異なる可能性がある場合、第 2 方法を選択して画素の階調が書き換えられるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0013】

本発明においては、前記第 2 方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記複数フレームの所定フレームが終了したときに全ての画素が所定階調となる構成としてもよい。

この構成によれば、画素の階調が所定階調にリセットされた後、画素の階調が書き換えられ、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0014】

本発明においては、前記第 2 方法による階調の書き換えにおいては、複数フレームで画素の階調を書き換え、前記画素は、当該書き換えにおいて前記所定階調を経由し、前記所定階調となるフレームは、前記第 1 記憶部に記憶されている画像データと前記第 2 記憶部に記憶されている画像データに応じて異なる構成としてもよい。

この構成によれば、画素の階調が所定階調にリセットされた後、画素の階調が書き換えられ、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0015】

本発明においては、前記制御部は、前記第 1 記憶部に記憶されている画像データの画像と前記第 2 記憶部に記憶されている画像データの画像とで階調が同じ画素についても、所定階調を経由して画素の階調を書き換える構成としてもよい。

この構成によれば、第 1 記憶部に記憶されている画像データの画像と第 2 記憶部に記憶されている画像データの画像とで階調が同じ画素についても、画素の階調の書き換えが行われるため、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

【0016】

また、本発明は、記憶性表示部と、前記記憶性表示部に表示させる画像の画像データを記憶する第 1 記憶部と、前記記憶性表示部に表示された画像の画像データを記憶する第 2 記憶部と、前記第 2 記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出部と、前記記憶性表示部の画素の階調を制御する制御部であって、前記検出部で一致を検出した場合、前記第 1 記憶部に記憶されている画像データの画像と、前記第 2 記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第 1 方法で画素の階調を制御し、

10

20

30

40

50

前記検出部で一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御部と、を備える表示装置を提供する。

この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

#### 【００１７】

また、本発明は、記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、を備える制御方法を提供する。

この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

#### 【００１８】

また、本発明は、コンピューターに、記憶性表示部に表示された画像の画像データを記憶する第２記憶部に記憶されている画像データの画像と、前記記憶性表示部に表示されている画像とが一致しているか否かを検出する検出ステップと、前記記憶性表示部の画素の階調を制御するステップであって、前記検出ステップで一致を検出した場合、前記記憶性表示部に表示させる画像の画像データを記憶する第１記憶部に記憶されている画像データの画像と、前記第２記憶部に記憶されている画像データの画像とで階調が異なる画素については階調の書き換えを行う第１方法で画素の階調を制御し、前記検出ステップで一致を検出しなかった場合、前記記憶性表示部の画素を所定階調に書き換えた後、前記第１記憶部に記憶されている画像データに基づいて画素の階調を書き換える第２方法で画素の階調を制御する制御ステップと、を実行させるためのプログラムを提供する。

この構成によれば、表示しようとする画像とは異なる画像が表示されるのを防ぐことができる。

#### 【図面の簡単な説明】

#### 【００１９】

【図１】本発明の一実施形態に係るＩＣカードの外観図。

【図２】ＩＣカード１のハードウェア構成を示した図。

【図３】表示領域の断面を示した図。

【図４】画素１１０の等価回路を示した図。

【図５】第１テーブルＴＢ１、第２テーブルＴＢ２及び第３テーブルＴＢ３の内容を示した図。

【図６】コントローラ２０の機能ブロック図。

【図７】表示部１０に表示される画像の一例を示した図。

【図８】コントローラ２０が行う処理の流れを示したフローチャート。

【図９】コントローラ２０が行う処理の流れを示したフローチャート。

【図１０】コントローラ２０が行う処理の流れを示したフローチャート。

#### 【発明を実施するための形態】

#### 【００２０】

#### [実施形態]

図１は、本発明の一実施形態に係るＩＣカード１の外観図である。ＩＣカード１は、ＮＦＣ（Near Field Communication）の通信規格に対応した非接触ＩＣカードである。ＩＣカード１は、ボタン７０と、電気泳動方式の表示部１０とを有する。ＩＣカード１は、表

10

20

30

40

50

示部 10 で情報を表示する表示装置の一例である。IC カード 1 は、電子マネーを処理する機能やポイントサービスのポイント进行处理する機能を有しており、電子マネーの残高やポイントサービスで付与されたポイントを表示部 10 に表示する。

#### 【0021】

図 2 は、IC カード 1 のハードウェア構成を示した図である。IC カード 1 は、ボタン 70 や表示部 10 に加えて、コントローラ 20、メモリー 30、通信部 40、制御部 50、電源部 60 及び記憶部 80 を有する。

#### 【0022】

通信部 40 は、NFC の通信規格に対応した通信を行うためのアンテナ（図示略）を有する。IC カード 1 のリーダー/ライターから磁界が発生すると、このアンテナに誘導電流が流れる。IC カード 1 の各部を駆動する電力は、この誘導電流から得られる。また、通信部 40 は、リーダー/ライターと通信を行う機能を有する。通信部 40 は、リーダー/ライターから送信された信号を復調し、復調で得られた信号を制御部 50 へ供給する。また、通信部 40 は、制御部 50 から供給された信号を変調し、変調で得られた信号をアンテナを介してリーダー/ライターへ送信する。

#### 【0023】

記憶部 80 は、不揮発性メモリーであり、電子マネーの残高やポイントサービスで付与されたポイントを記憶する。

電源部 60 は、通信部 40 で得られた電力を取得し、表示部 10 が有する走査線駆動回路 130 やデータ線駆動回路 140、メモリー 30 へ電力を供給する。電源部 60 は、コントローラ 20 によりオン/オフが制御される。

#### 【0024】

制御部 50 は、CPU (Central Processing Unit)、ROM (Read Only Memory)、RAM 等を備えたマイクロコンピュータであり、IC カード 1 の各部を制御する。制御部 50 は、電子マネーを処理する機能やポイントサービスのポイント进行处理する機能を有する。また、制御部 50 は、画像データをコントローラ 20 へ供給し、コントローラ 20 を制御して、表示部 10 に画像を表示させる。

#### 【0025】

メモリー 30 は、コントローラ 20 から供給された画像データを記憶する揮発性のメモリーであり、電源部 60 から電力が供給される。メモリー 30 は、第 1 記憶部 31A と第 2 記憶部 31B を有する。コントローラ 20 から供給された画像データは、第 1 記憶部 31A に記憶される。第 1 記憶部 31A は、後述する  $m$  行  $\times$   $n$  列で配列された画素 110 毎に記憶領域を有している。画像データは、 $m$  行  $\times$   $n$  列の各画素 110 に対応して階調値を表すデータを有しており、一の画素 110 の階調値を表すデータは、第 1 記憶部 31A において当該画素 110 に対応した一の記憶領域に記憶される。本実施形態の画像データにおいては、階調値を表すデータは、0 または 1 のいずれかの値をとるものであり、0 が黒、1 が白を表す。

なお、第 2 記憶部 31B も、後述する  $m$  行  $\times$   $n$  列で配列された複数の画素 110 毎に記憶領域を有している。第 1 記憶部 31A に記憶された画像データに対応した画像が表示部 10 に表示されると、第 1 記憶部 31A に記憶されている画像データが、コントローラ 20 によって第 2 記憶部 31B へコピーされる。

#### 【0026】

コントローラ 20 は、表示部 10 に画像を表示させるための各種信号を表示部 10 の走査線駆動回路 130 とデータ線駆動回路 140 に供給する。コントローラ 20 は、表示部 10 の制御装置に相当する。コントローラ 20 は、メモリー 30 に記憶されている画像データに基づいて、各種信号を供給することにより、表示部 10 の表示を書き換える。

#### 【0027】

表示部 10 は、電力の供給が停止されても表示を保持する記憶性表示部である。表示部 10 は、走査線駆動回路 130 とデータ線駆動回路 140 を有する。表示部 10 では、複

10

20

30

40

50

数の走査線 1 1 2 が走査線駆動回路 1 3 0 から図において行 (X) 方向に沿って設けられ、複数のデータ線 1 1 4 が、データ線駆動回路 1 4 0 から列 (Y) 方向に沿って、かつ、各走査線 1 1 2 と互いに電氣的に絶縁を保つように設けられている。そして、画素 1 1 0 が各走査線 1 1 2 と各データ線 1 1 4 との交差に対応して、それぞれ設けられている。走査線 1 1 2 の行数を  $m$  とし、データ線 1 1 4 の列数を  $n$  としたとき、画素 1 1 0 は、縦  $m$  行 × 横  $n$  列でマトリクス状に配列されて表示領域 1 0 0 を構成することになる。なお、本実施形態では、各走査線 1 1 2 を区別するために、図 2 に示した走査線 1 1 2 を上から順に 1、2、3、 $\dots$ 、 $(m - 1)$ 、 $m$  行目という呼び方をする場合がある。また同様に、各データ線 1 1 4 を区別するために、図 2 に示したデータ線 1 1 4 を左から順に 1、2、3、 $\dots$ 、 $(n - 1)$ 、 $n$  列目という呼び方をする場合がある。

10

#### 【0028】

図 3 は、表示領域 1 0 0 の断面を示した図である。表示領域 1 0 0 は、図 3 に示したように大別して第 1 基板 1 0 1、電気泳動層 1 0 2 および第 2 基板 1 0 3 によって構成されている。

第 1 基板 1 0 1 は、絶縁性及び可撓性を有する基板 1 0 1 a 上に回路の層が形成された基板である。基板 1 0 1 a は、本実施形態においてはポリカーボネートで形成されている。なお、基板 1 0 1 a としては、ポリカーボネートに限定されることなく、軽量性、可撓性、弾性及び絶縁性を有する樹脂材料を用いることができる。また、基板 1 0 1 a は、可撓性を持たないガラスで形成されていてもよい。基板 1 0 1 a の表面には、接着層 1 0 1 b が設けられ、接着層 1 0 1 b の表面には回路層 1 0 1 c が積層されている。回路層 1 0 1 c は、行方向に配列された複数の走査線 1 1 2 と、列方向に配列された複数のデータ線 1 1 4 を有している。また、回路層 1 0 1 c は、走査線 1 1 2 とデータ線 1 1 4 との交差のそれぞれに対応して、画素電極 1 0 1 d を有している。

20

#### 【0029】

電気泳動層 1 0 2 は、バインダー 1 0 2 b と、バインダー 1 0 2 b によって固定された複数のマイクロカプセル 1 0 2 a で構成されており、画素電極 1 0 1 d 上に形成されている。なお、マイクロカプセル 1 0 2 a と画素電極 1 0 1 d との間には、接着剤により形成された接着層を設けてもよい。

#### 【0030】

バインダー 1 0 2 b としては、マイクロカプセル 1 0 2 a との親和性が良好で電極との密着性が優れ、且つ絶縁性を有するものであれば特に制限はない。マイクロカプセル 1 0 2 a 内には、分散媒と電気泳動粒子が格納されている。マイクロカプセル 1 0 2 a を構成する材料としては、アラビアゴム・ゼラチン系の化合物やウレタン系の化合物等の柔軟性を有するものを用いるのが好ましい。

30

#### 【0031】

分散媒としては、水、アルコール系溶媒 (メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど)、エステル類 (酢酸エチル、酢酸ブチルなど)、ケトン類 (アセトン、メチルエチルケトン、メチルイソブチルケトンなど)、脂肪族炭化水素 (ペンタン、ヘキサン、オクタンなど)、脂環式炭化水素 (シクロヘキサン、メチルシクロヘキサンなど)、芳香族炭化水素 (ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類 (キシレン、ヘキシルベンゼン、ヘプチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど))、ハロゲン化炭化水素 (塩化メチレン、クロロホルム、四塩化炭素、1, 2 - ジクロロエタンなど)、カルボン酸塩などのいずれかを用いることができ、また、分散媒は、その他の油類であってもよい。また、これらの物質は単独又は混合して分散媒に用いることができ、さらに界面活性剤などを配合して分散媒としてもよい。

40

#### 【0032】

電気泳動粒子は、分散媒中で電界によって移動する性質を有する粒子 (高分子あるいはコロイド) である。本実施形態においては白の電気泳動粒子と黒の電気泳動粒子がマイク

50



ロカプセル 102a 内に格納されている。黒の電気泳動粒子は、例えば、アニリンブラックやカーボンブラック等の黒色顔料からなる粒子であり、本実施形態では正に帯電されている。白の電気泳動粒子は、例えば、二酸化チタンや酸化アルミニウム等の白色顔料からなる粒子であり、本実施形態では負に帯電されている。

#### 【0033】

第2基板 103は、フィルム 103aと、フィルム 103aの下面に形成された透明な共通電極層 103bで構成されている。フィルム 103aは、電気泳動層 102の封止及び保護の役割を担うものであり、例えばポリエチレンテレフタレートのフィルムである。フィルム 103aは、透明で絶縁性を有している。共通電極層 103bは、例えば、酸化インジウム膜（ITO膜）などの透明な導電膜で構成されている。

10

#### 【0034】

図4は、画素 110の等価回路を示した図である。図4に示したように、画素 110は、nチャネル型の薄膜トランジスタ（thin film transistor：以下単に「TFT」と略称する）110aと、表示素子 110bと、補助容量 110cとを有する。画素 110において、TFT 110aのゲート電極は走査線 112に接続される一方、そのソース電極はデータ線 114に接続され、そのドレイン電極は、表示素子 110bの一端である画素電極 101dと補助容量 110cの一端とにそれぞれ接続されている。補助容量 110cは、回路層 101cに形成された一对の電極によって誘電体層を挟持した構成である。補助容量 110cの他端の電極は、各画素にわたって共通の電圧にされている。画素電極 101dは、共通電極層 103bと対向し、画素電極 101dと共通電極層 103bとの間にはマイクロカプセル 102aを含む電気泳動層 102が挟まれている。このため、表示素子 110bは、等価回路で見たときに、画素電極 101dと共通電極層 103bとで、電気泳動層 102を挟持した容量になる。そして、表示素子 110bは、両電極間の電圧を保持（記憶）するとともに、この保持した電圧によって生じる電界方向にしたがって表示を行うことになる。なお、本実施形態においては、図示省略した外部回路によって、各画素 110の補助容量 110cの他端の電極と、共通電極層 103bの電圧は、共通の電圧  $V_{com}$  が電源部 60から印加される。

20

#### 【0035】

図2に戻り、走査線駆動回路 130は、走査線 112を排他的に選択する回路である。走査線駆動回路 130は、コントローラ 20からの指示にしたがって、走査線 112を1、2、・・・、m行目という順番で選択し、選択した走査線 112に対してハイ（High）レベルの信号を供給し、選択されていない他の走査線 112に対しロー（Low）レベルの信号を供給する。

30

#### 【0036】

データ線駆動回路 140は、データ線 114へデータ信号を供給する回路である。データ線駆動回路 140には、選択されている走査線 112に接続されている画素 110へ印加するデータ信号がコントローラ 20から供給される。例えば、1列目の画素 110について、共通電極層 103bの電圧  $V_{com}$  に対してプラスの極性のデータ信号を印加する場合、1列目の画素に対応したデータ信号は、プラスの極性となり、共通電極層 103bの電圧  $V_{com}$  に対してマイナスの極性のデータ信号を印加する場合、1列目の画素に対応したデータ信号は、マイナスの極性となる。また、例えば、1列目の画素 110について、電圧  $V_{com}$  のデータ信号を印加する場合、1列目の画素に対応したデータ信号は、電圧  $V_{com}$  となる。データ線駆動回路 140は、コントローラ 20から供給されるデータ信号に応じて、各列のデータ線 114にデータ信号をそれぞれ供給する。

40

#### 【0037】

走査線駆動回路 130が1行目の走査線 112を選択してからm行目の走査線 112の選択が終了するまでの期間（以下、「フレーム期間」又は単に「フレーム」と称する）においては、各走査線 112は一回ずつ選択され、各画素 110には1フレームに一回ずつデータ信号が供給される。走査線 112がハイレベルとなると、当該走査線 112にゲートが接続されたTFT 110aがオン状態になり、画素電極 101dがデータ線 114に

50

接続される。走査線 1 1 2 がハイレベルであるときにデータ線 1 1 4 にデータ信号を供給すると、当該データ信号は、オン状態になった T F T 1 1 0 a を介して画素電極 1 0 1 d に印加される。走査線 1 1 2 がローレベルになると、T F T 1 1 0 a はオフ状態になるが、データ信号によって画素電極 1 0 1 d に印加された電圧は、補助容量 1 1 0 c に蓄積され、画素電極 1 0 1 d の電位及び共通電極層 1 0 3 b の電位との電位差（電圧）に応じて電気泳動粒子が移動する。

#### 【 0 0 3 8 】

例えば、データ信号が供給されたことにより、共通電極層 1 0 3 b の電圧  $V_{com}$  に対して画素電極 1 0 1 d の電圧がプラス（正極）である場合、負に帯電している白の電気泳動粒子が画素電極 1 0 1 d 側に移動し、正に帯電している黒の電気泳動粒子が共通電極層 1 0 3 b 側に移動して画素 1 1 0 は黒の表示となる。また、データ信号が供給されたことにより、共通電極層 1 0 3 b の電圧  $V_{com}$  に対して画素電極 1 0 1 d の電圧がマイナス（負極）である場合、正に帯電している黒の電気泳動粒子が画素電極 1 0 1 d 側に移動し、負に帯電している白の電気泳動粒子が共通電極層 1 0 3 b 側に移動して画素 1 1 0 は白の表示となる。また、データ信号が供給されたことにより、画素電極 1 0 1 d の電圧が電圧  $V_{com}$  である場合、画素電極 1 0 1 d と共通電極層 1 0 3 b との間に電位差が生じないため、電気泳動粒子は移動しないこととなる。

なお、黒の電気泳動粒子が負に帯電し、白の電気泳動粒子が正に帯電している場合、階調を黒側に変更する画素 1 1 0 の画素電極 1 0 1 d には極性がマイナスのデータ信号を供給し、階調を白側に変更する画素 1 1 0 の画素電極 1 0 1 d には、極性がプラスのデータ信号を供給すればよい。

#### 【 0 0 3 9 】

ところで、本実施形態においては、各画素 1 1 0 の表示状態を、光の反射率が最大である階調の白側から光の反射率が最小である階調の黒側へ変化させる場合、又は黒側から白側へ変化させる場合には、1 フレームだけ画素 1 1 0 へデータ信号を供給して表示状態を変化させるのではなく、複数フレームに渡って画素 1 1 0 へデータ信号を供給する書き込み動作により表示状態を変化させる。

これは、表示状態を変化させるに際し、1 フレームだけ画素電極 1 0 1 d にプラスの極性のデータ信号を印加しても、黒の電気泳動粒子の移動量が少なく、目標とする階調に到達しない場合があるためである。このことは、表示状態を黒から白へ変化させる場合の白の電気泳動粒子についても同様である。よって、例えば、画素 1 1 0 の表示状態を白から黒へ変化させる場合、画素 1 1 0 に黒を表示させるためのデータ信号が複数フレームに渡って画素 1 1 0 へ供給され、画素 1 1 0 の表示状態を黒から白へ変化させる場合には、画素に白を表示させるためのデータ信号が複数フレームに渡って画素 1 1 0 へ供給される。コントローラ 2 0 は、表示の書き換え開始からフレーム番号の開始をカウントする。コントローラ 2 0 は、全ての走査線 1 1 2 の選択が終了する毎にフレーム番号をインクリメントし、画素 1 1 0 へのデータ信号への供給回数をカウントする。

#### 【 0 0 4 0 】

図 5 は、画素 1 1 0 の表示を書き換えるときに複数フレームに渡って供給するデータ信号の極性を示した図である。本実施形態においては、表示を書き換える方法として第 1 方法と第 2 方法とがある。本実施形態においては、検出部 2 0 3 が有しているフラグが true の場合、第 1 方法が選択され、フラグが false の場合、第 2 方法が選択される。

コントローラ 2 0 は、第 1 方法を選択しているときは、図 5 の ( a ) に示したルックアップテーブルの第 1 テーブル T B 1 に従って、データ信号をデータ線駆動回路 1 4 0 へ供給し、第 2 方法を選択しているときは、図 5 の ( b ) に示したルックアップテーブルの第 2 テーブル T B 2 に従って、データ信号をデータ線駆動回路 1 4 0 へ供給する。データ信号の波形は、これらのテーブルに応じた駆動波形となる。

#### 【 0 0 4 1 】

具体的には、コントローラ 2 0 は、第 1 方法を選択している場合、図 5 の ( a ) に示したテーブルを参照し、第 1 記憶部 3 1 A に記憶されている画像データ（新たに表示する

10

20

30

40

50

画像を表す画像データ)と、第2記憶部31Bに記憶されている画像データ(表示中の画像を表す画像データ)とに基づいて、データ信号を出力する。

【0042】

例えば、コントローラ20は、第1方法を選択しているときに、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が黒であり、第1記憶部31Aに記憶されている画像データの階調が黒である場合、第1テーブルTB1において、書き換え前の階調として黒が格納され、書き換え後の階調として黒が格納されている行を選択する。なお、コントローラ20は、表示中の階調と新たに表示する階調とが上述の階調と異なる場合は、第1テーブルTB1において対応する行を選択する。

コントローラ20は、第1テーブルTB1で選択した行において、フレーム番号が1の場合、フレーム番号が1の列のセルを参照する。参照したセルに格納されているデータが「0」の場合、コントローラ20は、当該画素110に対応するデータ信号を電圧Vcomとする。また、コントローラ20は、参照したセルに格納されているデータが「+」の場合、データ信号の極性を電圧Vcomに対してプラス(正極)とし、参照したセルに格納されているデータが「-」の場合、データ信号の極性を電圧Vcomに対してマイナス(負極)とする。

コントローラ20は、1フレーム目が終了すると、フレーム番号をインクリメントして2とし、フレーム番号が2の列のセルを参照してデータ信号を出力する。以下、第1方法を選択している場合、5フレーム目までデータ信号を出力すると、コントローラ20は、表示の書き換え処理を終了する。

なお、5フレーム目でデータ信号を電圧Vcomとするのは、補助容量110cの電荷を放電するためである。5フレーム目でデータ信号を電圧Vcomとしない場合、プラスの極性またはマイナスの極性の電圧が画素電極101dに印加され続けてしまい、階調が変化してしまうが、本実施形態では、補助容量110cの電荷が放電され、画素電極101dと共通電極層103bとの間で電位差が生じないため、5フレーム目以降で階調が変化することがない。

【0043】

例えば、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が黒であり、第1記憶部31Aに記憶されている画像データの階調も黒である場合、第1テーブルTB1によれば、第1フレームから第5フレームにおいては、当該画素110に対応するデータ信号は、電圧Vcomとなる。また、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が白であり、第1記憶部31Aに記憶されている画像データの階調も白である場合、第1テーブルTB1によれば、第1フレームから第5フレームにおいては、当該画素110に対応するデータ信号は、電圧Vcomとなる。データ信号が電圧Vcomとなると、画素の階調は変化しないため、これらの場合、書き換え処理を行っても階調が変化しないこととなる。

【0044】

また、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が黒であり、第1記憶部31Aに記憶されている画像データの階調が白である場合、第1テーブルTB1によれば、第1フレームから第4フレームにおいては、当該画素110に対応するデータ信号の極性がマイナスとなり、第5フレームにおいては、当該画素110に対応するデータ信号が電圧Vcomとなる。第1フレームから第4フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がマイナスであるため、白の電気泳動粒子が共通電極層103b側に移動して画素110の階調が白となる。

【0045】

また、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が白であり、第1記憶部31Aに記憶されている画像データの階調が黒である場合、第1テーブルTB1によれば、第1フレームから第4フレームにおいては、当該画素110に対応したデータ信号の極性がプラスとなり、第5フレームにおいては、当該画素110に対応したデータ信号が電圧Vcomとなる。第1フレームから第4フレームにおいては、

当該画素 1 1 0 の画素電極 1 0 1 d に供給されるデータ信号の極性がプラスであるため、黒の電気泳動粒子が共通電極層 1 0 3 b 側に移動して画素 1 1 0 の階調が黒となる。

【 0 0 4 6 】

一方、コントローラ 2 0 は、第 2 方法を選択しているときに、表示の書き換え処理を行う場合、第 2 記憶部 3 1 B に記憶されている画像データの階調と第 1 記憶部 3 1 A に記憶されている画像データの階調とに応じて、第 2 テーブル T B 2 において対応する行を選択し、フレーム番号に対応したセルを参照してデータ信号を出力する。コントローラ 2 0 は、第 2 方法を選択している場合、1 3 フレーム目までデータ信号を出力すると、表示の書き換え処理を終了する。

なお、1 3 フレーム目でデータ信号を電圧  $V_{com}$  とするのは、補助容量 1 1 0 c の電荷を放電するためである。1 3 フレーム目でデータ信号を電圧  $V_{com}$  としない場合、プラスの極性またはマイナスの極性の電圧が画素電極 1 0 1 d に印加され続けてしまい、階調が変化してしまうが、本実施形態では、補助容量 1 1 0 c の電荷が放電され、画素電極 1 0 1 d と共通電極層 1 0 3 b との間で電位差が生じないため、1 3 フレーム目以降で階調が変化することがない。

【 0 0 4 7 】

例えば、ある画素 1 1 0 について、第 2 記憶部 3 1 B に記憶されている画像データの階調が黒であり、第 1 記憶部 3 1 A に記憶されている画像データの階調も黒である場合、第 2 テーブル T B 2 によれば、第 1 フレームから第 4 フレームと、第 1 3 フレームにおいては、当該画素 1 1 0 に対応するデータ信号が電圧  $V_{com}$  となり、第 5 フレームから第 8

フレームにおいては、当該画素 1 1 0 に対応するデータ信号の極性がマイナスとなり、第 9 フレームから第 1 2 フレームにおいては、当該画素 1 1 0 に対応するデータ信号の極性がプラスとなる。

【 0 0 4 8 】

また、ある画素 1 1 0 について、第 2 記憶部 3 1 B に記憶されている画像データの階調が黒であり、第 1 記憶部 3 1 A に記憶されている画像データの階調が白である場合、第 2 テーブル T B 2 によれば、第 1 フレームから第 4 フレームと、第 9 フレームから第 1 3 フレームにおいては、当該画素 1 1 0 に対応するデータ信号が電圧  $V_{com}$  となり、第 5 フレームから第 8 フレームにおいては、当該画素 1 1 0 に対応するデータ信号の極性がマイナスとなる。

第 1 フレームから第 4 フレームにおいては、データ信号が電圧  $V_{com}$  となるため、この期間は階調が変化せず、第 5 フレームから第 8 フレームにおいては、当該画素 1 1 0 の画素電極 1 0 1 d に供給されるデータ信号の極性がマイナスであるため、当該画素 1 1 0 の階調が白に変化し、第 9 フレームから第 1 3 フレームにおいては、当該画素 1 1 0 の画素電極 1 0 1 d に供給されるデータ信号の極性がプラスであるため、当該画素 1 1 0 の表示が白のままとなる。

【 0 0 4 9 】

また、ある画素 1 1 0 について、第 2 記憶部 3 1 B に記憶されている画像データの階調が白であり、第 1 記憶部 3 1 A に記憶されている画像データの階調が黒である場合、第 2 テーブル T B 2 によれば、第 1 フレームから第 4 フレームと、第 9 フレームから第 1 2 フレームにおいては、当該画素 1 1 0 に対応するデータ信号の極性がプラスとなり、第 5 フレームから第 8 フレームにおいては、当該画素 1 1 0 に対応するデータ信号の極性がマイナスとなり、第 1 3 フレームにおいては、当該画素 1 1 0 に対応するデータ信号が電圧  $V_{com}$  となる。

第1フレームから第4フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がプラスであるため、当該画素110の階調が黒に変化し、第5フレームから第8フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がマイナスであるため、当該画素110の階調が白に変化し、第5フレームから第12フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がプラスであるため、当該画素110の階調が黒に変化する。

#### 【0050】

また、ある画素110について、第2記憶部31Bに記憶されている画像データの階調が白であり、第1記憶部31Aに記憶されている画像データの階調も白である場合、第2テーブルTB2によれば、第1フレームから第4フレームにおいては、当該画素110に  
10 対応するデータ信号の極性がプラスとなり、第5フレームから第8フレームにおいては、当該画素110に対応するデータ信号の極性がマイナスとなり、第9フレームから第13フレームにおいては、当該画素110に対応するデータ信号が電圧Vcomとなる。

第1フレームから第4フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がプラスであるため、当該画素110の階調が黒に変化し、第5フレームから第8フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号の極性がマイナスであるため、当該画素110の階調が白に変化し、第5フレームから第13フレームにおいては、当該画素110の画素電極101dに供給されるデータ信号が電圧Vcomとなるため、当該画素110の表示が白のままとなる。

#### 【0051】

次にコントローラ20の構成について説明する。図6は、コントローラ20が有する機能を示したブロック図である。コントローラ20は、第1制御部201、第2制御部202、検出部203及びテーブル記憶部204を有する。  
20

#### 【0052】

テーブル記憶部204は、図5に示した第1テーブルTB1と第2テーブルTB2を有する。

第1制御部201は、制御部50から供給された画像データを第1記憶部31Aに格納する。また、第1制御部201は、表示部10の表示の書き換えを第2制御部202へ指示する。

第2制御部202は、メモリー30に記憶されている画像データと、テーブル記憶部204に記憶されているテーブルとに基づいてデータ信号を表示部10へ出力する。また、第2制御部202は、電源部60のオン/オフを制御する。  
30

検出部203は、第2記憶部31Bに格納された画像データに対応する画像と、表示部10に表示されている画像とが一致であるか不一致であるか（一致であるか分からないか）を検出する。検出部203は、この一致であるか不一致を表すフラグを有しており、一致を検出した場合には、フラグをtrue（第1状態）とし、不一致を検出した場合には、フラグをfalse（第2状態）とする。

なお、コントローラ20が有する機能ブロックは、ハードウェアにより実現されてもよく、コントローラ20をマイクロコンピュータやプログラマブルロジックデバイスとし、プログラムにより各機能が実現されるようにしてもよい。  
40

#### 【0053】

（実施形態の動作例）

次に、本実施形態の動作の一例について、図面を参照して説明する。

なお、図7は、表示部10に表示される画像の一例を示した図であり、図8～10は、コントローラ20が行う処理の流れを示したフローチャートである。なお、以下の説明においては、ICカード1をリーダー/ライターへ近づける前の状態においては、電子マネーの残高が図7の(a)に示したように表示されている状態を想定して動作を説明する。

#### 【0054】

図8は、リセット指示を取得したコントローラ20が行う処理の流れを示したフローチャートである。まず、電子マネーでの決済を行うため、ユーザーがICカード1をIC  
50

カード 1 のリーダー / ライターへ近づけると、リーダー / ライターが発生する磁界により通信部 40 のアンテナに電流が流れ、IC カード 1 を駆動する電力が発生する。制御部 50 は、電力が供給されると、初期化を指示するリセット指示をコントローラ 20 へ送る。この指示を検出部 203 が取得すると、検出部 203 は、フラグを false とする（ステップ S A 1）。

#### 【0055】

図 9 は、電源オン指示を取得したコントローラ 20 が行う処理の流れを示したフローチャートである。制御部 50 は、リセット指示をコントローラ 20 へ送った後、電源部 60 をオンにする電源オン指示をコントローラ 20 へ送る。この指示を第 1 制御部 201 が取得すると、第 1 制御部 201 は、取得した指示を第 2 制御部 202 へ送る。第 2 制御部 202 は、電源部 60 をオンにする指示を取得すると、電源部 60 をオンにする（ステップ S B 1）。電源部 60 がオンとなると、表示部 10 とメモリー 30 へ電力が供給される。

10

この時点においては、第 1 記憶部 31 A と第 2 記憶部 31 B に格納されているデータは、不定となるが、本動作例では、例えば、不定の第 2 記憶部 31 B に表示領域の全面を白とする画像データが格納される場合を想定する。

#### 【0056】

制御部 50 は、通信部 40 を介してリーダー / ライターと通信を行い、決済に係る金額を記憶部 80 に記憶されている残高から減算する。制御部 50 は、電子マネーの残高の画像データを生成し、生成した画像データをコントローラ 20 へ供給する。

20

#### 【0057】

図 10 は、コントローラ 20 が表示の書き換えを行う処理の流れを示したフローチャートである。この画像データをコントローラ 20 が取得すると、第 1 制御部 201 は、取得した画像データを第 1 記憶部 31 A へ格納する（ステップ S C 1）。また、第 1 制御部 201 は、表示の書き換えを第 2 制御部 202 へ指示する。この指示を受けた第 2 制御部 202 は、検出部 203 が設定したフラグの状態（true/false）を取得する（ステップ S C 2）。表示の書き換えを指示された第 2 制御部 202 は、フラグの状態が false である場合（ステップ S C 3 で Y E S）、表示を書き換える方法として第 2 方法を選択する（ステップ S C 4）。ここで、第 2 制御部 202 は、不定の第 2 記憶部 31 B に表示領域の全面を白とする画像データを格納する（ステップ S C 6）。

30

#### 【0058】

第 2 方法を選択した第 2 制御部 202 は、表示の書き換え処理を行う（ステップ S C 7）。具体的には、第 2 制御部 202 は、メモリー 30 に記憶されている画像データと、第 2 テーブル T B 2 とに基づいて、データ信号を出力する。例えば、電子マネーの残高が 3000 から 1000 になった場合、図 7 の（a）に示した 4 桁目の「3」の横線の部分については、表示部 10 で表示されている階調は黒であるが、第 2 記憶部 31 B に記憶されている画像データは、白を表す内容となっており、第 1 記憶部 31 A に記憶されている画像データは、白を表す内容となっている。このため、第 2 制御部 202 は、第 2 テーブル T B 2 において、書き換え前の階調が白であり、書き換え後の階調も白となっている行を参照する。

40

これにより、「3」の横線の部分の画素 110 は、第 1 フレームから第 4 フレームにおいては、画素電極 101 d ヘプラスの極性のデータ信号が供給された後、第 5 フレームから第 8 フレームにおいては、画素電極 101 d ヘマイナスの極性のデータ信号が供給されて白となる。

#### 【0059】

また、図 7 の（a）に示した 4 桁目の「3」の縦線の部分の画素 110 は、表示部 10 で表示されている階調は黒であるが、第 2 記憶部 31 B に記憶されている画像データは、白を表す内容となっており、第 1 記憶部 31 A に記憶されている画像データは、黒を表す内容となっている。このため、第 2 制御部 202 は、第 2 テーブル T B 2 において、書き換え前の階調が白であり、書き換え後の階調が黒となっている行を参照する。

50

これにより、「3」の縦線の部分の画素110は、第1フレームから第4フレームにおいては、画素電極101dへプラスの極性のデータ信号が供給された後、第5フレームから第8フレームにおいては、画素電極101dへマイナスの極性のデータ信号が供給されて白となり、第9フレームから第12フレームにおいては、画素電極101dへプラスの極性のデータ信号が供給されて黒となる。

#### 【0060】

第2制御部202は、表示の書き換えが終了すると、第1記憶部31Aに格納されている画像データを第2記憶部31Bへコピーする(ステップSC8)。また、表示の書き換えが終了すると、検出部203は、フラグをtrueにする(ステップSC9)。

#### 【0061】

ここで、比較のため、表示中の画像と第2記憶部31Bに記憶されている画像データの表す画像とが異なるときに第1方法を選択してデータ信号を出力した場合の動作例を説明する。

例えば、電子マネーの残額が3000から1000になった場合、図7の(a)に示した4桁目の「3」の横線の部分については、第2記憶部31Bに記憶されている画像データが、上述したように白を表す内容となっていると、第2制御部202は、第1テーブルTB1において、書き換え前の階調が白であり、書き換え後の階調も白となっている行を参照する。

これにより、「3」の横線の部分の画素110は、第1フレームから第4フレームにおいては、画素電極101dへ供給されるデータ信号の電圧が電圧Vcomとなるため、表示が白とならず、横線の表示が残ることとなる。つまり、本来は、書き換え後に階調が白となる部分が白とならずにそのまま黒の表示が残るため、本来表示しようとしている画像とは異なる画像が表示されることとなる。

一方、本実施形態においては、上述したように、第2テーブルTB2を参照して表示の処理が行われ、本来表示しようとしている画像が正しく表示されることになる。

#### 【0062】

次に、ユーザーがボタン70を押すと、制御部50は、記憶部80からポイントサービスのポイントの値を取得する。制御部50は、取得したポイントの値の画像データを生成し、生成した画像データをコントローラ20へ供給する。この画像データをコントローラ20が取得すると、第1制御部201は、取得した画像データを第1記憶部31Aへ格納する(ステップSC1)。また、第1制御部201は、表示の書き換えを第2制御部202へ指示する。この指示を受けた第2制御部202は、検出部203が設定したフラグの状態(true)を取得する(ステップSC2)。表示の書き換えを指示された第2制御部202は、フラグの状態がtrueである場合(ステップSC3でNO)、表示を書き換える方法として第1方法を選択する(ステップSC5)。

#### 【0063】

第1方法を選択した第2制御部202は、表示の書き換え処理を行う(ステップSC7)。具体的には、第1方法を選択した第2制御部202は、メモリー30に記憶されている画像データと、第1テーブルTB1とに基づいて、データ信号を出力する。これにより、例えば、図7の(b)に示したように、ポイントの値が表示部10に表示される。なお、第1方法を選択した場合、表示の書き換えに要するフレーム数は、第2方法より少ないため、第2方法より速く表示を書き換えることができる。

また、第1方法を選択した場合、プラスまたはマイナスの極性のデータ信号が印加されないため、階調の書き換えが発生しない画素については、過剰な書き込みによって階調に差が生じることや、DCバランスに差が生じるのを防ぐことができる。第2制御部202は、表示の書き換えが終了すると、第1記憶部31Aに格納されている画像データを第2記憶部31Bへコピーする(ステップSC8)。また、表示の書き換えが終了すると、検出部203は、フラグをtrueにする(ステップSC9)。

#### 【0064】

以上説明したように、本実施形態によれば、第2記憶部31Bに記憶されている画像デ

10

20

30

40

50

ータの階調（表示中の階調）と第１記憶部３１Ａに記憶されている画像データの階調（新たに表示する階調）との差に応じて表示を書き換える構成で、表示中の階調が分からなくなった場合でも、誤った表示をすることがなく、新たに表示する階調の表示を正しく行うことができる。また、本実施形態によれば、第２方法を選択した場合、表示領域１００の全ての画素１１０は、新たに表示する画像を書き込む前の第８フレーム終了時点で同じ階調になるため、残像が残るのを抑えることができる。特に、第５フレームから第８フレームにおいて、全画素で同じ電界を印加するため、隣り合う画素電極で異なる電位を印加したときに画素電極間で生じる横電界による滲みも防ぐことができ、より残像を低減できる。

【００６５】

[変形例]

以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

【００６６】

上述した実施形態においては、第１記憶部３１Ａと第２記憶部３１Ｂは、コントローラ２０に含まれていない構成となっているが、第１記憶部３１Ａと第２記憶部３１Ｂとをコントローラ２０の内部に設ける構成としてもよい。

【００６７】

上述した実施形態においては、表示中の画像を表す画像データを不揮発性メモリである記憶部８０に記憶する構成としてもよい。すなわち、制御部５０は、電源部６０がオフになる前、つまり揮発性メモリであるメモリ３０への電源供給が停止されてメモリ３０のデータが不定になる前に、第２記憶部３１Ｂの画像データを記憶部８０に格納しておく。この構成においては、ＩＣカード１をリーダー／ライターに近づけて制御部５０が起動すると、制御部５０は、記憶部８０に記憶されている画像データをコントローラ２０へ供給し、供給した画像データを第２記憶部３１Ｂへ格納する指示をコントローラ２０へ送る。この指示と画像データとを取得したコントローラ２０においては、取得した画像データを第１制御部２０１が第２記憶部３１Ｂへ格納し、検出部２０３がフラグの状態をtrueにする。

この構成によれば、第２記憶部３１Ｂには表示中の画像を表す画像データが格納されるため、第１方法を用いて表示を書き換えることができ、表示の書き換えを速く行うことができる。

【００６８】

上述した実施形態においては、検出部２０３は、電源部６０の状態を監視する構成としてもよい。この構成においては、検出部２０３は、電源部６０が走査線駆動回路１３０やデータ線駆動回路１４０を駆動するのに要する電圧を得られていない場合、フラグの状態をfalseとする。これは、駆動回路が正常に動作していない場合、第２記憶部３１Ｂに格納された画像データと、表示中の画像とが一致しないためである。この構成によれば、電源部６０を再度オンとしたときに電源部６０が正常に動作した場合、まず第２方法で表示の書き換えが行われるため、正しい表示を行うことができる。

【００６９】

上述した実施形態においては、検出部２０３は、走査線駆動回路１３０やデータ線駆動回路１４０の状態を監視する構成としてもよい。具体的には、走査線駆動回路１３０は、１行目の走査線１１２からｍ行目の走査線１１２までの選択を終了したときに選択が終了したことを表すパルスを出力する。また、データ線駆動回路１４０は、１列目からｎ列目までのデータ線１１４を順次選択して各データ線１１４へデータ信号を供給し終わると、データ線１１４の選択が終了したことを表すパルスを出力する。検出部２０３は、表示の書き換えを開始した後、これらのパルスが走査線駆動回路１３０やデータ線駆動回路１４０から出力されていないことを検出した場合、各駆動回路が正常に動作していないとして

10

20

30

40

50



、フラグをfalseにする。この構成によれば、各駆動回路が正常に動くようになった場合、まず第2方法で表示の書き換えが行われるため、正しい表示を行うことができる。

【0070】

上述した実施形態においては、表示部10、コントローラ20、メモリ30、通信部40、制御部50及び電源部60を有する装置は、ICカードであるが、ICカードに限定されるものではなく、例えば、電子棚札や、電子ブックリーダー、タブレット端末などであってもよい。

【0071】

上述した実施形態においては、表示部10は、白と黒の2階調の表示をなっているが、この構成に限定されるものではなく、多階調の表示を行う構成であってもよい。

10

また、上述した実施形態においては、画素110は、1つのトランジスタと1つの補助容量（コンデンサ）を有する所謂1T1C型であるが、この構成に限定されるものではなく、例えば、SRAM（Static Random Access Memory）型であってもよい。あるいは、画素110がトランジスタを用いない単純マトリックス型（パッシブマトリックス型）であってもよい。さらには、画素電極をX方向、Y方向に2次元状に配列したマトリックス型に限定されるものではなく、画素電極を自由な形状・位置に配置したセグメント型であってもよい。

また、上述した実施形態においては、表示部10は、電気泳動方式であるが、記憶性を有するものであれば、電子粉流体（登録商標）方式など、他の方式であってもよい。

また、上述した実施形態においては、画素110に対して複数フレームでデータ信号を供給することにより画素110の階調を替えているが、この方法に限定されるものではない。例えば、表示中の階調と新たに表示する階調との差に応じて印加時間を変化させたデータ信号を供給することで、画素110の階調を替えるようにしてもよい。

20

【0072】

上述した実施形態においては、カメラにより表示部10が表示している画像を取得し、取得した画像と、第2記憶部31Bに記憶されている画像データが表す画像とが一致しているか判断し、画像が一致していない場合には、フラグをfalseとする構成を採用してもよい。

また、この構成においては、画像が一致していない場合には、ユーザーにその旨を報知し、ユーザーが第2方法での表示の書き換えを制御部50へ指示する構成を採用してもよい。

30

【0073】

上述した実施形態においては、第2方法を選択した場合、第2テーブルTB2を参照しているが、第2テーブルTB2に替えて、図5の(c)に示した第3テーブルTB3を参照する構成としてもよい。第3テーブルTB3を使用した場合、画素110の各々では、表示されている階調が不明の状態から白表示にした後に書き換え後の階調を書き込む点は上述した実施形態と同じであるが、白表示とするタイミングが異なる。この構成においては、書き換え前の階調（第2記憶部31Bに格納された画像データ）が白で書き換え後の階調（第1記憶部31Aに格納された画像データ）が黒である画素以外は、第8フレーム目で表示の書き換えが終了するため、書き換えが速く終了したように見せることができる。

40

【0074】

上述した実施形態においては、第1方法を選択している場合、画素110の階調の書き換えがある領域に係る行の走査線112（例えば、第1記憶部31Aに格納された画像データの階調と第2記憶部31Bに格納された画像データの階調が一致しない画素が接続されている走査線112）だけを選択し、選択した部分についてのみ、画素の階調の書き換えを行い、第2方法を選択している場合、画素110の階調の書き換えがある領域が一部であっても、全ての走査線112を選択して全ての画素110について、第2方法で画素110の階調の書き換えを行うようにしてもよい。

【0075】

50

上述した実施形態においては、第2方法を選択した場合、第4フレーム目までで全ての画素110を白の階調に書き換えて、第8フレーム目までに全ての画素110を黒の画素に書き換え、第9フレーム目から第12フレームで白にする画素110について階調を書き換えるようにしてもよい。つまり、上述した実施形態の第2方法においては、白の階調に書き換えた後に書き換え後の階調を書き込んでいるが、逆に黒の階調に書き換えた後に書き換え後の階調を書き込んでよい。

#### 【0076】

上述した実施形態においては、第2方法を選択した場合、書き換えが終了してフラグtrueが設定されるが、第2方法での表示の書き換え中に、書き換えを失敗する場合もある。例えば、表示書き換え中(ステップSC7)に電源部60からの電源供給が中断してしまった場合である。その場合、書き換えが終わったフレームが分かれば、その次のフレームから書き換えを再開してもよい。例えば、第7フレームの書き換え前に電源供給が中断して書き換えが中断した場合は、電源供給が再開されたら第7フレームから書き換えを再開する。

10

#### 【0077】

上述した実施形態においては、不定の第2記憶部31Bに表示領域の全面を白とする画像データが格納される場合を想定しているが、第2記憶部31Bに格納されている画像データが不定のまま、第2方法による駆動を行ってもよい。

表示部10に表示されている画像と第2記憶部31Bに格納されている画像データは一致しないが、所定階調を経由することで、新たに表示する画像に対応した正しい画像を表示することができる。

20

#### 【0078】

上述した実施形態においては、画素110の階調を白から黒または黒から白へ書き換える場合、データ信号を4回供給して階調を書き換えているが、データ信号の供給回数は、4回に限定されるものではなく、3回以下や5回以上であってもよい。

#### 【0079】

上述した実施形態においては、第2方法を選択した場合、第5フレームから第8フレームにおいては、1行目からm行目までの走査線112を同時に選択し、1列目からn列目までのデータ線114に極性がマイナスのデータ信号を供給するようにしてもよい。

30

#### 【0080】

コントローラ20が実行するプログラムは、磁気記録媒体(磁気テープ、磁気ディスク(HDD(Hard Disk Drive)、FD(Flexible Disk))など)、光記録媒体(光ディスクなど)、光磁気記録媒体、半導体メモリーなどのコンピューター読取り可能な記録媒体に記憶した状態で提供し、インストールしてもよい。また、通信回線を介してプログラムをダウンロードしてインストールしてもよい。


#### 【符号の説明】

#### 【0081】


1...ICカード、10...表示部、20...コントローラ、30...メモリー、31A...第1記憶部、31B...第2記憶部、40...通信部、50...制御部、60...電源部、70...ボタン、80...記憶部、100...表示領域、110...画素、110a...TF T、110b...表示素子、110c...補助容量、112...走査線、114...データ線、130...走査線駆動回路、140...データ線駆動回路、101d...画素電極、103b...共通電極層、201...第1制御部、202...第2制御部、203...検出部、204...テーブル記憶部

40


【 図 1 】



【 図 2 】



【 図 3 】



【 図 5 】

TB1

画像データ		フレーム番号				
書き換え前	書き換え後	1	2	3	4	5
黒	黒	0	0	0	0	0
黒	白	-	-	-	-	0
白	黒	+	+	+	+	0
白	白	0	0	0	0	0


(a)

TB2

画像データ		フレーム番号												
書き換え前	書き換え後	1	2	3	4	5	6	7	8	9	10	11	12	13
黒	黒	0	0	0	0	-	-	-	-	+	+	+	+	0
黒	白	0	0	0	0	-	-	-	-	0	0	0	0	0
白	黒	+	+	+	+	-	-	-	-	+	+	+	+	0
白	白	+	+	+	+	-	-	-	-	0	0	0	0	0

(b)

【 図 4 】




TB3


画像データ		フレーム番号												
書き換え前	書き換え後	1	2	3	4	5	6	7	8	9	10	11	12	13
黒	黒	-	-	-	-	+	+	+	+	0	0	0	0	0
黒	白	-	-	-	-	0	0	0	0	0	0	0	0	0
白	黒	+	+	+	+	-	-	-	-	+	+	+	+	0
白	白	+	+	+	+	-	-	-	-	0	0	0	0	0

(c)

【図 6】



【図 8】



【図 7】


(a)

3000


(b)

1000

【図 9】



【図 10】



---

フロントページの続き

(51)Int.Cl.

F I

テーマコード ( 参考 )

G 0 2 F 1/167

F ターム ( 参考 ) 2K101 AA04 BA02 BB43 BC45 BD62 BD93 BE07 BE09 BE32 BE71  
BE81 EC08 EC09 EC74 EC77 ED13 ED43 EE02 EE05 EE06  
EJ12 EK33  
5C080 AA13 BB05 DD09 EE29 FF11 GG12 JJ01 JJ02 JJ03 JJ06  
JJ07