



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년09월15일

(11) 등록번호 10-1553424

(24) 등록일자 2015년09월09일

(51) 국제특허분류(Int. Cl.)

H01L 21/28 (2006.01) H01L 21/3205 (2006.01)

(21) 출원번호 10-2010-7022362

(22) 출원일자(국제) 2009년03월05일

심사청구일자 2014년02월28일

(85) 번역문제출일자 2010년10월06일

(65) 공개번호 10-2010-0124807

(43) 공개일자 2010년11월29일

(86) 국제출원번호 PCT/IB2009/050910

(87) 국제공개번호 WO 2009/109934

국제공개일자 2009년09월11일

(30) 우선권주장

12/044,191 2008년03월07일 미국(US)

(56) 선행기술조사문헌

JP2004320055 A

JP2007270355 A

KR1020030078978 A

KR1020070107144 A

(73) 특허권자

도쿄엘렉트론가부시키가이샤

일본 도쿄도 미나토구 아카사카 5초메 3반 1고

(72) 발명자

스즈키 쟜지

일본 미에켄 구와나 후지가오카 7-705

고미 아쓰시

일본 야마나시켄 가이시 이와모리 1206-4

에이-102

조센 미호

일본 야마나시 고후시 야마미야쵸 3207-3

(74) 대리인

김태홍


전체 청구항 수 : 총 18 항

심사관 : 강병섭

(54) 발명의 명칭 매끄러운 비옹집 구리 시드총을 이용하여 오목부를 공극이 없는 구리로 충전하는 방법

(57) 요약

기판 상에서 구리 응집을 제거하고 집적 회로 내의 오목부를 공극 없이 별크 구리 금속으로 충전하기 위한 방법을 제공한다. 일 실시형태에 있어서, 본 방법은 적어도 측벽면과 바닥면을 포함하는 하나 이상의 오목부 및 상면을 포함하는 토포그래피를 갖는 기판을 제공하는 단계와, 그 기판 토포그래피 상에 장벽막을 증착하는 단계와, 상기 장벽막 상에 금속 함유 습윤막을 증착하는 단계를 포함한다. 본 방법은 금속 함유 습윤막 상에 구리 금속을 증착하는 단계를 더 포함하고, 기판 온도는 금속 함유 습윤막 상에 매끄러운 구리 금속 시드총을 형성하기에 충분히 높다. 하나 이상의 오목부에는 공극 없는 별크 구리 금속이 도금된다.

대 표 도 - 도1b

명세서

청구범위

청구항 1

기판 상에서 구리 응집을 제어하기 위한 방법에 있어서,

적어도 측벽면과 바닥면을 포함하는 적어도 하나의 오목부 및 상면을 포함하는 토포그래피(topography)를 갖는 기판을 마련하는 단계;

상기 기판 토포그래피 상에 장벽막을 증착하는 단계;

상기 장벽막 상에 루테늄 금속(Ru) 함유 습윤막을 증착하는 단계;

구리 금속 타깃으로부터 구리 금속을 스퍼터링하는 단계; 및

0°C보다 고온 ~ 200°C의 기판 온도에서, 상기 스퍼터링된 구리 금속에 상기 루테늄 금속(Ru) 함유 습윤막을 노출시키는 단계

를 포함하고, 상기 노출에 의해, 상기 오목부의 입구에서의 상기 루테늄 금속(Ru) 함유 습윤막 상에 돌출부가 없는, 연속 구리 금속 시드층이 증착되는 것인 기판 상에서 구리 응집을 제어하는 방법.

청구항 2

제1항에 있어서, 상기 루테늄 금속(Ru) 함유 습윤막은 루테늄 금속(Ru), 팔라듐 금속(Pd), 로듐 금속(Rh), 은 금속(Ag), 또는 질소, 산소, 탄소, 봉소 또는 인을 더 포함하는 Ru, Pd, Rh 또는 Ag의 화합물을 포함하는 것인 기판 상에서 구리 응집을 제어하는 방법.

청구항 3

삭제

청구항 4

제1항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 루테늄 금속(Ru) 함유 습윤막을 열처리하는 단계를 더 포함하는 기판 상에서 구리 응집을 제어하는 방법.

청구항 5

제1항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 구리 금속 시드층을 열처리하는 단계를 더 포함하는 기판 상에서 구리 응집을 제어하는 방법.

청구항 6

제1항에 있어서, 상기 장벽막은 질화탄탈, 질화티탄, 질화텅스텐, 질화탄탈 실리콘, 질화티탄 실리콘, 질화텅스텐 실리콘, 또는 이들의 조합물을 포함하는 것인 기판 상에서 구리 응집을 제어하는 방법.

청구항 7

삭제

청구항 8

제1항에 있어서, 상기 적어도 하나의 오목부는 유전체 재료에 형성되는 것인 기판 상에서 구리 응집을 제어하는 방법.

청구항 9

기판을 처리하기 위한 방법에 있어서,

적어도 측벽면과 바닥면을 포함하는 적어도 하나의 오목부 및 상면을 포함하는 토포그래피를 갖는 기판을 제공하는 단계;

상기 기판 토포그래피 상에 장벽막을 증착하는 단계로서, 이 장벽막은 상기 적어도 하나의 오목부에서 1 nm와 10 nm 사이의 두께를 갖는 것인 장벽막 증착 단계;

상기 장벽막 상에 루테늄 금속(Ru) 함유 습윤막을 증착하는 단계로서, 이 루테늄 금속(Ru) 함유 습윤막은 루테늄 금속(Ru), 팔라듐 금속(Pd), 로듐 금속(Rh), 은 금속(Ag), 또는 질소, 산소, 탄소, 봉소 또는 인을 더 포함하는 Ru, Pd, Rh 또는 Ag의 화합물을 포함하는 것인 루테늄 금속(Ru) 함유 습윤막 증착 단계;

구리 금속 타깃으로부터 구리 금속을 스퍼터링하는 단계;

0°C보다 고온 ~ 200°C의 기판 온도에서, 상기 스퍼터링된 구리 금속에 상기 루테늄 금속(Ru) 함유 습윤막을 노출시키는 단계로서, 상기 노출에 의해, 상기 오목부의 입구에서의 상기 루테늄 금속(Ru) 함유 습윤막 상에 돌출부가 없는, 연속 구리 금속 시드층이 증착되는 것인 노출 단계; 및

상기 적어도 하나의 오목부에 공극 없는 별크 구리 금속을 도금하는 도금 단계

를 포함하는 기판 처리 방법.

청구항 10

제9항에 있어서, 상기 도금 단계는 상기 적어도 하나의 오목부를 충전 또는 과충전하는 것인 기판 처리 방법.

청구항 11

제9항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 루테늄 금속(Ru) 함유 습윤막을 열처리하는 단계를 더 포함하는 기판 처리 방법.

청구항 12

제9항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 구리 금속 시드층을 열처리하는 단계를 더 포함하는 기판 처리 방법.

청구항 13

제9항에 있어서, 상기 장벽막은 질화탄탈, 질화티탄, 질화텅스텐, 질화탄탈 실리콘, 질화티탄 실리콘, 질화텅스텐 실리콘, 또는 이들의 조합물을 포함하는 것인 기판 처리 방법.

청구항 14

삭제

청구항 15

기판을 처리하기 위한 방법에 있어서,

적어도 측벽면과 바닥면을 포함하는 적어도 하나의 오목부 및 상면을 포함하는 토포그래피를 갖는 기판을 마련하는 단계로서, 상기 오목부는 비아, 트렌치, 또는 이들의 조합을 포함하는 것인 기판 마련 단계;

상기 적어도 하나의 오목부의 내부를 포함해서 상기 기판 토포그래피 상에 장벽막을 증착하는 단계로서, 상기 장벽막은 상기 적어도 하나의 오목부에서 1 nm와 10 nm 사이의 두께를 갖는 것인 장벽막 증착 단계;

Ru₃(CO)₁₂ 프리커서 및 CO 캐리어 가스를 이용한 화학적 기상 증착 공정에서 상기 장벽막 상에 루테늄 금속(Ru)

함유 습윤막을 증착하는 단계로서, 이 루테늄 금속(Ru) 함유 습윤막은 상기 적어도 하나의 오목부에서 0.1 nm와 5 nm 사이의 두께를 갖는 것인 루테늄 금속(Ru) 함유 습윤막 증착 단계;

구리 금속 타깃으로부터 구리 금속을 스퍼터링하는 단계;

0°C보다 고온 ~ 200°C의 기판 온도에서, 상기 스퍼터링된 구리 금속에 상기 루테늄 금속(Ru) 함유 습윤막을 노출시키는 단계로서, 상기 노출에 의해, 상기 오목부의 입구에서의 상기 루테늄 금속(Ru) 함유 습윤막 상에 돌출부가 없는, 연속 구리 금속 시드층이 증착되는 것인 노출 단계; 및

상기 적어도 하나의 오목부에 공극 없는 별크 구리 금속을 도금하는 도금 단계

를 포함하고,

상기 도금 단계는 상기 적어도 하나의 오목부를 충전 또는 과충전하는 것인 기판 처리 방법.

청구항 16

제15항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 루테늄 금속(Ru) 함유 습윤막을 열처리하는 단계를 더 포함하는 기판 처리 방법.

청구항 17

제15항에 있어서,

비활성 가스, H₂ 가스, 또는 H₂ 가스와 비활성 가스의 조합물의 존재 하에 100°C와 400°C 사이의 온도에서 상기 구리 금속 시드층을 열처리하는 단계를 더 포함하는 기판 처리 방법.

청구항 18

제15항에 있어서, 상기 장벽막은 질화탄탈, 질화티탄, 질화텅스텐, 질화탄탈 실리콘, 질화티탄 실리콘, 질화텅스텐 실리콘, 또는 이들의 조합물을 포함하는 것인 기판 처리 방법.

청구항 19

삭제

청구항 20

제15항에 있어서, 상기 오목부는 100 nm 이하의 폭을 갖고 종횡비가 2:1보다 큰 것인 기판 처리 방법.

청구항 21

삭제

청구항 22

제1항에 있어서, 상기 기판 온도는 10°C 내지 100°C인 것인 기판 상에서 구리 응집을 제어하는 방법.

청구항 23

제15항에 있어서, 상기 기판 온도는 10°C 내지 100°C인 것인 기판 처리 방법.

발명의 설명

기술 분야

[관련 출원과의 상호 참조]

본 발명은 2007년 3월 29일자로 출원한 발명의 명칭이 "METHOD OF FORMING LOW-RESISTIVITY COPPER FILM STRUCTURES"인 미국 특허 출원 일련 번호 제11/693,298호(대리인 문서 번호 TTCA-178)에 관련된 것이다. 본 발명은 2007년 9월 28일자로 출원한 발명의 명칭이 "VOID-FREE COPPER FILLING OF RECESSED FEATURES FOR

SEMICONDUCTOR DEVICES"인 미국 특허 출원 일련 번호 제11/864,566호(대리인 문서 번호 TTCA-229)에 관한 것이다. 이들 특허 출원의 전체 내용은 인용에 의해 본 명세서에 원용된다.

[0003] 본 발명은 반도체 장치의 제조에 관한 것이며, 보다 자세하게는 기판 상에서 구리 응집을 제어하고 집적 회로 내의 오목부를 공극이 없는 벌크 구리 금속(Cu)으로 충전하기 위한 처리 방법에 관한 것이다.

배경 기술

[0004] 집적 회로(IC)는 각종 반도체 장치와, 그 반도체 장치에 전력을 제공하고 이들 반도체 장치가 정보를 공유 및 교환할 수 있게 하는 복수의 도통 금속 경로를 포함한다. 집적 회로에서, 금속층들은 이들을 서로 절연시키는 금속간 또는 중간 유전층을 이용하여 다른 금속층 위에 적층된다. 보통 각각의 금속층은 적어도 하나의 추가 금속층과의 전기 접촉을 이루어야만 한다. 그러한 전기 접촉은 금속층을 분리하는 중간 유전체에 홀(즉, 비아)을 에칭하고 그렇게 형성된 비아를 금속으로 충전하여 상호접속 구조를 형성함으로써 달성된다. 금속층은 통상 중간 유전체 내의 에칭된 경로를 차지한다. 통상 "비아"는 유전층을 통과하여 그 유전층의 하층에 있는 도전층에 전기 접속을 제공하는, 유전층 내에 형성된 홀, 라인 또는 기타 유사 특징부 등의 임의의 마이크로 특징부를 칭한다. 마찬가지로 2개 이상의 비아를 접속하는 금속층을 포함하는 마이크로 특징부를 통상 트렌치라고 칭한다.

[0005] 끊임없는 집적 회로(IC) 기술의 진보에 있어서 오랫동안 인식되어 온 목적은 IC 치수의 스케일 다운이다. 이러한 IC 치수의 스케일 다운은 면적 용량을 저하시키고 고속의 IC 성능을 달성하는데 결정적이다. 또한, IC 다이의 면적 감소는 IC 제조의 고수율로 이어진다. 이러한 진보는 IC 치수를 끊임없이 스케일 다운시키는 구동력이다. 일반적으로 장치 성능의 상승은 장치 면적의 감소 또는 장치 밀도의 상승을 동반한다. 장치 밀도의 상승은 큰 종횡비(폭에 대한 깊이 비)를 비롯한, 상호접속을 형성하는데 이용된 비아 치수의 감소를 필요로 한다. 패터닝된 기판(웨이퍼) 상에서 최소 특징부의 치수가 꾸준하게 감소함에 따라, 이 스케일 다운에 따른 여러 결과가 명백해지고 있다. 금속 라인의 폭이 더 작은 미크론 미만대로 그리고 심지어 나노미터 치수로 스케일 다운됨에 따라, 소형 특징부에 벌크 금속을 충전하는 것이 어렵고, 이것은 벌크 금속 충전 시 공극 형성 및 전자이동(EM: ElectroMigration) 장해로 이어지며, 결국 금속 라인의 노출 및 돌출을 초래할 수 있다.

[0006] 집적 회로를 제조하기 위한 다층 금속화 방식에의 구리 금속 도입은 벌크 구리 금속을 이용하여 비아 및/또는 트렌치를 충전하는 다마신 구리 금속 도금 공정에 의해 가능하고, 화학적 기계 연마(CMP) 공정을 수행하여 벌크 구리 금속을 평탄화한다. 구리 금속 도금 공정은 이제 최신 마이크로프로세서 및 애플리케이션별 회로의 제조업자에 의해 널리 이용되고 있다. 그러나, 구리 금속은 유전체 재료에의 접착이 불량하고, 구리가 중간 밴드갭 불순물이 되는 유전체 재료 및 실리콘 등의 일반 집적 회로 재료에 구리 금속이 쉽게 확산되는 것으로 알려져 있기 때문에 구리 금속은 유전체 재료와의 직접 접촉에 이용될 수 없다. 더욱이, 산소 함유 유전체 재료로부터 산소가 구리 금속으로 확산될 수 있기 때문에, 구리 재료의 도전성이 저하된다. 이에, 집적 회로의 유전체 재료 및 다른 재료 상에 확산 장벽 재료를 형성해 구리 금속을 둘러싸서 구리 금속의 집적 회로에의 확산을 막는다. 질화탄탈/탄탈(TaN/Ta) 복층에 있어서, 질화탄탈 장벽막은 산화물에 잘 접착되고 구리 확산에 대해 양호한 장벽을 제공하며, 탄탈 접착층은 그 접착층이 위에 형성되는 질화탄탈과, 그 접착층 위에 형성되는 구리 금속 양쪽에 대해 양호한 접합을 제공하기 때문에, 이 질화탄탈/탄탈 복층을 구리 금속화를 위한 확산 장벽/접착층으로서 주로 이용한다. 그러나, 탄탈 접착층은 쉽게 산화되어 그 층의 구리 습윤성이 저하된다.

[0007] 상호접속 구조 상에서의 구리 금속 도금은 대개, 구리 금속 도금 전에 기판 토포그래피 위에 증착되는 핵형성 또는 시드층(예컨대, 구리 금속 시드층)을 필요로 한다. 그러나, 실온에서 구리 금속 시드층을 탄탈 및 다른 다수의 재료 위에 증착할 때 구리 금속 응집이 발생하는 것이 잘 알려져 있다. 구리 금속 응집은 불연속 구리 금속 시드층을 초래한다. 구리 금속 응집은 후속 구리 금속 도금 공정에 유해하고 도금된 벌크 구리 금속에서의 공극 형성을 빈번하게 한다. 탄탈 접착층에서 구리 금속 응집을 줄이기 위해, 구리 금속 시드층은 저온의 기판 온도에서 기판(웨이퍼)을 지지하고 유지하기 위한 저온의 정전 척(ESC: ElectroStatic Chuck)을 이용하여 종종 저온의 기판 온도, 예컨대 -25°C, 30°C 또는 이보다 더 낮은 기판 온도에서 증착된다. 그러나, 기판 온도가 낮으면, 거칠거나 고르지 못한 구리 금속층이 형성되고 탄탈 접착층에서 구리 금속 응집이 제거되지 않으며 도금된 벌크 구리 금속에 공극이 형성된다.

발명의 내용

해결하려는 과제

[0008] 이에, 종횡비가 높은 소형 오목부를 공극이 없는 구리 금속으로 충전할 수 있는 매끄러운 비응집 구리 금속 시

드층을 형성하기 위한 처리 방법이 필요하다.

과제의 해결 수단

[0009] 기판 상에서 구리 응집을 제어하고, 집적 회로 내의 오목부를, 공극이 없는 벌크 구리 금속으로 충전하기 위한 방법을 제공한다. 이 방법은 매끄러운 구리 금속 시드층의 형성과, 종횡비가 높은 소형 오목부에의 공극이 없는 구리 금속 충전을 가능하게 하는 금속 함유 습윤막을 이용한다.

[0010] 본 발명의 일 실시형태에 따르면, 기판 상에서 구리 응집을 제어하기 위한 방법을 제공한다. 이 방법은 적어도 측벽면과 바닥면을 포함하는 하나 이상의 오목부 및 상면을 포함하는 토포그래피(topography)를 갖는 기판을 제공하는 단계와, 그 기판 토포그래피 상에 장벽막을 증착하는 단계와, 상기 장벽막 상에 금속 함유 습윤막을 증착하는 단계와, 이 금속 함유 습윤막 상에 물리적 기상 증착으로 구리 금속을 증착하는 단계를 포함하고, 상기 금속 함유 습윤막은 구리 금속의 응집을 막고, 기판 온도는 구리 금속이 상기 금속 함유 습윤막 상에 매끄러운 구리 금속 시드층을 형성하기에 충분히 높다.

[0011] 본 발명의 일 실시형태에 따르면, 기판을 처리하기 위한 방법을 제공한다. 이 방법은, 적어도 측벽면과 바닥면을 포함하는 하나 이상의 오목부 및 상면을 포함하는 토포그래피를 갖는 기판을 제공하는 단계와, 그 기판 토포그래피 상에 장벽막을 증착하는 단계와, 그 장벽막 상에 금속 함유 습윤막을 증착하는 단계를 포함한다. 본 방법은, 금속 함유 습윤막 상에 물리적 기상 방식으로 구리 금속을 증착하는 단계로서, 이 금속 함유 습윤막은 구리 금속의 응집을 막으며, 기판 온도는 0°C보다 높고 구리 금속이 상기 금속 함유 습윤막 상에 매끄러운 구리 금속 시드층을 형성하게 하는 것인 물리적 기상 증착 단계와, 상기 하나 이상의 오목부에 공극이 없는 벌크 구리 금속을 도금하는 단계를 포함한다.

도면의 간단한 설명

도 1a~도 1c는 본 발명의 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 벌크 구리 금속으로 오목부를 공극 없이 충전하는 방법을 개략적으로 나타내는 단면도이다.

도 2a와 도 2b는 공극을 포함하는 벌크 구리 금속으로 오목부를 충전하기 위한 통상의 방법을 개략적으로 나타내는 단면도이다.

도 3a~도 3d는 본 발명의 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 벌크 구리 금속으로 오목부를 공극 없이 충전하기 위한 방법의 공정 흐름도이다.

도 4a와 도 4b는 본 발명의 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 공극이 없는 벌크 구리 금속이 충전될 수 있는 추가 오목부를 개략적으로 나타내는 단면도이다.

도 5는 본 발명의 실시형태에 따라 매끄러운 구리 금속 시드층을 증착하기 위한 처리 시스템의 예시적인 블록도이다.

도 6a와 도 6b는 상이한 기판 온도에서 루테늄 금속 습윤막 상에 물리적 기상 증착으로 증착된 구리 금속 시드층의 단면에 대한 주사형 전자 현미경(SEM : Scanning Electron Microscope) 그래프이다.

발명을 실시하기 위한 구체적인 내용

[0013] 기판 상에서 구리 응집을 제어하고 집적 회로 내의 오목부에의 공극이 없는 벌크 구리 금속 충전을 제공하기 위한 방법을 제공한다. 일 실시형태에 있어서, 물리적 기상 증착에 의한 오목부에의 매끄러운 구리 금속 시드층의 증착은 하층에 있는 금속 함유 습윤막에 의해 용이하게 된다. 금속 함유 습윤막은 상층에 있는 구리 금속막과의 작은 접촉각을 제공하는 금속막을 포함하여 금속 함유 습윤막에 구리 금속의 양호한 습윤성을 제공할 수 있다. 예컨대, 금속 함유 습윤막은 비정질, 다결정질, 또는 결정질 루테늄 금속(Ru), 팔라듐 금속(Pd), 로듐 금속(Rh), 은 금속(Ag) 또는 이들의 조합물을 함유할 수 있다. 다른 예로, 금속 함유 습윤막은 이들 금속과 예컨대 질소, 산소, 탄소, 봉소 또는 인의 화합물을 함유할 수 있다. 본 발명의 실시형태에 개시하는 처리 방법은 200 $\mu\mu$, 300 $\mu\mu$ 또는 이보다 더 큰 직경의 기판과 같이 대형의 패터닝된 기판(웨이퍼)을 이용하여 반도체 장치를 대량 제조할 시에 미크론 미만의 오목부를 공극이 없는 벌크 구리 금속으로 충전하기에 적합하다.

[0014] 당업자라면 특정 세부사항 중 하나 이상이 없어도 또는 다른 대체 및/또는 추가 방법, 재료 또는 구성요소를 이용하여 다양한 실시형태들이 실시될 수 있음을 이해할 것이다. 다른 예에 있어서, 잘 알려진 구조 및 작동이 본 발명의 다양한 실시형태의 양태를 가리는 것을 피하기 위해 상세하게 개시하거나 기재하지 않는다. 마찬가지로,

설명의 편의상, 본 발명의 충분한 이해를 제공하기 위하여 특정 숫자 및 구성에 대해 설명한다. 그럼에도, 본 발명은 특정 세부사항 없이도 실시될 수 있다. 또한, 도면에 개시한 다양한 실시형태들은 대표적인 예이며 반드시 일정한 비율로 도시하지 않은 것을 이해해야 한다.

[0015] 본 명세서 전체를 통해 "일 실시형태" 또는 "실시형태"에 대한 언급은 그 실시형태와 관련하여 설명하는 특정 특징부, 구조, 재료 또는 특징이 본 발명의 적어도 하나의 실시형태에 포함되는 것을 의미하지만, 그것들이 모든 실시형태에 나타나는 것을 의미하지는 않는다. 그러므로, 본 명세서 전체의 여러 군데에 기재한 "일 실시형태에서" 또는 "실시형태에서"라는 관용구가 반드시 본 발명의 같은 실시형태를 의미하는 것은 아니다. 또한, 특정 특징부, 구조 또는 특징이 하나 이상의 실시형태에서 임의의 적합한 방식으로 조합될 수 있다. 다른 실시형태에서는 다양한 추가층 및/또는 구조가 포함될 수도 있고 및/또는 설명한 특징부들이 생략될 수도 있다.

[0016] 다양한 작동에 대해서, 본 발명의 이해에 가장 효과적인 방식으로 순서대로 다수의 개별 작동으로서 설명한다. 그러나, 설명의 순서에 있어서 이를 작동이 반드시 순서 종속적인 것을 암시하도록 해석되어서는 안 된다. 구체적으로, 이를 작동은 실시 순서대로 수행될 필요는 없다. 설명하는 작동은 설명하는 실시형태와 다른 순서로 수행될 수 있다. 다양한 추가 작동이 수행될 수도 있고 및/또는 설명하는 작동이 추가 실시형태에서는 생략될 수도 있다.

[0017] 탄탈 또는 질화탄탈 등의 IC 금속화에서 통상의 장벽막 위에 구리 금속을 증착할 경우, 구리 금속은 응집되는 경향이 있다. 장벽막에서의 구리 금속의 작용은 구리 금속과 장벽막과의 계면에서의 표면력의 평형에 의해 결정된다. 탄탈 또는 질화탄탈 장벽막의 경우, 구리 금속이 공형(共形)으로 증착될지라도, 장벽막에서의 구리 금속의 열역학 때문에, 구리 금속은 증착 후 응집되며 불연속적인 응집 구리 금속 시드층을 형성하여 그 구리 금속 시드층 내의 캡이 장벽막을 노출시킬 것이다. 순수한 원소 형태의 구리는 물리적 기상 증착이 수행되는 통상의 온도에서 과도하게 이동적이기 때문에, 매우 빠르게 열역학상 바람직한 상태를 달성한다. 탄탈 또는 질화탄탈 장벽막 상에서 구리 금속 응집을 줄이기 위하여, 통상 구리 금속 시드층은 0°C 이하의 온도, 예컨대 -25°C, -30°C, -50°C, 또는 이보다 더 낮은 기판 온도를 비롯한 저온 또는 초저온 기판 온도에서 증착된다. 이와 같은 저온 및 초저온 기판 온도에서는 구리 금속 응집이 감소하지만, 구리 금속 시드층은 장벽막의 매끄러운 구리 금속 코팅을 제공하지 않는다.

[0018] 본 발명의 실시형태는 기판 상에서 구리 응집을 제어하고 오목부 위에 매끄러운 구리 금속 시드층을 증착하며 그 오목부를 공극이 없는 벌크 금속으로 충전하기 위한 처리 방법을 기술한다. 일 실시형태에 있어서, 매끄러운 구리 금속 시드층의 증착은 하부층에 있는 금속 함유 습윤막에 의해 가능하게 된다. 본 발명자들은 매끄러운 구리 금속 시드층이 비교적 고온의 기판 온도에서 금속 함유 습윤막 상에 물리적 기상 증착으로 증착될 수 있음을 인식하였다. 전술한 바와 같이, 고온의 기판 온도에서 일어나는 구리 금속 시드층 응집을 감소시키기 위해서 통상 구리 금속 시드층은 0°C 이하의 온도, 예컨대 -25°C, -30°C, -50°C, 또는 이보다 더 낮은 기판 온도를 비롯한 초저온 기판 온도에서 증착되었기 때문에, 이것은 예상치 못한 것이었고 종래 기술과 확실히 다르다.

[0019] 도 6a와 도 6b는 상이한 기판 온도에서 루테늄 금속 습윤막 상에 물리적 기상 증착으로 증착된 구리 금속 시드층의 단면에 대한 주사형 전자 현미경(SEM)의 그래프를 도시한다. 도 6b는 기판 온도 30°C에서 약 100 nm(나노미터)의 폭, ~4.1-5.1의 종횡비를 갖는 오목부 내의 루테늄 금속 습윤막 상에의 구리 금속 증착이 매끄러운 구리 금속 시드층을 형성한 것을 나타낸다. 화살표 612가 나타내는 것이 구리 금속 시드층과 루테늄 금속 습윤막의 조합이다. 루테늄 금속 습윤막은 약 2 nm의 두께로 공형이며, 구리 금속 시드층은 특징부(610)에서는 두께가 약 1-2 nm이고 그 특징부(610) 주위의 필드 영역에서는 두께가 20 nm이다. 통상의 구리 도금 공정을 이용한 오목부(610)의 벌크 구리 금속으로 충전(도시 생략)은 오목부(610)의 공극이 없는 충전을 달성하였다. 매끄러운 구리 금속 시드층이 치밀한 구리 금속 핵 형성을 용이하게 하여 오목부(610)의 벌크 구리 금속 충전 시 공극을 감소시키는 것으로 생각된다.

[0020] 비교를 위해, 도 6a에 도시하는 바와 같이, 구리 금속을 기판 온도 -30°C에서 오목부(600) 내의 루테늄 금속 상에 증착하고 후속해서 분석을 위해 대략 실온으로 승온시킬 경우, 루테늄 금속 습윤막 상에서 불연속 구리 금속 시드층이 관찰되었다. 화살표 602가 나타내는 것이 구리 금속 시드층과 루테늄 금속 습윤막의 조합이다. 구리 도금 공정을 이용하여 후속해서 오목부(600)를 후속 벌크 구리 금속으로 충전하면 벌크 구리 금속 충전(도시 생략) 시 공극이 발생한다. 당업자는 벌크 구리 금속 충전 시 공극이 존재하면 반도체 장치의 전기 저항이 상승하고, 구리 금속 라인의 노출 및 돌출을 초래할 수 있는 전자이동(EM) 장해 등의 기타 악영향이 있는 것을 잘 알 것이다.

[0021] 이론에 의해 한정되는 것이 원하는 바는 아니지만, 고온의 기판 온도(예컨대, 0°C보다 높은, 예를 들어 30°C)는

루테늄 습윤막 상에서 구리 금속의 고 이동도(이동)를 초래하지만, 루테늄 금속 습윤막의 양호한 습윤성 때문에, 매끄러운 구리 금속 시드층이 루테늄 금속 습윤막 상에 형성되는 것으로 생각된다. 기판 온도가 너무 높은 경우, 예컨대 200°C보다 고온이면, 구리 금속 시드층의 응집이 일어날 수 있다. 추가 비교를 위해, 기판 온도 -30°C와 30°C의 양 온도에서는 탄탈 장벽막 상에 거친 불연속 구리 금속 시드층이 형성되었다. 이것은 구리 금속의 물리적 기상 증착 시에 루테늄 금속 습윤막과 고온의(예컨대, 0°C보다 높은) 기판 온도의 조합이, 집적 회로에서 발견되는 통상의 오목부의 후속의 무공극 벌크 구리 충전을 위한 매끄러운 구리 금속 시드층의 형성을 가능하게 하는 것을 설명한다.

[0022] 도 1a~도 1c는 본 발명의 일 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 벌크 구리 금속으로 오목부를 공극이 없는 충전하기 위한 방법을 개략적으로 나타내는 단면도이다. 도 1a는 기판(100) 예컨대 Si 기판 또는 유전체 재료에 형성된 오목부(1)를 도시한다. 이 유전체 재료는 예컨대 SiO_2 , 플루오르화 실리콘 유리(FSG) 등의 로우 k 유전체 재료, 탄소 도핑된 산화물, 폴리머, SiCOH 함유 로우 k 재료, 비다공성 로우 k 재료, 다공성 로우 k 재료, 화학적 기상 증착 로우 k 재료, 스핀온 유전체(SOD) 로우 k 재료, 또는 기타 다른 적절한 유전체 재료를 함유할 수 있다. 도 1a에 도시하는 구조는 오목부(1) 주위의 "필드" 영역(105a), 및 그 오목부(1) 내의 측벽 영역(105b)과 바닥 영역(105c)을 포함한다.

[0023] 본 발명의 일 실시형태에 따르면, 오목부(1)는 약 2:1 이상의, 예컨대 3:1, 4:1, 5:1, 6:1, 12:1, 15:1 또는 이보다 큰 종횡비(깊이/폭)를 가질 수 있다. 오목부는 약 500 nm 이하, 예컨대 200 nm, 150 nm, 100 nm, 65 nm, 45 nm, 32 nm, 20 nm 이하의 폭을 가질 수 있다. 그러나, 다른 종횡비 또는 특정부 폭을 이용할 수도 있기 때문에, 본 발명의 실시형태는 이들 종횡비 또는 특정부 폭에 한정되지 않는다. 또한, 본 발명의 실시형태는 다른 형상을 갖는 오목부에도 적용될 수 있다. 예컨대, 이 다른 오목부 형상은 "V"(볼록) 프로파일 또는 요각(오목) 프로파일을 포함할 수 있다.

[0024] 도 1a는 오목부(1) 위에 형성된 장벽막(102)도 도시한다. 장벽막(102)은 예컨대 질화금속 장벽막(102) 또는 질화금속 실리콘 장벽막(102)을 포함할 수 있다. 질화금속 장벽막의 예로는 질화탄탈(TaN), 질화티탄(TiN), 질화텅스텐(WN) 또는 이들의 조합물이 있다. 이 조합물은 2개 이상의 개별 TaN, TiN, 및 WN 막, 예컨대 TaN/TiN 또는 TaN/WN을 포함할 수 있다. 질화금속 실리콘 장벽막의 예로는 질화텅스텐 실리콘(TaSiN), 질화티탄 실리콘(TiSiN), 또는 질화텅스텐 실리콘(WSiN)을 포함할 수 있다. 장벽막(102)의 두께는 예컨대 약 1 nm와 약 10 nm의 사이, 또는 약 2 nm와 약 5 nm의 사이, 예를 들면 약 4 nm일 수 있다. 장벽막(102)은 화학적 기상 증착(CVD), 펠스형 CVD, 플라즈마 강화 CVD(PECVD), 원자층 증착(ALD), 플라즈마 강화 ALD(PEALD), 또는 스퍼터링 방법을 포함하나 이들에 한정되지 않는, 당업자에게 알려진 각종 상이한 증착 방법으로 증착될 수 있다. 본 발명의 일 실시형태에 따르면, 장벽막(102)은 처리 시에 가능한 플라즈마 유해를 피하기 위해 비플라즈마 공정, 예컨대 CVD, 펠스형 CVD, 또는 ALD에 의해 증착될 수 있다. 특히 고 종횡비 구조를 포함하는 패터닝된 기판에 대해서는 플라즈마 공정보다는 대개 비플라즈마 공정이 연속막을 더 양호하게 증착할 수 있다.

[0025] 다양한 Ta-, Ti-, 및 W 함유 프리커서가 장벽막(102) 증착에 이용될 수 있다. Ta 함유 프리커서의 대표적인 예로는 $\text{Ta}(\text{NMe}_2)_5$ (펜타키스(디메틸아미도)탄탈, PDMAT), $\text{Ta}(\text{NEtMe})_5$ (펜타키스(에틸메틸아미도)탄탈, PEMAT), $(^t\text{BuN})\text{Ta}(\text{NMe}_2)_3$ (t -부틸이미도 트리스(디메틸아미도)탄탈, TBTDMT), $(^t\text{BuN})\text{Ta}(\text{NEtMe})_3$ (t -부틸이미도 트리스(디에틸아미도)탄탈, TBTDET), $(^t\text{BuN})\text{Ta}(\text{NEtMe})_3$ (t -부틸이미도 트리스(에틸메틸아미도)탄탈, TBTEMT), $(\text{EtMe}_2\text{CN})\text{Ta}(\text{NMe}_2)_3$ (t -아밀이미도 트리스(디메틸아미도)탄탈, TAIMATA), $(^i\text{PrN})\text{Ta}(\text{NEt}_2)_3$ (i 소-프로필이미도 트리스(디에틸아미도)탄탈, IPTDET), $\text{Ta}_2(\text{OEt})_{10}$ (탄탈 펜타-에톡사이드, TAETO), $(\text{Me}_2\text{NCH}_2\text{CH}_2\text{O})\text{Ta}(\text{OEt})_4$ (디메틸아미노에톡시 탄탈 테트라-에톡사이드, TATDMAE), 및 TaCl_5 (탄탈 펜타클로라이드)가 있다. Ti 함유 프리커서의 대표예로는 $\text{Ti}(\text{NEt}_2)_4$ (테트라카이스(디에틸아미도)티탄, TDMAT), $\text{Ti}(\text{THD})_3$ (트리스(2,2,6,6-테트라메틸-3,5-헵타네디오나토)티탄), 및 TiCl_4 (티탄 테트라클로라이드)가 있다. W 함유 프리커서의 대표예로는 $\text{W}(\text{CO})_6$ (텅스텐 헥사카르보닐), WF_6 (텅스텐 헥사플루오라이드), 및 $(^t\text{BuN})_2\text{W}(\text{NMe}_2)_2$ (비스(t -부틸이미도)비스(디메틸아미도)텅스텐, BTBMW)가 있다.

[0026] 일부 예에서는, 암모니아(NH_3) 또는 하이드라진(N_2H_4) 등의 질소 함유 가스가 장벽막(102) 증착 시에 질소 소스

로서 이용될 수 있다. 실리콘 소스로서 이용될 수 있는 실리콘 함유 가스의 예로는 실란(SiH₄), 디실란(Si₂H₆), 모노클로로실란(SiClH₃), 디클로로실란(SiH₂Cl₂), 트리클로로실란(SiHCl₃), 헥사클로로실란(Si₂Cl₆), 디에틸실란(Et₂SiH₂), 및 알킬아미노실란 화합물이 있지만, 이들에 한정되지는 않는다. 아킬아미노실란 화합물의 예로는 디-아이소프로필아미노실란(H₃Si(NPr₂)), 비스(t-부틸아미노)실란((C₄H₉(H)N)₂SiH₂), 테트라키스(디메틸아미노)실란(Si(NMe₂)₄), 테트라키스(에틸메틸아미노)실란(Si(NEtMe)₄), 테트라키스(디에틸아미노)실란(Si(NEt₂)₄), 트리스(디메틸아미노)실란(HSi(NMe₂)₃), 트리스(에틸메틸아미노)실란(HSi(NEtMe)₃), 트리스(디에틸아미노)실란(HSi(NEt₂)₃), 및 트리스(디메틸하이드라지노)실란(HSi(N(H)NMe₂)₃), 비스(디에틸아미노)실란(H₂Si(NEt₂)₂), 비스(디-아이소프로필아미노)실란(H₂Si(NPr₂)₂), 트리스(아이소프로필아미노)실란(HSi(NPr₂)₃), 및 (디-아이소프로필아미노)실란(H₃Si(NPr₂)가 있지만, 이들에 한정되지는 않는다. 본 발명의 실시형태에서는 Me: 메틸, Et: 에틸, Pr: 프로필, ⁱPr: 아이소프로필, ^tBu: t-부틸, Cp: 시클로펜타디에닐, 및 THD: 2,2,6,6-테트라메틸-3,5-헵타네디오네이트와 같은 축약어를 사용한다.

[0027] 도 1a는 본 발명의 실시형태에 따라 장벽막(102) 상에 증착된 금속 함유 습윤막(104)을 더 도시한다. 금속 함유 습윤막(104)은 그 금속 함유 습윤막(104) 상에 증착된 구리 금속에 대해 낮은 접촉각을 제공하는 전이 금속을 함유할 수 있다. 금속 함유 습윤막(104)은, 예컨대 비정질, 다결정질, 또는 결정질 루테늄 금속(Ru), 팔라듐 금속(Pd), 로듐 금속(Rh), 은 금속(Ag), 또는 이들의 조합물을 함유할 수 있다. 다른 예에 있어서, 금속 함유 습윤막은 예를 들면 이들 금속과 질소의 화합물(예컨대, RuN), 산소의 화합물(예컨대, RuO₂), 탄소의 화합물(예컨대, RuC), 봉소의 화합물(예컨대, RuB), 또는 인의 화합물(예컨대, RuP)을 함유할 수 있다. 금속 함유 습윤막(104)의 두께는 예컨대 약 0.1 nm와 약 5 nm의 사이, 또는 약 0.5 nm와 약 2 nm의 사이, 예를 들면 약 1 nm일 수 있다. 금속 함유 습윤막(104)은 CVD, 필스형 CVD, PECVD, ALD, PEALD 또는 스타퍼링 방법을 포함하나 이들에 한정되지 않는, 당업자가 알고 있는 각종 상이한 증착 방법으로 증착될 수 있다.

[0028] 일례로, 금속 함유 습윤막(104)은 Ru₃(CO)₁₂ 프리커서 및 CO 캐리어 가스를 이용하여 약 180°C의 기판 온도에서 질화탄탈 장벽막(102) 상에 CVD 공정으로 증착된 루테늄 금속 습윤막(104)일 수 있다. 루테늄 금속 습윤막(104)은 고종횡비의 기판 위에 매우 높은 연속성 및 두께 균일성으로 증착될 수 있으며, 증착 후에는 고온에서 어닐링될 수 있다. Ru₃(CO)₁₂ 프리커서 및 CO 캐리어 가스를 이용한 예시적인 루테늄 금속 CVD 공정은 미국 특허 제7,270,848호에 개시되어 있으며, 이 문헌의 전체 내용은 인용에 의해 본 명세서에 원용된다. 다른 예에 있어서, 루테늄 금속막(104)은 루테늄 유기금속 프리커서를 이용한 CVD 공정으로 증착될 수 있다. 예시적인 루테늄 유기금속 프리커서로는 (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄(Ru(DMPD)(EtCp)), 비스(2,4-디메틸펜타디에닐)루테늄(Ru(DMPD)₂), 4-디메틸펜타디에닐)메틸시클로펜타디에닐)루테늄(Ru(DMPD)(MeCp)) 및 비스(에틸시클로펜타디에닐)루테늄(Ru(EtCp)₂), 및 이들과 다른 프리커서의 조합물이 있다. 루테늄 금속막(104)을 증착하기 위한 다른 예로는 고상 루테늄 금속 타깃을 이용한 스팍터링 방법이 있다.

[0029] 일례에 있어서, 금속 함유 습윤막은 습윤성 금속(Ru, Pd, Rh, Ag)의 화합물을 함유할 수 있다. 예컨대, 루테늄을 함유한 화합물로는 루테늄과 질소, 루테늄과 산소, 루테늄과 탄소, 루테늄과 봉소, 또는 루테늄과 인이 있을 수 있다. 이들 화합물은 CVD 공정 시에, 질소를 함유한 추가 가스(예컨대, NH₃), 산소를 함유한 추가 가스(예컨대, H₂O), 탄소를 함유한 추가 가스(예컨대, CH₄), 봉소를 함유한 추가 가스(예컨대, BH₃), 또는 인을 함유한 추가 가스(예컨대, PH₃)를, 루테늄을 함유한 공정 가스에 추가하여 형성될 수 있다.

[0030] 도 1b는 본 발명의 실시형태에 따라 금속 함유 습윤막(104) 상에 증착된 매끄러운 구리 금속 시드층(106)을 포함하는 오목부(2)를 도시한다. 구리 금속 시드층(106)은 필드 영역(106a), 측벽 영역(106b), 및 바닥 영역(106c) 상에서 적어도 실질적으로 캡 없이 금속 함유 습윤막(104)을 코팅한다. 본 발명의 일 실시형태에 따르면, 매끄러운 구리 금속 시드층(106)은 연속적으로 금속 함유 습윤막을 코팅할 수 있다.

[0031] 구리 금속 시드층(106)의 두께는 예컨대 약 0.1 nm와 약 5 nm의 사이, 또는 약 0.5 nm와 약 2 nm의 사이, 예를 들면 약 1 nm일 수 있다. 도 1b에 도시하는 바와 같이, 구리 금속 시드층(106)의 두께는 측벽 영역(106b)이나 바닥 영역(106c)에서보다는 필드 영역(106a)에서 더 두꺼울 수 있다.

[0032] 본 발명의 실시형태에 따르면, 매끄러운 구리 금속 시드층(106)은 예컨대 물리적 기상 증착(PVD) 또는 이온화

PVD(IPVD)에 의한 스퍼터링 방법으로 금속 함유 습윤막(104) 상에 증착될 수 있다. 예시적인 IPVD 시스템이 도5와 미국 특허 제6,287,435호에 개시되어 있다. 구리 금속 증착 시에, 기판은 금속 함유 습윤막(104) 상에 매끄러운 구리 금속 시드층(106)을 형성하기에 충분히 높은 기판 온도에서 유지된다. 본 발명의 일 실시형태에 따르면, 기판 온도는 0°C보다 고온, 예컨대 약 20°C, 약 30°C 또는 그보다 더 고온일 수 있다. 예컨대 기판 온도의 범위는 0°C보다 고온~200°C, 10°C~100°C, 20°C~50°C, 또는 25°C~40°C일 수 있다.

[0033] 도 1b와의 비교를 위해, 도 2a는 -30°C의 기판 온도에서 금속 함유 습윤막(104) 위에 PVD 또는 IPVD로 증착된 불연속적인 구리 금속 시드층을 포함하는 오목부(3)를 도시한다. 구리 금속 시드층(108)은 오목부(3) 주위의 필드 영역 상의 구리 금속 시드층부(108a), 오목부(3)의 바닥 영역 내의 구리 금속 시드층부(108b), 및 오목부(3)의 측벽 영역 상의 구리 금속 시드층부(108c)를 포함한다. 구리 금속시드층부(108c)는 금속 함유 습윤막(104)에서 구리 금속이 연속적으로 덮여지지 않은 캡(107)을 포함한다.

[0034] 다시 도 1a~도 1c를 참조하면, 도 1c는 도 1b의 오목부(2)의 공극 없는 벌크 구리 금속 과충전을 개략적으로 도시한다. 공극이 없는 벌크 구리 금속 과충전(110)의 형성은 매끄러운 구리 금속 시드층(106)에서의 구리 도금에 의해 가능하다. 벌크 구리 금속 증착 공정은 회로 제조 분야의 당업자에게 잘 알려져 있으며, 예컨대 전기학 도금 공정 또는 무전해 도금 공정을 포함할 수 있다. 도 1c에 도시하지는 않지만, 벌크 구리 금속 과충전(110)의 형성에 이어, 통상 필드 영역(106a)에서 금속 함유 습윤막(104)과 장벽막(102), 및 과잉 구리 금속을 평탄화하고 제거하기 위한 화학적 기계 연마(CMP)가 수행된다.

[0035] 비교를 위해, 도 2b는 도 2a의 오목부(3)의 벌크 구리 금속 충전을 도시한다. 도 2b에 도시하는 바와 같이, 벌크 구리 금속 과충전(112)은 벌크 구리 금속 과충전(112)과 금속 함유 습윤막(104)과의 계면 부근에 유해한 공극(114)을 포함한다. 당업자에게 잘 알려져 있는 바와 같이, 벌크 구리 금속 과충전(112)에 공극(114)이 존재하면 전기 저항이 상승하고 벌크 구리 금속 과충전(112)을 포함하는 반도체 장치 상에 다른 악영향이 있다.

[0036] 도 3a~도 3d는 본 발명의 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 오목부를 벌크 구리 금속으로 공극 없이 충전하기 위한 방법의 공정 흐름도이다. 공정 흐름은 적어도 측벽면과 바닥면을 포함하는 하나 이상의 오목부 및 상면을 포함하는 토포그래피를 갖는 기판에 적용될 수 있다. 일례에 있어서, 하나 이상의 오목부는 비아, 트렌치, 또는 이중 다마신 구조와 같은 이들의 조합을 포함할 수 있다.

[0037] 도 3a에서, 공정(300)은 블록 302에서, 기판 상의 오목부에 장벽막을 증착하는 단계를 포함한다. 장벽막은 질화탄탈, 질화티탄, 질화텅스텐, 질화탄탈 실리콘, 질화티탄 실리콘, 질화텅스텐 실리콘, 또는 이들의 조합물을 포함할 수 있다. 일 실시형태에 따르면, 장벽막은 실질적으로 균일한 막 두께로 기판 토포그래피 상에 공형으로 증착될 수 있다. 그러나, 장벽막이 기판 토포그래피를 연속적으로 덮기만 한다면 실질적으로 균일한 두께는 요구되지 않는다.

[0038] 블록 304에서, 금속 함유 습윤막이 장벽막 상에 증착된다. 금속 함유 습윤막은 예컨대 비정질, 다결정질, 또는 결정질 루테늄 금속(Ru), 팔라듐 금속(Pd), 로듐 금속(Rh), 은 금속(Ag) 또는 이들의 조합물을 함유할 수 있다. 다른 예에서, 금속 함유 습윤막은 이들 금속과 질소, 산소, 탄소, 봉소, 또는 인과의 화합물을 함유할 수 있다. 일 실시형태에 따르면, 금속 함유 습윤막은 실질적으로 균일한 막 두께로 장벽막 토포그래피 상에 공형으로 증착될 수 있다. 그러나, 금속 함유 습윤막이 기판 토포그래피를 연속적으로 덮기만 한다면 실질적으로 균일한 두께는 요구되지 않는다. 본 발명의 일 실시형태에 따르면, 장벽막과 금속 함유 습윤막 양층은 기판 토포그래피 위에 적어도 실질적으로 공형으로 증착된다.

[0039] 일례에 있어서, 장벽막은 질화탄탈을 함유하고, 금속 함유 습윤막은 루테늄 금속을 함유한다. 질화탄탈은 예컨대 Ta 함유 프로커서 및 NH₃을 이용한 CVD로 증착될 수 있다. 약 500 nm 이하의 폭을 갖는 오목부에서는 질화탄탈의 두께가 예컨대 약 1 nm와 약 10 nm의 사이 또는 약 2 nm와 약 5 nm의 사이, 예를 들면 4 nm일 수 있다. 루테늄 금속은 예컨대 Ru₃(CO)₁₂ 프리커서, CO 캐리어 가스, 그리고 150°C와 200°C 사이, 예를 들면 약 180°C의 기판 온도를 이용한 CVD 공정으로 증착될 수 있다. 루테늄 금속막의 두께는 예컨대 약 0.1 nm와 약 5 nm의 사이 또는 약 0.5 nm와 약 2 nm의 사이, 예를 들면 1 nm일 수 있다.

[0040] 블록 306에서, 매끄러운 구리 금속 시드층이 금속 함유 습윤막 상에 증착된다. 구리 금속은 금속 함유 습윤막 상에 물리적 기상 증착 공정을 이용해서 증착된다. 본 발명의 실시형태에 따르면, 구리 금속 증착 시에, 기판 온도는 금속 함유 습윤막 상에 매끄러운 구리 금속 시드층을 형성하기에 충분히 고온(예컨대 0°C보다 고온)에서 유지된다. 본 발명의 실시형태에 따르면, 기판 온도는 구리 금속 시드층의 실질적인 구리 금속 응집이 일어나는 온도보다 낮다. 본 발명의 일 실시형태에 따르면, 기판 온도는 0°C보다 높고 금속 함유 습윤막 상에서 구리 금

속 시드층의 실질적인 구리 금속 응집이 일어나는 온도보다 낮다.

[0041] 블록 308에서, 공극이 없는 벌크 구리 금속이 오목부에 도금된다. 오목부에 도금되는 벌크 구리 금속의 양은 그 벌크 구리 금속으로 오목부를 충전 또는 과충전하기에 충분할 수 있지만, 오목부의 부분적 충전만이 수행될 수 있다면 이것이 요구되지 않는다.

[0042] 도 3b는 본 발명의 다른 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 오목부를 구리 금속으로 공극 없이 충전하기 위한 방법의 공정 흐름도이다. 공정 흐름(320)은 도 3a에 나타내는 공정 흐름(300)과 유사하지만, 블록 322에서 기판 상의 오목부에 장벽막을 증착하는 단계와, 블록 324에서 그 장벽막 상에 금속 함유 습윤막을 증착하는 단계를 포함한다.

[0043] 블록 326에서, 금속 함유 습윤막이 열처리된다. 본 발명의 실시형태에 따르면, 금속 함유 습윤막의 열처리는 고온의 기판 온도에서, 비활성 가스, H_2 , 또는 비활성 가스와 H_2 의 조합물에 금속 함유 습윤막을 노출시키는 단계를 포함할 수 있다. 예컨대, 이 조합물은 0.1-100% H_2 와 평형 비활성 가스를 포함할 수 있다. 비활성 가스는 예컨대 희가스(즉, He, Ne, Ar, Kr, Xe)와 N_2 로부터 선택될 수 있다. 본 발명의 실시형태에 따르면, 금속 함유 습윤막의 열처리는 기판을, 약 100°C와 약 400°C의 사이, 약 100°C와 약 300°C의 사이, 또는 약 100°C와 약 200°C의 사이, 예를 들면 약 150°C의 기판 온도로 가열하는 단계를 포함할 수 있다. 금속 함유 습윤막의 열처리는 그 금속 함유 습윤막의 임의의 산화 부분을 화학적으로 줄이거나 제거함으로써 금속 함유 습윤막 상에서의 구리 금속의 습윤성을 더욱 강화시키는 것으로 생각된다. 금속 함유 습윤막은 그 금속 함유 습윤막의 증착 시에, 또는 증착 후에 물이나 탄소 일산화물에의 노출에 의해 산화될 수 있다.

[0044] 금속 함유 습윤막의 일 예시적인 열처리는 5% H_2 , 평형 N_2 를 함유한 공정 가스, 3 Torr의 가스 압력, 약 150°C의 기판 온도, 및 1-30분의 공정 시간에의 노출을 포함하지만, 다른 열처리 조건을 이용할 수도 있기 때문에 본 발명의 실시형태는 이들 처리 조건에 의해 한정되지 않는다. 예컨대, 가스 압력은 약 1 Torr와 약 760 Torr의 사이에 있을 수 있다. 본 발명의 일부 실시형태에서는 가스 압력이 약 1 Torr와 약 10 Torr의 사이에 있을 수 있다. 본 출원에 있어서, 용어 "블록"은 2개의 단계가 적시에 동시에 또는 부분적으로 겹치는 것을 막지 않는다. 예컨대, 금속 함유 습윤막 증착과 그 금속 함유 습윤막의 열처리는 적시에 동시에 또는 부분적으로 겹쳐 수행될 수도 있다.

[0045] 블록 328에서, 매끄러운 구리 금속 시드층이 금속 함유 습윤막 위에 형성되고, 블록 330에서 공극이 없는 벌크 구리 금속이 오목부에 도금된다.

[0046] 도 3c는 본 발명의 다른 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 오목부를 벌크 구리 금속으로 공극 없이 충전하는 방법의 공정 흐름도이다. 공정 흐름(340)은 도 3a에 나타내는 공정 흐름(300)과 유사하지만, 블록 342에서 기판 상의 오목부에 장벽막을 증착하는 단계와, 블록 344에서 그 장벽막 상에 금속 함유 습윤막을 증착하는 단계를 포함한다.

[0047] 블록 346에서, 매끄러운 구리 금속 시드층이 금속 함유 습윤막 상에 형성된다.

[0048] 블록 348에서, 구리 금속 시드층이 열처리된다. 본 발명의 실시형태에 따르면, 구리 금속 시드층의 열처리는 고온의 기판 온도에서, 구리 금속 시드층을 비활성 가스, H_2 , 또는 비활성 가스와 H_2 의 조합물에 노출시키는 단계를 포함할 수 있다. 예컨대, 이 조합물은 0.1-100% H_2 와 평형 비활성 가스를 포함할 수 있다. 비활성 가스는 예컨대 희가스(즉, He, Ne, Ar, Kr, Xe)와 N_2 로부터 선택될 수 있다. 본 발명의 실시형태에 따르면, 구리 금속 시드층의 열처리는 기판을, 약 100°C와 약 400°C의 사이, 약 100°C와 약 300°C의 사이, 또는 약 100°C와 약 200°C의 사이, 예를 들면 약 150°C의 기판 온도로 가열하는 단계를 더 포함할 수 있다. 구리 금속 시드층의 열처리는 그 구리 금속 시드층의 임의의 산화 부분을 화학적으로 줄이거나 제거할 수 있는 것으로 생각된다. 구리 금속 시드층은 그 구리 금속 시드층의 증착 시에 또는 증착 후에 산화될 수 있다.

[0049] 구리 금속 시드층의 일 예시적인 열처리는 5% H_2 , 평형 N_2 를 함유한 공정 가스, 3 Torr의 가스 압력, 약 150°C의 기판 온도, 및 1-30분의 공정 시간에의 노출을 포함하지만, 다른 열처리 조건을 이용할 수도 있기 때문에 본 발명의 실시형태는 이들 처리 조건에 의해 한정되지 않는다. 예컨대, 가스 압력은 약 1 Torr와 약 760 Torr의 사이에 있을 수 있다. 본 발명의 일부 실시형태에서는 가스 압력이 약 1 Torr와 약 10 Torr의 사이에 있을 수 있다. 예컨대, 구리 금속 시드층의 증착과 그 구리 금속 시드층의 열처리는 적시에 동시에 또는 부분적으로 겹쳐 수행될 수도 있다.

[0050] 블록 350에서, 공극이 없는 벌크 구리 금속이 오목부에 도금된다.

[0051] 도 3d는 본 발명의 다른 실시형태에 따라 매끄러운 구리 금속 시드층을 이용하여 오목부를 벌크 구리 금속으로 공극 없이 충전하기 위한 방법의 공정 흐름도이다. 공정 흐름(360)은 도 3a, 도 3b, 도 3c에 각각 나타낸 공정 흐름(300, 320, 340)과 유사하지만, 블록 362에서 기판 상의 오목부에 장벽막을 증착하는 단계와, 블록 364에서 그 장벽막 상에 금속 함유 습윤막을 증착하는 단계를 포함한다.

[0052] 블록 366에서, 금속 함유 습윤막이 열처리된다. 금속 함유 습윤막의 열처리는 비활성 가스, H₂ 가스, 또는 비활성 가스와 H₂ 가스의 조합물의 존재 하에, 약 100°C와 약 400°C의 사이의 기판 온도에서 수행될 수 있다.

[0053] 블록 368에서, 매끄러운 구리 금속 시드층이 금속 함유 습윤막 상에 형성된다.

[0054] 블록 370에서, 구리 금속 시드막의 열처리는 비활성 가스, H₂ 가스, 또는 비활성 가스와 H₂ 가스의 조합물의 존재 하에, 약 100°C와 약 400°C 사이의 기판 온도에서 수행될 수 있다. 본 발명의 일 실시형태에 따르면, 블록 366과 블록 370의 열처리는 동일한 처리 조건을 이용할 수 있다.

[0055] 블록 372에서, 공극이 없는 벌크 구리 금속이 오목부에 도금된다.

[0056] 도 4a와 도 4b는 본 발명의 실시형태를 따라 매끄러운 구리 금속 시드층을 이용하여 공극이 없는 벌크 구리 금속이 충전될 수 있는 추가 오목부의 단면을 개략적으로 도시한다. 예시적인 오목부(1)에 대해 도 1a에서 도시하고 전술하였지만, 본 발명의 실시형태는 접적 회로 설계에서 발견되는 다른 유형의 오목부에도 적용될 수 있다. 당업자가 이해하고 있는 바와 같이, 장벽막 증착, 금속 함유 습윤막 증착, 구리 금속 시드층 증착, 및 공극이 없는 벌크 구리 금속 충전을 포함하는 본 발명의 실시형태는 도 4a와 도 4b에 도시한 오목부에도 용이하게 적용될 수 있다.

[0057] 도 4a는 본 발명의 일 실시형태에 따른 패터닝된 구조의 단면도를 개략적으로 도시한다. 도시한 패터닝된 구조는 도전층(422) 위에 형성된 이중 다마신 특징부(424)를 포함하다. 이중 다마신 특징부(424)는 유전체 재료(418)에 형성된 트렌치(426)와, 측벽면(428a)과 바닥면(428b)을 각각 갖는 비아(428)를 갖고, 트렌치(426)는 각각 측벽면(426a)과 바닥면(426b)을 포함한다. 트렌치(426)는 상부 도전성 상호접속 구조에 이용될 수 있고, 비아(428)는 트렌치(426)를 그 도전층(422)에 접속시킨다. 패터닝된 구조는 유전층(412, 414), 도전층(422)을 둘러싸는 배리어층(420), 및 예칭 정지층(416)을 더 포함한다.

[0058] 도 4b는 본 발명의 다른 실시형태에 따른 패터닝된 구조의 단면도를 개략적으로 도시한다. 패터닝된 구조는 기판(400) 상에 형성되고, 유전막(402)에 형성된 오목부(405a)와 그 오목부(405a)의 바닥에서 게이트 전극(406) 상에 형성된 도전층(403a)을 포함한다. 게이트 전극(406)은 게이트 유전막(407)을 더 포함하는 게이트 구조의 일부이다. 게이트 유전막(407)은 SiO₂, SiO_xN_y, SiN_y, SiO₂(k~3.9)보다 유전 상수가 큰 고유전 상수(하이 k) 재료, 또는 이들의 조합물을 함유할 수 있다. 하이 k 재료는 금속 산화물, 금속 산질화물, 및 이들의 규산염, 예컨대 Ta₂O₅, TiO₂, ZrO₂, Al₂O₃, Y₂O₃, HfO_xN_y, HfSiO_xN_y, HfO₂, ZrSiO_x, ZrO_xN_y, ZrSiO_xN_y, TaSiO_x, SrO_x, SrSiO_x, LaO_x, LaSiO_x, YO_x, YSiO_x, BaO 또는 이들 중 2가지 이상의 조합물을 포함할 수 있다.

[0059] 또한, 도 4b의 패터닝된 구조는 유전막(402)에 형성된 오목부(405b)와, 그 오목부(405b)의 바닥에서 기판(400) 내의 도핑된 기판 영역(401)(예컨대, 드레인 또는 소스 영역) 상에 형성된 도전층(403b)을 포함한다. 기판(400)은, 예컨대 200 nm Si 웨이퍼, 300 nm Si 웨이퍼, 또는 그보다 대형의 Si 웨이퍼일 수 있다. 유전막(402)은 SiO₂, SiON, SiN, 또는 SiO₂(k~3.9)보다 유전 상수가 작은 저유전 상수(로우 k) 재료를 함유할 수 있다. 본 발명의 실시형태에 따르면, 오목부(405a, 405b)는 예컨대 2 이상, 예를 들면 3, 4, 5, 6, 7, 12, 15 또는 그보다 큰 종횡비(깊이/폭)를 갖는 비아일 수 있다. 비아는 폭이 약 200 nm 이하, 예를 들면 150 nm, 100 nm, 65 nm, 45 nm, 32 nm, 20 nm 이하일 수 있다. 일례에 있어서, 오목부(405a, 405b)는 종횡비가 약 7인 45 nm의 광폭의 비아일 수 있다. 그러나, 본 발명의 실시형태는 다른 종횡비 또는 비아 폭을 이용할 수도 있기 때문에 이들 종횡비에 한정되지 않는다. 도전층(403a)은 얇으나 안정적인 전기 접촉을 제공하는 규화물 접촉층을 포함할 수 있으며, 예컨대 CoSi₂, PtSi, Pd₂Si, TiSi₂, WSi₂, NiSi₂, TaSi₂, 또는 이들 중 2가지 이상의 조합물을 함유할 수 있다. 일 조합물은 NiSi₂보다 고온의 처리 온도의 이용할 수 있게 하는 PtNiSi를 함유할 수 있다. 도 4a와 도 4b에 도시한 패터닝된 구조를 형성하기 위한 처리 방법은 당업자에게 잘 알려져 있다.

[0060] 도 5는 본 발명의 실시형태에 따라 매끄러운 구리 시드층을 증착하기 위한 처리 시스템의 예시적인 블록도를 나

타낸다. 예시하는 실시형태에서는 IPVD 시스템(500)을 도시한다. IPVD 시스템(500)은 IPVD 처리 모듈(510), 공정 챔버(520)에 연결되는 구리 금속 타깃(525)에 연결된 직류(DC) 전원(505), 공정 가스 공급 시스템(530), 압력 제어 시스템(540), 고주파(RF) 발생기(550), 온도 제어형 기판 홀더(570)에서 전극(557)에 연결될 수 있는 RF 바이어스 발생기(555), 온도 제어형 기판 홀더(570)에 연결된 기판 온도 제어 시스템(575), 온도 제어형 기판 홀더(570)에 연결될 수 있는 후면 가스 공급 시스템(580), 및 정전식 쳐(ESC) 제어 유닛(587)에 접속된 ESC 전극(585)을 포함한다.

[0061] IPVD 시스템(500)은 공정 챔버(520), DC 전원(505), 공정 가스 공급 시스템(530), 압력 제어 시스템(540), RF 발생기(550), RF 바이어스 발생기(555), 기판 홀더(570), 기판 홀더 온도 제어 시스템(575), 후면 가스 공급 시스템(580), 및 ESC 제어 유닛(587)에 연결된 컨트롤러(590)를 포함한다.

[0062] IPVD 처리 모듈(510)은 안테나(534), 그 안테나(534)에 연결된 RF 전송 원도우(531), 그 원도우(531)에 연결된 루버드(louvered) 증착 배플(533), 및 공정 챔버(520)에 연결된 구리 금속 타깃(525)을 포함한다. RF 전력은 RF 발생기(550)로부터 안테나(534)에 공급될 수 있고, 원도우(531)를 통해 전송된 RF 전력은 공정 챔버(520)의 플라즈마 영역(522)에서 유도성 결합 플라즈마(ICP: Inductively Coupled Plasma)를 형성한다. 본 실시형태에 따르면, 유도성 결합 플라즈마를 구리 금속 타깃(525), 원도우(531) 및 배플(533) 근방의 플라즈마 영역(522)에 주로 가둘 수 있다.

[0063] 안테나(534)는 RF 매칭 네트워크(도시 생략)를 이용하여 RF 발생기(550)에 전기 접속될 수 있다. RF 발생기(550)는 안테나(534)에 선택적으로 에너지를 공급하거나 전력을 공급하기 위해 이용될 수 있다. RF 발생기(550)는 약 100 와트~약 10,000 와트의 범위의 ICP 전력으로 안테나(534)에 공급되는 약 100 mW 와 약 100 mW 사이의 주파수에서 시변 RF 전류를 제공할 수 있다. 예컨대, 대략 13.56 MHz 의 작동 주파수가 이용될 수 있다. 한편, 다른 주파수를 이용할 수도 있다. RF 발생기(550)에 의해 에너지가 공급될 때, 안테나(534)는 등방성 RF 전자기장을 방사한다. 주위 사람들의 안전을 보장하고 주변의 전자장치와의 전자기 간섭을 피하기 위하여 안테나를 둘러싸서 방사된 RF 전자기장을 내부에 가두도록 금속성의 외부 엔클로저 또는 케이지(도시 생략)를 이용할 수도 있다.

[0064] 안테나(534)는 챔버벽(532)에서 원도우(531) 후방의 공정 챔버(520) 외부에 위치할 수 있다. 슬롯형 금속성 재료로 형성되는 것이 바람직한 루버드 증착 배플(533)은 증착 시 원도우(531)를 보호하기 위해 원도우(531)로부터 바깥 이격되어 공정 챔버(520) 내부에 배치된다. 컨트롤러(590)는 제공해야 할 ICP 전력량과 그 전력을 안테나(534)에 인가해야 할 때를 결정하는데 이용될 수 있다.

[0065] IPVD 시스템(500)은 ESC 전극(585)을 포함하는 온도 제어형 기판 홀더(570)를 포함하고 Z 모션 드라이브(572)를 이용하여 공정 챔버(520)에 연결될 수 있다. Z 모션 드라이브(572)는 최상의 증착 균일성을 제공하기 위하여 기판과 타깃과의 간격(갭)을 조절하는데 이용될 수 있다. 컨트롤러(590)는 구리 금속 증착 공정 시에 필요한 기판과 타깃과의 간격을 결정하여 필요하다면 제어 데이터를 Z 모션 드라이브(572)에 제공하는데 이용될 수 있다. 구리 금속 증착 공정 시에, 기판과 타깃과의 간격은 통상 550~300 mm 일 수 있다.

[0066] 기판 홀더(570)는 200 mm 의 기판, 300 mm 의 기판 또는 이보다 더 큰 기판을 수납할 수 있다. 예컨대, 기판(511)은 게이트 벨브 어셈블리(도시 생략)에 의해 제어되는 개구(도시 생략)를 통해 프로세스 챔버(520) 안팎으로 이송될 수 있다. 또한, 기판(511)은 로봇형 기판 이송 시스템(도시 생략)을 이용하여 기판 홀더(570)에 대해 이송될 수 있다. 또한, 기판(511)은 기판 홀더(570) 내에 하우징된 기판 승강 편(도시 생략)에 의해 수용되며 내부에 하우징된 장치에 의해 기계적으로 병진 이동할 수 있다. 이송 시스템으로부터 기판(511)이 수용되면, 기판은 처리를 위해 기판 홀더(570)의 상면으로 하강할 수 있다.

[0067] 처리 시에, 기판(511)은 ESC 전극(585)을 이용하여 기판 홀더(570) 상면의 적소에 유지될 수 있다. 한편, 다른 클램핑 수단을 이용할 수도 있다.

[0068] 또한, 기판 온도는 기판이 온도 제어형 기판 홀더(570) 상에 있을 때 제어될 수 있다. 온도 제어형 기판 홀더(570)는 온도 제어 시스템(575)에 연결될 수 있는 가열 어셈블리(576)와 냉각 어셈블리(577)를 포함할 수 있다. 가열 어셈블리(576)와 냉각 어셈블리(577)는 원하는 기판 온도를 확립하기 위해 하나 이상의 후면 가스와 함께 이용될 수 있다. 컨트롤러(590)는 기판 온도를 결정하고 제어하는데 이용될 수 있다. 예컨대, 냉각 어셈블리(577)는 기판 홀더(570)에 유로(도시 생략)와, 적절한 온도 컨트롤을 포함할 수 있다. 예컨대, 플라즈마 처리 시에 기판(511)에 생성된 열은 기판 홀더(570)에 의해 효과적으로 추출되어 기판(511)을 실질적으로 일정한 온도로 유지할 수 있거나, 그 열을 기판 온도를 상승시키는데 이용할 수도 있다. 기판 온도는 온도 제어형 기판

홀더(570)의 온도를 변화시킴으로써 약 -50°C와 약 200°C의 사이에서 제어될 수 있다.

[0069] 가스 채널(도시 생략)은 기판 홀더(570)의 상면과 기판(511)의 대향면 사이에서 헬륨 가스나 아르곤 가스 등의 후면(열전달) 가스를 지향시키는데 이용될 수 있다. 예컨대, 중심부와 가장자리부에 대해 서로 다르고 독립적인 후면 가스 밸브를 확립하는데 2존 시스템을 이용하여, 기판 홀더(570)와 그 기판(511)의 다른 부분들과의 사이에서 상이한 열전도성을 제공할 수 있다.

[0070] 하나 이상의 온도 센서(589)를 기판 홀더(570) 위에 또는 내부의 하나 이상의 위치에 배치할 수 있고 그 온도 센서는 컨트롤러(590)에 연결될 수 있는데, 그 컨트롤러는 온도 센서(589)로부터의 신호를 변환하여 기판 홀더(570)의 상이한 부분의 온도를 표시한다. 기판 홀더(570)의 온도는 기판(511)의 온도를 결정하는데 이용될 수 있으며, 컨트롤러(590)는 온도 제어 시스템(575)에 그리고 기판(511)의 온도를 조절하기 위한 후면 가스 공급 시스템(580)에 피드백 정보를 제공할 수 있다.

[0071] 본 발명의 일 실시형태에 따르면, 기판(511)과 기판 홀더(570)는 접지될 수 있다. 본 발명의 다른 실시형태에 따르면, RF 바이어스 전력은 RF 바이어스 발생기(555)를 이용하여 기판 홀더(570) 내의 전극(557)에 공급될 수 있고, 기판 바이어스를 제공하는데 이용될 수 있다. 컨트롤러(590)는 제공해야 할 RF 바이어스 전력량과, 그 전력이 기판 홀더(570)에 인가될 때를 결정하는데 이용될 수 있다. 예를 들어, 기판(511)에서 바이어스를 제어하여 공정을 개선하고 공정에 영향을 미치기 위하여 구리 금속 증착 공정 시에 RF 바이어스 전력을 적절한 레벨로 턴온할 수 있다.

[0072] RF 바이어스 발생기(555)의 작동 주파수는 1 MHz~100 MHz의 범위일 수 있다. RF 바이어스 발생기(555)는 기판(511) 쪽으로 양전하 플라즈마 성분을 가속시키는 바이어스 전위를 선택적으로 인가하는데 이용될 수 있다. RF 바이어스 발생기(555)에 의해 공급된 바이어스 전위는 플라즈마로부터 기판으로 끌어 당겨진 양이온의 키네틱 에너지를 실질적으로 결정한다. RF 바이어스 발생기(555)는 예컨대 약 13.56 MHz의 주파수, 약 100 와트와 약 1000 와트 사이의 전력에서 작동할 수 있다. 한편, 2 MHz 또는 27 MHz 등의 다른 주파수를 이용할 수도 있다.

[0073] 공정 가스 공급 시스템(530)에 의해 공정 가스가 공정 챔버(520)에 공급될 수 있다. 공정 가스는 아르곤 가스(Ar) 또는 그 공정과 호환 가능한 기타 비활성 또는 비활성이 아닌 가스를 함유할 수도 있다. 아르곤 가스는 가스 라인(528)을 통해 공정 챔버(520)에 도입될 수 있다. 한편, 아르곤 가스를 공정 챔버(520)에 도입하기 위해 다른 구성을 이용할 수도 있다. 도 5에 개략적으로 도시하는 바와 같이, 아르곤 가스는 구리 금속 타깃(525)에 근접한 공정 챔버(520)에 도입될 수 있다.

[0074] 챔버 압력은 압력 제어 시스템(540)을 이용하여 제어될 수 있다. 압력 제어 시스템(540)은 예컨대 진공 펌프(도시 생략)와 스로틀 밸브(도시 생략)를 포함할 수 있다. 챔버 압력은 압력 제어 시스템(540)에 의해 저압, 예컨대 100 mTorr 이하로 유지될 수 있다. 컨트롤러(590)는 압력 제어 시스템(540) 및/또는 공정 가스 공급 시스템(530)을 제어하고 그에 따라 챔버 압력을 제어하는데 이용될 수 있다.

[0075] DC 전원(505)에서부터 구리 금속 타깃(525)으로 DC 전력이 공급될 수 있다. 컨트롤러(590)는 공급할 DC 전력량과 DC 전력을 타깃에 인가해야 할 때를 결정하는데 이용될 수 있다. 예를 들어, DC 전력은 약 1,000 와트~10,000 와트의 범위일 수 있고 약 2,000 와트일 수 있다.

[0076] 컨트롤러(590)는 제어 데이터를 시스템 구성요소에 제공하고 그 시스템 구성요소로부터 공정 및/또는 상태 데이터를 수신하도록 구성될 수 있다. 또한, 컨트롤러(590)는 다른 제어 시스템(도시 생략)에 연결될 수 있고 다른 제어 시스템과 정보를 교환할 수 있다. 예를 들어, 컨트롤러(590)는 마이크로프로세서, 메모리(예컨대, 휘발성 또는 비휘발성 메모리), 및 IPVD 시스템(500)으로부터의 출력을 모니터링하고 IPVD 시스템(500)에 입력을 전달하여 활성시키기에 충분한 제어 전압을 생성할 수 있는 디지털 I/O 포트를 포함할 수 있다. 또한, 컨트롤러(590)는 시스템 구성요소와 정보를 교환할 수 있고, 메모리에 저장된 프로그램은 공정 레시피에 따라 IPVD 시스템(500)의 전술한 구성요소를 제어하는데 이용될 수 있다. 또한, 컨트롤러(590)는, 공정 및/또는 상태 데이터를 분석하고 공정 및/또는 상태 데이터를 원하는 공정 및/또는 상태 데이터와 비교하며, 그 비교 결과를 이용하여 공정을 변경하거나 및/또는 시스템 구성요소를 제어하도록 구성될 수 있다. 또한, 컨트롤러(590)는 공정 및/또는 상태 데이터를 분석하고 공정 또는 데이터를 이력 공정 및/또는 상태 데이터와 비교하며, 그 비교 결과를 이용하여 장해를 예측, 방지 및/또는 선언하도록 구성될 수 있다.

[0077] 도 5는 공정 챔버(520)에 연결된 마그넷 어셈블리(535)도 도시한다. 마그넷 어셈블리(535)는 공정 챔버(520) 내의 플라즈마 영역(522)에서 플라즈마를 성형하는데 이용될 수 있다. 최소화된 제어 가능한 자기장을 갖는 시스템의 예가 미국 특허 출원 공개 제20040188239호에 개시되어 있으며, 이 특허 출원은 인용에 의해 본 명세서에

원용된다. 도 5에 도시하는 바와 같이, 마그넷 어셈블리(535)는 구리 금속 타깃(525) 후방에 위치할 수 있으며 공정 챔버(520) 내의 플라즈마 영역(522)에서 정적의 자기장 형상을 생성 및/또는 변경하는데 이용될 수 있다. 일 실시형태에서는 자기장 세기가 약한 마그넷 어셈블리(535)를 이용하여 구리 금속 증착 공정을 수행할 수 있다. 마그넷으로부터의 자기선(field line)이 공정 공간으로 확장될 수 있다. 다른 실시형태에서는 챔버 내에 있는 이들 또는 다른 자기선에 의해 구리 금속 증착 공정이 변경되어 강화될 수 있다. 예를 들어, 자기장은 마그넷 구성을 제어함으로써, 즉 물리적으로 마그넷을 이동 및/또는 회전시킴으로써, 변화할 수 있다. 또한, 전자석 또는 전자석 구성요소를 자기장을 변화시키는데 이용할 수 있다. 또한, 국소의 정적 자기장은 타깃의 성능을 최적화하는데 이용될 수 있다. 통상 IPVD용 일부 마그넷 팩 구성은 150 가우스 이상 또는 수백 가우스의 타깃 표면에서 정적 자기장 세기를 생성하여 플라즈마의 밀폐, 원하는 부식 프로파일, 및 높은 타깃 이용을 제공한다. 타깃 표면의 정적 자기장 세기를 약 5-10 가우스로 낮추면 이 밀폐 효과가 제거된다. 본 발명의 일부 실시형태에 따르면, 마그넷 어셈블리(535)를 IPVD 시스템(500)에서 생략할 수도 있다.

[0078] 다양한 실시형태에 있어서, IPVD 시스템(500)의 하나 이상의 구성요소의 동작을 제어하기 위해 하나 이상의 공정 파라미터를 측정하여 원하는 공정 파라미터와 비교할 수 있다. 이 측정된 성능은 DC 온 타입, 성형 플라즈마 공정 시간, DC 오프 시간, DC 전력, ICP 전력, 후면 가스 압력, 기판 홀더 온도, 기판 온도, 공정 가스 유량, 공정 챔버 압력, 및 구리 금속 증착 속도 등의 하나 이상의 공정 파라미터를 변경하는데 이용될 수 있다.


[0079] 본 발명의 실시형태가 실시될 수 있는 플라즈마 처리 시스템을 구현하는데 특정 하드웨어의 다양한 변형예가 이용될 수 있으며 이들 변형예가 당업자에게 수월할 것이 명백하기 때문에, 도 5에 도시한 IPVD 시스템은 예시적인 목적으로만 개시된 것임을 이해하여야 한다. 한편, 다른 형태의 플라즈마 처리 시스템이 공형의 구리 금속 시드층을 증착하는데 이용될 수 있다. 일례로, 용량성 결합 플라즈마(CCP: Capacitive Coupled Plasma) 시스템에서는 구리 금속 타깃이 상부 전극을 형성하고, 기판이 위치하는 기판 홀더는 하부 전극을 형성한다.

[0080] 기판 상에서 구리 응집을 제어하고 오목부 내에 매끄러운 구리 금속 시드층을 증착하며 오목부를 공극이 없는 벌크 구리 금속으로 충전하기 위한 방법을 다양한 실시형태로 개시하였다. 전술한 본 발명의 실시형태의 설명은 예시 및 기술(記述)을 위한 것이다. 본 명세서는 완벽하지 않으며 본 발명을 개시한 특정 형태에 한정시키는 것이 아니다. 본 설명 및 이하의 청구범위는 기술(記述)으로만 이용되며 제한적인 것으로 해석되어서는 안 되는 용어를 포함한다. 예를 들어, 본 명세서(특허청구범위 포함)에 사용된 용어 "상(上)"은 기판 "상"의 막이 그 기판에 바로 위에 있고 그 기판과 바로 접촉하는 것을 필요로 하지 않고 막과 기판 사이에 제2 막 또는 다른 구조가 있을 수도 있다.


[0081] 관련 기술에 종사하는 당업자라면 상기 지침의 견지에서 다양한 수정예와 변형예가 가능함을 이해할 수 있다. 당업자라면 도면에 개시한 다양한 구성요소에 대한 다양한 동류의 조합 및 대체를 인식할 것이다. 따라서, 본 발명의 범주는 이 상세한 설명에 의해 제한되는 것이 아니라 이하의 특허청구범위에 의해 제한되는 것이다.

도면


도면1a




도면1b




도면1c




도면2a




도면2b




도면3a




도면3b




도면3c




도면3d




도면4a




도면4b



도면5



도면6a



도면6b

