

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 6 月 28 日 (28.06.2018)



(10) 国际公布号
WO 2018/113182 A1

(51) 国际专利分类号:
G01R 31/28 (2006.01)

(21) 国际申请号: PCT/CN2017/085689

(22) 国际申请日: 2017 年 5 月 24 日 (24.05.2017)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
201611197099.4 2016 年 12 月 22 日 (22.12.2016) CN

(71) 申请人: 深圳市中兴微电子有限公司
(**SANECIPS TECHNOLOGY CO., LTD.**) [CN/CN];
中国广东省深圳市南山区西丽街道留仙大道
中兴工业园, Guangdong 518055 (CN)。

(72) 发明人: 齐豫(**QI, Yu**); 中国广东省深圳市南山区西丽街道留仙大道中兴工业园, Guangdong 518055 (CN)。 葛一凡(**GE, Yifan**); 中国广东省深圳市南山区西丽街道留仙大道中兴工业园, Guangdong 518055 (CN)。

(74) 代理人: 北京派特恩知识产权代理有限公司 (**CHINA PAT INTELLECTUAL PROPERTY OFFICE**); 中国北京市海淀区海淀南路21号中关村知识产权大厦B座2层, Beijing 100080 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW。

(84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,

(54) **Title:** METHOD AND DEVICE FOR GENERATING TEST VECTOR, AND STORAGE MEDIUM

(54) 发明名称: 一种测试向量的生成方法及装置、存储介质




图 1

- 101 Acquire all the clock domains corresponding to a chip to be tested
- 102 Group all the clock domains into a plurality of target sets, any two clock domains in each of the target sets not overlapping and at least one target set comprising clock domains of different clock domain types
- 103 Generate each test vector of said chip according to each of the target sets

(57) **Abstract:** A method and a device for generating a test vector, and a storage medium. The method comprises: acquiring all the clock domains corresponding to a chip to be tested (101); grouping all the clock domains into a plurality of target sets, any two clock domains in each of the target sets not overlapping and at least one target set comprising clock domains of different clock domain types (102); and generating each test vector of said chip according to each of the target sets (103).

(57) **摘要:** 一种测试向量的生成方法及装置、存储介质, 该方法包括: 获取待测芯片对应的全部时钟域 (101); 将全部时钟域划分到多个目标集合中; 其中, 各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域 (102); 根据各个目标集合生成所述待测芯片的各个测试向量 (103)。

CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告(条约第21条(3))。

一种测试向量的生成方法及装置、存储介质

相关申请的交叉引用

本申请基于申请号为 201611197099.4、申请日为 2016 年 12 月 22 日的中国专利申请提出，并要求该中国专利申请的优先权，该中国专利申请的
5 内容在此引入本申请作为参考。

技术领域

本发明涉及芯片测试技术，尤其涉及一种测试向量的生成方法及装置、存储介质。

背景技术

10 芯片的可测性设计（Design for Testability, DFT）是芯片设计中的重要环节，通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑，可以使芯片容易测试，节省芯片测试成本。其中 DFT 主要包括：低速测试和高速测试。例如，可以利用主流相关电子设计自动化（Electronic Design Automation, EDA）工具产生对应的测试向量进行芯片测试。随着芯片市场
15 的竞争日益激烈，为了缩短芯片留片到回片的周期，一方面，需要缩短测试向量的产生时间；另一方面，需要在保证测试覆盖率的前提下尽量减少测试向量数目，从而降低在对大规模批量生产的芯片进行 DFT 向量的测试时产生的时间成本。

大规模的芯片时钟结构较为复杂，不同的时钟域之间可能存在交互路
20 径，这些路径可能是真实路径，也可能是虚假路径；而且有些时钟域之间也存在没有交互路径的情况。对于存在虚假路径或者不存在交互路径的时钟域，如果时序分析文件对上述虚假路径或者无交互路径的时钟域关系定

义明确，则可以按照时序分析文件完成时序修复，这样就会大大减少芯片时序修复的工作量。

目前，基于测试向量的测试方法是芯片测试技术中最常用的测试方法，现有的测试向量的生成方法主要包括以下两种方法：

- 5 第一、根据一个时钟域生成一个测试向量。例如，针对一个时钟域生成一个测试向量，同时关闭其他时钟域，这样可以有效地保证芯片的测试质量；第二、根据多个时钟域生成一个测试向量。例如，先将多个时钟域划分到同一个时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。

10 发明内容

为至少解决上述的技术问题，本发明实施例期望提供一种测试向量的生成方法及装置、存储介质，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性。

为达到上述目的，本发明实施例的技术方案是这样实现的：

- 15 本发明实施例提供了一种测试向量的生成方法，所述方法包括：

获取待测芯片对应的全部时钟域；

将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；

- 20 根据各个目标集合生成所述待测芯片的各个测试向量。

在上述实施例中，所述将全部时钟域划分到多个目标集合中，包括：

确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；

- 25 根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。

在上述实施例中，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：

当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；

- 5 根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；

当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。

- 10 在上述实施例中，所述根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中，包括：

将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组；

- 15 当所述当前全部时钟域组不为空时，在所述当前全部时钟域组中确定第一时钟域组；其中，所述第一时钟域组包括：第一时钟域和所述第一时钟域对应的第一配对时钟域；

确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合中，并将所述第一时钟域和所述第一配对时钟域从所述第一时钟域组中移出到各自对应的目标集合中；

- 20 在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。

在上述实施例中，所述在所述当前全部时钟域中确定第一时钟域组，包括：

- 25 按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；

根据排序结果确定所述第一时钟域组。

本发明实施例还提供了一种测试向量的生成装置，所述装置包括：获取单元、划分单元和生成单元；其中，

所述获取单元，配置为获取待测芯片对应的全部时钟域；

5 所述划分单元，配置为将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；

所述生成单元，配置为根据各个目标集合生成所述待测芯片的各个测试向量。

10 在上述实施例中，所述划分单元包括：确定子单元和划分子单元；其中，

所述确定子单元，配置为确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系；

15 所述划分子单元，配置为根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。

在上述实施例中，所述划分单元还包括：判断子单元；其中，

所述判断子单元，配置为当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，
20 所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互关系；

所述划分子单元，还配置为当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。

25 在上述实施例中，所述确定子单元，还配置为将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作

为当前全部时钟域组；当全部时钟域不为空时，在所述当前全部时钟域中确定第一时钟域和所述第一时钟域对应的第一配对时钟域；确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合；

所述划分子单元，还配置为将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中；在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。

在上述实施例中，所述确定子单元，具体配置为按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所述第一配对时钟域。

本发明实施例还提供了一种存储介质，存储有可执行程序，所述可执行程序被处理器运行时实现本发明实施例提供的测试向量的生成方法。

本发明实施例还提供了一种测试向量的生成装置，包括：

存储器，用于存储可执行程序；

处理器，配置为运行所述存储器存储的所述可执行程序时，实现本发明实施例提供的测试向量的生成方法。

本发明实施例中，提供先获取待测芯片对应的全部时钟域，然后将全部时钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量的方案，也就是说，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。

而在相关技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和相关技术相比，本发明实施例不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实

现简单方便、便于普及，适用范围更广。

附图说明

图 1 为本发明实施例中测试向量的生成方法的实现流程示意图；

图 2 为本发明实施例中将全部时钟域划分到多个目标集合中的实现方法
5 流程图示意图；

图 3 为本发明实施例中各个时钟域对应的时钟域集合的组成结构示意图；

图 4 为本发明实施例中将全部时钟域划分到多个目标集合中的第一实现方法流程图示意图；

10 图 5 为本发明实施例中将全部时钟域划分到多个目标集合中的第二实现方法流程图示意图；

图 6 为本发明实施例中全部时钟域组的组成结构示意图；

图 7 为本发明实施例中确定第一时钟域组的实现方法流程图示意图；

图 8 为本发明实施例中确定第一时钟域的实现方法示意图；

15 图 9 为本发明实施例中确定第一配对时钟域的实现方法示意图；

图 10 为本发明实施例中测试向量的生成装置的第一组成结构示意图；

图 11 为本发明实施例中测试向量的生成装置的第二组成结构示意图；

图 12 为本发明实施例提供的测试向量的生成装置的硬件结构示意图。

具体实施方式

20 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

在实现本发明的过程中，发明人发现相关技术中至少存在如下问题：

在现有第一种测试向量的生成方法中，由于针对一个时钟域生成一个测试向量，这样就会延长生成测试向量所需要的时间，严重降低了测试向

量的生成效率；在现有第二种测试向量的生成方法中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量，因此采用现有第二种测试向量的生成方法生成的测试向量数目较多，也会降低测试向量的生成效率。

5 图 1 为本发明实施例中测试向量的生成方法的实现流程示意图。如图 1 所示，测试向量的生成方法包括以下步骤：

步骤 101、获取待测芯片对应的全部时钟域。

在本发明的具体实施例中，可以先获取待测芯片对应的全部时钟域。例如，可以利用静态时序分析（STA，Static Timing Analysis）工具获取待
10 测芯片对应的全部时钟域。例如，待测芯片对应的全部时钟域为： $\{C_1, C_2, \dots, C_n\}$ ，其中， n 为大于等于 1 的自然数。

步骤 102、将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同
15 时钟域类型的时钟域。

在本发明的具体实施例中，在获取到待测芯片对应的全部时钟域之后，
15 可以将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。也就是说，将不存在交互关系的时钟域划分到一个目标集合中，这样可以保证各个目标集合内的时钟域在同时开启时不会相互影响。

20 图 2 为本发明实施例中将全部时钟域划分到多个目标集合中的实现方法流程示意图。如图 2 所示，将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：

步骤 102a、确定各个时钟域对应的时钟域集合；其中，各个时钟域与自身（时钟域自身）对应的时钟域集合中的全部时钟域均存在交互关系。

25 在本发明的具体实施例中，在将全部时钟域划分到多个目标集合中时，

可以先确定各个时钟域对应的时钟域集合。例如，可以利用静态时序分析（Static Timing Analysis, STA）工具确定各个时钟域对应的时钟域集合。

图 3 为本发明实施例中各个时钟域对应的时钟域集合的组成结构示意图。如图 3 所示，利用静态时序分析工具可以确定 $m+i$ 个时钟域对应的时钟域集合；其中， m 和 i 均为大于等于 1 的自然数。例如， m 个时钟域对应的时钟域集合分别为： $\{G_1, G_2, \dots, G_m\}$ ； i 个时钟域对应的时钟域集合分别为： $\{H_1, H_2, \dots, H_i\}$ 。在各个时钟域对应的时钟域集合中，各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系。

例如，在时钟域 $C_{1,1}$ 对应的时钟域集合 $\{C_{1,1}|C_{1,2}, \dots, C_{1,a}\}$ 中， $C_{1,1}$ 与 $C_{1,2}, \dots, C_{1,a}$ 均存在交互关系；在时钟域 $C_{m+1,1}$ 对应的时钟域集合 $\{C_{m+1,1}\}$ 中，时钟域 $C_{m+1,1}$ 与待测芯片对应的全部时钟域均不存在交互关系。

步骤 102b、根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。

在本发明的具体实施例中，在确定各个时钟域对应的时钟域集合之后，可以根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。例如，如图 3 所示，在确定了 $C_{1,1}$ 对应的时钟域集合 $\{C_{1,1}|C_{1,2}, \dots, C_{1,a}\}$ 之后，可以根据时钟域 $C_{1,1}$ 对应的时钟域集合，将时钟域 $C_{1,1}$ 划分到时钟域 $C_{1,1}$ 对应的目标集合中。

图 4 为本发明实施例中将全部时钟域划分到多个目标集合中的第一实现方法流程示意图。如图 4 所示，根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：

步骤 401、当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域。

在本发明的具体实施例中，当全部时钟域不为空时，可以先在全部时钟域中选择一个时钟域作为当前时钟域。例如，当全部时钟域不为空时，

可以选择时钟域 $C_{1,1}$ 作为当前时钟域。

步骤 402、根据当前时钟域对应的时钟域集合判断在全部目标集合中是否存在当前时钟域对应的当前目标集合；其中，当前时钟域与当前目标集合中任意一个时钟域均不存在交互关系。

5 在本发明的具体实施例中，可以根据当前时钟域对应的时钟域集合判断在全部目标集合中是否存在当前时钟域对应的当前目标集合。例如，假设选择 $C_{1,1}$ 为当前时钟域，在初始状态下，不存在任何目标集合，此时可以先创建目标集合 $F[1]$ ，然后将 $C_{1,1}$ 划分到目标集合 $F[1]$ 中；然后假设选择时钟域 $C_{1,2}$ 为当前时钟域，可以根据时钟域 $C_{1,2}$ 对应的时钟域集合判断在全部
10 目标集合中是否存在时钟域 $C_{1,2}$ 对应的当前目标集合。

 例如，可以判断目标集合 $F[1]$ 中是否存在与时钟域 $C_{1,2}$ 存在交互关系的时钟域；当目标集合 $F[1]$ 中不存在与时钟域 $C_{1,2}$ 存在交互关系的时钟域时，可以将时钟域 $C_{1,2}$ 从全部时钟域中移出到目标集合 $F[1]$ 中；当目标集合 $F[1]$ 中存在与时钟域 $C_{1,2}$ 存在交互关系的时钟域时，可以创建目标集合 $F[2]$ ，以
15 此类推。

步骤 403、当全部目标集合中存在当前目标集合时，将当前时钟域从全部时钟域中移出到当前目标集合中，返回执行步骤 401。

 在本发明的具体实施例中，当全部目标集合中存在当前目标集合时，可以将当前时钟域从全部时钟域中移出到当前目标集合中，返回执行步骤
20 401；当全部目标集合中不存在当前目标集合时，可以创建新的目标集合，然后将当前时钟域从全部时钟域中移出到新的目标集合中，返回执行步骤 401。

 根据上述的分析可知，通过上述的步骤 401~403，可以实现将全部时钟域划分到多个目标集合中，以保证各个目标集合中的任意两个时钟域之间
25 均不存在交互关系，从而可以根据各个目标集合生成所述待测芯片的各个

测试向量。

图 5 为本发明实施例中将全部时钟域划分到多个目标集合中的第二实现方法流程示意图。如图 5 所示，根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中的方法可以包括以下步骤：

- 5 步骤 501、将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；将全部时钟域组作为当前全部时钟域组。

在本发明的具体实施例中，在确定各个时钟域对应的时钟域集合之后，可以将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组；此时将全部时钟域组作为当前全部时钟域组。

- 10 图 6 为本发明实施例中全部时钟域组的组成结构示意图。如图 6 所示，将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组。例如，在确定 $C_{1,1}$ 对应的时钟域集合 $\{C_{1,1}|C_{1,2}, \dots, C_{1,a}\}$ 之后，可以将 $C_{1,1}$ 分别与 $C_{1,2}, \dots, C_{1,a}$ 分别划分为一个时钟域组，即： $\{C_{1,1}|C_{1,2}\}$ 、 $\{C_{1,1}|C_{1,3}\}, \dots, \{C_{1,1}|C_{1,a}\}$ 。

- 15 步骤 502、当所述当前全部时钟域组不为空时，在当前全部时钟域组中确定第一时钟域组；其中，第一时钟域组包括：第一时钟域和第一时钟域对应的第一配对时钟域。

- 20 在本发明的具体实施例中，可以先判断当前全部时钟域组是否为空；当所述当前全部时钟域组不为空时，可以在当前全部时钟域组中确定第一时钟域组；其中，第一时钟域组包括：第一时钟域和第一时钟域对应的第一配对时钟域。当所述当前全部时钟域组为空时，可以结束将全部时钟域划分到多个目标集合中的流程。

- 25 图 7 为本发明实施例中确定第一时钟域组的实现方法流程示意图。如图 7 所示，在当前全部时钟域中确定第一时钟域组的方法可以包括以下步骤：

步骤 701、按照当前全部时钟域中各个时钟域在当前全部时钟域组中的出现次数对全部时钟域进行排序。

在本发明的具体实施例中，可以先统计当前全部时钟域中各个时钟域在当前全部时钟域组中的出现次数；然后可以根据出现次数对全部时钟域
5 进行排序。

图 8 为本发明实施例中确定第一时钟域的实现方法示意图。如图 8 所示，在统计完成各个时钟域在当前全部时钟域组中的出现次数之后，可以按照从大到小的顺序将全部时钟域进行排序。例如，排序后的全部时钟域依次为： $Clk_1[0]$ 、 $Clk_2[0]$ 、 $\dots$ 、 $Clk_n[0]$ ，各个时钟域在当前全部时钟域组中的出现次数依次为： $M1[0]$ 、 $M2[0]$ 、 $\dots$ 、 $Mk[0]$ 。
10

步骤 702、根据排序结果确定第一时钟域组。

在本发明的具体实施例中，在对全部时钟域进行排序之后，可以根据排序结果确定第一时钟域组。例如，在对全部时钟域进行排序之后可以选择出现次数最多的时钟域作为第一时钟域。例如，假设时钟域 $Clk_1[0]$ 为出现次数最多的时钟域，则在本步骤中可以将时钟域 $Clk_1[0]$ 作为第一时钟域。
15

图 9 为本发明实施例中确定第一配对时钟域的实现方法示意图。如图 9 所示，在确定第一时钟域 $Clk_1[0]$ 之后，可以找出所有包含第一时钟域 $Clk_1[0]$ 的全部时钟域组，然后在所有包含第一时钟域 $Clk_1[0]$ 的全部时钟域组中找出出现次数最多的时钟域作为第一时钟域对应的第一配对时钟域；假设在包含第一时钟域 $Clk_1[0]$ 的全部时钟域组中时钟域 $Clk_{1,A}[0]$ 的出现次数最多，此时可以将时钟域 $Clk_{1,A}[0]$ 作为第一配对时钟域。因此，第一时钟域组 $GH[0]$
20 为： $\{Clk_1[0], Clk_{1,A}[0]\}$ 。

步骤 503、确定第一时钟域和第一配对时钟域各自对应的目标集合中，并将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的目标集合中。
25

在本发明的具体实施例中，当不存在任何目标集合时，可以先创建两个目标集合：F[1]和 F[2]；然后将第一时钟域从第一时钟域组中移出到目标集合 F[1]中；将第一配对时钟域从第一时钟域组中移出到目标集合 F[2]中，即：目标集合 F[1]为第一时钟域对应的目标集合；目标集合 F[2]为第一配对时钟域对应的目标集合。

此外，还可以将目标集合 F[1]和 F[2]定义为 $F_{out}[1]$ ；当目标集合 $F_{out}[1]$ 中存在第一时钟域且不存在第一配对时钟域时，在当前全部时钟域组中找出包含第一配对时钟域的全部时钟域组，判断包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的全部时钟域是否至少有一个在目标集合 F[1]中存在，如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合 F[1]中不存在，将第一时钟域从第一时钟域组中移出到目标集合 F[1]；如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合 F[1]中存在时，判断包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的全部时钟域是否至少有一个在目标集合 F[2]中存在，如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合 F[2]中不存在，将第一时钟域从第一时钟域组中移出到目标集合 F[2]中；如果包含第一配对时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合 F[2]中存在时，创建目标集合 F[3]，将第一时钟域从第一时钟域组中移出到目标集合 F[3]。

在本发明的具体实施例中，当目标集合 $F_{out}[1]$ 中存在第一配对时钟域且不存在第一时钟域时，在当前全部时钟域组中找出包含第一时钟域的全部时钟域组，判断包含第一时钟域的全部时钟域组中除第一时钟域之外的全部时钟域是否至少有一个在目标集合 F[1]中存在，如果包含第一时钟域的全部时钟域组中除第一时钟域之外的各个时钟域均在目标集合 F[1]中不存

在，将第一配对时钟域从第一时钟域组中移出到目标集合 $F[1]$ ；如果包含第一时钟域的全部时钟域组中除第一时钟域之外的各个时钟域至少有一个在目标集合 $F[1]$ 中存在时，判断包含第一时钟域的全部时钟域组中除第一时钟域之外的全部时钟域是否至少有一个在目标集合 $F[2]$ 中存在，如果
5 包含第一时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域均在目标集合 $F[2]$ 中不存在，将第一配对时钟域从第一时钟域组中移出到目标集合 $F[2]$ 中；如果包含第一时钟域的全部时钟域组中除第一配对时钟域之外的各个时钟域至少有一个在目标集合 $F[2]$ 中存在时，创建目标集合 $F[3]$ ，将第一配对时钟域从第一时钟域组中移出到目标集合 $F[3]$ 。

10 在本发明的具体实施例中，当目标集合 $F_{out}[1]$ 中存在第一配对时钟域和第一时钟域时，说明第一时钟域和第一配对时钟域已经从第一时钟域组中移出至目标集合 $F_{out}[1]$ 中，此时可以在当前全部时钟域中删除第一时钟域组。当目标集合 $F_{out}[1]$ 中均不存在第一配对时钟域和第一时钟域时，按照上述方法将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的
15 的目标集合中。

步骤 504、在当前全部时钟域组中删除第一时钟域组；将删除第一时钟域组后的全部时钟域组作为当前时钟域组，返回执行步骤 502。

在本发明的具体实施例中，在将第一时钟域和第一配对时钟域从第一时钟域组中移出到各自对应的目标集合中之后，可以在当前全部时钟域组
20 中删除第一时钟域组；此时将删除第一时钟域组后的全部时钟域组作为当前时钟域组，返回执行步骤 502。

根据上述的分析可知，通过上述的步骤 501~504，可以实现将全部时钟域划分到多个目标集合中，以保证各个目标集合中的任意两个时钟域之间均不存在交互关系，从而可以根据各个目标集合生成所述待测芯片的各个
25 测试向量。

步骤 103、根据各个目标集合生成所述待测芯片的各个测试向量。

在本发明的具体实施例中，可以根据各个目标集合生成待测芯片的各个测试向量。当目标集合中包括一个时钟域时，此时根据一个时钟域生成一个测试向量；当目标集合中包括多个时钟域时，此时根据多个时钟域生成一个测试向量。由于各个目标集合中的任意两个时钟域之间均不存在交互关系，因此，可以保证各个目标集合内的时钟域在同时开启时不会相互影响。

本发明实施例提供的测试向量的生成方法，先获取待测芯片对应的全部时钟域，然后将全部时钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量。也就是说，在本发明的具体实施例中，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。而在相关技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和相关技术相比，本发明实施例提供的测试向量的生成方法，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实现简单方便、便于普及，适用范围更广。

图 10 为本发明实施例中测试向量的生成装置的第一组成结构示意图。

如图 10 所示，所述装置包括：获取单元 1001、划分单元 1002 和生成单元 1003；其中，

所述获取单元 1001，配置为获取待测芯片对应的全部时钟域；

所述划分单元 1002，配置为将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；

所述生成单元 1003, 配置为根据各个目标集合生成所述待测芯片的各个测试向量。

图 11 为本发明实施例中测试向量的生成装置的第二组成结构示意图。
如图 10 所示, 所述划分单元 1002 包括: 确定子单元 10021 和划分子单元
5 10022; 其中,

所述确定子单元 10021, 配置为确定各个时钟域对应的时钟域集合; 其中, 各个时钟域与自身对应的时钟域集合中的全部时钟域均存在交互关系;

所述划分子单元 10022, 配置为根据各个时钟域对应的时钟域集合将全部时钟域划分到多个目标集合中。

10 可选的, 所述划分单元 1002 还包括: 判断子单元 10023; 其中,

所述判断子单元 10023, 配置为当全部时钟域不为空时, 在全部时钟域中选择一个时钟域作为当前时钟域; 根据所述当前时钟域对应的时钟域集合判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合; 其中, 所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交
15 互关系;

所述划分子单元 10022, 还配置为当全部目标集合中存在所述当前目标集合时, 将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。

可选的, 所述确定子单元 10021, 还配置为将各个时钟域与自身对应的时钟域集合中的各个时钟域划分为一个时钟域组; 将全部时钟域组作为当前全部时钟域组; 当全部时钟域不为空时, 在所述当前全部时钟域中确定
20 第一时钟域和所述第一时钟域对应的第一配对时钟域; 确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合;

所述划分子单元 10022, 还配置为将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中; 在所述当前全部时钟域组中删除所述第一时钟域组; 将删除所述第一时钟域组后的全部时钟域
25

组作为当前时钟域组。

可选的，所述确定子单元 10021，具体配置为按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所述第一配对时钟域。

5 在实际应用中，所述获取单元 1001、划分单元 1002 和生成单元 1003 均可由位于移动终端的中央处理器（CPU）、微处理器（MPU）、数字信号处理器（DSP）、或现场可编程门阵列（FPGA）等实现。

本发明的实施例还提供了一种测试向量的生成装置，参见图 12，图 12
10 是本发明实施例提供的测试向量的生成装置的硬件结构示意图，包括：至少一个处理器 1101、存储器 1102 和网络接口 1103。测试向量的生成装置中的各个组件通过总线系统 1104 耦合在一起。可理解，总线系统 1104 用于实现这些组件之间的连接通信。总线系统 1104 除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图 12
15 中将各种总线都标为总线系统 1104。

可以理解，存储器 1102 可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器（ROM, Read Only Memory）、可编程只读存储器（PROM, Programmable Read-Only Memory）、可擦除可编程只读存储器（EPROM, Erasable
20 Programmable Read-Only Memory）。本发明实施例描述的存储器 1102 旨在包括但不限于这些和任意其它适合类型的存储器。

本发明实施例中的存储器 1102 用于存储各种类型的数据以支持测试向量的生成装置的操作。这些数据的示例包括：用于在测试向量的生成装置上操作的任何计算机程序，如操作系统 11021 和程序 11022。其中，操作系
25 统 11021 包含各种系统程序，例如框架层、核心库层、驱动层等，用于实现各种基础业务以及处理基于硬件的任务。程序 11022 可以包含各种程序，

实现本发明实施例方法的程序可以包含在程序 11022 中。

上述本发明实施例揭示的方法可以应用于处理器 1101 中，或者由处理器 1101 实现。处理器 1101 可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器 1101 中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器 1101 可以是通用处理器、数字信号处理器（DSP，Digital Signal Processor），或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器 1101 可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本发明实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器 1102，处理器 1101 读取存储器 1102 中的信息，结合其硬件完成前述方法的步骤。

在示例性实施例中，测试向量的生成装置可以被一个或多个应用专用集成电路（ASIC，Application Specific Integrated Circuit）、DSP、可编程逻辑器件（PLD，Programmable Logic Device）、复杂可编程逻辑器件（CPLD，Complex Programmable Logic Device）、现场可编程门阵列（FPGA，Field-Programmable Gate Array）、通用处理器、控制器、微控制器（MCU，Micro Controller Unit）、微处理器（Microprocessor）、或其他电子元件实现，用于执行前述方法。

本发明实施例还提供一种存储介质，存储有可执行程序，所述可执行程序被处理器运行时实现测试向量的生成方法，如图 1、图 2、图 4 和图 5 任一附图所示的测试向量的生成方法，存储介质可以为前述的各种类型的非易失性存储介质。

本发明实施例中，先获取待测芯片对应的全部时钟域，然后将全部时

钟域划分到多个目标集合中，最后根据各个目标集合生成待测芯片的各个测试向量。也就是说，在本发明的具体实施例中，可以根据各个目标集合中的多个时钟域生成各个测试向量，而且各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域。而在相关技术中，将多个时钟域划分到同一时钟域类型中，然后根据同一时钟域类型中的多个时钟域生成一个测试向量。因此，和相关技术相比，本发明实施例提供的测试向量的生成装置，不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，本发明实施例的技术方案实现简单方便、便于普及，适用范围更广。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

工业实用性

本发明实施例公开了一种测试向量的生成方法及装置、存储介质，该方法包括：获取待测芯片对应的全部时钟域；将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系且至少一个目标集合包括不同时钟域类型的时钟域；根据各个目标集合生成所述待测芯片的各个测试向量。本发明实施例不仅可以有效地保证生成测试向量的准确性，而且还可以有效地提高生成测试向量的及时性；并且，技术方案实现简单方便、便于普及，适用范围更广。

权利要求书

1、一种测试向量的生成方法，所述方法包括：

获取待测芯片对应的全部时钟域；

将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意
5 两个时钟域之间均不存在交互关系，且至少一个目标集合包括不同时钟域
类型的时钟域；

根据各个目标集合生成所述待测芯片的各个测试向量。

2、根据权利要求1所述的方法，其中，所述将全部时钟域划分到多个
目标集合中，包括：

10 确定各个时钟域对应的时钟域集合；其中，各个时钟域与对应的时钟
域集合中的全部时钟域均存在交互关系；

根据各个时钟域对应的时钟域集合，将全部时钟域划分到多个目标集
合中。

3、根据权利要求2所述的方法，其中，所述根据各个时钟域对应的时
15 钟域集合，将全部时钟域划分到多个目标集合中，包括：

当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时
钟域；

根据所述当前时钟域对应的时钟域集合，判断在全部目标集合中是否
存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述
20 当前目标集合中任意一个时钟域均不存在交互关系；

当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全
部时钟域中移出到所述当前目标集合中。

4、根据权利要求2所述的方法，其中，所述根据各个时钟域对应的时
钟域集合将全部时钟域划分到多个目标集合中，包括：

25 将各个时钟域与对应的时钟域集合中的各个时钟域，划分为一个时钟

域组；将全部时钟域组作为当前全部时钟域组；

当所述当前全部时钟域组不为空时，在所述当前全部时钟域组中确定第一时钟域组；其中，所述第一时钟域组包括：第一时钟域和所述第一时钟域对应的第一配对时钟域；

- 5 确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合，并将所述第一时钟域和所述第一配对时钟域从所述第一时钟域组中移出到各自对应的目标集合中；

在所述当前全部时钟域组中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组，作为当前时钟域组。

- 10 5、根据权利要求4所述的方法，其中，所述在所述当前全部时钟域中确定第一时钟域组，包括：

按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数，对全部时钟域进行排序；

根据排序结果确定所述第一时钟域组。

- 15 6、一种测试向量的生成装置，所述装置包括：获取单元、划分单元和生成单元；其中，

所述获取单元，配置为获取待测芯片对应的全部时钟域；

- 所述划分单元，配置为将全部时钟域划分到多个目标集合中；其中，各个目标集合中的任意两个时钟域之间均不存在交互关系，且至少一个目标集合包括不同时钟域类型的时钟域；
- 20

所述生成单元，配置为根据各个目标集合生成所述待测芯片的各个测试向量。

7、根据权利要求6所述的装置，其中，所述划分单元包括：确定子单元和划分子单元；其中，

- 25 所述确定子单元，配置为确定各个时钟域对应的时钟域集合；其中，

各个时钟域与对应的时钟域集合中的全部时钟域均存在交互关系；

所述划分子单元，配置为根据各个时钟域对应的时钟域集合，将全部时钟域划分到多个目标集合中。

8、根据权利要求 7 所述的装置，其中，所述划分单元还包括：判断子
5 单元；其中，

所述判断子单元，配置为当全部时钟域不为空时，在全部时钟域中选择一个时钟域作为当前时钟域；根据所述当前时钟域对应的时钟域集合，判断在全部目标集合中是否存在所述当前时钟域对应的当前目标集合；其中，所述当前时钟域与所述当前目标集合中任意一个时钟域均不存在交互
10 关系；

所述划分子单元，还配置为当全部目标集合中存在所述当前目标集合时，将所述当前时钟域从全部时钟域中移出到所述当前目标集合中。

9、根据权利要求 7 所述的装置，其中，所述确定子单元，还配置为将各个时钟域与自身对应的时钟域集合中的各个时钟域，划分为一个时钟域
15 组；将全部时钟域组作为当前全部时钟域组；当全部时钟域不为空时，在所述当前全部时钟域中确定第一时钟域和所述第一时钟域对应的第一配对时钟域；确定所述第一时钟域和所述第一配对时钟域各自对应的目标集合；

所述划分子单元，还配置为将所述第一时钟域和所述第一配对时钟域从全部时钟域中移出到各自对应的目标集合中；在所述当前全部时钟域组
20 中删除所述第一时钟域组；将删除所述第一时钟域组后的全部时钟域组作为当前时钟域组。

10、根据权利要求 9 所述的装置，其中，所述确定子单元，具体配置为按照所述当前全部时钟域中各个时钟域在所述当前全部时钟域组中的出现次数，对全部时钟域进行排序；根据排序结果确定所述第一时钟域和所
25 述第一配对时钟域。

11、一种存储介质，存储有可执行程序，所述可执行程序被处理器运行时实现权利要求 1 至 5 任一项所述的测试向量的生成方法。

12、一种测试向量的生成装置，包括：

存储器，用于存储可执行程序；

5 处理器，配置为运行所述存储器存储的所述可执行程序时，实现权利要求 1 至 5 任一项所述的测试向量的生成方法。




图 1




图 2

$$\begin{array}{lcl}
G_1 & : & \{ C_{1,1} \mid C_{1,2}, \dots, C_{1,\alpha} \} \\
G_2 & : & \{ C_{2,1} \mid C_{2,2}, \dots, C_{2,\beta} \} \\
G_3 & : & \{ C_{3,1} \mid C_{3,2}, \dots, C_{3,\gamma} \} \\
& & \vdots \\
G_{m-1} & : & \{ C_{m-1,1} \mid C_{m-1,2}, \dots, C_{m-1,\psi} \} \\
G_m & : & \{ C_{m,1} \mid C_{m,2}, \dots, C_{m,\omega} \} \\
\\
H_1 & : & \{ C_{m+1,1} \} \\
H_2 & : & \{ C_{m+2,1} \} \\
& & \vdots \\
H_i & : & \{ C_{m+i,1} \}
\end{array}$$

图 3




图 4




图 5

$$\begin{array}{lcl}
G_{1,1} & : & \{C_{1,1} \mid C_{1,2}\} \\
G_{1,2} & : & \{C_{1,1} \mid C_{1,3}\} \\
& \vdots & \\
G_{1,\alpha-1} & : & \{C_{1,1} \mid C_{1,\alpha}\} \\
G_{2,1} & : & \{C_{2,1} \mid C_{2,2}\} \\
G_{2,2} & : & \{C_{2,1} \mid C_{2,3}\} \\
& \vdots & \\
G_{2,\beta-1} & : & \{C_{2,1} \mid C_{2,\beta}\} \\
G_{3,1} & : & \{C_{3,1} \mid C_{3,2}\} \\
G_{3,1} & : & \{C_{3,1} \mid C_{3,3}\} \\
& \vdots & \\
G_{3,\gamma-1} & : & \{C_{3,1} \mid C_{3,\gamma}\} \\
& \vdots & \\
G_{m-1,1} & : & \{C_{m-1,1} \mid C_{m-1,2}\} \\
G_{m-1,2} & : & \{C_{m-1,1} \mid C_{m-1,3}\} \\
& \vdots & \\
G_{m-1,\psi-1} & : & \{C_{m-1,1} \mid C_{m-1,\psi}\} \\
G_{m,1} & : & \{C_{m,1} \mid C_{m,2}\} \\
G_{m,2} & : & \{C_{m,1} \mid C_{m,3}\} \\
& \vdots & \\
G_{m,\omega-1} & : & \{C_{m,1} \mid C_{m,\omega}\} \\
\\
H_1 & : & \{C_{m+1,1}\} \\
H_2 & : & \{C_{m+2,1}\} \\
& \vdots & \\
H_i & : & \{C_{m+i,1}\}
\end{array}$$

图 6




图 7




图 8




图 9




图 10




图 11




图 12

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2017/085689

A. CLASSIFICATION OF SUBJECT MATTER

G01R 31/28 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G01R

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNKI, CNPAT, WPI, EPODOC, GOOGLE: 芯片, 测试, 向量, 矢量, 生成, 集合, 分组, 划分, 时钟域, 时钟, chip?, test+, vector?, generat+, set?, group+, clock, domain

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	曹天晓, “基于随机化聚类算法的扫描时钟分组方法”, 中国优秀硕士学位论文全文数据库信息科技辑, 15 March 2016 (15.03.2016), no. 3, ISSN: 1674-0246, abstract, and the main body, pages 20 and 25-26, (CAO, Tianxiao, Scan Clock Crouping Method Based on Randomized Clustering Algorithm, Electronic Technology & Information Science, China Master's Theses Full-Text Database)	1-12
A	CN 101038320 A (BEIJING VIMICRO CORP.), 19 September 2007 (19.09.2007), entire document	1-12
A	CN 102183721 A (HISENSE HIVEVIEW TECH CO., LTD.), 14 September 2011 (14.09.2011), entire document	1-12
A	CN 101464921 A (BEIJING T3G TECHNOLOGY CO., LTD.), 24 June 2009 (24.06.2009), entire document	1-12
A	US 2002069385 A1 (HAPKE, F. et al.), 06 June 2002 (06.06.2002), entire document	1-12

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 05 September 2017	Date of mailing of the international search report 21 September 2017
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer WANG, Wei Telephone No. (86-10) 62413695

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2017/085689

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 101038320 A	19 September 2007	None	
CN 102183721 A	14 September 2011	None	
CN 101464921 A	24 June 2009	None	
US 2002069385 A1	06 June 2002	EP 1179737 A2	13 February 2002
		DE 10039001 A1	21 February 2002
		JP 2002116240 A	19 April 2002
		DE 50105516 G	14 April 2005

国际检索报告

国际申请号

PCT/CN2017/085689

A. 主题的分类

G01R 31/28(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

G01R

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNKI, CNPAT, WPI, EPODOC, GOOGLE: 芯片, 测试, 向量, 矢量, 生成, 集合, 分组, 划分, 时钟域, 时钟, chip?, test+, vector?, generat+, set?, group+, clock, domain

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	曹天晓. “基于随机化聚类算法的扫描时钟分组方法” 中国优秀硕士学位论文全文数据库 信息科技辑, 第03期, 2016年 3月 15日 (2016 - 03 - 15), ISSN: 1674-0246, 摘要, 正文第20、25-26页	1-12
A	CN 101038320 A (北京中星微电子有限公司) 2007年 9月 19日 (2007 - 09 - 19) 全文	1-12
A	CN 102183721 A (青岛海信信芯科技有限公司) 2011年 9月 14日 (2011 - 09 - 14) 全文	1-12
A	CN 101464921 A (北京天碁科技有限公司) 2009年 6月 24日 (2009 - 06 - 24) 全文	1-12
A	US 2002069385 A1 (HAPKE, FRIEDRICH 等) 2002年 6月 6日 (2002 - 06 - 06) 全文	1-12

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2017年 9月 5日

国际检索报告邮寄日期

2017年 9月 21日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

王伟

电话号码 (86-10)62413695

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2017/085689

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	101038320	A	2007年 9月 19日	无			
CN	102183721	A	2011年 9月 14日	无			
CN	101464921	A	2009年 6月 24日	无			
US	2002069385	A1	2002年 6月 6日	EP	1179737	A2	2002年 2月 13日
				DE	10039001	A1	2002年 2月 21日
				JP	2002116240	A	2002年 4月 19日
				DE	50105516	G	2005年 4月 14日

表 PCT/ISA/210 (同族专利附件) (2009年7月)