



(21)申請案號：100107220

(22)申請日：中華民國 100 (2011) 年 03 月 03 日

(51)Int. Cl. : G11C11/412 (2006.01)  
G11C29/12 (2006.01)

G11C29/50 (2006.01)

(30)優先權：2010/03/03 美國 12/716,341

(71)申請人：高通公司 (美國) QUALCOMM INCORPORATED (US)  
美國

(72)發明人：莫哈馬德 貝克 S MOHAMMAD, BAKER S. (US) ; 金 宏 S KIM, HONG S. (US) ; 巴塞特 保羅 道格拉斯 BASSETT, PAUL DOUGLAS (US)

(74)代理人：陳長文

申請實體審查：有 申請專利範圍項數：25 項 圖式數：4 共 30 頁


(54)名稱

用於測試一記憶體裝置之方法和設備

METHOD AND APPARATUS FOR TESTING A MEMORY DEVICE

(57)摘要

在一特定實施例中，一種方法包括在耦接至一半導體裝置之一控制器處接收一測試啟動信號。該方法進一步包括回應於該所接收之測試啟動信號而對該半導體裝置之至少一電晶體之一井加偏壓。該偏壓係由回應該控制器之一加偏壓電路提供。在對該井加偏壓的同時，執行對該半導體裝置之一測試以產生測試資料。





(21)申請案號：100107220

(22)申請日：中華民國 100 (2011) 年 03 月 03 日

(51)Int. Cl. : G11C11/412 (2006.01)  
G11C29/12 (2006.01)

G11C29/50 (2006.01)

(30)優先權：2010/03/03 美國 12/716,341

(71)申請人：高通公司(美國) QUALCOMM INCORPORATED (US)  
美國

(72)發明人：莫哈馬德 貝克 S MOHAMMAD, BAKER S. (US)；金 宏 S KIM, HONG S. (US)；巴塞特 保羅 道格拉斯 BASSETT, PAUL DOUGLAS (US)

(74)代理人：陳長文

申請實體審查：有 申請專利範圍項數：25 項 圖式數：4 共 30 頁


(54)名稱

用於測試一記憶體裝置之方法和設備

METHOD AND APPARATUS FOR TESTING A MEMORY DEVICE

(57)摘要

在一特定實施例中，一種方法包括在耦接至一半導體裝置之一控制器處接收一測試啟動信號。該方法進一步包括回應於該所接收之測試啟動信號而對該半導體裝置之至少一電晶體之一井加偏壓。該偏壓係由回應該控制器之一加偏壓電路提供。在對該井加偏壓的同時，執行對該半導體裝置之一測試以產生測試資料。



## 六、發明說明：

### 【發明所屬之技術領域】

本發明大體而言係關於用於測試一記憶體裝置之方法及設備。

### 【先前技術】

技術之進步已產生較小且更強大之計算裝置。舉例而言，當前存在多種攜帶型個人計算裝置，包括無線計算裝置，諸如，攜帶型無線電話、個人數位助理(PDA)及傳呼裝置，其體積小、重量輕且易於由使用者攜帶。更具體言之，攜帶型無線電話(諸如，蜂巢式電話及網際網路協定(IP)電話)可經由無線網路傳達語音及資料封包。另外，許多該等無線電話包括併入於其中之其他類型之裝置。舉例而言，無線電話亦可包括數位靜態相機、數位視訊相機、數位記錄器及音訊檔案播放器。又，該等無線電話可處理可執行指令，包括可用以對網際網路進行存取之軟體應用程式(諸如，網頁瀏覽器應用程式)。因而，此等無線電話可包括大的計算能力。

隨著金氧半導體場效電晶體(MOSFET)裝置之大小減小，此等裝置之可靠性日益受到關注。對MOSFET裝置之可靠性問題的主要影響因素包括p型金氧半導體場效電晶體(PMOS)裝置中之負偏壓溫度不穩定性(NBTI)及PMOS及n型金氧半導體場效電晶體(NMOS)裝置兩者中之老化效應。

由於PMOS裝置之延長使用，NBTI改變了閘極氧化物與

基礎半導體材料之介面處的電荷密度。被認為影響NBTI之兩種類型之電荷密度為固定氧化物電荷密度( $Q_f$ )及介面截留電荷密度( $Q_{it}$ )。固定氧化物電荷為PMOS之氧化物/半導體介面近旁之閘極氧化物層中的正電荷。由於歸因於閘極氧化物材料與半導體材料之間的失配之介面陷阱的形成，因此介面截留電荷累積。當PMOS裝置之閘極處於邏輯低位準且啟動裝置時，藉由介面陷阱截留正電荷。由於PMOS裝置之延長使用，額外介面陷阱形成，從而導致更多正電荷在閘極氧化物/半導體介面處被截留。此等電荷中之任一者之正電荷密度的任何增大導致PMOS裝置之臨限電壓偏移。對於待啟動及待保持啟動(例如，PMOS裝置係藉由閘極處之邏輯低位準來啟動)之裝置而言，該臨限電壓偏移導致較高之臨限電壓位準，因為閘極電壓必須進一步下降並保持較低，所以該較高臨限電壓位準減小啟動容限及PMOS之穩定性。減小之容限減小了PMOS裝置之可靠性。

老化效應可減小MOSFET裝置(包括PMOS及NMOS裝置兩者)之可靠性。一些MOSFET裝置可能由於製程變化而更易受老化效應影響。製程變化可存在於半導體晶圓上及存在於單一半導體晶粒上。

### 【發明內容】

揭示一種用以量測或特徵化一半導體裝置(諸如，一記憶體胞)中之MOSFET之NBTI及老化的方法及設備。舉例而言，該半導體裝置之一控制器可接收來自一遠端裝置之

一啟動信號以起始對該半導體裝置之一測試。該控制器將一控制信號發送至一偏壓電路以使該偏壓電路將一偏壓電壓提供至該半導體裝置之至少一電晶體的一井。對該半導體裝置之一測試係在施加該偏壓電壓的同時執行以產生測試資料，且可修復該半導體裝置之未能通過測試之部分。舉例而言，當該半導體裝置為一記憶體時，在將該偏壓電壓施加至該記憶體裝置的同時，該控制器可將一控制信號發送至該記憶體以使該記憶體執行一讀取抑或一寫入操作。在執行該讀取或寫入操作之後，控制器判定該操作是否成功。若該操作不成功，則該控制器可識別該操作不成功之記憶體位置，且可修復在經識別位置處的記憶體胞。

在一特定實施例中，一種方法包括在一耦接至半導體裝置之控制器處接收一測試啟動信號。該方法又包括回應於該所接收之測試啟動信號而對該半導體裝置之至少一電晶體的一井加偏壓。該偏壓係由回應該控制器之一加偏壓電路提供。該方法亦包括在對該井加偏壓的同時執行對該半導體裝置之一測試以產生測試資料。

在另一特定實施例中，一種設備包括一偏壓電路，該偏壓電路經組態以將一偏壓電壓提供至該半導體裝置之至少一電晶體的一井端子。該設備進一步包括耦接至該偏壓電路之一控制器。該控制器包括經組態以接收一啟動信號之一啟動介面及經組態以回應於該啟動信號而將一啟用信號發送至該偏壓電路之一偏壓電路介面。該控制器亦包括耦接至該半導體裝置之一半導體裝置介面。該半導體裝置介

面經組態以起始對該半導體裝置之一測試用於產生測試資料且收集來自該半導體裝置之該測試資料。

在另一特定實施例中，一種設備包括用於在耦接至一半導體裝置之一記憶體裝置的一控制器處接收一測試啟動信號的構件。該設備進一步包括用於回應於該所接收之測試啟動信號而對該記憶體裝置之至少一電晶體之一井加偏壓的構件，其中該偏壓係由回應該控制器之一加偏壓電路提供。該設備進一步包括用於在對該井加偏壓的同時執行對該記憶體裝置之一測試以產生測試資料的構件。

由所揭示實施例中之至少一者所提供的一特定優點為，可量測、識別及修復半導體裝置中之MOSFET對NBTI及老化的易感性。因此，提供一種方法及設備，該方法及設備用於量測或特徵化對NBTI及老化之易感性，並修復半導體裝置之易感部分(諸如，記憶體中之記憶體胞)。

本發明之其他態樣、優點及特徵將在審閱包括以下部分之完整申請案之後變得顯而易見：[圖式簡單說明]、[實施方式]及[申請專利範圍]。

### 【實施方式】

參看圖1，揭示一設備之特定說明性實施例且其大體上表示為100。設備100可包括一半導體裝置(例如，記憶體)104、一偏壓電路106，及一控制器108。控制器108經由資料路徑114連接至偏壓電路106。控制器108亦經由資料路徑112耦接至記憶體104。資料路徑112可允許記憶體104與控制器108之間的雙向通信。偏壓電路106經由資料

路徑110連接至記憶體104。記憶體104、偏壓電路106及控制器108可整合於單一半導體晶粒上，或每一者可提供於一單獨半導體晶粒上。另外，該三個組件中之兩者可整合於第一半導體晶粒上且另一組件可提供於第二半導體晶粒上。

控制器108可為內建式自我測試(BIST)控制器，且可經組態以經由資料路徑114將一控制信號提供至偏壓電路106。回應於該控制信號，偏壓電路106產生一偏壓電壓。可經由資料路徑110將該偏壓電壓施加至記憶體104。控制器108亦可經組態以經由資料路徑112將一控制信號提供至記憶體104以起始對記憶體104之測試。可在將偏壓電壓施加至記憶體104的同時執行對記憶體104之測試。控制器108可經組態以監視對記憶體104之測試，且收集測試資料140。控制器108可經組態以評估測試資料140。

設備100可經組態以接收來自遠端裝置118之啟動信號138。舉例而言，遠端裝置118可包括(諸如)結合一製造程序使用或由服務人員用以實地測試記憶體104之自動測試裝備(ATE)系統或其他測試裝置。提供啟動信號138以起始對記憶體104上之NBTI及老化之效應的模擬。舉例而言，控制器108可經由資料路徑134耦接至遠端裝置118，且經組態以經由資料路徑134接收來自遠端裝置118之啟動信號138。控制器108可包括一測試電路136，該測試電路136回應啟動信號138且經組態以在將一偏壓施加至記憶體104之電晶體144之電晶體井142的同時起始對記憶體104之測試

以便模擬NBTI。回應於來自遠端裝置118之啟動信號138，控制器108將一控制信號提供至偏壓電路106且提供至記憶體104。回應於該控制信號，偏壓電路106將偏壓電壓提供至記憶體104，且記憶體104執行諸如讀取一或多個記憶體胞或寫入至一或多個記憶體胞之記憶體操作。將偏壓電壓施加至記憶體104中之一或多個記憶體胞中的一或多個MOSFET(諸如，電晶體144)以產生MOSFET中之一臨限電壓偏移。NBTI及老化可使MOSFET裝置中之該臨限電壓偏移。使該臨限電壓偏移影響MOSFET回應MOSFET裝置之閘極處之邏輯轉變的能力。所施加之偏壓電壓可用以藉由使接收所施加之偏壓電壓之MOSFET的臨限電壓偏移來模擬NBTI及老化之效應。控制器108收集由記憶體操作所產生之測試資料140。可藉由控制器108評估測試資料140，或可經由資料路徑134將測試資料140發送至遠端裝置118以判定記憶體104對NBTI、老化或兩者之組合的易感性。

應理解，提供記憶體104作為一說明性實例，且可在施加一偏壓電壓的同時替換或測試利用MOSFET之其他半導體裝置以判定對NBTI、老化或兩者之組合的易感性。

圖2說明設備200，該設備200類似於設備100。設備200包括記憶體104、偏壓電路106及控制器108。設備200可經組態以與諸如如所展示之遠端裝置216及遠端裝置118的遠端裝置通信。控制器108可經由資料路徑214連接至偏壓電路106。控制器108亦可經由資料路徑212連接至記憶體104。資料路徑212可允許記憶體104與控制器108之間的雙

向通信。偏壓電路106可經由資料路徑210連接至記憶體104。

記憶體104可實施為包括至少一個記憶體胞220。舉例而言，記憶體胞220可為靜態隨機存取記憶體(SRAM)裝置之六電晶體記憶體胞。記憶體104亦可包括至少一記憶體胞陣列250及至少一記憶體行252。記憶體胞陣列250不限於圖2中所展示之數目個記憶體胞或行。

偏壓電路106包括用於產生一偏壓電壓位準之電路。舉例而言，偏壓電路106可實施為包括一電荷泵222，該電荷泵222經組態以在啟用時輸出一偏壓電壓。可經由資料路徑210將由偏壓電路106所產生之偏壓電壓直接提供至記憶體104，或可經由資料路徑240將該偏壓電壓提供至控制器108，此後控制器108經由資料路徑238將該偏壓電壓提供至記憶體104。或者，偏壓電路106可建置至控制器108中，且經組態以經由資料路徑238將一偏壓電壓提供至記憶體104。

控制器108可包括用於與其他組件通信之多個介面。舉例而言，控制器108可包括用於與偏壓電路106通信之偏壓電路介面224、用於與記憶體104通信之記憶體介面226，及用於與遠端裝置216及遠端裝置118通信之啟動介面228。控制器108可包括一測試電路136，該測試電路136經組態以在將一偏壓施加至記憶體胞220之電晶體井242的同時起始對記憶體104之測試以模擬NBTI。

啟動介面228可經組態以與諸如遠端裝置216及遠端裝置

118之一或多個遠端裝置通信。舉例而言，啟動介面228可包括一天線232及用以以無線方式與遠端裝置216通信之支援電路(例如，收發器)。遠端裝置216亦包括用以發送及接收無線信號之天線230。遠端裝置216可經組態以經由無線通信鏈路236發送一無線啟動信號246，該無線通信鏈路236經組態以使控制器108執行對記憶體104之測試。啟動介面228亦可經組態以經由實體連接134與遠端裝置118通信。遠端裝置118可經組態以經由實體連接134發送啟動信號138以使控制器108執行對記憶體104之測試。控制器108亦可經組態以經由無線通信鏈路236將所收集之測試資料248提供至遠端裝置216，且經由實體連接134將所收集之測試資料140提供至遠端裝置118。

無線啟動信號246及啟動信號138可包括影響測試實施或可使控制器108實施一預定測試之測試參數。測試參數可包括所要之偏壓電壓位準、測試持續時間、待對記憶體104執行之操作、測試之反覆的數目、用於遞增每一反覆之偏壓電壓位準的電壓位準增量、待測試之記憶體位置，等等。無線通信鏈路236可利用任何類型之無線標準。舉例而言，無線通信鏈路236可經組態以利用IEEE 802標準中之任一者，諸如，IEEE 802.11(無線區域網路(WLAN))、IEEE 802.15(個人區域網路(PAN)，包括藍芽(Bluetooth)及紫蜂(ZigBee))、IEEE 802.16(微波存取全球互通(WiMAX))、IEEE 802.20(行動寬頻無線存取(MBWA))、IEEE 802.22(無線廣域網路(WRAN))，及超寬

頻(UWB)。

記憶體介面226可經組態以經由資料路徑212與記憶體104通信。回應於啟動信號138或無線啟動信號246，控制器108將一控制信號提供至記憶體104以起始對記憶體104之測試。回應於該控制信號，記憶體104執行一或多個操作。舉例而言，控制信號可使記憶體104執行讀取操作或寫入操作。控制器108經由資料路徑212及記憶體介面226收集測試資料。該測試資料可包括讀取抑或寫入操作是否成功及任何失效記憶體胞之記憶體位置。測試資料亦可包括施加至記憶體104之一或多個偏壓電壓位準。可經由無線通信鏈路236將所收集之測試資料提供至遠端裝置216作為測試資料248，或經由實體連接134將所收集之測試資料提供至遠端裝置118作為測試資料140。

偏壓電路介面224可經組態以使得能夠經由資料路徑214與偏壓電路106進行通信。回應於啟動信號138或無線啟動信號246，控制器108將一控制信號提供至偏壓電路106以產生待由記憶體104執行之一或多個操作期間施加的偏壓電壓。回應於該控制信號，偏壓電路106產生一偏壓電壓，且將該偏壓電壓提供至記憶體104。或者，可經由資料路徑240將該偏壓電壓提供至控制器108，且接著經由資料路徑238將該偏壓電壓自控制器108之偏壓電路介面224提供至記憶體104。

該偏壓電壓位準可由來自控制器108之控制信號判定。控制器108亦可使偏壓電路106以反覆方式產生在多個電壓

位準處之偏壓電壓。舉例而言，該控制信號可使偏壓電路106產生高於正供應電壓VDD之為0.5伏特的偏壓電壓歷時一預定時間段(例如，1.0秒)，且接著將該偏壓電壓增大0.1伏特歷時該預定時間段，等等。控制器108可提供多個控制信號以使偏壓電路106產生在不同位準處之偏壓電壓。舉例而言，第一控制信號可使偏壓電路106產生高於VDD之為0.5伏特之偏壓電壓位準，且在第一控制信號之後某時發送之第二控制信號可使偏壓電路106將該偏壓電壓位準遞增0.1伏特。在任一情形下，控制器108皆使得能夠產生偏壓電壓。

參看圖3，說明方法300之特定實施例。方法300包括在302處於耦接至諸如記憶體之半導體裝置的控制器處接收一測試啟動信號。舉例而言，可經由圖2之無線通信鏈路236自遠端裝置216接收無線啟動信號246。遠端裝置216可配備天線230以發送無線啟動信號。控制器108可配備天線232及啟動介面228以接收無線啟動信號246。或者或另外，可在啟動介面228處經由實體連接134自遠端裝置118接收啟動信號138。無線啟動信號246及啟動信號138可包括影響測試實施或可使控制器108實施一預定測試之測試參數。

該方法進一步包括在304處回應於所接收之測試啟動信號或無線啟動信號對諸如記憶體之半導體裝置之至少一電晶體的井加偏壓，其中該偏壓係由回應控制器之加偏壓電路提供。舉例而言，回應於所接收之啟動信號138或無線

啟動信號246，控制器108將控制信號提供至圖2之偏壓電路106。偏壓電路106回應於控制信號產生一偏壓電壓，且將該偏壓電壓提供至記憶體104。可經由資料路徑210將該偏壓電壓自偏壓電路106提供至記憶體104，或可經由資料路徑240將該偏壓電壓提供至控制器108，且接著經由資料路徑238將該偏壓電壓自控制器108提供至記憶體104。或者，可提供偏壓電路106作為控制器108之一部分，且可經由資料路徑238將所產生之偏壓電壓提供至記憶體104。

可將提供至記憶體104之偏壓電路施加至記憶體胞中之MOSFET之井中的至少一者。舉例而言，可將該偏壓電壓施加至PMOS裝置之n井端子。

該方法進一步包括在306處在對井加偏壓的同時執行對諸如記憶體之半導體裝置的測試以產生測試資料，其中該測試可包括執行一操作。另外，可以反覆方式將多個偏壓電壓位準施加至諸如記憶體104之半導體裝置。作為一實例，多個偏壓電壓位準下之操作可包括反覆地增大偏壓電壓，直至不正確操作發生為止。或者，可將所施加之偏壓電壓設定至一高電壓(在該高電壓下，該操作失效)，且接著反覆地減小直至成功操作發生為止。所產生之測試資料可包括開始及結束偏壓電壓、每一反覆之電壓增量、反覆之數目、記憶體操作失效時之偏壓電壓、在每一偏壓電壓位準處執行之操作的數目，及經測試記憶體胞之記憶體位置以及每一經測試記憶體胞之對應結果。執行記憶體操作可包括執行自記憶體之資料讀取操作或至記憶體之資料寫

入操作。該方法進一步包括在310處判定是否半導體裝置之至少一部分失效。半導體裝置之至少一部分的成功或失效可藉由判定失效之半導體裝置是否在該偏壓電壓位準處正確地執行操作來判定。若在310處判定諸如記憶體之半導體裝置的至少一部分未失效，則該方法返回至304，且選擇在自先前所施加之偏壓電壓一預定增量下之新偏壓電壓，且重複該方法。然而，若判定諸如記憶體之半導體裝置的至少一部分確實失效，則該方法進行至312。

該方法進一步包括在312處評估該測試資料。對該測試資料之評估可包括判定在所施加之偏壓電壓位準處的臨限電壓偏移。舉例而言，可藉由圖2之控制器108來收集並評估由所執行之測試產生之測試資料以判定至少一記憶體胞220失效時之近似偏壓電壓及失效記憶體胞220之位置。亦可經由無線通信鏈路236將所收集資料提供至遠端裝置216，或經由實體連接134將所收集資料提供至遠端裝置118。作為評估之部分，控制器108或遠端裝置216及118中之一或多者可判定至少一記憶體胞220失效時之近似電壓臨限值，且可使用此等近似值來導出或特徵化記憶體胞220對NBTI及老化之易感性。

該方法進一步包括在314處識別諸如記憶體之半導體裝置的未能正確地執行之部分。視情況，該方法可進一步包括在316處回應於測試資料而修復半導體裝置之一部分(諸如，記憶體之一部分)。舉例而言，若測試資料指示圖2之至少一記憶體胞未能正確地執行測試，則可定位並修復失

效記憶體胞(例如，弱的記憶體胞)。舉例而言，可使用冗餘來換出經識別之弱記憶體胞，以使得當該等弱記憶體胞失效時，將不損失位於該等弱記憶體胞中之資料。另外，可監視並測試實地使用之記憶體裝置，且可修復弱記憶體胞。舉例而言，遠端裝置216可經組態以將無線啟動信號246提供至控制器108以測試記憶體104。在測試記憶體104且識別出弱記憶體胞之位置之後，控制器108可經組態以藉由使用冗餘或其他機制(例如，用以增大讀取及寫入容限之基板加偏壓)而修復或補償弱記憶體胞，以使得不損失提供至弱記憶體胞之位置的資料。因此，量測或特徵化對記憶體中之NBTI及老化之易感性的經增強方法300得以提供。該經增強方法300進一步提供對記憶體中之易感記憶體胞之遠端測試及修復。

參看圖4，描繪包括用於測試記憶體之設備的電子裝置之特定說明性實施例的方塊圖，且其大體上表示為400。裝置400包括諸如數位信號處理器(DSP)410之處理器，該處理器耦接至記憶體432且亦耦接至一記憶體測試設備492。在一說明性實例中，記憶體測試設備492可包括經組態以接收圖1至圖2中所描繪之啟動信號138的控制器108、可根據圖3之方法來操作，或兩者之任何組合。

在一說明性實施例中，記憶體432為儲存可執行指令490之電腦可讀儲存媒體，該等可執行指令490可執行以使測試設備492內之控制器實施圖3之方法的至少一部分，或其任何組合。舉例而言，指令490可執行以回應於所接收之

測試啟動信號而使得能夠在測試設備492處接收一測試啟動信號且起始對至少一電晶體432或另一裝置之一井的加偏壓，其中該偏壓係藉由回應控制器之一加偏壓電路提供。指令490可執行以在對井加偏壓的同時執行對記憶體432或另一裝置之測試以產生測試資料且評估該測試資料。

圖4亦展示顯示控制器426，該顯示控制器426耦接至數位信號處理器410且耦接至顯示器428。編碼器/解碼器(CODEC)434亦可耦接至數位信號處理器410。揚聲器436及麥克風438可耦接至CODEC 434。

圖4亦指示無線介面440可耦接至數位信號處理器410且耦接至無線天線442。在一特定實施例中，DSP 410、顯示控制器426、記憶體432、CODEC 434、無線介面440及記憶體測試設備492包括於系統級封裝或系統單晶片裝置422中。在一特定實施例中，輸入裝置430及電源供應器444耦接至系統單晶片裝置422。此外，在一特定實施例中，如圖4中所說明，顯示器428、輸入裝置430、揚聲器436、麥克風438、無線天線442及電源供應器444係在系統單晶片裝置422外部。然而，顯示器428、輸入裝置430、揚聲器436、麥克風438、無線天線442及電源供應器444中之每一者可耦接至系統單晶片裝置422之一組件，諸如，一介面或一控制器。

熟習此項技術者將進一步瞭解，結合本文中所揭示之實施例而描述之各種說明性邏輯區塊、組態、模組、電路及

演算法步驟可實施為電子硬體、藉由處理單元執行之電腦軟體或兩者之組合。上文大體在功能性方面描述各種說明性組件、區塊、組態、模組、電路及步驟。將該功能性實施為硬體抑或軟體視特定應用及外加於整個系統之設計約束而定。對於每一特定應用而言，熟習此項技術者可以變化之方式實施所描述之功能性，但不應將該等實施決策解釋為導致脫離本發明之範疇。

結合本文中所揭示之實施例所描述之方法或演算法的步驟可直接體現於硬體中、由處理器執行之軟體模組中或該兩者之組合中。軟體模組可駐存於隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、可程式化唯讀記憶體(PROM)、可抹除可程式化唯讀記憶體(EPROM)、電可抹除可程式化唯讀記憶體(EEPROM)、暫存器、硬碟、可抽換式碟片、緊密光碟唯讀記憶體(CD-ROM)，或此項技術中已知之任何其他形式之儲存媒體中。例示性儲存媒體耦接至處理器，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可整合至處理器。處理器及儲存媒體可駐存於特殊應用積體電路(ASIC)中。ASIC可駐存於計算裝置或使用者終端機中。在替代例中，處理器及儲存媒體可作為離散組件駐存於計算裝置或使用者終端機中。

提供所揭示之實施例的前述描述以使熟習此項技術者能夠製作或使用所揭示之實施例。對於熟習此項技術者而言，此等實施例之各種修改將易於顯而易見，且本文中所

界定之原理可在不脫離本發明之範疇的情況下應用於其他實施例。因此，本發明並非意欲限於本文中所展示之實施例，而應符合可能與如以下申請專利範圍所界定之原理及新穎特徵相一致的最廣泛範疇。

**【圖式簡單說明】**

圖1為用於測試記憶體之設備之一特定說明性實施例的方塊圖；

圖2為用於測試半導體裝置之設備之第二特定說明性實施例的方塊圖；

圖3為測試半導體裝置之方法之一特定說明性實施例的流程圖；

圖4為包括用於測試記憶體之設備之攜帶型裝置的方塊圖。

**【主要元件符號說明】**

100	設備
104	半導體裝置/記憶體
106	偏壓電路
108	控制器
110	資料路徑
112	資料路徑
114	資料路徑
118	遠端裝置
134	資料路徑/實體連接
136	測試電路

138	啟動信號
140	測試資料
142	電晶體井
144	電晶體
200	設備
210	資料路徑
212	資料路徑
214	資料路徑
216	遠端裝置
220	記憶體胞
222	電荷泵
224	偏壓電路介面
226	記憶體介面
228	啟動介面
230	天線
232	天線
236	無線通信鏈路
238	資料路徑
240	資料路徑
242	電晶體井
246	無線啟動信號
248	測試資料
250	記憶體胞陣列
252	記憶體行

300	方法
400	裝置
410	數位信號處理器 (DSP)
422	系統級封裝或系統單晶片裝置
426	顯示控制器
428	顯示器
430	輸入裝置
432	記憶體
434	編碼器/解碼器 (CODEC)
436	揚聲器
438	麥克風
440	無線介面
442	無線天線
444	電源供應器
490	可執行指令
492	記憶體測試設備

# 發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：100(01)220

※申請日：100.3.3

※IPC 分類：G11C 11/412 (2006.01)

G11C 29/15 (2006.01)

G11C 29/12 (2006.01)

一、發明名稱：(中文/英文)

用於測試一記憶體裝置之方法和設備

METHOD AND APPARATUS FOR TESTING A MEMORY DEVICE

## 二、中文發明摘要：

在一特定實施例中，一種方法包括在耦接至一半導體裝置之一控制器處接收一測試啟動信號。該方法進一步包括回應於該所接收之測試啟動信號而對該半導體裝置之至少一電晶體之一井加偏壓。該偏壓係由回應該控制器之一加偏壓電路提供。在對該井加偏壓的同時，執行對該半導體裝置之一測試以產生測試資料。

## 三、英文發明摘要：

In a particular embodiment, a method includes receiving a testing activation signal at a controller coupled to a semiconductor device. The method further includes biasing a well of at least one transistor of the semiconductor device in response to the received testing activation signal. The bias is provided by a biasing circuit that is responsive to the controller. While the well is biased, a test of the semiconductor device is performed to generate testing data.

## 七、申請專利範圍：

1. 一種測試一半導體裝置之方法，該方法包含：

在耦接至該半導體裝置之一控制器處接收一測試啟動信號；

回應於該所接收之測試啟動信號而對該半導體裝置之至少一電晶體之一井加偏壓，其中該偏壓係由回應該控制器之一加偏壓電路提供；及

在對該井加偏壓的同時執行對該半導體裝置之一測試以產生測試資料。

2. 如請求項1之方法，其中該井之該加偏壓模擬一負偏壓溫度不穩定性(NBTI)效應。
3. 如請求項1之方法，其中該至少一電晶體包括一p通道金氧半導體場效電晶體(PMOS)，且該井包括該PMOS之一n井。
4. 如請求項1之方法，其中該至少一電晶體包括一n通道金氧半導體場效電晶體(NMOS)，且該井包括該NMOS之一p井。
5. 如請求項1之方法，其中該控制器為一內建式自我測試(BIST)控制器。
6. 如請求項5之方法，其中該BIST控制器回應於該所接收之測試啟動信號而啟動該加偏壓電路，其中該測試啟動信號係自遠離該控制器之一裝置接收。
7. 如請求項1之方法，其中該加偏壓電路包含一電荷泵。
8. 如請求項1之方法，其中該半導體裝置包含安置於一第

一半導體晶粒上之一記憶體，且用於對該井加偏壓之該加偏壓電路係安置於一第二半導體晶粒上。

9. 如請求項1之方法，其中執行該測試進一步包含執行一資料操作，該資料操作包含以下各者中之至少一者：

至該記憶體裝置之一資料寫入操作；及  
自該記憶體裝置之一資料讀取操作。

10. 如請求項9之方法，其進一步包含評估測試資料。

11. 如請求項10之方法，其中評估該測試資料進一步包含在該半導體裝置未能正確地執行該資料操作時判定該半導體裝置之至少一部分失效。

12. 如請求項11之方法，其中評估該測試資料進一步包含判定在一所施加之偏壓電壓位準處的一臨限電壓偏移。

13. 如請求項11之方法，其進一步包含修復該半導體裝置之該失效部分。

14. 如請求項1之方法，其中執行該測試進一步包含順序地將多個偏壓電壓位準施加至該井以判定該半導體裝置失效時之一近似偏壓電壓位準。

15. 如請求項1之方法，其中該測試啟動信號為一無線信號。

16. 一種設備，其包含：

一偏壓電路，其經組態以將一偏壓電壓提供至一半導體裝置之至少一電晶體的一井端子；及

一控制器，其耦接至該偏壓電路，該控制器包含：

一啟動介面，其經組態以接收一啟動信號；

一偏壓電路介面，其經組態以回應於該啟動信號而將一啟用信號發送至該偏壓電路；及

一半導體裝置介面，其經組態以將一控制信號發送至該半導體裝置以起始對該半導體裝置之一測試，該半導體裝置介面經進一步組態以自該半導體裝置接收對應於對該半導體裝置之該測試的測試資料。

17. 如請求項16之設備，其中該至少一電晶體包括一p通道金氧半導體場效電晶體(PMOS)，且該井包括該PMOS之一n井。
18. 如請求項16之設備，其中該至少一電晶體包括一n通道金氧半導體場效電晶體(NMOS)，且該井包括該NMOS之一p井。
19. 如請求項16之設備，其中該控制器為在該半導體裝置上之一內建式自我測試(BIST)控制器。
20. 如請求項16之設備，其中該半導體裝置為一記憶體，其中該偏壓電路介面耦接至該加偏壓電路且經組態以接收來自該加偏壓電路之該偏壓電壓，其中該偏壓電路介面經進一步組態以將該所接收之偏壓電壓提供至該記憶體。
21. 如請求項16之設備，其中該加偏壓電路包含一電荷泵。
22. 如請求項16之設備，其中該加偏壓電路係在該半導體裝置外部。
23. 如請求項16之設備，其進一步包含一裝置，該裝置係選自由一機上盒、一音樂播放器、一視訊播放器、一娛樂

單元、一導航裝置、一通信裝置、一個人數位助理 (PDA)、一固定位置資料單元及一電腦組成之群組，該控制器係整合至該裝置中。

24. 一種設備，其包含：

用於在耦接至一半導體裝置之一記憶體裝置的一控制器處接收一測試啟動信號的構件；

用於回應於該所接收之測試啟動信號而對該記憶體裝置之至少一電晶體之一井加偏壓的構件，其中該偏壓係由回應該控制器之一加偏壓電路提供；及

用於在對該井加偏壓的同時執行對該記憶體裝置之一測試以產生測試資料的構件。

25. 如請求項24之設備，其中該用於對該井加偏壓之構件模擬一負偏壓溫度不穩定性(NBTI)效應。

## 八、圖式：




圖1




圖2




圖3




圖 4

四、指定代表圖：

(一)本案指定代表圖為：第( 1 )圖。

(二)本代表圖之元件符號簡單說明：

100	設備
104	半導體裝置/記憶體
106	偏壓電路
108	控制器
110	資料路徑
112	資料路徑
114	資料路徑
118	遠端裝置
134	資料路徑/實體連接
136	測試電路
138	啟動信號
140	測試資料
142	電晶體井
144	電晶體

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)