

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成26年4月17日(2014.4.17)

【公開番号】特開2014-41382(P2014-41382A)

【公開日】平成26年3月6日(2014.3.6)

【年通号数】公開・登録公報2014-012

【出願番号】特願2013-222466(P2013-222466)

【国際特許分類】

G 0 9 C 1/00 (2006.01)

【F I】

G 0 9 C 1/00 6 1 0 A

【手続補正書】

【提出日】平成26年2月10日(2014.2.10)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

A E S ( A d v a n c e d E n c r y p t i o n S t a n d a r d ) アルゴリズムのA E S ラウンドを実行するための第1の命令であって、前記A E S ラウンドのための入力データを含むソースオペランドと、前記A E S ラウンドのためのラウンド鍵を含むソースオペランドとを有する第1の命令を受信する復号化部と、

前記復号化部に連結された実行部であって、前記第1の命令に応じて、前記A E S ラウンドによって前記ラウンド鍵を用いて変換された前記入力データを含む結果を、前記第1の命令のd e s t i n a t i o n に格納する実行部と

を備えるプロセッサ。

【請求項2】

前記第1の命令は、A E S 暗号化ラウンドを実行するための命令である、請求項1に記載のプロセッサ。

【請求項3】

前記第1の命令は、A E S 復号化ラウンドを実行するための命令である、請求項1に記載のプロセッサ。

【請求項4】

前記入力データを含むための前記ソースオペランドは、レジスタに格納され、前記ラウンド鍵を含むための前記ソースオペランドは、レジスタに格納される、請求項1に記載のプロセッサ。

【請求項5】

前記レジスタは、1 2 8 ビットレジスタである、請求項4に記載のプロセッサ。

【請求項6】

前記実行部は、前記第1の命令に応じて、前記入力データを前記結果で上書きする、請求項1から5のいずれか一項に記載のプロセッサ。

【請求項7】

前記実行部は、前記第1の命令に応じて、S - ボックスルックアップ、行シフト、列混合、及びラウンド鍵加算を実行する、請求項1に記載のプロセッサ。

【請求項8】

前記復号化部は、前記A E S ラウンドのための前記ラウンド鍵を生成するための第2の

命令であって、前のAESラウンドのための前のラウンド鍵を含むソースオペランドを有する第2の命令を受信し、

前記プロセッサは、

前記第2の命令に応じて、前記前のラウンド鍵に基づいて前記AESラウンドのための前記ラウンド鍵を生成する鍵スケジューラ

をさらに備える、請求項1に記載のプロセッサ。

#### 【請求項9】

前記第2の命令は、即値を有し、

前記鍵スケジューラは、前記前のラウンド鍵及び前記即値に基づいて前記AESラウンドのための前記ラウンド鍵を生成し、

前記第2の命令は、前記第1の命令とは異なるopcodeを有する、

請求項8に記載のプロセッサ。

#### 【請求項10】

前記復号化部は、前記AESアルゴリズムの最終AESラウンドを実行するための第3の命令であって、前記最終AESラウンドのための入力データを含むソースオペランドと、前記最終AESラウンドのための最終ラウンド鍵を含むソースオペランドとを有する第3の命令を受信し、

前記実行部は、前記第3の命令に応じて、前記最終AESラウンドによって前記最終AESラウンドのための前記最終ラウンド鍵を用いて変換された前記最終AESラウンドのための前記入力データを含む第2の結果を、前記第3の命令のdestinationに格納し、

前記第2の命令は前記第1の命令とは異なるopcodeを有する、請求項1に記載のプロセッサ。

#### 【請求項11】

前記プロセッサは、汎用プロセッサである、請求項1から10のいずれか一項に記載のプロセッサ。

#### 【請求項12】

複数の128ビットレジスタと、

AES(Advanced Encryption Standard)暗号化ラウンドを実行するための命令であって、前記複数の128ビットレジスタのうちの暗号化される情報を含む第1の128ビットレジスタを示し、前記複数の128ビットレジスタのうちの前記AES暗号化ラウンドのためのラウンド鍵を含む第2の128ビットレジスタを示す命令を受信する復号化部と、

前記復号化部及び前記複数の128ビットレジスタに連結された実行部であって、前記命令に応じて、前記ラウンド鍵を用いて前記AES暗号化ラウンドによって変換された前記第1の128ビットレジスタからの前記情報を含む結果を、前記命令のdestinationに格納する実行部と

を備えるプロセッサ。

#### 【請求項13】

前記実行部は、前記命令に応じて、S-ボックスルックアップ、行シフト、列混合、及びラウンド鍵加算を実行する、請求項12に記載のプロセッサ。

#### 【請求項14】

前記プロセッサは、汎用プロセッサである、請求項12又は13に記載のプロセッサ。

#### 【請求項15】

複数の128ビットレジスタと、

AES(Advanced Encryption Standard)復号化ラウンドを実行する命令であって、前記複数の128ビットレジスタのうちの復号化される情報を含む第1の128ビットレジスタを示し、前記複数の128ビットレジスタのうちの前記AES復号化ラウンドのためのラウンド鍵を含む第2の128ビットレジスタを示す命令を受信する復号化部と、

前記復号化部及び前記複数の128ビットレジスタに連結された実行部であって、前記命令に応じて、前記AES復号化ラウンドによって前記ラウンド鍵を用いて変換された前記第1の128ビットレジスタからの前記情報を含む結果を、前記命令のdestinationに格納する実行部と

を備えるプロセッサ。

【請求項16】

前記プロセッサは、汎用プロセッサである、請求項15に記載のプロセッサ。

【請求項17】

AES(Advanced Encryption Standard)ラウンドのためのラウンド鍵を生成するための命令であって、前のAESラウンドのための前のラウンド鍵を含むソースオペランドを有する命令を受信する復号化部と、

前記復号化部に連結された鍵スケジューラであって、前記命令に応じて、前記AESラウンドのための前記ラウンド鍵を前記命令のdestinationに格納する鍵スケジューラと

を備えるプロセッサ。

【請求項18】

前記命令は即値を有し、

前記鍵スケジューラは、前記即値に基づいて前記AESラウンドのための前記ラウンド鍵を生成し、

前記destinationは、128ビットレジスタである、

請求項17に記載のプロセッサ。

【請求項19】

第1のAES(Advanced Encryption Standard)暗号化ラウンドのための第1ラウンド鍵を生成するための第1の命令であって、前記第1ラウンド鍵の生成に用いる鍵を含む第1命令ソースオペランドを有する第1の命令と、

第2のAES暗号化ラウンドを実行するための第2の命令であって、前記第2のAES暗号化ラウンドのための入力データを含む第2命令第1ソースオペランドを有し、前記第2のAES暗号化ラウンドのための第2ラウンド鍵を含む第2命令第2ソースオペランドを有する第2の命令と、

AES暗号化最終ラウンドを実行するための第3の命令であって、前記AES暗号化最終ラウンドのための入力データを含む第3命令第1ソースオペランドを有し、前記AES暗号化最終ラウンドのための最終ラウンド鍵を含む第3命令第2ソースオペランドを有する第3の命令と

を少なくとも含む複数の命令を受信して復号化する復号化部と、

前記第1の命令に応じて、前記第1命令ソースオペランドからの前記鍵に基づいて、前記第1のAES暗号化ラウンドのための前記第1ラウンド鍵を生成する鍵スケジューラと

、

前記復号化部に連結され、前記第2の命令に応じて、前記第2のAES暗号化ラウンドによって前記第2ラウンド鍵を用いて変換された前記第2のAES暗号化ラウンドのための前記入力データを含む前記第2の命令の結果を、前記第2の命令のdestinationに格納し、前記第3の命令に応じて、前記AES暗号化最終ラウンドによって前記最終ラウンド鍵を用いて変換された前記AES暗号化最終ラウンドのための前記入力データを含む前記第3の命令の結果を、前記第3の命令のdestinationに格納する実行部と

を備えるプロセッサ。

【請求項20】

前記第1の命令は、第1opcodeを有し、前記第2の命令は、前記第1opcodeとは異なる第2opcodeを有し、前記第3の命令は、前記第1opcode及び前記第2opcodeとは異なる第3opcodeを有する、請求項19に記載のプロセッサ。

**【請求項 2 1】**

前記第1の命令は即値を有し、

前記鍵スケジューラは、前記即値に基づいて、前記第1ラウンド鍵を生成する、請求項19に記載のプロセッサ。

**【請求項 2 2】**

前記プロセッサは、汎用プロセッサである、請求項19から21のいずれか一項に記載のプロセッサ。

**【請求項 2 3】**

A E S ( A d v a n c e d E n c r y p t i o n S t a n d a r d ) シングルラウンド暗号化演算を実行するべく、128ビットの入力データを格納する宛先レジスタ及び128ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

前記シングルラウンド暗号化命令に基づいてマイクロ演算を実行する実行部であって、前記128ビットの入力データ及び前記128ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記128ビットの入力データに対して前記A E Sシングルラウンド暗号化演算を実行し、128ビットの結果データを前記宛先レジスタに格納する実行部とを備えるプロセッサ。

**【請求項 2 4】**

プロセッサであって、

128ビットの入力データを格納する第1の128ビットレジスタ及び128ビットのラウンド鍵を格納する第2の128ビットレジスタを含むレジスタファイルと、

A E S ( A d v a n c e d E n c r y p t i o n S t a n d a r d ) シングルラウンド暗号化演算を実行するべく、前記第1の128ビットレジスタ及び前記第2の128ビットレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための1以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記A E Sシングルラウンド暗号化演算を発行する発行制御ロジックと

を備え、

前記選択されたポートに関連付けられた前記1以上の実行リソースは、前記128ビットのラウンド鍵を用いて前記128ビットの入力データに対して前記シングルラウンド暗号化演算を実行し、前記第1の128ビットレジスタに格納する128ビット出力データを生成するためのものである、プロセッサ。

**【請求項 2 5】**

A E S ( A d v a n c e d E n c r y p t i o n S t a n d a r d ) シングルラウンド復号化演算を実行するべく、128ビットの入力データを格納する宛先レジスタ及び128ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

前記シングルラウンド復号化命令に基づいてマイクロ演算を実行する実行部であって、前記128ビットの入力データ及び前記128ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記128ビットの入力データに対してA E Sシングルラウンド復号化演算を実行し、128ビットの結果データを前記宛先レジスタに格納する実行部とを備えるプロセッサ。

**【請求項 2 6】**

プロセッサであって、

128ビットの入力データを格納する第1の128ビットレジスタ及び128ビットのラウンド鍵を格納する第2の128ビットレジスタを含むレジスタファイルと、

A E S ( A d v a n c e d E n c r y p t i o n S t a n d a r d ) シングルラウンド復号化演算を実行するべく、前記第1の128ビットレジスタ及び前記第2の128ビットレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための1以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記AESシングルラウンド復号化演算を発行する発行制御ロジックと

を備え、

前記選択されたポートに関連付けられた前記1以上の実行リソースは、前記128ビットのラウンド鍵を用いて前記128ビットの入力データに対して前記シングルラウンド復号化演算を実行し、前記第1の128ビットレジスタに格納する128ビット出力データを生成するためのものである、プロセッサ。

#### 【請求項27】

格納デバイスと、

前記格納デバイスとの通信を制御する格納I/Oコントローラと、  
ダブルデータレートRAMと、

前記ダブルデータレートRAMとの通信を制御するメモリコントローラと、

前記格納I/Oコントローラ及び前記メモリコントローラに接続されたプロセッサであって、

AES (Advanced Encryption Standard) シングルラウンド暗号化演算を実行するべく、128ビットの入力データを格納する宛先レジスタ及び128ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

前記シングルラウンド暗号化命令に基づいてマイクロ演算を実行する実行部であって、前記128ビットの入力データ及び前記128ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記128ビットの入力データに対してAESシングルラウンド暗号化演算を実行し、128ビットの結果データを前記宛先レジスタに格納する実行部と

を有するプロセッサと

を備えるシステム。

#### 【請求項28】

格納デバイスと、

前記格納デバイスとの通信を制御する格納I/Oコントローラと、  
ダブルデータレートRAMと、

前記ダブルデータレートRAMとの通信を制御するメモリコントローラと、

前記格納I/Oコントローラ及び前記メモリコントローラに接続されたプロセッサであって、

128ビットの入力データを格納する第1の128ビットレジスタ及び128ビットのラウンド鍵を格納する第2の128ビットレジスタを含むレジスタファイルと、

AES (Advanced Encryption Standard) シングルラウンド暗号化演算を実行するべく、前記第1の128ビットレジスタ及び前記第2の128ビットレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための1以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記AESシングルラウンド暗号化演算を発行する発行制御ロジックと

を有し、

前記選択されたポートに関連付けられた前記1以上の実行リソースは、前記128ビットのラウンド鍵を用いて前記128ビットの入力データに対して前記シングルラウンド暗号化演算を実行し、前記第1の128ビットレジスタに格納する128ビット出力データを生成するためのものである、プロセッサと

を備えるシステム。

#### 【請求項29】

格納デバイスと、

前記格納デバイスとの通信を制御する格納I/Oコントローラと、  
ダブルデータレートRAMと、  
前記ダブルデータレートRAMとの通信を制御するメモリコントローラと、  
前記格納I/Oコントローラ及び前記メモリコントローラに接続されたプロセッサであ  
つて、

AES(Advanced Encryption Standard)シングルラウ  
ンド復号化演算を実行するべく、128ビットの入力データを格納する宛先レジスタ及び  
128ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド復号化  
命令を復号化する復号化部と、

前記シングルラウンド復号化命令に基づいてマイクロ演算を実行する実行部であって、  
前記128ビットの入力データ及び前記128ビットのラウンド鍵を受信し、前記ラウン  
ド鍵を用いて前記128ビットの入力データに対してAESシングルラウンド復号化演算  
を実行し、128ビットの結果データを前記宛先レジスタに格納する実行部と  
を有するプロセッサと  
を備えるシステム。

【請求項30】

格納デバイスと、

前記格納デバイスとの通信を制御する格納I/Oコントローラと、  
ダブルデータレートRAMと、  
前記ダブルデータレートRAMとの通信を制御するメモリコントローラと、  
前記格納I/Oコントローラ及び前記メモリコントローラに接続されたプロセッサであ  
つて、

128ビットの入力データを格納する第1の128ビットレジスタ及び128ビットの  
ラウンド鍵を格納する第2の128ビットレジスタを含むレジスタファイルと、  
AES(Advanced Encryption Standard)シングルラウ  
ンド復号化演算を実行するべく、前記第1の128ビットレジスタ及び前記第2の128  
ビットレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポー  
トするための1以上の実行リソースが関連付けられた複数のポートと、  
前記複数のポートのうちの選択されたポートに、前記AESシングルラウンド復号化演  
算を発行する発行制御ロジックと

を有し、

前記選択されたポートに関連付けられた前記1以上の実行リソースは、前記128ビッ  
トのラウンド鍵を用いて前記128ビットの入力データに対して前記シングルラウンド復  
号化演算を実行し、前記第1の128ビットレジスタに格納する128ビット出力データ  
を生成するためのものである、プロセッサと

を備えるシステム。