

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 2 区分
 【発行日】平成26年4月17日 (2014.4.17)

【公開番号】特開2014-41382(P2014-41382A)
 【公開日】平成26年3月6日 (2014.3.6)
 【年通号数】公開・登録公報2014-012
 【出願番号】特願2013-222466(P2013-222466)
 【国際特許分類】

G 0 9 C 1/00 (2006.01)

【 F I 】

G 0 9 C 1/00 6 1 0 A

【手続補正書】

【提出日】平成26年2月10日 (2014.2.10)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

A E S (A d v a n c e d E n c r y p t i o n S t a n d a r d) アルゴリズムの A E S ラウンドを実行するための第 1 の命令であって、前記 A E S ラウンドのための入力データを含むソースオペランドと、前記 A E S ラウンドのためのラウンド鍵を含むソースオペランドとを有する第 1 の命令を受信する復号化部と、

前記復号化部に連結された実行部であって、前記第 1 の命令に応じて、前記 A E S ラウンドによって前記ラウンド鍵を用いて変換された前記入力データを含む結果を、前記第 1 の命令の d e s t i n a t i o n に格納する実行部と

を備えるプロセッサ。

【請求項 2】

前記第 1 の命令は、A E S 暗号化ラウンドを実行するための命令である、請求項 1 に記載のプロセッサ。

【請求項 3】

前記第 1 の命令は、A E S 復号化ラウンドを実行するための命令である、請求項 1 に記載のプロセッサ。

【請求項 4】

前記入力データを含むための前記ソースオペランドは、レジスタに格納され、

前記ラウンド鍵を含むための前記ソースオペランドは、レジスタに格納される、請求項 1 に記載のプロセッサ。

【請求項 5】

前記レジスタは、128 ビットレジスタである、請求項 4 に記載のプロセッサ。

【請求項 6】

前記実行部は、前記第 1 の命令に応じて、前記入力データを前記結果で上書きする、請求項 1 から 5 のいずれか一項に記載のプロセッサ。

【請求項 7】

前記実行部は、前記第 1 の命令に応じて、S - ボックスルックアップ、行シフト、列混合、及びラウンド鍵加算を実行する、請求項 1 に記載のプロセッサ。

【請求項 8】

前記復号化部は、前記 A E S ラウンドのための前記ラウンド鍵を生成するための第 2 の

命令であって、前の A E S ラウンドのための前のラウンド鍵を含むソースオペランドを有する第 2 の命令を受信し、

前記プロセッサは、

前記第 2 の命令に応じて、前記前のラウンド鍵に基づいて前記 A E S ラウンドのための前記ラウンド鍵を生成する鍵スケジューラ

をさらに備える、請求項 1 に記載のプロセッサ。

【請求項 9】

前記第 2 の命令は、即値を有し、

前記鍵スケジューラは、前記前のラウンド鍵及び前記即値に基づいて前記 A E S ラウンドのための前記ラウンド鍵を生成し、

前記第 2 の命令は、前記第 1 の命令とは異なる `opcode` を有する、

請求項 8 に記載のプロセッサ。

【請求項 10】

前記復号化部は、前記 A E S アルゴリズムの最終 A E S ラウンドを実行するための第 3 の命令であって、前記最終 A E S ラウンドのための入力データを含むソースオペランドと、前記最終 A E S ラウンドのための最終ラウンド鍵を含むソースオペランドとを有する第 3 の命令を受信し、

前記実行部は、前記第 3 の命令に応じて、前記最終 A E S ラウンドによって前記最終 A E S ラウンドのための前記最終ラウンド鍵を用いて変換された前記最終 A E S ラウンドのための前記入力データを含む第 2 の結果を、前記第 3 の命令の `destination` に格納し、

前記第 2 の命令は前記第 1 の命令とは異なる `opcode` を有する、請求項 1 に記載のプロセッサ。

【請求項 11】

前記プロセッサは、汎用プロセッサである、請求項 1 から 10 のいずれか一項に記載のプロセッサ。

【請求項 12】

複数の 128 ビットレジスタと、

A E S (Advanced Encryption Standard) 暗号化ラウンドを実行するための命令であって、前記複数の 128 ビットレジスタのうちの暗号化される情報を含む第 1 の 128 ビットレジスタを示し、前記複数の 128 ビットレジスタのうちの前記 A E S 暗号化ラウンドのためのラウンド鍵を含む第 2 の 128 ビットレジスタを示す命令を受信する復号化部と、

前記復号化部及び前記複数の 128 ビットレジスタに連結された実行部であって、前記命令に応じて、前記ラウンド鍵を用いて前記 A E S 暗号化ラウンドによって変換された前記第 1 の 128 ビットレジスタからの前記情報を含む結果を、前記命令の `destination` に格納する実行部と

を備えるプロセッサ。

【請求項 13】

前記実行部は、前記命令に応じて、S - ボックスルックアップ、行シフト、列混合、及びラウンド鍵加算を実行する、請求項 12 に記載のプロセッサ。

【請求項 14】

前記プロセッサは、汎用プロセッサである、請求項 12 又は 13 に記載のプロセッサ。

【請求項 15】

複数の 128 ビットレジスタと、

A E S (Advanced Encryption Standard) 復号化ラウンドを実行する命令であって、前記複数の 128 ビットレジスタのうちの復号化される情報を含む第 1 の 128 ビットレジスタを示し、前記複数の 128 ビットレジスタのうちの前記 A E S 復号化ラウンドのためのラウンド鍵を含む第 2 の 128 ビットレジスタを示す命令を受信する復号化部と、

前記復号化部及び前記複数の128ビットレジスタに連結された実行部であって、前記命令に応じて、前記AES復号化ラウンドによって前記ラウンド鍵を用いて変換された前記第1の128ビットレジスタからの前記情報を含む結果を、前記命令のdestinationに格納する実行部と

を備えるプロセッサ。

【請求項16】

前記プロセッサは、汎用プロセッサである、請求項15に記載のプロセッサ。

【請求項17】

AES(Advanced Encryption Standard)ラウンドのためのラウンド鍵を生成するための命令であって、前のAESラウンドのための前のラウンド鍵を含むソースオペランドを有する命令を受信する復号化部と、

前記復号化部に連結された鍵スケジューラであって、前記命令に応じて、前記AESラウンドのための前記ラウンド鍵を前記命令のdestinationに格納する鍵スケジューラと

を備えるプロセッサ。

【請求項18】

前記命令は即値を有し、

前記鍵スケジューラは、前記即値に基づいて前記AESラウンドのための前記ラウンド鍵を生成し、

前記destinationは、128ビットレジスタである、

請求項17に記載のプロセッサ。

【請求項19】

第1のAES(Advanced Encryption Standard)暗号化ラウンドのための第1ラウンド鍵を生成するための第1の命令であって、前記第1ラウンド鍵の生成に用いる鍵を含む第1命令ソースオペランドを有する第1の命令と、

第2のAES暗号化ラウンドを実行するための第2の命令であって、前記第2のAES暗号化ラウンドのための入力データを含む第2命令第1ソースオペランドを有し、前記第2のAES暗号化ラウンドのための第2ラウンド鍵を含む第2命令第2ソースオペランドを有する第2の命令と、

AES暗号化最終ラウンドを実行するための第3の命令であって、前記AES暗号化最終ラウンドのための入力データを含む第3命令第1ソースオペランドを有し、前記AES暗号化最終ラウンドのための最終ラウンド鍵を含む第3命令第2ソースオペランドを有する第3の命令と

を少なくとも含む複数の命令を受信して復号化する復号化部と、

前記第1の命令に応じて、前記第1命令ソースオペランドからの前記鍵に基づいて、前記第1のAES暗号化ラウンドのための前記第1ラウンド鍵を生成する鍵スケジューラと、

前記復号化部に連結され、前記第2の命令に応じて、前記第2のAES暗号化ラウンドによって前記第2ラウンド鍵を用いて変換された前記第2のAES暗号化ラウンドのための前記入力データを含む前記第2の命令の結果を、前記第2の命令のdestinationに格納し、前記第3の命令に応じて、前記AES暗号化最終ラウンドによって前記最終ラウンド鍵を用いて変換された前記AES暗号化最終ラウンドのための前記入力データを含む前記第3の命令の結果を、前記第3の命令のdestinationに格納する実行部と

を備えるプロセッサ。

【請求項20】

前記第1の命令は、第1opcodeを有し、前記第2の命令は、前記第1opcodeとは異なる第2opcodeを有し、前記第3の命令は、前記第1opcode及び前記第2opcodeとは異なる第3opcodeを有する、請求項19に記載のプロセッサ。

【請求項 2 1】

前記第 1 の命令は即値を有し、

前記鍵スケジューラは、前記即値に基づいて、前記第 1 ラウンド鍵を生成する、請求項 1 9 に記載のプロセッサ。

【請求項 2 2】

前記プロセッサは、汎用プロセッサである、請求項 1 9 から 2 1 のいずれか一項に記載のプロセッサ。

【請求項 2 3】

AES (Advanced Encryption Standard) シングルラウンド暗号化演算を実行するべく、128 ビットの入力データを格納する宛先レジスタ及び 128 ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

前記シングルラウンド暗号化命令に基づいてマイクロ演算を実行する実行部であって、前記 128 ビットの入力データ及び前記 128 ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記 128 ビットの入力データに対して前記 AES シングルラウンド暗号化演算を実行し、128 ビットの結果データを前記宛先レジスタに格納する実行部と

を備えるプロセッサ。

【請求項 2 4】

プロセッサであって、

128 ビットの入力データを格納する第 1 の 128 ビットレジスタ及び 128 ビットのラウンド鍵を格納する第 2 の 128 ビットレジスタを含むレジスタファイルと、

AES (Advanced Encryption Standard) シングルラウンド暗号化演算を実行するべく、前記第 1 の 128 ビットレジスタ及び前記第 2 の 128 ビットレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための 1 以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記 AES シングルラウンド暗号化演算を発行する発行制御ロジックと

を備え、

前記選択されたポートに関連付けられた前記 1 以上の実行リソースは、前記 128 ビットのラウンド鍵を用いて前記 128 ビットの入力データに対して前記シングルラウンド暗号化演算を実行し、前記第 1 の 128 ビットレジスタに格納する 128 ビット出力データを生成するためのものである、プロセッサ。

【請求項 2 5】

AES (Advanced Encryption Standard) シングルラウンド復号化演算を実行するべく、128 ビットの入力データを格納する宛先レジスタ及び 128 ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

前記シングルラウンド復号化命令に基づいてマイクロ演算を実行する実行部であって、前記 128 ビットの入力データ及び前記 128 ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記 128 ビットの入力データに対して AES シングルラウンド復号化演算を実行し、128 ビットの結果データを前記宛先レジスタに格納する実行部と

を備えるプロセッサ。

【請求項 2 6】

プロセッサであって、

128 ビットの入力データを格納する第 1 の 128 ビットレジスタ及び 128 ビットのラウンド鍵を格納する第 2 の 128 ビットレジスタを含むレジスタファイルと、

AES (Advanced Encryption Standard) シングルラウンド復号化演算を実行するべく、前記第 1 の 128 ビットレジスタ及び前記第 2 の 128 ビットレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための１以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記ＡＥＳシングルラウンド復号化演算を発行する発行制御ロジックと

を備え、

前記選択されたポートに関連付けられた前記１以上の実行リソースは、前記１２８ビットのラウンド鍵を用いて前記１２８ビットの入力データに対して前記シングルラウンド復号化演算を実行し、前記第１の１２８ビットレジスタに格納する１２８ビット出力データを生成するためのものである、プロセッサ。

【請求項２７】

格納デバイスと、

前記格納デバイスとの通信を制御する格納Ｉ／Ｏコントローラと、

ダブルデータレートＲＡＭと、

前記ダブルデータレートＲＡＭとの通信を制御するメモリコントローラと、

前記格納Ｉ／Ｏコントローラ及び前記メモリコントローラに接続されたプロセッサであって、

ＡＥＳ（Advanced Encryption Standard）シングルラウンド暗号化演算を実行するべく、１２８ビットの入力データを格納する宛先レジスタ及び１２８ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

前記シングルラウンド暗号化命令に基づいてマイクロ演算を実行する実行部であって、前記１２８ビットの入力データ及び前記１２８ビットのラウンド鍵を受信し、前記ラウンド鍵を用いて前記１２８ビットの入力データに対してＡＥＳシングルラウンド暗号化演算を実行し、１２８ビットの結果データを前記宛先レジスタに格納する実行部と

を有するプロセッサと

を備えるシステム。

【請求項２８】

格納デバイスと、

前記格納デバイスとの通信を制御する格納Ｉ／Ｏコントローラと、

ダブルデータレートＲＡＭと、

前記ダブルデータレートＲＡＭとの通信を制御するメモリコントローラと、

前記格納Ｉ／Ｏコントローラ及び前記メモリコントローラに接続されたプロセッサであって、

１２８ビットの入力データを格納する第１の１２８ビットレジスタ及び１２８ビットのラウンド鍵を格納する第２の１２８ビットレジスタを含むレジスタファイルと、

ＡＥＳ（Advanced Encryption Standard）シングルラウンド暗号化演算を実行するべく、前記第１の１２８ビットレジスタ及び前記第２の１２８ビットレジスタを特定するシングルラウンド暗号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポートするための１以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記ＡＥＳシングルラウンド暗号化演算を発行する発行制御ロジックと

を有し、

前記選択されたポートに関連付けられた前記１以上の実行リソースは、前記１２８ビットのラウンド鍵を用いて前記１２８ビットの入力データに対して前記シングルラウンド暗号化演算を実行し、前記第１の１２８ビットレジスタに格納する１２８ビット出力データを生成するためのものである、プロセッサと

を備えるシステム。

【請求項２９】

格納デバイスと、

前記格納デバイスとの通信を制御する格納 I / O コントローラと、
ダブルデータレート R A M と、
前記ダブルデータレート R A M との通信を制御するメモリコントローラと、
前記格納 I / O コントローラ及び前記メモリコントローラに接続されたプロセッサであ
って、

A E S (A d v a n c e d E n c r y p t i o n S t a n d a r d) シングルラウ
ンド復号化演算を実行するべく、1 2 8 ビットの入力データを格納する宛先レジスタ及び
1 2 8 ビットのラウンド鍵を格納するソースレジスタを特定するシングルラウンド復号化
命令を復号化する復号化部と、

前記シングルラウンド復号化命令に基づいてマイクロ演算を実行する実行部であって、
前記 1 2 8 ビットの入力データ及び前記 1 2 8 ビットのラウンド鍵を受信し、前記ラウ
ンド鍵を用いて前記 1 2 8 ビットの入力データに対して A E S シングルラウンド復号化演算
を実行し、1 2 8 ビットの結果データを前記宛先レジスタに格納する実行部と

を有するプロセッサと

を備えるシステム。

【請求項 3 0】

格納デバイスと、

前記格納デバイスとの通信を制御する格納 I / O コントローラと、

ダブルデータレート R A M と、

前記ダブルデータレート R A M との通信を制御するメモリコントローラと、

前記格納 I / O コントローラ及び前記メモリコントローラに接続されたプロセッサであ
って、

1 2 8 ビットの入力データを格納する第 1 の 1 2 8 ビットレジスタ及び 1 2 8 ビットの
ラウンド鍵を格納する第 2 の 1 2 8 ビットレジスタを含むレジスタファイルと、

A E S (A d v a n c e d E n c r y p t i o n S t a n d a r d) シングルラウ
ンド復号化演算を実行するべく、前記第 1 の 1 2 8 ビットレジスタ及び前記第 2 の 1 2 8
ビットレジスタを特定するシングルラウンド復号化命令を復号化する復号化部と、

複数のポートであって、それぞれに、整数演算又は浮動小数点演算をパラレルにサポー
トするための 1 以上の実行リソースが関連付けられた複数のポートと、

前記複数のポートのうちの選択されたポートに、前記 A E S シングルラウンド復号化演
算を発行する発行制御ロジックと

を有し、

前記選択されたポートに関連付けられた前記 1 以上の実行リソースは、前記 1 2 8 ビッ
トのラウンド鍵を用いて前記 1 2 8 ビットの入力データに対して前記シングルラウンド復
号化演算を実行し、前記第 1 の 1 2 8 ビットレジスタに格納する 1 2 8 ビット出力データ
を生成するためのものである、プロセッサと

を備えるシステム。